JP2010262006A - 表示装置、表示装置の製造方法、半導体装置、および電子機器 - Google Patents
表示装置、表示装置の製造方法、半導体装置、および電子機器 Download PDFInfo
- Publication number
- JP2010262006A JP2010262006A JP2009110473A JP2009110473A JP2010262006A JP 2010262006 A JP2010262006 A JP 2010262006A JP 2009110473 A JP2009110473 A JP 2009110473A JP 2009110473 A JP2009110473 A JP 2009110473A JP 2010262006 A JP2010262006 A JP 2010262006A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- thin film
- electrode
- film transistor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】薄膜トランジスタTr1と、薄膜トランジスタTrのゲート絶縁膜と同一の絶縁層7を誘電体膜として用いた容量素子Csと、薄膜トランジスタTrと容量素子Csとを用いて構成された画素回路に接続された画素電極19とを備えた表示装置のバックプレーン1-1であり、特に絶縁層7は、ゲート絶縁膜部分7gの膜厚t1よりも、誘電体膜部分7cの膜厚t2が薄い。
【選択図】図1
Description
1.第1実施形態(半導体層の保護膜と同一パターン部分をゲート絶縁膜部分としたボトムゲート・ボトムコンタクト構造の薄膜トランジスタを用いた例)
2.第2実施形態(半導体層と同一パターン部分をゲート絶縁膜部分としたボトムゲート・ボトムコンタクト構造の薄膜トランジスタを用いた例)
3.第3実施形態(ボトムゲート・トップコンタクト構造の薄膜トランジスタを用いた例)
4.第4実施形態(トップゲート・トップコンタクト構造の薄膜トランジスタを用いた例)
5.第5実施形態(トップゲート・ボトムコンタクト構造の薄膜トランジスタを用いた例)
6.第6実施形態(表示装置を用いた電子機器の構成例)
尚、各実施形態においては同一の構成要素に同一の符号を付し、重複する説明の一部を省略した。
[バックプレーンの構成]
図1は、第1実施形態の表示装置の特徴部であるバックプレーンの構成を示す1画素分の構成図である。この図に示すように、本第1実施形態の表示装置のバックプレーン1-1は、ボトムゲート・ボトムコンタクト構造の薄膜トランジスタTr1と、容量素子Csとを用いて画素回路を構成したものであり、以下のように構成されている。
図2には、上述の第1実施形態で説明したバックプレーン1-1を用いて構成した表示装置の一例として、電気泳動型表示装置の3画素分の概略断面図を示す。
図3は、以上のような構成を有する表示装置25の回路構成図であり、主にバックプレーン1-1側の回路構成を示すものである。
次に、上記バックプレーン1-1の製造方法を、図4および図5の断面工程図に基づいて説明する。
[バックプレーンの構成]
図6は、第2実施形態の表示装置の特徴部であるバックプレーンの構成を示す1画素分の構成図である。この図に示すように、本第2実施形態の表示装置のバックプレーン1-2は、ボトムゲート・ボトムコンタクト構造の薄膜トランジスタTr2と、容量素子Csとを用いて画素回路を構成したものである。
上述の第2実施形態で説明したバックプレーン1-2を用いた電気泳動型表示装置の構成は、第1実施形態において図2を用いて説明したと同様であり、バックプレーン1-1を、バックプレーン1-2に変更すれば良い。
以上のような構成を有する表示装置の回路構成は、第1実施形態において図3を用いて説明したと同様である。
次に、上記バックプレーン1-2の製造方法を、図7の断面工程図に基づいて説明する。
[バックプレーンの構成]
図8は、第3実施形態の表示装置の特徴部であるバックプレーンの構成を示す1画素分の構成図である。この図に示すように、本第3実施形態の表示装置のバックプレーン1-3は、ボトムゲート・トップコンタクト構造の薄膜トランジスタTr3と、容量素子Csとを用いて画素回路を構成したものである。
上述の第3実施形態で説明したバックプレーン1-3を用いた電気泳動型表示装置の構成は、第1実施形態において図2を用いて説明したと同様であり、バックプレーン1-1を、バックプレーン1-3に変更すれば良い。
以上のような構成を有する表示装置の回路構成は、第1実施形態において図3を用いて説明したと同様である。
次に、上記バックプレーン1-3の製造方法を、図9の断面工程図に基づいて説明する。
[バックプレーンの構成]
図10は、第4実施形態の表示装置の特徴部であるバックプレーンの構成を示す1画素分の構成図である。この図に示すように、本第4実施形態の表示装置のバックプレーン1-4は、トップゲート・トップコンタクト構造の薄膜トランジスタTr4と、容量素子Csとを用いて画素回路を構成したものである。
上述の第4実施形態で説明したバックプレーン1-4を用いた電気泳動型表示装置の構成は、第1実施形態において図2を用いて説明したと同様であり、バックプレーン1-1を、バックプレーン1-4に変更すれば良い。
以上のような構成を有する表示装置の回路構成は、第1実施形態において図3を用いて説明したと同様である。
次に、上記バックプレーン1-4の製造方法を、図11の断面工程図に基づいて説明する。
[バックプレーンの構成]
図12は、第5実施形態の表示装置の特徴部であるバックプレーンの構成を示す1画素分の構成図である。この図に示すように、本第4実施形態の表示装置のバックプレーン1-5は、トップゲート・ボトムコンタクト構造の薄膜トランジスタTr5と、容量素子Csとを用いて画素回路を構成したものである。
上述の第5実施形態で説明したバックプレーン1-5を用いた電気泳動型表示装置の構成は、第1実施形態において図2を用いて説明したと同様であり、バックプレーン1-1を、バックプレーン1-5に変更すれば良い。
以上のような構成を有する表示装置の回路構成は、第1実施形態において図3を用いて説明したと同様である。
次に、上記バックプレーン1-5の製造方法を、図13の断面工程図に基づいて説明する。本第5実施形態のバックプレーン1-5の製造方法は、第4実施形態で説明した製造方法において、ソース電極9s/ドレイン電極9dおよび第2電極9cをパターン形成した後に、半導体層13をパターン形成する手順とすれば良い。
図14〜18には、以上説明した本発明に係る表示装置を表示部として用いた電子機器の一例を示す。本発明の表示装置は、電子機器に入力された映像信号、さらに電子機器内で生成した映像信号を表示するあらゆる分野の電子機器における表示部に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
Claims (12)
- 薄膜トランジスタと、
前記薄膜トランジスタのゲート絶縁膜と同一の絶縁層を誘電体膜として用いた容量素子と、
前記薄膜トランジスタと前記容量素子とを用いて構成された画素回路に接続された画素電極とを備え、
前記絶縁層は、前記ゲート絶縁膜部分の膜厚よりも、前記誘電体膜部分の膜厚が薄い
表示装置。 - 前記絶縁層における膜厚の厚い部分と同一形状の構成要素が、当該膜厚の厚い部分に積層して配置されている
請求項1に記載の表示装置。 - 前記薄膜トランジスタは、有機材料からなる半導体層をチャネル部に用いたボトムゲート・ボトムコンタクト構造であり、
前記絶縁層上には、前記半導体層を完全に覆うパターン形状の保護膜が設けられ、
前記絶縁層は、前記保護膜と重なる部分の膜厚が、他の部分よりも厚い
請求項1または2に記載の表示装置。 - 前記絶縁層は、前記薄膜トランジスタのチャネル部を構成する半導体層と重なる部分の膜厚が、他の部分よりも厚い
請求項1または2に記載の表示装置。 - 前記絶縁膜は、前記膜厚が厚い部分から前記膜厚が薄い部分にかけての側壁が順テーパ形状となっている
請求項1〜4の何れかに記載の表示装置。 - 基板上に薄膜トランジスタのゲート絶縁膜と容量素子の誘電体膜とを構成する絶縁層を成膜する第1工程と、
前記ゲート絶縁膜部分に対して、前記誘電体膜部分を選択的に薄膜化する第2工程とを行う
表示装置の製造方法。 - 前記第2工程では、前記ゲート絶縁膜部分上を覆うレジストパターンをリソグラフィー処理によって形成し、当該レジストパターン上からのエッチングにより前記絶縁層における前記誘電体膜部分を薄膜化する
請求項6に記載の表示装置の製造方法。 - 前記リソグラフィー処理においては、前記薄膜トランジスタのチャネル部を構成する半導体層を完全に覆うパターン形状の保護膜のパターン形成に用いるマスクと同一のマスクが用いられる
請求項7記載の表示装置の製造方法。 - 前記マスクは、前記薄膜トランジスタのチャネル部を構成する半導体層のパターニングに用いるマスクと同一のマスクが用いられる
請求項8記載の表示装置の製造方法。 - 前記第1工程の後、前記絶縁層上に半導体層を成膜する工程を行ない、
前記第2工程では、前記半導体層上に前記レジストパターンを形成し、当該レジストパターン上からのエッチングによって前記半導体層をパターニングすると共に、前記絶縁層の薄膜化を行う
請求項7に記載の表示装置の製造方法。 - 薄膜トランジスタと、
前記薄膜トランジスタのゲート絶縁膜と同一の絶縁層を誘電体膜として用いた容量素子とを備え、
前記絶縁層は、前記ゲート絶縁膜部分の膜厚よりも、前記誘電体膜部分の膜厚が薄い
半導体装置。 - 薄膜トランジスタと、
前記薄膜トランジスタのゲート絶縁膜と同一の絶縁層を誘電体膜として用いた容量素子と、
前記薄膜トランジスタと前記容量素子とを用いて構成された画素回路に接続された画素電極とを備え、
前記絶縁層は前記ゲート絶縁膜部分の膜厚よりも前記誘電体膜部分の膜厚が薄い表示部を有する
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009110473A JP2010262006A (ja) | 2009-04-30 | 2009-04-30 | 表示装置、表示装置の製造方法、半導体装置、および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009110473A JP2010262006A (ja) | 2009-04-30 | 2009-04-30 | 表示装置、表示装置の製造方法、半導体装置、および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010262006A true JP2010262006A (ja) | 2010-11-18 |
Family
ID=43360143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009110473A Pending JP2010262006A (ja) | 2009-04-30 | 2009-04-30 | 表示装置、表示装置の製造方法、半導体装置、および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010262006A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2530720A1 (en) * | 2011-06-01 | 2012-12-05 | BOE Technology Group Co., Ltd. | Manufacture methods of thin film transistor and array substrate and mask |
KR20130081089A (ko) * | 2012-01-06 | 2013-07-16 | 삼성디스플레이 주식회사 | 유기발광 표시장치 |
JP2013153140A (ja) * | 2011-12-02 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
WO2017208923A1 (ja) * | 2016-05-31 | 2017-12-07 | 凸版印刷株式会社 | 有機薄膜トランジスタおよび画像表示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0281029A (ja) * | 1988-09-19 | 1990-03-22 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
JPH03260632A (ja) * | 1990-03-12 | 1991-11-20 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
JPH03280018A (ja) * | 1990-03-29 | 1991-12-11 | Sony Corp | 液晶表示装置及びその製造方法 |
JPH07191348A (ja) * | 1993-12-27 | 1995-07-28 | Rohm Co Ltd | 液晶表示装置の製法 |
JP2000006233A (ja) * | 1998-06-22 | 2000-01-11 | Wako Seisakusho:Kk | 樹脂製床材の製造方法 |
JP2000066233A (ja) * | 1998-08-17 | 2000-03-03 | Hitachi Ltd | 液晶表示装置 |
JP2005274984A (ja) * | 2004-03-25 | 2005-10-06 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
JP2006279053A (ja) * | 2005-03-29 | 2006-10-12 | Samsung Electronics Co Ltd | 有機薄膜トランジスタ表示板及びその製造方法 |
-
2009
- 2009-04-30 JP JP2009110473A patent/JP2010262006A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0281029A (ja) * | 1988-09-19 | 1990-03-22 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
JPH03260632A (ja) * | 1990-03-12 | 1991-11-20 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
JPH03280018A (ja) * | 1990-03-29 | 1991-12-11 | Sony Corp | 液晶表示装置及びその製造方法 |
JPH07191348A (ja) * | 1993-12-27 | 1995-07-28 | Rohm Co Ltd | 液晶表示装置の製法 |
JP2000006233A (ja) * | 1998-06-22 | 2000-01-11 | Wako Seisakusho:Kk | 樹脂製床材の製造方法 |
JP2000066233A (ja) * | 1998-08-17 | 2000-03-03 | Hitachi Ltd | 液晶表示装置 |
JP2005274984A (ja) * | 2004-03-25 | 2005-10-06 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
JP2006279053A (ja) * | 2005-03-29 | 2006-10-12 | Samsung Electronics Co Ltd | 有機薄膜トランジスタ表示板及びその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2530720A1 (en) * | 2011-06-01 | 2012-12-05 | BOE Technology Group Co., Ltd. | Manufacture methods of thin film transistor and array substrate and mask |
US8691639B2 (en) | 2011-06-01 | 2014-04-08 | Boe Technology Group Co., Ltd. | Manufacture methods of thin film transistor and array substrate and mask |
JP2013153140A (ja) * | 2011-12-02 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
KR20130081089A (ko) * | 2012-01-06 | 2013-07-16 | 삼성디스플레이 주식회사 | 유기발광 표시장치 |
KR102015986B1 (ko) * | 2012-01-06 | 2019-08-30 | 삼성디스플레이 주식회사 | 유기발광 표시장치 |
WO2017208923A1 (ja) * | 2016-05-31 | 2017-12-07 | 凸版印刷株式会社 | 有機薄膜トランジスタおよび画像表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210399079A1 (en) | Display Substrate and Display Device | |
US20200127231A1 (en) | Display device | |
US10418383B2 (en) | Array substrate, fabrication method thereof and display device | |
US11257957B2 (en) | Thin film transistor, method of fabricating the same, array substrate and display device | |
US11665940B2 (en) | Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus | |
US10811627B2 (en) | Pixel defining layer and manufacturing method thereof, and display panel | |
JP5685805B2 (ja) | 半導体装置、半導体装置の製造方法、および電子機器 | |
US11374074B2 (en) | Display panel, display apparatus, and method of fabricating the display panel | |
WO2011055474A1 (ja) | アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法 | |
US9054197B2 (en) | Thin-film transistor, display unit, and electronic apparatus | |
JP6035734B2 (ja) | 半導体素子、表示装置および電子機器 | |
US8913206B2 (en) | Device and display unit | |
US20110134045A1 (en) | Method of fabricating an organic electroluminescent device and system of displaying images | |
US11723257B2 (en) | Organic light emitting diode display substrate, manufacturing method therefor, and organic light emitting diode display device | |
TWI556452B (zh) | 半導體元件、顯示單元及電子裝置 | |
US10396104B2 (en) | Display substrate comprising vertical storage capacitor with increased storage capacitance, method for fabricating the same, and display device | |
US20200052053A1 (en) | Display Substrate, Fabricating Method Thereof, and Display Device | |
US11404508B2 (en) | Display device and method thereof of reduced masks | |
JP2009036947A (ja) | 液晶装置の製造方法、および液晶装置 | |
JP5458669B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器 | |
US8847207B2 (en) | Semiconductor device with bottom gate organic thin-film transistor, and display device and electronic equipment with same | |
US20130161612A1 (en) | Display device and image display system employing the same | |
JP2010262006A (ja) | 表示装置、表示装置の製造方法、半導体装置、および電子機器 | |
US20220310714A1 (en) | Display panel | |
US9401486B2 (en) | Driving circuit board, method of manufacturing the same, display unit, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110714 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140708 |