JP2010258308A - 半導体装置およびコネクタ - Google Patents

半導体装置およびコネクタ Download PDF

Info

Publication number
JP2010258308A
JP2010258308A JP2009108444A JP2009108444A JP2010258308A JP 2010258308 A JP2010258308 A JP 2010258308A JP 2009108444 A JP2009108444 A JP 2009108444A JP 2009108444 A JP2009108444 A JP 2009108444A JP 2010258308 A JP2010258308 A JP 2010258308A
Authority
JP
Japan
Prior art keywords
semiconductor device
optical
coating resin
circuit board
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009108444A
Other languages
English (en)
Inventor
Yasuki Fukui
靖樹 福井
Kazuto Nagura
和人 名倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009108444A priority Critical patent/JP2010258308A/ja
Priority to US12/767,960 priority patent/US8608388B2/en
Publication of JP2010258308A publication Critical patent/JP2010258308A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4292Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4251Sealed packages
    • G02B6/4253Sealed packages by embedding housing components in an adhesive or a polymer material
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4255Moulded or casted packages
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4249Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】誤った方向でコネクタと嵌合することを確実に防止できる半導体装置を提供する。
【解決手段】回路基板1と、回路基板1上に設けられる光半導体素子と、回路基板1上に形成され、光半導体素子を被覆する直方体または立方体状の被覆樹脂7と、を備え、被覆樹脂7の外面に、少なくとも1つの切り欠き部10が形成されており、切り欠き部10が1つ形成される場合、切り欠き部10は被覆樹脂7の上面の中心を除く位置に形成され、切り欠き部10が複数形成される場合、切り欠き部10は被覆樹脂7の上面の中心に対して、非点対称である位置に形成される。
【選択図】図1

Description

本発明は、半導体装置に関し、特に、光ファイバに接続される半導体装置に関する。
近年、半導体装置において、各種半導体素子の性能向上および高速データ転送技術の発達により、大規模集積回路(LSI)は飛躍的な動作速度の向上が図られている。しかしながら、LSIの内部動作が高速化されたとしても、それを実装するプリント基板側に動作周波数の上昇に伴う電気配線における伝送損失、雑音、および電磁障害の増大等という問題を有していた。このため、複雑な配線が必要となるプリント基板上で、1GHzを超える動作周波数を問題なく伝送することは非常に困難であった。それゆえ、信号品質を確保するためには、動作周波数に対する配線設計の制限や、動作周波数を低く抑える等の措置を講じる必要があり、LSIの性能を充分に引き出すことが出来なかった。
このような半導体装置が有する問題に対して、近年では、LSIを光ファイバで接続する光配線技術の適用が検討され実用化されている。一般に、光配線技術では、電気信号を光信号に変換し、光信号を光ファイバで送信し、受信した光信号を電気信号に変換する。電気信号と光信号との変換は光半導体素子によって行われる。従って、半導体装置において、光半導体素子と光ファイバとは確実に位置合わせされた状態で接続される必要がある。例えば、特許文献1〜3には、光半導体素子と光ファイバとの確実な位置合わせを実現するための各種光半導体モジュールおよび半導体装置が提案されている。
特許文献1および特許文献2には、光ファイバと光半導体素子とが一体形成された光モジュールが記載されている。図22は、特許文献1に記載の光モジュールを接続した半導体装置120の構成を示す断面図である。特許文献1に記載の半導体装置120は、図22に示すように、半導体素子102と光モジュール110とがワイヤ105によって接続され、これらが封止部107に覆われた構成である。光モジュール110では、光ファイバ130の周面に形成された支持部104に導電層106を介して光半導体素子103が固定されている。これにより、光半導体素子103と光ファイバ130とを確実に位置合わせすると共に、製造が簡単な半導体装置を実現している。特許文献2にも、特許文献1に記載の光モジュール110と同様の光モジュールが開示されている。
また、引用文献3には、光ファイバと光半導体素子とが分離可能な光半導体モジュールが記載されている。図23(a)は、特許文献3に記載の光半導体モジュール210の構成を示す断面図であり、図23(b)は、光半導体モジュール210を備えた半導体装置260の構成を示す断面図である。特許文献3に記載の光半導体モジュール210は、図23(a)に示すように、ガイド212を備え、ガイド212は、光伝送路の位置決め用貫通孔211と、この位置決め用貫通孔211に配置される光伝送路の一端面が露出する光半導体搭載面と、光半導体搭載面に形成された配線層208とを有する。また、光半導体素子203は、その発光面または受光面が光伝送路の一端面と対向するようにガイド212の光半導体搭載面に搭載されて、配線層208と電気的に接続される。さらに、光半導体素子203を駆動する駆動用半導体素子213は、光半導体素子203に隣接配置されて光半導体モジュール210に内蔵される。光半導体モジュール210は、位置決め用貫通孔211に光ファイバを挿入することによって、光半導体素子203と光ファイバ250とを確実に位置合わせすると共に、小型化とコスト低減とを実現している。
また、半導体装置260は、図23(b)に示すように、信号処理用LSI202を有し、信号処理用LSI202は高速信号配線を有する基板201上にバンプを介してフリップチップ接続される。さらに、信号処理用LSI202が搭載された基板201には、2つの光半導体モジュール210が搭載される。半導体装置260では、光半導体素子203と光ファイバ250とを確実に位置合わせすると共に、LSI配線に光配線を適用した配線構造を安価に実現することができる。
特開2000−347072号公報(2000年12月15日公開) 特開2006−054259号公報(2006年2月23日公開) 特開2006−053266号公報(2006年2月23日公開)
しかしながら、特許文献1および特許文献2に記載の光半導体装置では、光ファイバと光半導体素子とが一体形成されているため、光半導体装置を樹脂封止する場合、光ファイバが接続した状態で封止作業を行う必要がある。それゆえ、定形封止の場合は光ファイバ部分の定形処理が困難となり、非定形封止の場合は光半導体装置の形状がハンドリング困難な外形となるという問題を有している。また、光ファイバ一体型の光半導体素子では、物理面積が小さいため、配設可能な外部電極端子数に制限がある。それゆえ、高速シリアル信号を取り扱う場合には、別途シリアライザ部品、デシリアライザ部品が必要となり、システム的に小さくすることができない。さらに、光ファイバが常に接続された光半導体装置の構成では、出荷・梱包、ユーザでの実装、ハンドリングといった取り扱いにおいて非常に不便であり、配線不具合が生じた場合、光ファイバのみを交換することができないという問題を有している。
また、引用文献3に記載の半導体装置では、位置決め用貫通孔に光ファイバを挿入して光半導体素子と光ファイバとを接続する構成であるため、接続信頼性が低下するという問題を有している。また、光半導体素子の外部電極端子の形成は光伝送路面ではなく半導体封止側に制限されるため、構成上外部電極端子数を多く配設できない構造となっている。それゆえ、同様に高速シリアル信号を取り扱う場合には別途シリアライザ部品、デシリアライザ部品が必要であり、システム的に小さくすることができない。さらに、光半導体装置を樹脂封止する場合は、光半導体素子と光ファイバとを接続させた後に光半導体装置を樹脂封止する必要があり、光ファイバは被覆樹脂によって固定されるため、特許文献1および特許文献2に記載の光半導体装置と同様の問題を招来する。
そこで、上記従来の半導体装置と光ファイバとの接続の問題点を解決するために、図24に示すような構成が考えられる。図24において、半導体装置320の回路基板301上に図示しない光半導体素子が設けられており、光半導体素子は、正方形状に形成された被覆樹脂307によって封止されている。被覆樹脂307のうち、光半導体素子が設けられている領域は透光性樹脂で形成されており、被覆樹脂307の上面における透光性樹脂の露出部分が、光インターフェイス306aとなっている。また、光ファイバ350の端部には、コネクタ340が設けられており、コネクタ340の内面は、被覆樹脂307の外面に沿った形状となっている。半導体装置320と光ファイバ350とを接続する場合、光ファイバ350の端部と光インターフェイス306aとが互いに対向するように、コネクタ340を被覆樹脂307に嵌合させる。これにより、製造、取り扱い、メンテナンスおよび小型化が容易であり、さらに樹脂封止後であっても光配線が着脱可能な半導体装置と光ファイバとの接続を実現することができる。
しかしながら、図24に示す構成では、下記の問題が新たに生じる。図25は、図24に示す半導体装置320の被覆樹脂307とコネクタ340との嵌合方向を示す平面図である。BGAまたはCSPといった片面封止された半導体装置の上面に垂直な方向から見た外形は、正方形または長方形といった矩形であることが一般的である。それゆえ、例えば、正方形のパッケージ外形を有する半導体装置320は、図25(a)〜(d)に示すように、0度、90度、180度、270度の回転対称性を有する。従って、半導体装置20のおよび半導体装置320の被覆樹脂307に嵌合するコネクタ340の上面がいずれも正方形である場合、コネクタ340は、0度、90度、180度、270度の4つの回転角度において半導体装置320の被覆樹脂307に嵌合することが可能である。一方、光インターフェイス306aが、図25(a)〜(d)に示すように、半導体装置320のパッケージ外形の回転中心以外に配置された場合、光インターフェイス306aは回転対称性を有しない。それゆえ、図25(b)〜(d)に示すように、光インターフェイス306aと光ファイバ350の端部とが対向しない状態で、半導体装置320の被覆樹脂307にコネクタ340が嵌合するおそれがある。
光インターフェイス306aと光ファイバ350とが対向しない状態では、光半導体素子と光ファイバ350との間で光信号の伝送ができないため、図25(a)に示すように、光インターフェイス306aと光ファイバ350とを対向させた状態で半導体装置320の被覆樹脂307にコネクタ340を嵌合させる必要がある。このためには、半導体装置320およびコネクタ340に正しい嵌合方向を示すような目印またはマーキング等を付して、それらを目で確認した後に嵌合させるといった認知行為が必要となる。しかしながら、このような目印またはマーキングを目で確認する認知行為では、作業者が見落とし間違って嵌合させる蓋然性が高く、そのヒューマンエラーは最終工程まで検出できない虞がある。
本発明は、上記の問題に鑑みてなされたものであり、その目的は、誤った方向でコネクタと嵌合することを確実に防止できる半導体装置を提供することにある。
上記の課題を解決するために、本発明の半導体装置は、回路基板と、該回路基板上に設けられる半導体素子と、該回路基板上に形成され、上記半導体素子を被覆する直方体状または立方体状の被覆樹脂と、を備える半導体装置であって、上記被覆樹脂の外面に、少なくとも1つの変形部位が形成されており、上記変形部位が1つ形成される場合、上記変形部位は上記被覆樹脂の当該変形部位が形成された面の中心を除く位置に形成され、上記変形部位が複数形成される場合、上記変形部位は当該変形部位が形成された面の中心に対して、非点対称である位置に形成されることを特徴としている。
上記発明によれば、上記変形部位が1つ形成される場合、直方体状又は立方体状の被覆樹脂の当該変形部位が形成された面の中心を除く位置に、変形部位が形成される構成である。また、上記変形部位が複数形成される場合、上記変形部位は、被覆樹脂の当該変形部位が形成された面の中心に対して、非点対称である位置に構成される構成である。それゆえ、変形部位が形成された上記被覆樹脂の外形は回転対称性のない形状となる。
従って、上記被覆樹脂の外面に嵌合するコネクタの内面の形状が、変形部位が形成された上記被覆樹脂の外面に沿った形状とすることにより、上記コネクタは上記被覆樹脂に特定の方向でのみ嵌合する。これにより、誤った方向でコネクタと嵌合することを確実に防止することができる。
また、本発明の半導体装置では、上記変形部位は、上記被覆樹脂の上面の少なくとも一角を、該上面と垂直な方向に切り欠くことによって形成されている構成としてもよい。
上記発明によれば、上記被覆樹脂の上面の少なくとも一角を、該上面と垂直な方向に切り欠くことにより上記変形部位を形成することによって、上記被覆樹脂の上面は回転対称性を失う。
また、本発明の半導体装置では、上記変形部位は、上記被覆樹脂の少なくとも1辺を切り欠くことによって形成されている構成としてもよい。
上記発明によれば、上記被覆樹脂の少なくとも1辺を切り欠くことにより上記変形部位を形成することによって、上記被覆樹脂の外面は回転対称性を失う。
また、本発明の半導体装置では、上記変形部位は、上記被覆樹脂の外面の法線方向に陥没した凹部である構成としてもよい。
上記発明によれば、上記被覆樹脂の外面の法線方向に陥没した凹部により上記変形部位を形成することによって、上記被覆樹脂の外面は回転対称性を失う。さらに、コネクタと被覆樹脂とのスムースな嵌合のためにクリアランスが設けられている場合であっても、クリアランスによって光伝送が妨げられることを防止することができる。
上記凹部は、テーパー形状を有する構成としてもよい。
上記発明によれば、上記凹部は、テーパー形状を有するため、半導体装置の被覆樹脂にコネクタ等を容易に嵌合させることができる。
また、本発明の半導体装置では、上記変形部は、上記被覆樹脂の外面の法線方向に突起した凸部である構成としてもよい。
上記発明によれば、上記被覆樹脂の外面の法線方向に突起した凸部により上記変形部位を形成することによって、上記被覆樹脂の外面は回転対称性を失う。さらに、コネクタと被覆樹脂とのスムースな嵌合のためにクリアランスが設けられている場合であっても、クリアランスによって光伝送が妨げられることを防止することができる。
また、本発明の半導体装置では、上記凸部は、テーパー形状を有する構成としてもよい。
上記発明によれば、上記凸部は、テーパー形状を有するため、半導体装置の被覆樹脂にコネクタ等を容易に嵌合させることができる。
また、本発明の半導体装置では、上記半導体素子として、少なくとも光半導体素子を備える構成としてもよい。
上記発明によれば、光半導体素子を備えるため、光半導体装置として利用することができる。
また、本発明の半導体装置では、上記光半導体素子は、透光性被覆樹脂で被覆され、上記透光性被覆樹脂は、上記外面に露出している構成としてもよい。
上記発明によれば、被覆樹脂で被覆された半導体装置の外面に、透光性被覆樹脂が露出する構成である。この露出した透光性被覆樹脂は、光信号を効率よく伝播するため、光半導体素子と外部に接続される光配線とを接続する光インターフェイスとして好適である。これにより、光配線を容易に着脱可能な半導体装置を実現することができる。
また、本発明の半導体装置では、露出した上記透光性被覆樹脂は、上記変形部位の一部を構成する構成としてもよい。
上記発明によれば、光インターフェイスとして作用する露出した上記透光性被覆樹脂が、上記変形部位としての作用を兼ねる構成とすることができる。
また、本発明の半導体装置では、上記光半導体素子は、上記回路基板上にエリアアレイ状に複数配置されている構成としてもよい。
また、本発明の半導体装置では、上記光半導体素子は、上記回路基板上に直線状に複数配置されている構成としてもよい。
上記発明によれば、複数の光半導体素子を効率的に配設することができる。
また、本発明の半導体装置では、上記光半導体素子は、上記半導体素子の上方に配置されている構成としてもよい。
上記発明によれば、光半導体素子を半導体素子上に配設することにより、光半導体素子と半導体素子とを三次元的に配置する構成である。回路基板上に半導体素子と光半導体素子とを並列に配置する構成では、回路基板の面積が限られているため、多数の光半導体素子を回路基板上に配設することは困難である。一方、上記発明によれば、半導体素子によって、光半導体素子を配設する面積が減少しない。これにより、多数の光半導体素子が配設された半導体装置を実現することができる。
また、本発明の半導体装置では、上記半導体素子と上記光半導体素子との間にインターポーザーチップが配置される構成としてもよい。
上記発明によれば、半導体素子のサイズや数、光半導体素子のコンタクト方式等によらず、半導体素子にインターポーザーチップを介して光半導体素子を積層させることができる。これにより、多数の光半導体素子が配設された半導体装置を実現することができる。
また、本発明の半導体装置では、上記回路基板は、上記光半導体素子が設けられる第1の回路基板と、上記光半導体素子以外の半導体素子が設けられる第2の回路基板とで構成され、上記被覆樹脂は、上記第1の回路基板上に形成される第1の被覆樹脂と、上記第2の回路基板上に形成される第2の被覆樹脂とで構成され、上記第1の回路基板は、上記第2の回路基板上に形成されて上記第2の回路基板と電気的に接続される構成としてもよい。
上記発明によれば、上記光半導体素子が設けられる第1の回路基板が、上記光半導体素子以外の半導体素子が設けられる第2の回路基板上に形成されて上記第2の回路基板と電気的に接続される。
これにより、使用する半導体素子のサイズ、外部電極、半導体装置のパッケージサイズ等から、最適な光半導体素子を選択した半導体装置を実現することができる。
上記の課題を解決するために、本発明のコネクタは、光伝送部材の端部に形成され、該光伝送部材を上記半導体装置に接続するためのコネクタであって、内面の形状が、上記被覆樹脂の外形に沿った形状であり、上記被覆樹脂と嵌合しているとき、上記光伝送部材の端部が上記光半導体素子と対向することを特徴としている。
上記は発明によれば、上記被覆板の内面の形状が、変形部位が形成された上記被覆樹脂の外形に沿った形状であるため、コネクタは半導体装置の上記被覆板と特定の方向においてのみ嵌合する。また、嵌合時、上記光伝送部材の端部と上記光半導体とは対向するようにそれぞれ位置決めされている。
これにより、上記光伝送部材の端部と上記光半導体素子とが対向しない状態で、上記被覆樹脂にコネクタが嵌合する可能性を排除して、確実で簡便な半導体装置と光伝送部材との接続を実現することができる。
また、本発明のコネクタでは、上記回路基板に掛止する爪状突起物を側面に有する構成としてもよい。
上記発明によれば、コネクタは、側面に爪状突起物を有しており、半導体装置に嵌合したとき爪部を回路基板の下面に潜り込ませて掛止する構成である。これにより、半導体装置と光伝送部材とを、より安定した状態で接続させることができる。
以上のように、本発明の半導体装置は、上記被覆樹脂の外面に、少なくとも1つの変形部位が形成されており、上記変形部位が1つ形成される場合、上記変形部位は上記外面の中心を除く位置に形成され、上記変形部位が複数形成される場合、上記変形部位は上記外面の中心に対して、非点対称である位置に形成されることを特徴とする半導体装置。記被覆樹脂の外面に、少なくとも1つの変形部位が形成されており、上記変形部位が1つ形成される場合、上記変形部位は上記外面の中心を除く位置に形成され、上記変形部位が複数形成される場合、上記変形部位は上記外面の中心に対して、非点対称である位置に形成されるものである。
それゆえ、本発明は、誤った方向でのコネクタと嵌合を防止することができる半導体装置を提供できるという効果を奏する。
実施形態1に係る半導体装置と光ファイバとの接続を説明するための斜視図である。 (a)は、図1に示す半導体装置を示す斜視図であり、当該半導体装置に形成された被覆樹脂の内部の構成を示す斜視図である。 (a)〜(d)は、図1に示す半導体装置の被覆樹脂とコネクタとの嵌合方向を示す平面図である。 図1に示す半導体装置と光ファイバとの接続の変形例を示す斜視図である。 (a)は、実施形態1の変形例である2つの光インターフェイスを有する半導体装置を示す平面図であり、(b)は(a)に示す半導体装置と光ファイバとの接続を説明するための斜視図である。 (a)は、光インターフェイスがエリアアレイ状に配置された構成を示す平面図であり、(b)および(c)は光インターフェイスが線状に配列された構成を示す平面図である。(d)〜(f)は、それぞれ(a)〜(c)に示す半導体装置と光ファイバとの接続を説明するための斜視図である。 (a)は、実施形態1の別の変形例に係る半導体装置を示す平面図であり、(b)は(a)に示す半導体装置と光ファイバとの接続を説明するための斜視図である。 (a)は実施形態1のさらに別の変形例に係る半導体装置を示す平面図であり、る、(b)は当該半導体装置と光ファイバとの接続を説明するための斜視図である。 (a)は、実施形態1の別の変形例に係る半導体装置を示す平面図であり、(b)は半導体装置のA−A’断面図であり、(c)は半導体装置と光ファイバとの接続説明するための斜視図である。 (a)は、図9(a)に示す半導体装置の変形例を示す平面図であり、(b)は(a)に示す半導体装置と光ファイバとの接続を説明するための斜視図である。 (a)は、実施形態1のさらに別の変形例に係る半導体装置を示す平面図であり、(b)は(a)示す半導体装置のB−B’断面図であり、(c)は、半導体装置と光ファイバとの接続を説明するための斜視図である。 (a)は、図11(a)に示す半導体装置の変形例を示す平面図であり、(b)は(a)に示す半導体装置と光ファイバとの接続を説明するための斜視図である。 (a)は、実施形態1のさらに別の変形例に係る半導体装置を示す平面図であり、(b)は(a)に示す半導体装置のC−C’断面図であり、(c)は(a)に示す半導体装置の斜視図である。 (a)は、実施形態1のさらに別の変形例に係る半導体装置を示す平面図であり、(b)は(a)に示す半導体装置のD−D’断面図であり、(c)は(a)に示す半導体装置の斜視図である。 (a)は、実施形態1のさらに別の変形例に係る半導体装置を示す側面図であり、(b)は(a)に示す半導体装置と光ファイバとの接続を説明するための斜視図である。 (a)は、実施形態1のさらに別の変形例に係る半導体装置を示す側面図であり、(b)は(a)に示す半導体装置と光ファイバとの接続を説明するための斜視図である。 (a)は、実施形態2に係る半導体装置を示す斜視図である。 (a)〜(c)は、実施形態3に係る半導体装置を示す斜視図である。 (a)〜(c)は、実施形態3に係る半導体装置の変形例を示す斜視図である。 実施形態3に係る液晶表示装置の構成を示すブロック図である。 (a)は、図20に示す液晶表示装置を光ファイバを用いて実現した構成を示す斜視図であり、(b)は、図20に示す液晶表示装置を光導波路形成配線を用いて実現した構成を示す斜視図である。 従来の半導体装置の構成を示す断面図である。 (a)は、従来の別の光半導体モジュールの構成を示す断面図であり、(b)は、(a)に示す光半導体モジュールを備えた半導体装置の構成を示す断面図である。 半導体装置と光ファイバとの接続を説明するための斜視図である。 (a)〜(d)は、図24に示す半導体装置とコネクタとの嵌合方向を示す平面図である。
〔実施形態1〕
以下、本発明の第1の実施形態について、図1〜図14に基づいて詳細に説明する。本実施形態では、回路基板上に光半導体素子を有する半導体装置に、光ファイバを接続する形態について説明する。
図1は、本実施形態に係る半導体装置20と光ファイバ50との接続を説明するための斜視図である。また、図2(a)は、本実施形態に係る半導体装置20を示す斜視図であり、図2(b)は、半導体装置20に形成された被覆樹脂の内部の構成を示す斜視図である。まず、図2(a)および図2(b)に基づき実施形態に係る半導体装置20の構成について説明する。
図2(a)に示すように、半導体装置20は、回路基板1の表面に被覆樹脂7が直方体状に形成されており、基板1の裏面には、外部電極端子8が設けられている構成である。また、図2(b)に示すように、半導体素子2と、光半導体素子3とが回路基板1上に配設されている。回路基板1には、例えば、ガラスエポキシ材、BTレジン、ポリイミド等の有機絶縁基材等を用いることができる。また、回路基板1には、片面または両面に配線層(図示せず)が形成されている。両面に形成された配線層は、貫通孔(図示せず)等を用いて各面の配線層間が結線されている。回路基板配線層は、例えば、銅配線のパターンニング、または金属製のリードフレーム等を用いて回路基板1の表面に形成することができる。なお、回路基板1に形成された配線層上に被覆される絶縁層(図示せず)は、ソルダーレジストを用いて被覆される場合が一般的であるが、上記絶縁層の材料種は特に限定されない。半導体素子2の種類は特に限定されず、本実施形態ではどのような種類の半導体素子でも使用可能である。
光半導体素子3は、発光半導体素子または受光半導体素子のどちらであってもよい。発光半導体素子には、例えば、LED等を用いることができる。また、受光半導体素子には、例えば、VCSELチップ、フォトダイオード等を用いることができる。
半導体素子2と光半導体素子3とは、それぞれ接着層4によって回路基板1に固定されている。接着層4の種類または供給形態は、特に限定されず、固体や液体等いずれの形態の接着材であっても用いることができる。接着層4には、例えば、ペースト状接着剤、シート状接着剤等、異方導電性フィルム等を用いることができる。
また、図2(b)に示すように、半導体素子2および光半導体素子3と回路基板1の配線層とは、ボンディングワイヤ5によって電気的に接続されている。ボンディングワイヤ5には、金属等の導電材料を用いることができる。なお、本実施形態に係る半導体装置20では、ワイヤボンディング方法を用いているが、半導体素子2および光半導体素子3と、回路基板との電気的接続方法について特に限定されない。例えば、半導体素子2をフェイスダウン実装して、金属バンプ等を介して回路基板1に直接接続するフリップチップボンディング方法等を用いることができる。
さらに、半導体装置20では、回路基板1の半導体素子2等が配設された面と反対側の面には、外部電極端子8が形成されている。外部電極端子8は、図2(a)および図2(b)に示すように、回路基板1の裏面に形成されることが一般的であるが、本発明はこれに限定されず、回路基板1の上面に外部電極端子8を形成する構成としてもよい。外部電極端子8には、例えば、半田または金等を用いることができる。また、外部電極端子8の形状は、特に限定されず、例えば、球形、またはランド形状等であってもよい。
さらに、半導体装置20では、回路基板1は、図2(b)に示すように、光半導体素子3を封止する透光性被覆樹脂(透光性被覆樹脂)6と、光半導体素子3を除く部分を封止する被覆樹脂(被覆樹脂)7との2種類の樹脂によって封止されている。
透光性被覆樹脂6は、光半導体素子3を封止するように形成されている。透光性被覆樹脂6は透光性であるため、その内部を光が伝播することができる。従って、透光性被覆樹脂6は、光信号の伝送路として作用する。また、透光性被覆樹脂6の形状は、本実施形態では円柱状であるが、本発明はこれに限定されず、例えば、円錐台形状等であってもよい。
被覆樹脂7は、直方体状の外形を有しており、透光性被覆樹脂6の側面を囲むように形成されている。被覆樹脂7は、回路基板1上の光半導体素子3を除く部分を封止している。
透光性被覆樹脂6と被覆樹脂7とを形成する方法は、特に限定されず、例えば、プレスおよび金型を用いて圧力を印加することによって樹脂成型するトランスファーモールド方法、コンプレッションモールド方法、または液状樹脂を滴下することで被覆するポッティング方法等を用いることができる。
回路基板1上には、上述のように、円柱状の透光性被覆樹脂6の側面を囲むように被覆樹脂7が形成されているので、図2(a)に示すように、半導体装置20の上面に透光性被覆樹脂6が円形状に露出している。半導体装置20の上面における透光性被覆樹脂6の露出部分は、光半導体素子3に光ファイバ50を接続する光インターフェイス6aとして機能する。このように、半導体装置20は、半導体パッケージ上面に光インターフェイス6aを有する構成である。
なお、1種類の樹脂で封止する場合は、回路基板1上の全体を透光性被覆樹脂6で封止する必要がある。一方、回路基板1上に複数の光半導体素子3が設けられる場合は、光半導体素子3の間で光が相互干渉するおそれがある。そのため、それぞれの光半導体素子3を単独で透光性樹脂6で封止し、それ以外を被覆樹脂7で封止することで、光の相互干渉の問題が解決できる。半導体素子2および光半導体素子3と、その電気接続部とを封止する樹脂の形成方法については特に限定されない。
このように、半導体装置20は、回路基板1に実装可能なBGA・CSPといった片面封止パッケージの封止外面に光インターフェイス6aを有し、コネクタ40が直接嵌合可能な構造を特徴とするものである。また、BGA・CSPといった片面封止パッケージでは、外部電極端子8をエリアアレイで配置可能なため、シリアライザ部品又はデシリアライザ部品等の内蔵可能であり、1PKGでの光インターフェイス内蔵SIP(System In Package)を実現することができる。このため、より小さなスペースでコネクタと嵌合することができる。
次に、図1に基づき、半導体装置20と光ファイバ(光伝送部材)50との接続について説明する。光ファイバ50の端部には、底面の無い直方体の箱形状のコネクタ40が形成されている。光インターフェイス6aと光ファイバ50の端部とが対向するように、半導体装置20の被覆樹脂7とコネクタ40の内面とが嵌合することによって、光ファイバ50が半導体装置20に接続される。
また、光インターフェイス6aに接続される光ファイバ50には、例えば、プラスチックファイバー、ガラスファイバー、光導波路形成配線等を用いることができる。
このように回路基板1上に実装された光半導体素子3等の各種部品が透光性被覆樹脂6と被覆樹脂7とによって封止された後、光ファイバ50の端部に形成されたコネクタ40を嵌合させる。これにより、光ファイバ50が半導体装置20に容易に着脱可能であるため、従来の光半導体装置よりも高い取り扱い性およびメンテナンス性を実現することができる。また、高速信号を光で伝送することで、従来実装基板に多数設けていた外部端子、配線領域およびその設計に充てていた開発リソースが不要となることから、大幅なシステムコストの低減も副次効果として期待できる。
ここで、光インターフェイス6aと光ファイバ50の端部とが対向しない状態では、光半導体素子3と光ファイバ50との間で光信号の伝送ができないため、光インターフェイス6aと光ファイバ50の端部とを対向させた状態で被覆樹脂7にコネクタ40を嵌合させる必要がある。そこで、本実施形態では、被覆樹脂7のパッケージ外形の1角を半導体装置20の上面と垂直な方向に切り欠くことによって形成された切り欠き部(変形部位)10が形成されている。また、コネクタ40の内面も、被覆樹脂7の外形に沿った形状となっている。
図3(a)〜(d)は、半導体装置20とコネクタ40との嵌合方向を示す平面図である。切り欠き部10は、被覆樹脂7の上面の中心以外の部分に形成されているので、半導体装置20のパッケージ外形は、図3(a)〜(d)に示すように、回転対称性を有さない形状となる。さらに、コネクタ40の内部には、図3(a)〜(d)に示すように、半導体装置20のパッケージ外形に対応する形状の凹部が形成されている。
このため、半導体装置20とコネクタ40とは、図3(a)に示す場合のみ嵌合可能であり、図3(b)〜(d)に示すように、コネクタ40を半導体装置20に対して90度、180度、270度回転させた場合は、被覆樹脂7の外面とコネクタ40とが物理的に干渉するため嵌合することができない。また、図3(a)に示すように、光インターフェイス6aと光ファイバ50の端部とは、半導体装置20とコネクタ40とが嵌合可能なときのみ、対向するように互いに配置される。このように、本実施形態では、半導体装置20のパッケージ外形が回転対称性を有さないように、被覆樹脂7に切り欠き部10が形成され、さらに、コネクタ40の内部には、半導体装置20のパッケージ外形に対応する形状の凹部が形成されている。これにより、半導体装置20にコネクタ40を嵌合させる際のヒューマンエラーを防止して、簡便で確実な光ファイバ50の接続を実現することができる。
切り欠き部10の形成方法については、1)被覆樹脂の封止時に金型形状で切り欠きを形成し、その後パッケージ分割する方法、2)被覆樹脂の封止時に一括に封止し、パッケージ分割工程にて切り欠きを切断する方法、等が考えられる。切り欠き部10を形成する際に用いるプロセスとして金型、ブレード、またはウォータージェット等のプロセスが使用可能であるが、半導体装置20のパッケージ外形の切り欠きの形成方法およびプロセスについて特に限定されない。
なお、本実施形態では、図3(a)〜(d)に示すように、コネクタ40の内面の形状に合わせて、コネクタ40の外面の形状も変形させているが、本発明はこれに限定されない。コネクタ40の内面の形状のみを半導体装置20のパッケージ外形に対応させることも可能である。
また、回路基板1にも切り欠きを形成して、コネクタ40を被覆樹脂7だけでなく回路基板1に嵌合させてもよい。また、被覆樹脂7を形成しない半導体装置の場合、回路基板1に切り欠き部を設け、コネクタ40を回路基板1に嵌合させてもよい。この場合、接続を安定させるため、強度の高い回路基板1を用いることが望ましい。
図4は、本実施形態に係る半導体装置20と光ファイバ50との接続の変形例を示す斜視図である。図4に示すように、半導体装置20とコネクタ40との物理的嵌合をさらに確実にするために、可撓性を有する爪状突起物41がコネクタ40の対抗する側面にそれぞれ設けられている。回路基板1の下面に配置された外部電極端子8のクリアランス部分を利用して、嵌合時に爪状突起物41の爪部を回路基板1の下面に掛止することにより、半導体装置20に光ファイバ50を安定した状態で固定することができる。
図5(a)は、本実施形態の変形例である2つの光インターフェイスを有する半導体装置20aを示す平面図である。また、図5(b)は、半導体装置20aとコネクタ40aとの嵌合を説明するための斜視図である。実際に光で信号伝送を行う場合、光による入出力は常に1種類とは限らない。光による入出力が複数の場合、光信号の種類に応じた複数の光インターフェイス6aを持つ必要がある。
そこで、図5(a)に示すように、半導体装置20aは、2つの光インターフェイス6aを有している。このように、複数の光インターフェイス6aを有する半導体装置20aであっても、図5(a)に示すように、切り欠き部10を形成することにより、コネクタ40aとの正確な嵌合を確実に行うことができる。
なお、光インターフェイス6aの個数は特に限定されず、図6(a)〜(c)に示すように、光インターフェイス6aを3つ以上設ける構成としてもよい。図6(a)は、4つの光インターフェイス6aがエリアアレイ状に配置された構成を示しており、図6(b)は、8つの光インターフェイス6aが線状に配列された構成を示しており、図6(c)は、4つの光インターフェイス6aが線状に配列された構成を示している。
これらの半導体装置を光ファイバに接続する場合、図6(d)〜(f)に示すように、光ファイバ50の端部が光インターフェイス6aと対向するように、コネクタが半導体装置に嵌合する。このように、光インターフェイス6aの数および位置は、光信号の種類、半導体装置の寸法等に応じて適宜変更してもよい。また、コネクタの内部形状並びに接続される光ファイバの数および位置は、嵌合する半導体装置に応じて適宜変更すればよい。
図7(a)は、本実施形態の別の変形例に係る半導体装置20bを示す平面図である。また、図7(b)は、半導体装置20bとコネクタ40bとの嵌合を説明するための斜視図である。図7(a)に示すように、半導体装置20bでは、半導体装置20bのパッケージ外形の一辺の1箇所に切り欠き部10bが形成されている。切り欠き部10bを形成する位置は、半導体装置20bのパッケージ外形の一角に限られず、半導体装置20bが回転対称性を有さない形状となる部分であれば特に限定されない。
また、図7(b)に示すように、コネクタ40bの内面には、半導体装置20bのパッケージ外形に対応する形状の凸部が形成される。これにより、半導体装置20bとコネクタ40bとは、特定の方向のみ嵌合可能となる。
図8(a)は、本実施形態のさらに別の変形例に係る半導体装置20cを示す平面図である。また、図8(b)は、半導体装置20cと光ファイバ50との接続との接続を説明するための斜視図である。図8(a)に示すように、半導体装置20cは、180度の回転対称性を持つ位置に2つの光インターフェイス6aを有し、半導体装置20bのパッケージ外形の一辺の2箇所に切り欠き部10bが形成される。また、図8(b)に示すように、コネクタ40cの内部には、半導体装置20cのパッケージ外形に対応する形状の凸部が形成される。このように、切り欠き部10bの数は、1つに限られず、半導体装置20bが回転対称性を失う部分に形成されれば特に限定されない。具体的には、切り欠き部10bが複数形成される場合、切り欠き部10bは、被覆樹脂7の上面の中心に対して、非点対称である位置に形成される。
図9(a)は、本実施形態の別の変形例に係る半導体装置20dを示す平面図である。また、図9(b)は、半導体装置20dのA−A’断面図である。さらに、図9(c)は、半導体装置20dとコネクタ40dとの嵌合を示す斜視図である。図9(a)に示すように、半導体装置20dは、図5(a)に示す半導体装置20aにおいて、被覆樹脂7の上面の法線方向に陥没した凹部10dが追加された構成である。半導体装置20dの被覆樹脂7に嵌合するコネクタ40dは、互いのスムースな嵌合のためにクリアランスをある程度有している必要がある。しかしながら、このクリアランスのために、光ファイバ50の端部の位置が光インターフェイス6aの位置とずれてしまい、適用する光半導体素子3の光学特性によっては、光インターフェイス6aの光伝送が妨げられる可能性がある。
それを防止するために、図9(b)に示すように、光インターフェイス6aの配置された半導体装置20の上面に凹部形状の凹部10dを形成し、対向するコネクタ40d側に凸部形状を設けることにより、半導体装置20dの被覆樹脂7とコネクタ40dとの確実な嵌合を実現することができる。従って、半導体装置20dとコネクタ40dとは、図9(c)に示すように、半導体装置20dの上面と対向するコネクタ40の内部の面は、半導体装置20の上面と接する構成である。
なお、図9(d)は、図9(b)に示す凹部10dの変形例に係る凹部10d’を示す断面図である。凹部10d’は、図9(d)に示すように、テーパー形状を有している。これにより、半導体装置20dの被覆樹脂7とコネクタ40dとの嵌合を、さらに容易に行うことができる。また、半導体装置20dでは、凹部10dと併せて切り欠き部10が形成されているが、本発明はこれに限定されない。
図10(a)は、図9(a)に示す半導体装置20dの変形例に係る半導体装置20d’を示す平面図である。また、図10(b)は、半導体装置20d’と光ファイバ50との接続を説明するための斜視図である。半導体装置20d’は、切り欠き部10が形成されず、凹部10dのみが形成される構成である。光ファイバ50の端部には、コネクタ40d’が形成されており、コネクタ40d’の内面は、半導体装置20d’の外面に沿った形状となっている。なお、凹部10dが1つだけ形成される場合、凹部10dは、被覆樹脂7の上面の中心以外の部分に形成される必要がある。
図11(a)は、本実施形態のさらに別の変形例に係る半導体装置20eを示す平面図である。また、図11(b)は、半導体装置20eのB−B’断面図である。さらに、図11(c)は、半導体装置20eと光ファイバ50との接続を説明するための斜視図である。
半導体装置20eは、図11(b)に示すように、被覆樹脂7の外面の法線方向に突起した凸部10eが形成されている構成である。これにより、コネクタ40eにクリアランスを設けていても、図9(a)〜(c)に示す構成と同様に、半導体装置20eの被覆樹脂7とコネクタ40eとの嵌合を確実に行うことができる。また、半導体装置20eでは、凸部10eと併せて切欠形状の変形部位10とが形成されているが、本発明はこれに限定されない。
図12(a)は、図11(a)に示す半導体装置20eの変形例に係る半導体装置20e’を示す平面図である。また、図12(b)は、半導体装置20e’と光ファイバ50との接続を説明するための斜視図である。半導体装置20e’は、切り欠き部10が形成されず、凸部10eのみが形成される構成である。光ファイバ50の端部には、コネクタ40e’が形成されており、コネクタ40e’の内面は、半導体装置20e’の外面に沿った形状となっている。なお、凸部10eが1つだけ形成される場合、凸部10eは、被覆樹脂7の上面の中心以外の部分に形成される必要がある。
凹部10dおよび凸部10eの形成方法については、被覆樹脂の封止時に金型にて凹部10dまたは凸部10eを形成することが一般的であるが、凹部10dおよび凸部10eの形成方法およびプロセスは特に限定されない。
図9および図11に基づいて説明したように、凹部10dまたは凸部10eを、半導体装置20が回転対称性を失う位置に形成することによって、光インターフェイス6aと光ファイバ50の端部とを対向させて、光ファイバ50を半導体装置20に接続をすることができる。
また、凹部10dまたは凸部10eは、光インターフェイス6aを兼ねる構成としてもよい。すなわち、凹部10dまたは凸部10eを光インターフェイス6aまたはと同じ位置に設けてもよい。図13(a)は、本実施形態のさらに別の変形例に係る半導体装置20fを示す平面図である。また、図13(b)は、半導体装置20fのC−C’断面図である。さらに、図13(c)は、半導体装置20fの斜視図である。
半導体装置20fでは、図13(a)に示すように、光インターフェイス6aを囲むように凹部10fの側壁が形成されている。すなわち、光インターフェイス6aは、図13(b)に示すように、凹部10fの底面を形成する構成である。このように、凹部10fが光インターフェイス6aを兼ねる構成としてもよい。
図14(a)は、本実施形態のさらに別の変形例に係る半導体装置20gを示す平面図である。また、図14(b)は、半導体装置20gのD−D’断面図である。さらに、図14(c)は、半導体装置20gの斜視図である。
図14(a)に示すように、半導体装置20gでは、光インターフェイス6aを囲むように凸部10gの側壁が形成されている。すなわち、図14(b)に示すように、光インターフェイス6aは、凸部10gの上面を形成する構成である。このように、凸部10gが光インターフェイス6aを兼ねる構成としてもよい。
本実施形態では、光インターフェイスが半導体装置の上面に形成される構成について説明したが、これに限定されない。続いて、光インターフェイスが半導体装置の側面に形成される構成について説明する。
図15(a)は、本実施形態のさらに別の変形例に係る半導体装置20hを示す側面図である。また、図15(b)は、半導体装置20hと光ファイバ50との接続を説明するための斜視図である。半導体装置20hは、被覆樹脂7の側面に光インターフェイス6aを設け、被覆樹脂7の一辺を水平方向に切り欠いて形成した切り欠き部10hを設けた構成である。
図15(b)に示すように、半導体装置20hに光ファイバ50を接続する場合、光ファイバ50の端部に形成されたコネクタ40fを、光インターフェイス6aが設けられている側面から半導体装置20hに嵌合させる。半導体装置20hに切り欠き部10hが設けられていることにより、半導体装置20hの側面は、回転対称性を失う外形となっている。また、コネクタ40fの内面の形状が、半導体装置20hの被覆樹脂7の外面に沿った形状となっている。これにより、誤った方向でコネクタ40fが半導体装置20hに嵌合することを確実に防止できる。

また、半導体装置の外形を回転対称性を失う形状とするために、切り欠き部10hの代わりに、図16(a)に示す半導体装置20iのように、被覆樹脂7の上面に溝10iを形成してもよい。半導体装置20iを光ファイバ50と接続する場合、図16(b)に示すコネクタ40gの内面の形状を、半導体装置20iの被覆樹脂の外面に沿った形状とすることにより、誤った方向でコネクタ40gが半導体装置20iに嵌合することを確実に防止できる。
〔実施形態2〕
以下、本発明の第2の実施形態について、図17に基づいて詳細に説明する。本実施形態では、回路基板上に光半導体素子と半導体素子とが3次元的に配置された上面半導体装置の構成について説明する。
図17(a)は、本実施形態に係る半導体装置20jを示す斜視図である。図17(b)は、半導体装置20jのE−E’断面図である。第1の実施形態のように、半導体素子と光半導体素子とを並列に配置する構成では、回路基板の面積が限られているため、多数の光半導体素子を回路基板上に配設することは困難である。これに対し、本実施形態では図17(b)に示すように、半導体素子2と光半導体素子3とが三次元的に配置されている。
光半導体素子3は、半導体装置20jの上面と対向する必要があるため、図17(b)に示すように、光半導体素子3は半導体素子2の上方に積層される。しかし、光半導体素子3の下方に配置される半導体素子2のサイズや数、光半導体素子2のコンタクト方式等によっては、光半導体素子3を直接半導体素子2の上に搭載することが出来ない場合がある。
そこで、図17(c)に示すように、半導体素子2と光半導体素子3との間にインターポーザーチップ(インターポーザー基板)12を設けることにより、光半導体素子3を半導体素子2に積層させることができる。このように、回路基板1上に、複数の光半導体素子3を効率的に配設することによって、図17(a)に示す上面に多数の光インターフェイス6aを有する半導体装置20jを実現することができる。
〔実施形態3〕
以下、本発明の第3の実施形態について、図18および図19に基づいて詳細に説明する。本実施形態では、半導体素子と光半導体素子とがそれぞれ別の半導体装置に設けられ、それらの半導体装置を組み合わせて構成される半導体装置について説明する。
図18(a)は、本実施形態に係る半導体装置21を示す斜視図である。半導体装置21は、図18(b)に示す半導体装置21aと、図18(c)に示す半導体装置21bとを組み合わせて構成されている。
図18(b)に示すように、半導体装置21aは、回路基板1a上に図示しない半導体素子が設けられ、当該半導体素子を封止する被覆樹脂7aが形成されている構成である。また、回路基板1上の半導体装置21bを実装する面には、半導体装置21bと電気的に接続するための外部電極11が配設されている。
図18(c)に示すように、半導体装置21bは、回路基板1b上に図示しない光半導体素子が設けられ、当該光半導体素子を封止する被覆樹脂7bが形成されている構成であり、被覆樹脂7bの上面には、光インターフェイス6aが形成されている。また、被覆樹脂7bの一角には、切り欠き部10が設けられている。半導体装置21bでは、光インターフェイス6aが被覆樹脂7bの上面に設けられているが、光インターフェイス6aの位置はこれに限定されない。
図19(a)は、本実施形態の変形例に係る半導体装置22を示す斜視図である。半導体装置22は、図19(b)に示す半導体装置21aと、図19(c)に示す半導体装置22aとを組み合わせて構成されている。図19(b)に示す半導体装置21aは、図1b(b)に示す半導体装置21aと同一である。
図19(c)に示すように、半導体装置22aは、回路基板1b上に図示しない光半導体素子が設けられ、当該光半導体素子を封止する被覆樹脂7cが形成されている構成であり、被覆樹脂7cの側面には、光インターフェイス6aが形成されている。また、被覆樹脂7bの一角には、切り欠き部10が設けられている。
このように、半導体素子と光半導体素子とをそれぞれ別の半導体装置で構成することによって、使用する半導体素子のサイズ、外部電極、半導体装置のパッケージサイズ等から、最適な光半導体素子を内蔵した半導体装置を選択することができる。
〔実施形態4〕
以下、本発明の第4の実施形態について、図20に基づいて詳細に説明する。本実施形態では、第1〜第3の実施形態に係る半導体装置およびコネクタを薄型TV等の液晶表示装置に適用する場合について説明する。
図20(a)は、本実施形態に係る液晶表示装置60の構成を示すブロック図である。液晶表示装置60は、画像処理部70a、倍速処理部70b、液晶コントロール部70c、バックライトコントロール部70d、液晶パネル80およびバックライト90とを備えている。画像処理部70aは、外部からのデジタル信号に基づいて、液晶パネル80を駆動するための画像データを生成する。倍速処理部70bは、液晶パネル80を倍速駆動するための補間画像データを作成して、倍速画像データを液晶コントロール部70cに出力するとともに、バックライト90を点灯制御するための点灯制御信号をバックライトコントロール部70dに出力する。液晶コントロール部70cは、倍速処理部70bからの倍速画像データに基づいて、液晶パネル80を駆動する。バックライトコントロール部70dは、倍速処理部70bからの点灯制御信号に基づいて、バックライト90の点灯を制御する。画像処理部70a、倍速処理部70b、液晶コントロール部70cおよびバックライトコントロール部70dは、LSIによって実現され、各ブロック間では、電気信号による伝送だけでなく、光信号による伝送が行われる。
図21(a)は、図20に示す液晶表示装置60の画像処理部70a、倍速処理部70b、液晶コントロール部70cおよびバックライトコントロール部70dを、それぞれ半導体装置20A〜20Dによって実現した構成を示す斜視図である。半導体装置20Aおよび20B、半導体装置20Bおよび20C、並びに半導体装置20Bおよび20Dは、光ファイバ130によって互いに接続されている。半導体装置20A〜20Dとして、第1〜第3の実施形態に係る半導体装置を用いることができる。また、光ファイバ130として、第1〜第3の実施形態に係るコネクタを端部に備える光ファイバを用いることができる。これにより、図20に示す液晶表示装置60における光伝送を、光ファイバ130によって行うことができる。
また、図21(b)は、図20に示す液晶表示装置60の画像処理部70a、倍速処理部70b、液晶コントロール部70cおよびバックライトコントロール部70dを、それぞれ半導体装置20A〜20Dによって実現した構成を示す斜視図である。図21(b)では、液晶表示装置60における光伝送を、光ファイバ130の代わりに光導波路形成配線160によって行っている。
図21(a)および(b)に示す半導体装置20Bのように、複数の光インターフェイス6aが配置される場合は、および光インターフェイス6aは、パッケージ中心に対して点対称に配置することが最も効率的である。ここで、半導体装置に変形部位を設けることにより回転対称性を失う構造を持たせることは、確実な光伝送のためには必須の構造である。
〔実施形態の総括〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、光半導体素子を備える半導体装置だけでなく、コネクタを特定の方向に嵌合させることが必要なあらゆる半導体装置に適用可能である。
1 回路基板
2 半導体素子
3 光半導体素子
6 透光性被覆樹脂(透光性被覆樹脂)
6a 光インターフェイス
7 被覆樹脂
8 外部電極端子
10 切り欠き部(変形部位)
20 半導体装置
20a〜20j 半導体装置
40 コネクタ
40a〜40g コネクタ
41 爪状突起物
50 光ファイバ(光伝送部材)
100 半導体デバイス

Claims (17)

  1. 回路基板と、
    該回路基板上に設けられる半導体素子と、
    該回路基板上に形成され、上記半導体素子を被覆する直方体状または立方体状の被覆樹脂と、
    を備える半導体装置であって、
    上記被覆樹脂の外面に、少なくとも1つの変形部位が形成されており、
    上記変形部位が1つ形成される場合、上記変形部位は上記被覆樹脂の当該変形部位が形成された面の中心を除く位置に形成され、
    上記変形部位が複数形成される場合、上記変形部位は当該変形部位が形成された面の中心に対して、非点対称である位置に形成されることを特徴とする半導体装置。
  2. 上記変形部位は、上記被覆樹脂の上面の少なくとも一角を、該上面と垂直な方向に切り欠くことによって形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 上記変形部位は、上記被覆樹脂の少なくとも1辺を切り欠くことによって形成されていることを特徴とする請求項1に記載の半導体装置。
  4. 上記変形部位は、上記被覆樹脂の外面の法線方向に陥没した凹部であることを特徴とする請求項1に記載の半導体装置。
  5. 上記凹部は、テーパー形状を有することを特徴とする請求項4に記載の半導体装置。
  6. 上記変形部は、上記被覆樹脂の外面の法線方向に突起した凸部であることを特徴とする請求項1に記載の半導体装置。
  7. 上記凸部は、テーパー形状を有することを特徴とする請求項6に記載の半導体装置。
  8. 上記半導体素子として、少なくとも光半導体素子を備えることを特徴とする請求項1から7のいずれか1項に記載の半導体装置。
  9. 上記光半導体素子は、透光性被覆樹脂で被覆され、
    上記透光性被覆樹脂は、上記外面に露出していることを特徴とする請求項8に記載の半導体装置。
  10. 露出した上記透光性被覆樹脂は、上記変形部位の一部を構成することを特徴とする請求項9に記載の半導体装置。
  11. 上記光半導体素子は、上記回路基板上にエリアアレイ状に複数配置されていることを特徴とする請求項9又は10に記載の半導体装置。
  12. 上記光半導体素子は、上記回路基板上に直線状に複数配置されていることを特徴とする請求項9又は10に記載の半導体装置。
  13. 上記光半導体素子は、上記半導体素子の上方に配置されていることを特徴とする請求項9又は10に記載の半導体装置。
  14. 上記半導体素子と上記光半導体素子との間にインターポーザーチップが配置されることを特徴とする請求項13に記載の半導体装置。
  15. 上記回路基板は、上記光半導体素子が設けられる第1の回路基板と、上記光半導体素子以外の半導体素子が設けられる第2の回路基板とで構成され、
    上記被覆樹脂は、上記第1の回路基板上に形成される第1の被覆樹脂と、上記第2の回路基板上に形成される第2の被覆樹脂とで構成され、
    上記第1の回路基板は、上記第2の回路基板上に形成されて上記第2の回路基板と電気的に接続されることを特徴とする請求項8に記載の半導体装置。
  16. 光伝送部材の端部に形成され、該光伝送部材を請求項8〜15のいずれか1項に記載の半導体装置に接続するためのコネクタであって、
    内面の形状が、上記被覆樹脂の外形に沿った形状であり、
    上記被覆樹脂と嵌合しているとき、上記光伝送部材の端部が上記光半導体素子と対向することを特徴とするコネクタ。
  17. 上記回路基板に掛止する爪状突起物を側面に有することを特徴とする請求項16に記載のコネクタ。
JP2009108444A 2009-04-27 2009-04-27 半導体装置およびコネクタ Pending JP2010258308A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009108444A JP2010258308A (ja) 2009-04-27 2009-04-27 半導体装置およびコネクタ
US12/767,960 US8608388B2 (en) 2009-04-27 2010-04-27 Semiconductor device and connector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009108444A JP2010258308A (ja) 2009-04-27 2009-04-27 半導体装置およびコネクタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012197798A Division JP5524301B2 (ja) 2012-09-07 2012-09-07 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2010258308A true JP2010258308A (ja) 2010-11-11

Family

ID=42992210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009108444A Pending JP2010258308A (ja) 2009-04-27 2009-04-27 半導体装置およびコネクタ

Country Status (2)

Country Link
US (1) US8608388B2 (ja)
JP (1) JP2010258308A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128236A (ja) * 2009-12-15 2011-06-30 Sumitomo Bakelite Co Ltd 光電気混載基板、光電気混載基板の製造方法および電子機器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120082714A (ko) * 2011-01-14 2012-07-24 삼성엘이디 주식회사 발광소자용 접착필름 및 이를 이용한 발광다이오드 패키지 제조방법
US9497860B2 (en) * 2012-11-07 2016-11-15 Lattice Semiconductor Corporation Methods and Apparatuses to provide an electro-optical alignment
WO2017155470A1 (en) * 2016-03-09 2017-09-14 Agency For Science, Technology And Research Self-determining inspection method for automated optical wire bond inspection
JP7214615B2 (ja) 2019-12-05 2023-01-30 株式会社東芝 接続デバイス

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160297A (ja) * 1991-12-03 1993-06-25 Hitachi Ltd 半導体装置およびその収納容器
JPH0583709U (ja) * 1992-04-08 1993-11-12 ヒロセ電機株式会社 2心光コネクタ
JPH06349965A (ja) * 1993-06-14 1994-12-22 Hitachi Ltd 半導体装置
JPH07193169A (ja) * 1993-12-27 1995-07-28 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその実装方法
JPH07282854A (ja) * 1994-04-08 1995-10-27 Sony Corp 2次電池用充電装置及び2次電池
JPH0888317A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体装置及びその実装方法
JPH09145961A (ja) * 1995-11-22 1997-06-06 Hitachi Ltd 半導体光結合装置
JP2005150431A (ja) * 2003-11-17 2005-06-09 Toshiba Electronic Engineering Corp 光送受信装置
JP2006190972A (ja) * 2004-12-08 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置
JP2007094200A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd 光通信モジュール及び光通信モジュール製造方法
JP2008021778A (ja) * 2006-07-12 2008-01-31 Fuji Xerox Co Ltd 積層型半導体パッケージおよび光信号伝送装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3976420B2 (ja) 1998-10-16 2007-09-19 三洋電機株式会社 光半導体装置
JP3729240B2 (ja) 1999-06-08 2005-12-21 セイコーエプソン株式会社 光モジュールの製造方法
US6572275B2 (en) * 2000-11-28 2003-06-03 The Furukawa Electric Co., Ltd. Optical connector
JP2002241586A (ja) 2001-02-19 2002-08-28 Matsushita Electric Ind Co Ltd 波長変換ペースト材料、複合発光素子、半導体発光装置及びそれらの製造方法
JP4180537B2 (ja) 2003-10-31 2008-11-12 シャープ株式会社 光学素子の封止構造体および光結合器ならびに光学素子の封止方法
JP4181515B2 (ja) * 2004-02-25 2008-11-19 シャープ株式会社 光半導体装置およびそれを用いた電子機器
JP2006054259A (ja) 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとその製造方法、およびそれを用いた半導体装置
JP2006053266A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとそれを用いた半導体装置
US7883278B2 (en) * 2005-07-04 2011-02-08 Fuji Xerox Co., Ltd. Optical module and optical transmission device
JP2009038098A (ja) 2007-07-31 2009-02-19 Rohm Co Ltd 受発光デバイス及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160297A (ja) * 1991-12-03 1993-06-25 Hitachi Ltd 半導体装置およびその収納容器
JPH0583709U (ja) * 1992-04-08 1993-11-12 ヒロセ電機株式会社 2心光コネクタ
JPH06349965A (ja) * 1993-06-14 1994-12-22 Hitachi Ltd 半導体装置
JPH07193169A (ja) * 1993-12-27 1995-07-28 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその実装方法
JPH07282854A (ja) * 1994-04-08 1995-10-27 Sony Corp 2次電池用充電装置及び2次電池
JPH0888317A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体装置及びその実装方法
JPH09145961A (ja) * 1995-11-22 1997-06-06 Hitachi Ltd 半導体光結合装置
JP2005150431A (ja) * 2003-11-17 2005-06-09 Toshiba Electronic Engineering Corp 光送受信装置
JP2006190972A (ja) * 2004-12-08 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置
JP2007094200A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd 光通信モジュール及び光通信モジュール製造方法
JP2008021778A (ja) * 2006-07-12 2008-01-31 Fuji Xerox Co Ltd 積層型半導体パッケージおよび光信号伝送装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128236A (ja) * 2009-12-15 2011-06-30 Sumitomo Bakelite Co Ltd 光電気混載基板、光電気混載基板の製造方法および電子機器

Also Published As

Publication number Publication date
US8608388B2 (en) 2013-12-17
US20100272402A1 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
KR100867523B1 (ko) 카메라 모듈 패키지
US20080008477A1 (en) Optical transmission between devices on circuit board
US6590152B1 (en) Electromagnetic shield cap and infrared data communication module
JP2009088510A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
JP2007142042A (ja) 半導体パッケージとその製造方法,半導体モジュール,および電子機器
JP2007249194A (ja) 光モジュール
JP2010258308A (ja) 半導体装置およびコネクタ
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
US8867231B2 (en) Electronic module packages and assemblies for electrical systems
JP4439509B2 (ja) 画像感知装置及び関連レンズモジュール
US9246591B2 (en) Optical connector and stack module including the same
JP2006261380A (ja) 光通信モジュール
JP5524301B2 (ja) 半導体モジュール
CN103281858A (zh) 印刷电路板及其制造方法、倒装芯片封装件及其制造方法
JP2003304004A (ja) 光伝送チップ及び取付構造
KR20030056176A (ko) 칩 패키지 및 그 제조방법
WO2014141458A1 (ja) 光モジュールおよび伝送装置
JP2011091332A (ja) 光半導体装置およびその製造方法、並びに光半導体装置に嵌合する光コネクタ
KR100784103B1 (ko) 반도체 패키지
KR20140092018A (ko) 역방향 스택 인터포저를 갖는 스택 패키지 및 제조방법
JP2005167072A (ja) 半導体装置およびその製造方法
JP6495791B2 (ja) 半導体装置
US20130315543A1 (en) Optical-electrical conversion module and optical transmission connecting assembly using the same
JP2007035697A (ja) 光電気変換モジュール
JP4801339B2 (ja) 光通信モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113