JP2007249194A - 光モジュール - Google Patents

光モジュール Download PDF

Info

Publication number
JP2007249194A
JP2007249194A JP2007035698A JP2007035698A JP2007249194A JP 2007249194 A JP2007249194 A JP 2007249194A JP 2007035698 A JP2007035698 A JP 2007035698A JP 2007035698 A JP2007035698 A JP 2007035698A JP 2007249194 A JP2007249194 A JP 2007249194A
Authority
JP
Japan
Prior art keywords
optical module
photoelectric element
optical
wiring
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007035698A
Other languages
English (en)
Other versions
JP4425936B2 (ja
Inventor
Shigeru Moribayashi
茂 森林
Yoshiaki Morishita
佳昭 森下
Takeshi Taketomi
剛 武富
Takao Yamazaki
隆雄 山崎
Shinji Watanabe
真司 渡邉
Ichirou Hatakeyama
意知郎 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2007035698A priority Critical patent/JP4425936B2/ja
Priority to US11/708,142 priority patent/US7504701B2/en
Publication of JP2007249194A publication Critical patent/JP2007249194A/ja
Application granted granted Critical
Publication of JP4425936B2 publication Critical patent/JP4425936B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G02B6/425—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02255—Out-coupling of light using beam deflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】製造コストを低減し小型化を図るとともに、信頼性、量産性を向上させる。
【解決手段】光ファイバアレイ２０２と光学的に接続される光電素子２１２と、光電素子２１２と電気的に接続される周辺ＩＣ２１４と、光電素子２１２及び周辺ＩＣ２１４を一括して被覆するフレキシブルフィルム２１６と、を備え、フレキシブルフィルム２１６に光電素子２１２及び周辺ＩＣ２１４を電気的に接続する第１配線２１６ａが設けられるとともに周辺ＩＣ２１４とモジュール基板１０６とを電気的に接続する第２配線２１６ｂが設けられる。
【選択図】図３

Description

本発明は、光電素子と光ファイバおよび光導波路を光学的に結合するための光モジュールに関する。
近年におけるＬＳＩ等のデバイスの高速化はめざましい進展をとげている。特に、ＣＭＯＳにおいても約１０年前は不可能とされていた１ＧＨｚ品が実用化され、最先端のものとなると１０ＧＨｚ品が実用化されつつある。このような状況下で、インタコネクションを従来のマザーボード配線のみによる実装方法や電気ケーブルコネクタでマザーボード間の接続を行う電気的な方法では「信号品質」を保証することに限界がある。これは、インタコネクションに関する技術者の一般的認識となっている。
この課題を解決する手段として、電気インタコネクションを光インタコネクションに置き換えることが待望されている。しかし、数ｋｍ〜数１００ｋｍの情報伝送を対象とする従来のネットワーク基幹系の光伝送技術を「光インタコネクション」に適用することは、サイズ、コスト、消費電力等の面で現実的でなく、インタコネクションの分野においては実用的価値が無いに等しい。
このような事情から、高速信号は実装ボードを介さずにＬＳＩパッケージのインタポーザ内にのみ限定し、電気配線長を短くして、インタポーザ内で光信号に変換、外部入出力とすることなどが検討されている。しかしながら、例えば、コネクタを用いる方式や、光モジュールをはんだ付けする方式など、いずれの方法もコストの面で問題が多かった。
電気インタコネクションを光インタコネクションに置き換えるべく提案された光モジュールとして、特許文献１に記載された光モジュールが知られている。図２０（ａ）、（ｂ）は、特許文献１に記載の光モジュールの概略構成説明図である。図２０（ａ）に示すように、この光モジュールは、光ファイバ３０８を有し、光信号を送受信する光素子を内蔵し、光素子に電気的に接続された接続ピン３０９ａを有する。そして、図２０（ｂ）に示すように、インターポーザ３０２と光モジュール３０７とは、接続ピン３０９ａとジャック３０９ｂの機械的接触により電気接続されている。
また、小型化と低コスト化を目的とした光モジュールが特許文献２に開示されている。図２１は特許文献２に記載の光モジュールの概略構成を示す斜視図、図２２は光モジュールの概略構成を示す断面図である。
特許文献２に記載された光モジュールは、図２１に示すように、半導体素子４１１が搭載される支持基板４１０の主面４１０−１上に電気配線４１２と素子搭載用の電極パターン４１３とを有し、主面４１０−１の端部に凹部４１４が形成され、電気配線４１２が凹部４１４の傾斜面４１５上まで延在して形成されている。さらに、図２２に示すように、電極パターン４１３上にはんだや銀ペーストにより受光領域４１１−１を有する半導体素子４１１を搭載し、光伝送路４３０の光導波路の中心軸と受光領域４１１−１の中心軸が一致するように配置されている。このような構成であれば、はんだ材４２２により電気配線４１２と外部接続配線４２１とを接触する際、はんだ材４２２が隣の配線と短絡事故を起こす確率を大幅に減らすとされている。また、特段の調整を必要とせずに接続が完了するので、スループットを上げ低コストで実現可能とされている。
さらに、他の光モジュールとして特許文献３に記載されたものも知られている。図２３（ａ）は特許文献３に記載の光モジュールの概略構成を示す上面図、図２３（ｂ）は光モジュールの概略構成を示す断面図である。図２３（ａ）に示すように、特許文献３に記載の光モジュールは、透明基板５１０及び光伝送路支持部材５１８のいずれか一方にガイドピン５２０が挿入されるべきガイド孔５２４を設けることにより、光学的な位置合わせを精度良く容易に行うこととされている。図２３（ｂ）に示すように、透明基板５１０の下面には、光電素子５１２の回路面に形成された電極が接続され、光電素子５１２は透明基板５１０を介してテープファイバ５５０と光学的に接続されている。
特開２００４−２５３４５６号公報 特開２００５−４４９６６号公報 特開２００４−２４０２２０号公報
しかしながら、特許文献１に記載の光モジュールは、光電変換の具体的構造が開示されていない。
また、特許文献２に記載の光モジュールは、支持基板４１０を縦に配置してそのエッジ部分で基板に接続するため電気的接続部分が点接続に近くなり、信頼性の確保が困難であるという問題点がある。さらに、支持基板４１０上の主面４１０−１と傾斜面４１５との角度が９０度よりも大きいとはいえ、電気配線４１２が略平坦な主面４１０−１と傾斜面４１５をまたいで形成されていることから、主面４１０−１と傾斜面４１５の境界部分で断線が生じやすいという問題点もある。さらに、半導体素子４１１が露出していることから、半導体素子４１１の回路面に塵埃等が侵入してしまうという問題がある。これを防止するため、半導体素子４１１の表面に樹脂コートを形成することが考えられるが、樹脂コート自体に含まれる不純物や樹脂コートの表面の凹凸状態により、光信号の送受に支障をきたすおそれがある。
また、特許文献３に記載の光モジュールにおいても、ベアチップによる構成のため接続部分にアンダーフィル処理等が必要となり、製造作業等が面倒となる。さらに、ベアチップを搭載する透明基板５１０は勿論のこと、透明基板５１０とマザーボードとを電気的に接続するためのＣＰ基板、さらに透明基板及びＣＰ基板におけるインピーダンス整合をとるためのアース機構等も必要となり、モジュールが大型化するとともに製造コストが嵩むという問題点もある。
本発明によれば、光ファイバと光学的に接続される光電素子と、前記光電素子と電気的に接続される半導体素子と、前記光電素子及び前記半導体素子を一括して被覆する被覆部材と、を備え、前記被覆部材に、前記光電素子及び前記半導体素子を電気的に接続する第１配線が設けられるとともに、前記半導体素子と外部基板とを電気的に接続する第２配線が設けられることを特徴とする光モジュールが提供される。
この光モジュールでは、光電素子と半導体素子を接続する第１配線が各素子を被覆する被覆部材に形成されているので、光電素子における光信号を受信または発信する回路面から突出する配線用のワイヤを設けたり、回路面と電気的に接続され回路面側を覆う透明基板を設けたりする必要がない。これにより、光電素子の回路面の近傍が開放された状態となるので、光ファイバが固定される部材等を回路面と近接させることができる。
また、光電素子、半導体素子及び外部基板で安定的な電気的接続が可能となり、モジュールの基板自体に無理に配線を引きまわす従来のもののように、配線に応力集中部分が生じて断線等のおそれが生じるようなことはなく、電気的な信頼性が飛躍的に向上する。
さらに、ベアチップをワイヤボンディングで外部基板と接続するものに比べ、配線部分の信頼性が向上する。さらに、光電素子及び半導体素子を配線部分まで含めたパッケージ品として取り扱うことができ、ＫＧＤ(Known Good Die)でのデリバリが可能となり、組立時に良品を適用することができる。
さらにまた、光電素子と半導体素子を別個に被覆部材で被覆して配線を各被覆部材に設けるものに比べて、光電素子と半導体素子を接続する配線（第１配線）の長さを短くすることができ、高速伝送特性を向上させることができる。また、配線の長さが短い分だけ、配線パターンの加工精度の誤差によるインピーダンスミスマッチが発生し難しくなり、歩留まりを向上させることができる。
本発明の光モジュールによれば、モジュールの製造コストを低減し小型化を図ることができるし、信頼性、量産性をも格段に向上させることができ、実用に際して極めて有利である。
図面を参照しつつ、本発明の光モジュールの好適な実施形態について詳細に説明する。尚、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１は本発明の一実施形態を示し、光モジュールを用いてモジュール基板同士を接続したマザーボードの概略説明図である。
図１に示すように、マザーボード１００には、それぞれ高速回路部としてのＬＳＩ１０２，１０４が搭載された２つのモジュール基板１０６，１０８が接続されている。ＬＳＩ１０２，１０４としては、ＡＳＩＣ(Application Specific Integrated Circuit)、ＦＰＧＡ(Field Programmable Gate Array)等の演算処理回路やクロススイッチ回路が用いられる。各モジュール基板１０６，１０８の下部には、ボールグリッドアレイ（以下、ＢＧＡという）１１０が形成され、マザーボード１００に形成された信号配線１１２、電源配線１１４等に電気的に接続される。尚、電源配線１１４はグランド配線であってもよい。各モジュール基板１０６，１０８には、それぞれ光モジュール２００が搭載され、各光モジュール２００は相互に光信号を送受する光ファイバアレイ２０２（図１中不図示）を有する。以下、本発明の特徴構成である光モジュール２００に関し、２つのモジュール基板１０６，１０８のうち、一方のモジュール基板１０６側について説明していく。なお、一方のモジュール基板１０６側と他方のモジュール基板１０８側の光モジュール２００の違いは、光ファイバの取り出し方向及びこれに関連した各部材の配置であるので、重複を避けるべく一方を説明する。
図２は光モジュールの外観斜視図である。
図２に示すように、光モジュール２００は、周辺ＩＣ２１４（図２中、符号不図示）及び光電素子２１２（図２中、符号不図示）が配される略箱状のサブモジュール２０４と、サブモジュール２０４の上部に着脱自在に設けられ光ファイバアレイ２０２が配される略箱状のファイバコネクタ２０６と、を具備している。光ファイバアレイ２０２は、８本の光ファイバが整列しており、送信に４本の光ファイバが使用され、受信に４本の光ファイバが使用される。ファイバコネクタ２０６は、いわゆるパッシブコネクタとして機能する。サブモジュール２０４の光モジュール端子２１０がモジュール基板１０６に接続され、光モジュール２００とマザーボード１００の間で電気的信号の送受が可能となっている。
なお、「光電素子」は、一般には光信号を電気信号に変換する光−電気変換素子と、電気信号を光信号に変換する電気−光変換素子との総称として用いられることが多い。本明細書においても、「光電素子」というときは、特に断りがない場合には、両者の総称として用いることとする。従って、単に「光電素子」という場合は、上記のいずれか一方又は双方をいう。
そして、光電素子２１２とモジュール基板１０６の間に周辺ＩＣ２１４を介在させることにより、光ファイバ側の光信号と基板側における電気信号との変換時における調整を行うことができるようになっている。
図３は、図２の光モジュールをＡ−Ａ方向に切断した場合の光モジュールの断面図であり、モジュール基板等との関係を示す図である。図４は、図２の光モジュールをＡ−Ａ方向に切断した場合におけるサブモジュールとファイバコネクタを分離した状態の光モジュールの断面図であり、モジュール基板等との関係を示す図である。尚、図３及び図４においては、ハッチングを省略して図示している。
図３及び図４に示すように、光モジュール２００は、モジュール基板１０６と電気的に接続するための半導体素子としての周辺ＩＣ２１４と電気的に接続され、光信号を受信する受光部と光信号を発信する発光部の少なくとも一方をなす回路面２１２ｄ１，２１２ｅ１を有する光電素子２１２と、モジュール基板１０６と略平行に延び光電素子２１２と光学的に結合される光ファイバアレイ２０２と、を備えている。
図５は、図２において、光モジュールをＢ−Ｂ断面で切断し、切断面を上方から見た光モジュールの断面図である。ここで、図５は、説明のため、ファイバコネクタの本体部分の断面を図示していない。
図５に示すように、光電素子２１２は、ＶＣＳＥＬ（Vertical Cavity Surface
Emitting Laser）２１２ｄとＰＤ（photodiode）２１２ｅの両方の素子からなる。ＰＤ２１２ｅとしては、例えば、ＰＩＮ−ＰＤ（PIN photodiode）、ＡＰＤ（avalanche photodiode）等が光電素子２１２として好適である。また、ＰＤ２１２ｅとして、例えば、ＰＮ−ＰＤ（PN photodiode）、ショットキー型ＰＤ等を用いてもよい。本実施形態においては、光電素子２１２は、発光素子である一のＶＣＳＥＬ２１２ｄと、受光素子である一のＰＤ２１２ｅから構成されている。そして、受光素子または発光素子ごとに回路面が形成されていることから、２以上の受光素子または発光素子を有する場合は、光電素子２１２は２以上の回路面を有することとなる。本実施形態においては、略平板状の光電素子２１２は、ＶＣＳＥＬ２１２ｄの回路面２１２ｄ１と、ＰＤ２１２ｅの回路面２１２ｅ１と、を有する。ＶＣＳＥＬ２１２ｄは電気信号を光信号として発信する機能を有し、この回路面２１２ｄ１が発光部をなす。また、ＰＤ２１２ｅは光信号を受信して電気信号とする機能を有し、回路面２１２ｅ１が受光部をなす。図５に示すように、ＶＣＳＥＬ２１２ｄとＰＤ２１２ｅがモジュール基板１０６と平行な方向に並設されている。
また、図３及び図４に示すように、光モジュール２００の周辺ＩＣ２１４は略平板状に形成されてモジュール基板１０６に対して略平行に配され、図５に示すように、ドライバ２１４ｄとレシーバ２１４ｅの両方をなす。本実施形態においては、図３に示すように、それぞれ略平板状の光電素子２１２と周辺ＩＣ２１４が互いに延在方向に並べて配されている。そして、光電素子２１２のＶＣＳＥＬ２１２ｄ及び周辺ＩＣ２１４のドライバ２１４ｄは、一括してフレキシブルフィルム２１６により被覆されている。また、光電素子２１２のＰＤ２１２ｅ及び周辺ＩＣ２１４のレシーバ２１４ｅも、一括してフレキシブルフィルム２１６により被覆されている。本実施形態においては、フレキシブルフィルム２１６により発光側と受光側が別個にパッケージングされるものを示しているが、発光側と受光側を一括してパッケージングすることも可能である。
図６（ｄ）に示すように、フレキシブルフィルム２１６には、光電素子２１２及び周辺ＩＣ２１４を電気的に接続する複数の第１配線２１６ａが設けられるとともに、周辺ＩＣ２１４とモジュール基板１０６とを電気的に接続する第２配線２１６ｂが設けられる。また、フレキシブルフィルム２１６には、グランドと接続されるグランド層２１６ｃが形成される。図６（ｄ）に示すように、各第１配線２１６ａ及び第２配線２１６ｂと、グランド層２１６ｃとは、フレキシブルフィルム２１６の厚さ方向に離隔している。本実施形態においては、光電素子２１２と周辺ＩＣ２１４はフェイスダウン実装であるものの、これらの接続部分にアンダーフィル等が不要のため、これらの距離はチップの搭載精度と、チップの外形精度で決まることとなる。具体的には、第１配線２１６ａの長さは、数十μｍ以下となっている。光電素子２１２は回路面２１２ｄ１，２１２ｅ１が上側となるよう配され、図６（ｄ）に示すように、フレキシブルフィルム２１６は、水平に並んだ光電素子２１２及び周辺ＩＣ２１４のうち、これらの隣接面を除いて上面、側面及び下面を被覆している。第１配線２１６ａは、フレキシブルフィルム２１６に、光電素子２１２の周辺ＩＣ２１４側と、周辺ＩＣ２１４の光電素子２１２側と、を接続するよう形成される。また、第２配線２１６ｂは、周辺ＩＣ２１４の上面における光電素子２１２と反対側から側面を経由して下面へ延びるよう形成される。
図７に示すように、略平行な４本の第１配線２１６ａによりＶＣＳＥＬ２１２ｄとドライバ２１４ｄが電気的に接続されている。各第１配線２１６ａの間にはグランドと接続されるグランド配線２１６ｄがそれぞれ配される。各第１配線２１６ａと各グランド配線２１６ｄは、フレキシブルフィルム２１６における同じ層に形成され、厚さ方向の位置が略等しくなっている。また、図７に示すように、グランド配線２１６ｄは、フレキシブルフィルム２１６の厚さ方向へ延びるビア２１６ｅにより接続されている。
ここで、光モジュール２００の製造方法について説明する。図６（ａ）は組立前の光モジュールの断面説明図、図６（ｂ）はフレキシブルフィルムを曲成させた状態の光モジュールの断面説明図、図６（ｃ）は組立後の光モジュールの断面説明図、図６（ｄ）はインターポーザに接続された光モジュールの断面説明図である。
図６（ａ）に示すように、銅からなる第１配線２１６ａ及び第２配線２１６ｂが内部に配された平坦なフレキシブルフィルム２１６の一面に、光電素子２１２及び周辺ＩＣ２１４へ接続するための穴２２０を形成し、他面に外部端子２３０実装用の穴２２２及びグランド層２１６ｃを配するための穴を形成する。図６（ａ）に示すように、各配線２１６ａ，２１６ｂは、回路面２１２ｄ１，２１２ｅ１の形成部位の真上に位置しないよう形成される。これにより、回路面２１２ｄ１，２１２ｅ１における受光または発光が阻害されるようなことはない。そして、これらの穴２２０，２２２に、各配線２１６ａ，２１６ｂと電気的に接続される電極２２４，２２６及びグランド層２１６ｃを造り込む。電極２２４，２２６は、例えば、Ｎｉ下地のＡｕであっても、はんだ材により構成してもよく、材質等は任意に選択することができる。
そして、光電素子２１２及び周辺ＩＣ２１４にバンプ２２８を実装して、フレキシブルフィルム２１６の一面に形成された穴２２０の電極２２４と接続する。光電素子２１２及び周辺ＩＣ２１４は、フレキシブルフィルム２１６の延在方向に並べられ、それぞれフェイスダウン実装される。この接続は、例えば、圧着を行うことにより実現される。ここで、バンプ２２８は、例えばＡｕにより構成され、材質等は任意に選択することができる。
この状態から、図６（ｂ）に示すように、フレキシブルフィルム２１６を加熱して軟化させ光電素子２１２及び周辺ＩＣ２１４に沿って曲成し、光電素子２１２及び周辺ＩＣ２１４に熱圧着する。そして、図６（ｃ）に示すように、外部端子２３０が電極２２６の部位に搭載されることによりＣＳＰ（chip size package）が完成する。本実施形態においては、フレキシブルフィルム２１６はポリイミドを主成分とした樹脂からなり、約２００℃で軟化して接着可能となる性質を有している。また、外部端子２３０はＢＧＡで構成されている。
このように、光電素子２１２は、第１配線２１６ａのパターンを包含したフレキシブルフィルム２１６を密着させており、この結果、回路面２１２ｄ１，２１２ｅ１の入出力端子を回路面２１２ｄ１，２１２ｅ１の外部に形成することができる。ここで、フレキシブルフィルム２１６は光透過の材料からなり、光信号の送受に支障をきたすようなことはない。また、ベアチップをワイヤボンディングで基板側と接続するものに比べ、第１配線２１６ａの部分の信頼性が向上する。さらに、光電素子２１２及び周辺ＩＣ２１４を、各配線２１６ａ，２１６ｂ部分まで含めたパッケージ品として取り扱うことができ、ＫＧＤ(Known Good Die)でのデリバリが可能となり、組立時に良品を適用することができる。これにより、製品の歩留まりが向上する。
また、各配線２１６ａ，２１６ｂのようなシグナル配線とともにグランド層２１６ｃが造り込まれるので、インピーダンス整合を簡単容易に行うことができ、従来のワイヤボンディングのようなシグナル配線の単線の場合に比べて、飛躍的に信号品質を向上させることができる。さらに、本実施形態においては、各第１配線２１６ａの間にグランド配線２１６ｄが配されているので、各第１配線２１６ａ間のクロストークが的確に防止される。各グランド配線２１６ｄは、それぞれビア２１６ｅを介してグランド層２１６ｃと接続されているので、各グランド配線２１６ｄのグランド電位が強化されており、クロストークの防止に効果的である。
また、図３に示すように、光電素子２１２及び周辺ＩＣ２１４の下部には、モジュール基板１０６と接続される光モジュール端子２１０が形成されたインタポーザ２３２が接続される。本実施形態においては、インタポーザ２３２、周辺ＩＣ２１４及び光電素子２１２がシステム・イン・パッケージとなっている。そして、光電素子２１２及び周辺ＩＣ２１４の外部端子２３０をＢＧＡにより構成したことから、これらはリフローで一括して接続することが可能となる。
本実施形態においては、サブモジュール２０４は、光電素子２１２及び周辺ＩＣ２１４を内部に収納し外殻をなすコネクタホールダ２３４を有する。コネクタホールダ２３４は、例えば、モールド成型、金属成型等により形成され、インタポーザ２３２に接着やはんだ接続することにより固定される。このコネクタホールダ２３４に、ファイバコネクタ２０６のハウジング２３６が接続される。
次いで、ファイバコネクタ２０６への光ファイバアレイ２０２の実装について説明する。尚、本実施形態においては、複数の光ファイバが整列して光ファイバアレイ２０２を構成している。図４に示すように、光ファイバアレイ２０２は、ハウジング２３６の図示しないＶ溝にセットされた後、アレイ固定ピースで固定される。ここで、位置ずれ制御の方法として、ガイドピン方式が用いられている。このＶ溝の奥行き方向には、ミラー２４０が設置される。このミラー２４０は、光ファイバアレイ２０２と光電素子２１２の間に介在して光信号を反射させ、光ファイバアレイ２０２と光電素子２１２を光学的に接続する。これにより、光信号が光ファイバアレイ２０２側でモジュール基板１０６と略平行となり、光電素子２１２側でモジュール基板１０６と略垂直となるよう構成される。
また、図４に示すように、ハウジング２３６には下方へ突出する複数のピン２３６ａが形成され、各ピン２３６ａがそれぞれコネクタホールダ２３４に形成された穴２３４ａと嵌合するよう構成されている。各ピン２３６ａは下方へ突出形成され、サブモジュール２０４に対してファイバコネクタ２０６を上下に移動させることにより、各ピン２３６ａが各穴２３４ａに対して挿抜する。各ピン２３６ａ及び各穴２３４ａにより、サブモジュール２０４及びファイバコネクタ２０６が互いに位置決めされる（図３参照）。
以上のように構成された光モジュール２００では、トランスミッタとして機能する場合は、モジュール基板１０６における高速または超高速の電気信号の出力は、光モジュール端子２１０、インタポーザ２３２、周辺ＩＣ２１４、光電素子２１２の順に伝達される。そして、光電素子２１２にて電気信号を光信号に変換した後、ミラー２４０を介して光ファイバアレイ２０２に光信号が出力される。本実施形態においては、ＶＣＳＥＬ２１２ｄに対応する周辺ＩＣ２１４としてレーザーダイオードのドライバ２１４ｄが用いられる。
また、レシーバとして機能する場合は、光ファイバアレイ２０２から受信した光信号は、ミラー２４０を介して光電素子２１２に入力され電気信号に変換される。そして、光電素子２１２の電気信号の出力は、周辺ＩＣ２１４、インタポーザ２３２、光モジュール端子２１０、モジュール基板１０６の順に伝達される。本実施形態においては、ＰＤ２１２ｅに対応する周辺ＩＣ２１４としてプリアンプのレシーバ２１４ｅが用いられる。
本実施形態の光モジュール２００によれば、光電素子２１２の回路面２１２ｄ１，２１２ｅ１から突出する配線用のワイヤを設けたり、回路面２１２ｄ１，２１２ｅ１と電気的に接続され回路面２１２ｄ１，２１２ｅ１側を覆う透明基板を設けたりする必要がない。すなわち、光モジュール端子２１０側との電気的接続部位が光電素子２１２の下部に形成され、回路面２１２ｄ１，２１２ｅ１の上方が開放された状態となる。これにより、光ファイバアレイ２０２が固定される部材等を回路面２１２ｄ１，２１２ｅ１と近接させることができる。本実施形態においては、光ファイバアレイ２０２と光電素子２１２で光信号を送受するためのレンズ等の光学部材を省略している。これにより、部品点数を削減するとともに、組立工程や検査工程における工程数を減じることができ、レンズ等の光学部材を有するものに比較して飛躍的に製造コストを低減することができる。また、光学部材を省略することにより、モジュールの小型化を図ることができる。
より具体的に説明すると、従来、光送信デバイスとして一般に長距離通信に用いられる端面発光のレーザダイオードとシングルモードファイバの構成では出射光の放射角が比較的大きく、例えば損失として０．５ｄＢ以下が想定される場合に、光軸の許容位置ずれ量は約１μｍ以内である。これに加え、光ファイバを回路面に十分に近接させることができないために、レンズの使用は必須となっていた。
本実施形態においては、出射光が円形で且つ放射角が比較的小さいＶＣＳＥＬを採用して、マルチモードファイバとの組合せにより光軸の許容位置ずれ量は約５μｍ以内に緩和されている。そして、光ファイバアレイ２０２内部の光路長を含めて約200μｍ程度の距離まで十分に近接することが可能であればレンズが不要となる場合もある。
また、光電素子２１２の表面に沿うように回路面２１２ｄ１，２１２ｅ１から第１配線２１６ａを形成したので安定的な電気的接続が可能となる。すなわち、縦型のモジュールの基板自体に配線を形成するもののように、モジュールの下部まで無理に配線をひきまわすことにより、配線に応力集中部分が生じて断線等のおそれが生じるようなことはなく、電気的な信頼性が飛躍的に向上する。
また、本実施形態の光モジュール２００によれば、光電素子２１２と周辺ＩＣ２１４を互いに延在方向に並べて配したので、サブモジュール２０４を小型に構成することができる。すなわち、光電素子２１２と周辺ＩＣ２１４を積層して構成するものに比して、モジュール基板１０６から上方への突出量を格段に小さくすることができる。
また、本実施形態の光モジュール２００によれば、サブモジュール２０４とファイバコネクタ２０６を着脱自在としたので、光ファイバアレイ２０２と光電素子２１２側とを分離することができ、保守、取扱い等について有利である。また、着脱機構を一方に形成されたピン２３６ａと他方に形成された穴２３４ａとにより構成したので、ファイバコネクタ２０６がサブモジュール２０４に対して挿抜自在となり、ファイバコネクタ２０６を上下に移動させることでサブモジュール２０４との脱着が実現され、脱着作業を極めて簡単に行うことができる。
ここで、光電素子２１２の回路面２１２ｄ１，２１２ｅ１が光ファイバアレイ２０２側と近接しているので、サブモジュール２０４とファイバコネクタ２０６を着脱自在として両者の取付時に誤差が生じたとしても、回路面２１２ｄ１，２１２ｅ１で的確に光信号の入出力を行うことができる。すなわち、着脱自在としても信号の入出力に支障をきたすようなことはない。
また、本実施形態の光モジュール２００によれば、フレキシブルフィルム２１６により各配線２１６ａ，２１６ｂが覆われているので、各配線２１６ａ，２１６ｂの機械的保護を的確に行うことができる。また、機械的保護に加え、回路面２１２ｄ１，２１２ｅ１への塵埃の侵入を阻止することができ、仮にフレキシブルフィルム２１６の表面に塵埃が付着したとしても、簡単容易に取り除くことができる。さらにフレキシブルフィルム２１６に不純物が混入しているおそれはないし、光電素子２１２及び周辺ＩＣ２１４に沿って平坦に接着されるのでフレキシブルフィルム２１６の表面に凹凸が形成されることはなく、光信号の送受に好適である。
また、本実施形態の光モジュール２００によれば、各配線２１６ａ，２１６ｂの長さを従来のものに比べて短くすることができるので、各配線２１６ａ，２１６ｂをモデル化して信号品質に関してシミュレーションする場合に、モデルを小さくすることができ、計算が比較的容易となる。
さらに、光電素子２１２と周辺ＩＣ２１４を別個にフレキシブルフィルム２１６で被覆して各配線２１６ａ，２１６ｂを各フレキシブルフィルム２１６に設けるものに比べて、光電素子２１２と周辺ＩＣ２１４を接続する配線（第１配線２１６ａ）の長さを短くすることができ、高速伝送特性を向上させることができる。また、配線の長さが短い分だけ、配線パターンの加工精度の誤差によるインピーダンスミスマッチが発生し難くなり、歩留まりを向上させることができる。
さらにまた、従来技術では、ワイヤがシグナル配線の単線である場合に、インピーダンス整合のためにアース構造を設けなければならず、これによってもモジュールが大型となるし、インピーダンス整合を簡単にとることができない。本実施形態では、このような問題も解消している。
また、本実施形態によれば、光モジュール２００をマザーボード１００に対して挿抜自在としたので、電気伝送や光伝送の技術的知識がない者であっても、簡単容易にデバイス間等のインタコネクションを構成することができる。
また、本実施形態によれば、高速の信号がマザーボード１００から分離されているので、低速と高速の信号が混在した場合に比べて、動作不良時の原因追及が容易である。また、仮に再作成の必要がある場合であっても、マザーボード１００側と光モジュール２００側のいずれかを作成すればよいので、品質、コスト、納期等の面で有利である。さらに、従来はマザーボード１００に形成していた配線に起因する不要放射電波の問題は、モジュール化による小型化と光インターフェースの組合せにより解消する。ここで、約１０ＧＨｚの信号であっても、約５ｃｍのモジュール基板１０６のサイズとすることにより、信号品質が保証されることが実験的に確認されている。
以上総括すると、本実施形態によれば、モジュールの製造コストを低減し小型化を図ることができるし、信頼性、量産性をも格段に向上させることができ、実用に際して極めて有利である。
尚、前記実施形態においては、レンズ等の光学部材を省略したものを示したが、例えば、図８に示すようにレンズ３１０を介して光信号の送受を行うものであってもよい。図８には、レンズ３１０のホルダ３２０をヒートシンクとして、放熱性能を向上させた光モジュール３００を示している。ここで、光電素子２１２は、Ｓｉ−ＣＭＯＳのＬＳＩ等と比較して温度依存性が強く、高温になるほど特性が劣化する傾向にあることから、十分な放熱対策をとることが好ましい。この光モジュール３００によれば、レンズ３１０のホルダ３２０により放熱作用を得ることができる。このホルダ３２０は例えば金属、セラミック等からなり、ホルダ３２０をフレキシブルフィルム２１６のグランド配線２１６ｄと電気的に接続すると、放熱効果を向上させることができる。
また、図９に示すように、光電素子２１２、周辺ＩＣ２１４及びヒートシンク３３０を一括してフレキシブルフィルム２１６により被覆するようにしてもよい。このフレキシブルフィルム２１６にも、第１配線２１６ａとともにグランド配線２１６ｄが形成されていて、クロストーク防止が図られている。放熱部材としてのヒートシンク３３０には、一面に凹部３３２が形成され光電素子２１２及び周辺ＩＣ２１４が収容されている。図９に示すように、この光モジュール２００は、ヒートシンク３３０の凹部３３２に光電素子２１２及び周辺ＩＣ２１４を収容した状態で、フレキシブルフィルム２１６でヒートシンク３３０の一面、他面及び各側面と、光電素子２１２及び周辺ＩＣ２１４の一面を被覆することにより製造される。図９に示すように、凹部３３２は光電素子２１２と周辺ＩＣ２１４で別個に形成されている。ここで、ヒートシンク３３０には、他面と凹部３３２とを連通する連通孔３３４が形成されており、凹部３３２及び連通孔３３４には樹脂３４０が充填されている。
ヒートシンク３３０の材質としては、例えば、銅、アルミニウム、銅タングステン、窒化アルミニウム、ダイヤモンド等が用いられる。ヒートシンク３３０の材質として銅、アルミニウム、銅タングステン、ダイヤモンド等の電気導電性が比較的高い材料を用いた場合は、ヒートシンク３３０をグランド側と接続することにより、ヒートシンク３３０をグランド電位として各配線２１６ａ，２１６ｂのノイズを抑制することができる。ここで、ヒートシンク３３０の材質として窒化アルミニウム等の電気導電性が比較的低い材料を用いた場合は、ヒートシンク３３０はグランド電位とはならない。このように、ヒートシンク３３０の電気導電性を調整することにより、各配線２１６ａ，２１６ｂのインピーダンス整合を行うことができ、信号品質のさらなる向上を図ることができる。
ここで、ヒートシンク３３０と光電素子２１２及び周辺ＩＣ２１４を直接的に完全に密着させることは、各部材の加工精度、各部材の表面粗さ等の問題から困難である。そこで、図９の光モジュール２００では、樹脂３４０を介してヒートシンク３３０と光電素子２１２及び周辺ＩＣ２１４が密着させて、光電素子２１２及び周辺ＩＣ２１４の放熱性能を確保している。
樹脂３４０は、凹部３３２から流出しない適度な粘度を有しており、製造時にヒートシンク３３０の他面側から連通孔３３４に流し込まれる。この樹脂３４０は、熱伝導性が比較的高いものが好ましい。また、樹脂３４０として、例えば銀エポキシのような導電性樹脂を用い、且つ、ヒートシンク３３０が導電性を有する場合は、ヒートシンク３３０がグランドとなるので、光電素子２１２及び周辺ＩＣ２１４の放熱効果を向上させることができる。一方、樹脂３４０として、例えばアルミナ、シリカ等のセラミックフィラー入り樹脂のような非導電性樹脂を用いた場合は、ヒートシンク３３０をグランドとすることなく光電素子２１２及び周辺ＩＣ２１４の放熱効果を得ることができる。この光モジュール２００では、フレキシブルフィルム２１６の外部端子２３０はヒートシンク３３０の他面に形成されている。
また、例えば、図１０に示すように、ヒートシンク３３０が光電素子２１２側と周辺ＩＣ２１４側とで分離したものであってもよい。この場合、光電素子２１２側と周辺ＩＣ２１４側との断熱性が確保され、これら両部材間における熱交換が抑制される。すなわち、例えば、通常動作時において光電素子２１２と周辺ＩＣ２１４の一方の発熱量が他方よりも大きい場合であるとか、光電素子２１２と周辺ＩＣ２１４で温度特性が異なって別個に温度管理するべき場合に、この構成は有利である。
また、例えば、図１０に示すように、ヒートシンク３３０を光電素子２１２側と周辺ＩＣ２１４側とで別個に形成しておき、光電素子２１２側の凹部３３２には連通孔３３４を設けずに樹脂３４０を充填せず、周辺ＩＣ２１４側の凹部３３２にのみ樹脂３４０を充填する構成としてもよい。この構成は、周辺ＩＣ２１４の発熱量が光電素子２１２に比して大きく、周辺ＩＣ２１４の熱量を樹脂３４０及びヒートシンク３３０を介して放熱させる必要がある場合に有利である。この場合、光電素子２１２はヒートシンク３３０と密着しないが、光電素子２１２とヒートシンク３３０との熱交換が抑制されるので、光電素子２１２と周辺ＩＣ２１４の断熱性が向上する。
また、前記実施形態（図９、図１０）においては、ヒートシンク（放熱部材）３３０に設けられた連通孔３３４の周辺にフレキシブルフィルム２１６が被覆されてない構造を示したが、図１１の実施形態のように連通孔３３４の周辺にもフレキシブルフィルム２１６が被覆されている構造であっても良い。このような構造の場合は、フレキシブルフィルム２１６において、連通孔３３４とフレキシブルフィルム２１６とが重なる位置には貫通孔３３５が形成されており、この貫通孔３３５と連通孔３３４を介して樹脂３４０がヒートシンク３３０に設けられた凹部３３２と光電素子２１２と周辺ＩＣ２１４との隙間に挿入される。
図１１の実施形態のようにフレキシブルフィルム２１６に貫通孔３３５を設けることにより、図９および図１０に示す実施形態よりもヒートシンク３３０に設ける連通孔３３４の位置を自由に設計することができるようになる。
また、前記実施形態においては、各グランド配線２１６ｄをグランド層２１６ｃとビア２１６ｅを介して接続したものを示したが、例えば、図１２に示すように、各グランド配線２１６ｄがグランド層２１６ｃと接続されていないものであってもよい。要は、各グランド配線２１６ｄがモジュール基板１０６，１０８等のグランド配線と接続されてグランド電位となっていれば、各第１配線２１６ａ間のクロストークを抑制することができる。
また、前記実施形態においては、光電素子２１２としてＶＣＳＥＬ２１２ｄ及びＰＤ２１２ｅの両方を備えた光モジュール２００を示したが、図１３に示すように、いれずか一方からなるものであってもよい。図１３は前記実施形態の変形例を示すものであり、（ａ）は光電素子２１２がＶＣＳＥＬ２１２ｄのみからなるものを示し、（ｂ）は光電素子２１２がＰＤ２１２ｅのみからなるものを示している。また、周辺ＩＣ２１４についても、図１３（ａ）に示すように光電素子２１２がＶＣＳＥＬ２１２ｄである場合はドライバ２１４ｄとしてのみ機能すればよいし、図１３（ｂ）に示すように光電素子２１２がＰＤ２１２ｅである場合はレシーバ２１４ｅとしてのみ機能すればよい。すなわち、周辺ＩＣ２１４は、レシーバ２１４ｅとドライバ２１４ｄのうち少なくとも１つをなせばよい。ここで、図１３においては、４本の光ファイバが整列した光ファイバアレイ２０２を示す。このように、光ファイバアレイにおける光ファイバの本数は仕様等に応じて適宜に変更可能であるし、光ファイバが１本であってもよいことは勿論である。
また、前記実施形態の中で、図８に示す実施形態においては、ホルダ３２０に固定したレンズ３１０を介して光信号の送受を行う例を示したが、図８に示す実施形態の場合、ＶＣＳＥＬ２１２ｄ、ＰＤ２１２ｅ、およびレンズ３１０との光学的な位置を高精度に合わせる必要がある。したがって、図８に示す実施形態の光モジュールを製造するには、レンズ３１０、ホルダ３２０に加えて、これらを光電素子２１２と精度良く位置合わせをして固定するための精密治具が必要となり、その結果、光モジュールの製造コストが高くなるという課題がある。一方、図１４に示す実施形態は、図８に示すような部品（レンズ３１０、ホルダ３２０）、およびそれらの部品と光電素子との位置あわせ用の精密治具を用いることなく、容易に光学レンズを光モジュールに形成している例である。つまり、図８では３点の個別部品で構成していた光モジュールを、図１４に示す実施形態では、レンズも含めて一つに一体化しており、部品点数を削減すると共に、図８に示す実施形態における位置あわせの困難さを解消し、製造コストを大幅に低減できる。
図１４に示す実施形態では、光電素子２１２と周辺ＩＣ２１４とヒートシンク３３０とを一括して被覆しているフレキシブルフィルム２１６の外部表面において、光電素子２１２の発光部または受光部３５０とその周辺に相当する領域だけ、フレキシブルフィルム２１６の外部表面を構成している絶縁材料自身が突起形状３６０になっており、この突起形状３６０になった絶縁材料が光学レンズの役割を果たしている。
このような突起形状３６０は、フレキシブルフィルム２１６の外部表面を構成している絶縁材料として熱可塑性のポリイミド３６１を用いることにより容易に成形できる。ここで用いられるポリイミドは、先ずは基本的な絶縁材料として、光の透過率が高く（８０％以上）、耐熱性に優れたポリイミドが好適である。さらに、ポリイミドの中でも特に熱可塑性の材料（ガラス転移温度以上の温度に加熱して、外力を加えることによって材料が変形し、温度を下げると形状を維持するという特徴を持つ材料）を用いることにより、容易に材料の形状を変形させることができるので好適である。
なお、図１４に示す実施形態の光モジュールも、例えば図示しない光ファイバアレイ等と公知の方法により光学的に結合させ用いることができる。
図１４に示す実施形態の光モジュールは、例えば図１５に示すようにして作製される。すなわち、光電素子２１２と周辺ＩＣ２１４とヒートシンク３３０とを一括してフレキシブルフィルム２１６で被覆した後、はんだボール２３１を実装したサブモジュール２０４のはんだボール２３１実装面側をフリップチップ実装マウンターのツールに吸着し、マウンターの加熱ステージ３８０を約１８０℃に加熱しながら、サブモジュール２０４における「光電素子２１２の発光部または受光部とその周辺に相当する領域３６２」と「加熱ステージ３８０に設けられた溝３７０」とを位置合わせする。その後、０．１ＭＰａ〜１ＭＰａ程度の圧力をかけながら５秒程度保持し、最後にフリップチップ実装マウンターのツールを上昇させ、サブモジュール２０４を加熱ステージ３８０と接触させるのを回避させれば作製できる。
ここで説明した例では、ガラス転移温度が約１００℃の熱可塑性ポリイミド３６１を用いた。このようにして熱可塑性ポリイミド３６１を加熱と加圧で成形して突起形状３６０が光学レンズの役割を果たし、光電素子２１２がＶＣＳＥＬ２１２ｄの場合は、ＶＣＳＥＬ２１２ｄの発光面から発射されたレーザー光がこの突起形状３６０の部分を透過させることにより、発散させずに集光させたレーザー光を光ファイバーへと伝達させることができる。また光電素子２１２がＰＤ２１２ｅの場合は、光ファイバーからの光信号をこの突起形状３６０の部分に透過させることにより、光信号をＰＤ２１２ｅの受光面に集光させることができる。
このように図１４に示す実施形態と、前記のような作製方法を用いることにより、図８に示す実施形態よりも低コストで光モジュールを製造することができる。
また、光電素子２１２がＶＣＳＥＬ２１２ｄである場合でさらに詳しく実施形態について述べると、ＶＣＳＥＬ２１２ｄの発光パターンとしては大きく分けて、（１）発光面中心部から正規分布状に発光しているパターン（図１６（ａ））、（２）発光面中心部から同心円状に発光しているパターン（図１６（ｂ））、（３）発光面中心部から同心円状および正規分布状に重ねあって発光しているパターン（図１６（ｃ））の３パターンに分けられる。これらの発光パターン（図１６（ａ）、図１６（ｂ）、図１６（ｃ））を集光させるための突起形状３６０の断面図として図１７（ａ）、（ｂ）、（ｃ）などが考えられる。また、図１７（ａ）、（ｂ）、（ｃ）のような断面の突起形状３６０を実現させるためには、それぞれ図１８（ａ）、（ｂ）、（ｃ）に示すような溝をあらかじめ加熱ステージに形成しておけば良い。このような溝３７０は、例えば正規分布のようなビーム強度分布４２０を持ったイオンビーム４００を用いてエッチングすることにより形成することができる。より具体的には、例えばＦＩＢ（Foucased Ion Beam）装置を用い、ガリウム（Ｇａ）などのイオンビームを用いる形成することができる。ここで加熱ステージ３８０の材料として例えば表面が鏡面状に研磨されたＳｉ等を使用することで図１８（ａ）、（ｂ）、（ｃ）に示す溝を形成することができる。
ここで、例えば図１７（ａ）に示したような正規分布状のレンズの突起を高くする必要がある場合、熱可塑性ポリイミド層の厚みが薄いと十分な高さの突起が形成できないことが想定される。このような場合には、図１９に示したようにフレネルレンズ４４０を適用することで容易に解決できる。レンズ形状の成形方法としては、ステージ上にこの突起に対応した溝を形成して加熱・加圧する方法がそのまま適用可能である。
また、前記実施形態においては、銅からなる各配線２１６ａ，２１６ｂを内包するフレキシブルフィルム２１６を曲成させるものを示したが、各配線２１６ａ，２１６ｂが表面に形成されたフレキシブルフィルム２１６を曲成するようにしてもよい。また、図６、図９、図１０に示した実施形態においては、各配線２１６ａ，２１６ｂが単層であるものを示したが、各配線２１６ａ，２１６ｂは、図１１、１４、１５に示した実施形態のような２層や、あるいは３層以上の多層であるものであってもよい。要は、各配線２１６ａ，２１６ｂを有するフレキシブルフィルム２１６により、光電素子２１２及び周辺ＩＣ２１４が一括して被覆されていればよい。
また、前記実施形態においては、光ファイバアレイ２０２と光電素子２１２の間にミラー２４０を介在させるものを示したが、ミラー２４０が介在しない構成としてもよいことは勿論である。この構成の場合、光ファイバアレイ２０２と回路面２１２ｄ１，２１２ｅ１の距離をゼロに近づけることが好ましい。
また、前記実施形態においては、光電素子２１２のフレキシブルフィルム２１６が光透過の材料からなるものを示したが、フレキシブルフィルム２１６における光信号の光路に孔部を形成するようにすれば、フレキシブルフィルム２１６を光透過の材料とする必要はない。
さらに、前記実施形態においては、各配線２１６ａ，２１６ｂが回路面２１２ｄ１（２１２ｅ１）の真上に形成されていないものを示したが、例えば、回路面２１２ｄ１（２１２ｅ１）における光信号の送受を阻害しない箇所については配線２１６ａ，２１６ｂを形成しておいても何ら支障をきたすことはない。すなわち、配線２１６ａ，２１６ｂの層は、光電素子２１２に要求される平行度、強度等に応じて形状等を適宜変更することができる。この場合、光電素子２１２におけるフレキシブルフィルム２１６の厚さを均一にすることができるし、配線２１６ａ，２１６ｂにより剛性が増すことから製造等においても有利である。
また、前記実施形態においては、被覆部材としてポリイミドからなるフレキシブルフィルム２１６を用いたものを示したが、被覆部材が他の樹脂等であったり、例えばセラミック等の無機材料と樹脂のコンパウンドなどであっても良いことは勿論であるし、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
本発明の一実施形態を示すものであって、光モジュールを用いてモジュール基板同士を接続したマザーボードの概略説明図である。 光モジュールの外観斜視図である。 図２の光モジュールをＡ−Ａ方向に切断した場合の光モジュールの断面図であり、モジュール基板等との関係を示す図である。 図２の光モジュールをＡ−Ａ方向に切断した場合におけるサブモジュールとファイバコネクタを分離した状態の光モジュールの断面図であり、モジュール基板等との関係を示す図である。 図２において、光モジュールをＢ−Ｂ断面で切断し、切断面を上方から見た光モジュールの断面図である。 光モジュールの断面説明図であり、（ａ）は組立前のもの、（ｂ）はフレキシブルフィルムを曲成させた状態のもの、（ｃ）は組立後のもの、（ｄ）はインターポーザに接続されたものを示す。 光モジュールの第１配線及びグランド配線の配置状態を示す上面模式説明図である。 変形例を示す光モジュールの分解斜視説明図である。 変形例を示す光モジュールの断面説明図である。 変形例を示す光モジュールの断面説明図である。 変形例を示す光モジュールの断面説明図である。 変形例を示すものであって光モジュールの第１配線及びグランド配線の配置状態を示す上面模式説明図である。 変形例を示す光モジュールの横断面図であって、（ａ）は光電素子が発光部をなすものを示し、（ｂ）は光電素子が受光部をなすものを示す。 変形例を示す光モジュールの断面説明図である。 図１４の光モジュールの作製方法を説明する図である。 ＶＣＳＥＬの発光パターン例を説明する図である。 図１６に示すＶＣＳＥＬの発光パターンを実現させるためのレンズの断面形状を説明する図である。 図１７に示すレンズの断面形状を実現させるための、加熱ステージ表面の溝形成方法の一例を説明する図である。 図１６（ａ）に発光パターンを実現させるためのレンズ断面形状であって、図１７（ａ）とは異なるレンズの断面形状を説明する図である 従来の光モジュールの概略構成説明図であって、（ａ）は接続ピンとジャックが離隔した状態を示し、（ｂ）は接続ピンとジャックが接触している状態を示す。 従来の光モジュールの概略構成を示す斜視図である。 従来の光モジュールの概略構成を示す断面図である。 従来の光モジュールの概略構成を示すものであって、（ａ）は上面図、（ｂ）は断面図である。
符号の説明
１００ マザーボード
１０６ モジュール基板
１０８ モジュール基板
１１２ 信号配線
１１４ 電源配線
２００ 光モジュール
２０２ 光ファイバアレイ
２０４ サブモジュール
２０６ ファイバコネクタ
２１０ 光モジュール端子
２１２ 光電素子
２１２ｄ ＶＣＳＥＬ
２１２ｄ１ 回路面
２１２ｅ ＰＤ
２１２ｅ１ 回路面
２１４ 周辺ＩＣ
２１４ｄ ドライバ
２１４ｅ レシーバ
２１６ フレキシブルフィルム
２１６ａ 第１配線
２１６ｂ 第２配線
２１６ｃ グランド層
２１６ｄ グランド配線
２１６ｅ ビア
２２０ 穴
２２２ 穴
２２４ 電極
２２６ 電極
２２８ バンプ
２３０ 外部端子
２３１ はんだボール
２３２ インターポーザ
２３４ コネクタホールダ
２３４ａ 穴
２３６ ハウジング
２３６ａ ピン
２４０ ミラー
３００ 光モジュール
３１０ レンズ
３２０ ホルダ
３３０ ヒートシンク
３３２ 凹部
３３４ 放熱部材に設けられた連通孔
３３５ 被覆部材に設けられた貫通孔
３４０ 樹脂
３５０ 光電素子の発光部または受光部
３６０ 突起形状
３６１ 熱可塑性のポリイミド
３６２ 光電素子の発光部または受光部とその周辺に相当する領域
３７０ 溝
３８０ 加熱ステージ
４００ Ｇａイオンビーム
４２０ ビーム強度分布
４４０ フレネルレンズ

Claims (11)

  1. 光ファイバと光学的に接続される光電素子と、
    前記光電素子と電気的に接続される半導体素子と、
    前記光電素子及び前記半導体素子を一括して被覆する被覆部材と、を備え、
    前記被覆部材に、前記光電素子及び前記半導体素子を電気的に接続する第１配線が設けられるとともに、前記半導体素子と外部基板とを電気的に接続する第２配線が設けられることを特徴とする光モジュール。
  2. 前記光電素子及び前記半導体素子は、それぞれ略平板状であり、延在方向に並べて配されていることを特徴とする請求項１に記載の光モジュール。
  3. 前記光電素子または前記半導体素子の放熱のための放熱部材を備え、
    前記被覆部材は、前記光電素子、前記半導体素子及び前記放熱部材を一括して被覆することを特徴とする請求項１または２に記載の光モジュール。
  4. 前記放熱部材は、略平板状であり、前記光電素子及び前記半導体素子を収容する凹部が一面に形成され、他面と前記凹部とを連通し製造時に樹脂を前記凹部に流し込むための連通孔を有することを特徴とする請求項３に記載の光モジュール。
  5. 前記連通孔が設けられた前記放熱部材を被覆する前記被覆部材には、前記連通孔と合致する位置に貫通孔が形成されていることを特徴とする請求項４に記載の光モジュール。
  6. 前記被覆部材に設けられた貫通孔と前記放熱部材に設けられた連通孔を通じて、少なくとも前記光電素子または前記半導体素子のいずれか一方と前記放熱部材との隙間に樹脂が挿入されていることを特徴とする請求項５に記載の光モジュール。
  7. 前記樹脂が導電性樹脂であることを特徴とする請求項４から６のいずれか一項に記載の光モジュール。
  8. 前記放熱部材はグランドと接続されていることを特徴とする請求項３から７のいずれか一項に記載の光モジュール。
  9. 前記第１配線は複数設けられ、
    前記被覆部材に、前記各第１配線の間に配されグランドと接続されるグランド配線が設けられることを特徴とする請求項１から８のいずれか一項に記載の光モジュール。
  10. 前記放熱部材は、前記光電素子側と前記半導体素子側とで分離していることを特徴とする請求項３から９のいずれか一項に記載の光モジュール。
  11. 前記光電素子と前記半導体素子とを被覆している前記被覆部材の外部表面において、
    光電素子の発光部または受光部とその周辺に相当する領域だけ、前記被覆部材の外部表面を構成している絶縁材料が突起形状になっており、
    前記被覆部材の外部表面を構成している絶縁材料が熱可塑性のポリイミドであることを特徴とする請求項１から１０のいずれか一項に記載の光モジュール。
JP2007035698A 2006-02-20 2007-02-16 光モジュール Expired - Fee Related JP4425936B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007035698A JP4425936B2 (ja) 2006-02-20 2007-02-16 光モジュール
US11/708,142 US7504701B2 (en) 2006-02-20 2007-02-20 Optical unit featuring both photoelectric conversion chip and semiconductor chip wrapped with flexible sheet

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006042477 2006-02-20
JP2007035698A JP4425936B2 (ja) 2006-02-20 2007-02-16 光モジュール

Publications (2)

Publication Number Publication Date
JP2007249194A true JP2007249194A (ja) 2007-09-27
JP4425936B2 JP4425936B2 (ja) 2010-03-03

Family

ID=38478083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007035698A Expired - Fee Related JP4425936B2 (ja) 2006-02-20 2007-02-16 光モジュール

Country Status (2)

Country Link
US (1) US7504701B2 (ja)
JP (1) JP4425936B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009086541A (ja) * 2007-10-02 2009-04-23 Fuji Xerox Co Ltd 光モジュール
JP2010250293A (ja) * 2009-03-10 2010-11-04 Avago Technologies Fiber Ip (Singapore) Pte Ltd 放熱を行い、微粒子およびハンドリングからモジュールのコンポーネントを保護する放熱システムを有する並列光トランシーバモジュール
JP2011081343A (ja) * 2009-07-07 2011-04-21 Avago Technologies Fiber Ip (Singapore) Pte Ltd 溶接可能な挿入部を有する並列光通信装置
WO2011129183A1 (ja) * 2010-04-13 2011-10-20 株式会社日立製作所 光伝送モジュールおよびこれを用いた光通信装置
JP2011253180A (ja) * 2010-05-03 2011-12-15 Avago Technologies Fiber Ip (Singapore) Pte Ltd 並列光トランシーバ・モジュールと共に使用する、浮遊物体からこのモジュールの部品を保護するための保護ソケット
US8090228B2 (en) 2008-06-30 2012-01-03 Fujitsu Limited Photoelectric conversion device, photoelectric conversion module and method of manufacturing photoelectric conversion device
JP2014053534A (ja) * 2012-09-10 2014-03-20 Hitachi Metals Ltd 半導体装置、通信機器、及び半導体パッケージ
KR20150032623A (ko) 2013-09-19 2015-03-27 소니 주식회사 광 전송 모듈
JP2015204547A (ja) * 2014-04-15 2015-11-16 日本電信電話株式会社 高周波部品の接続構造
US9235001B2 (en) 2014-05-08 2016-01-12 Fujitsu Limited Optical device and optical module
US9383530B2 (en) 2012-09-04 2016-07-05 Sony Corporation Connector, method of manufacturing same, and optical communication system
US10270532B2 (en) 2004-06-02 2019-04-23 Sony Corporation Optical transmission module

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829994B2 (en) * 2007-09-24 2010-11-09 Sixis, Inc. Semiconductor substrate elastomeric stack
US7709966B2 (en) * 2007-09-25 2010-05-04 Sixis, Inc. Large substrate structural vias
WO2009119904A1 (ja) 2008-03-28 2009-10-01 日本電気株式会社 半導体装置、その製造方法、プリント回路基板および電子機器
US20090267183A1 (en) * 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
US8129834B2 (en) * 2009-01-26 2012-03-06 Research Triangle Institute Integral metal structure with conductive post portions
US8987018B2 (en) * 2009-04-22 2015-03-24 Lite-On Electronics (Guangzhou) Limited Method for forming a light-emitting case and related light-emitting module
US9653500B2 (en) * 2010-03-22 2017-05-16 Xintec Inc. Optical cover plate with improved solder mask dam on glass for image sensor package and fabrication method thereof
US9031104B2 (en) 2011-05-10 2015-05-12 Obzerv Technologies Inc. Low inductance laser diode bar mount
US9116022B2 (en) 2012-12-07 2015-08-25 Analog Devices, Inc. Compact sensor module
US9297971B2 (en) * 2013-04-26 2016-03-29 Oracle International Corporation Hybrid-integrated photonic chip package with an interposer
DE102014110067A1 (de) * 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
JP2016214512A (ja) * 2015-05-19 2016-12-22 株式会社東芝 センサ
US9791645B2 (en) * 2015-09-30 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods, devices and systems that dissipate heat and facilitate optical alignment in optical communications modules
EP3410471A4 (en) * 2016-01-27 2019-09-25 KYOCERA Corporation WIRING SUBSTRATE, SECTION FOR OPTICAL SEMICONDUCTOR ELEMENT AND OPTICAL SEMICONDUCTOR ELEMENT
TWI598653B (zh) * 2016-03-16 2017-09-11 峰川光電股份有限公司 光電轉換組件
WO2018045597A1 (en) 2016-09-12 2018-03-15 Xiamen Chaoxuan Photoelectric Technology Co., Ltd. System and device with laser array illumination
WO2020118031A1 (en) 2018-12-06 2020-06-11 Analog Devices, Inc. Integrated device packages with passive device assemblies
US12002838B2 (en) 2018-12-06 2024-06-04 Analog Devices, Inc. Shielded integrated device packages
WO2020135497A1 (en) * 2018-12-26 2020-07-02 Xiamen Chaoxuan Photoelectric Technology Co., Ltd. System and device with laser array illumination
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
US20230092060A1 (en) * 2021-09-20 2023-03-23 Intel Corporation Optical circuit with optical port in sidewall

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4050402B2 (ja) * 1998-08-25 2008-02-20 日本オプネクスト株式会社 光電子装置およびその製造方法
JP3990090B2 (ja) * 2000-03-31 2007-10-10 日本オプネクスト株式会社 光電子装置およびその製造方法
JP2004240220A (ja) 2003-02-06 2004-08-26 Seiko Epson Corp 光モジュール及びその製造方法、混成集積回路、混成回路基板、電子機器、光電気混載デバイス及びその製造方法
JP4131935B2 (ja) 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
US6879545B2 (en) * 2003-06-28 2005-04-12 General Dynamics Advanced Information Systems, Inc. Woven fiber protection cable assembly for use in optical fiber hydrophone array
JP2005044966A (ja) 2003-07-28 2005-02-17 Toshiba Corp 光半導体モジュールと光半導体装置
JP4603581B2 (ja) * 2005-07-25 2010-12-22 富士通株式会社 半導体チップモジュール

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10270532B2 (en) 2004-06-02 2019-04-23 Sony Corporation Optical transmission module
JP2009086541A (ja) * 2007-10-02 2009-04-23 Fuji Xerox Co Ltd 光モジュール
US8090228B2 (en) 2008-06-30 2012-01-03 Fujitsu Limited Photoelectric conversion device, photoelectric conversion module and method of manufacturing photoelectric conversion device
JP2010250293A (ja) * 2009-03-10 2010-11-04 Avago Technologies Fiber Ip (Singapore) Pte Ltd 放熱を行い、微粒子およびハンドリングからモジュールのコンポーネントを保護する放熱システムを有する並列光トランシーバモジュール
JP2011081343A (ja) * 2009-07-07 2011-04-21 Avago Technologies Fiber Ip (Singapore) Pte Ltd 溶接可能な挿入部を有する並列光通信装置
WO2011129183A1 (ja) * 2010-04-13 2011-10-20 株式会社日立製作所 光伝送モジュールおよびこれを用いた光通信装置
JP2011221386A (ja) * 2010-04-13 2011-11-04 Hitachi Ltd 光伝送モジュールおよびこれを用いた光通信装置
JP2011253180A (ja) * 2010-05-03 2011-12-15 Avago Technologies Fiber Ip (Singapore) Pte Ltd 並列光トランシーバ・モジュールと共に使用する、浮遊物体からこのモジュールの部品を保護するための保護ソケット
US9383530B2 (en) 2012-09-04 2016-07-05 Sony Corporation Connector, method of manufacturing same, and optical communication system
JP2014053534A (ja) * 2012-09-10 2014-03-20 Hitachi Metals Ltd 半導体装置、通信機器、及び半導体パッケージ
KR20150032623A (ko) 2013-09-19 2015-03-27 소니 주식회사 광 전송 모듈
US9893815B2 (en) 2013-09-19 2018-02-13 Sony Corporation Optical transmission module
US10782491B2 (en) 2013-09-19 2020-09-22 Sony Corporation Optical transmission module
KR102282534B1 (ko) 2013-09-19 2021-07-29 소니그룹주식회사 광 전송 모듈
US11300739B2 (en) 2013-09-19 2022-04-12 Sony Group Corporation Optical transmission module
US11719896B2 (en) 2013-09-19 2023-08-08 Sony Group Corporation Optical transmission module
JP2015204547A (ja) * 2014-04-15 2015-11-16 日本電信電話株式会社 高周波部品の接続構造
US9235001B2 (en) 2014-05-08 2016-01-12 Fujitsu Limited Optical device and optical module

Also Published As

Publication number Publication date
JP4425936B2 (ja) 2010-03-03
US7504701B2 (en) 2009-03-17
US20070210400A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
JP4425936B2 (ja) 光モジュール
KR101287117B1 (ko) 광전기 복합 배선 모듈 및 그 제조 방법
US9488791B2 (en) Optoelectronic module
US20180372968A1 (en) Wafer-level integrated opto-electronic module
US6696755B2 (en) Semiconductor device
JP4131935B2 (ja) インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
EP2428828B1 (en) Miniaturized high speed optical module
KR101238977B1 (ko) 광 전기 복합 배선 모듈 및 그 제조 방법
KR100810665B1 (ko) 광전변환모듈 및 그 제조방법
US20030002770A1 (en) Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US20100272388A1 (en) Photoelectric conversion module
JP2008065287A (ja) 光電気変換装置
US20100147358A1 (en) Method of transferring elements, element disposition substrate, device and method of manufacturing the same
US8940563B2 (en) Method for manufacturing optoelectronic module
JP2007057976A (ja) 光モジュール
WO2014141458A1 (ja) 光モジュールおよび伝送装置
TW201323963A (zh) 光學元件封裝結構及其封裝方法
KR101132680B1 (ko) 광전소자 패키지
JP2007057972A (ja) 光モジュール
JP2004288713A (ja) 光学素子搭載装置の製造方法
JP7334782B2 (ja) 光電ファイバ、通信装置および光電ファイバの製造方法
JP3670220B2 (ja) 半導体装置の製造方法
TWI487151B (zh) 光電元件封裝體及光電模組
JP7300625B2 (ja) 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法
KR100966859B1 (ko) 광전변환모듈 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees