JP2010251724A - 半導体基板の作製方法 - Google Patents
半導体基板の作製方法 Download PDFInfo
- Publication number
- JP2010251724A JP2010251724A JP2010065782A JP2010065782A JP2010251724A JP 2010251724 A JP2010251724 A JP 2010251724A JP 2010065782 A JP2010065782 A JP 2010065782A JP 2010065782 A JP2010065782 A JP 2010065782A JP 2010251724 A JP2010251724 A JP 2010251724A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- substrate
- silicon carbide
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、シリコン基板にイオンを添加することにより、シリコン基板中に脆化領域を形成し、シリコン基板とベース基板とを絶縁層を介して貼り合わせ、シリコン基板を加熱して、脆化領域においてシリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層とシリコン層の積層構造を形成し、シリコン層を除去して炭化シリコン層の表面を露出させることにより半導体基板を作製する。
【選択図】図1
Description
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の一例について、図1および図2を参照して説明する。はじめに、図1を参照して、半導体基板の基本的な作製方法の一例について説明する。
まず、ベース基板100を用意する(図1(A)参照)。ベース基板100としては、石英基板やアルミナ基板、シリコン基板などの耐熱性の高い基板を用いることが好ましいが、液晶表示装置などに使用されている透光性を有するガラス基板を用いることもできる。ガラス基板としては、歪み点が580℃以上(好ましくは、600℃以上)であるものを用いると良い。耐熱性の点からは、歪み点ができる限り高いものを用いることが望ましい。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
・加速電圧 10kV以上100kV以下(好ましくは30kV以上80kV以下)
・ドーズ量 1×1016/cm2以上4×1016/cm2以下
・ビーム電流密度 2μA/cm2以上(好ましくは5μA/cm2以上、より好ましくは10μA/cm2以上)
なお、上述の方法により形成される炭化シリコン層112は、その作製原理上、膜厚が比較的薄いものになっている(例えば、100nm以下)。そこで、上記工程の後に、炭化シリコン層の厚膜化処理を施しても良い。以下、炭化シリコン層の厚膜化処理について、図2を参照して説明する。なお、厚膜化が不要な場合には厚膜化処理を施さなくとも良いことはいうまでもない。
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の別の一例について、図3を参照して説明する。なお、本実施の形態において説明する半導体基板の作製方法は、多くの点で、先の実施の形態に係る半導体基板の作製方法と共通している。したがって、本実施の形態においては、先の実施の形態に係る半導体基板の作製方法とは異なる部分について詳細に説明することとする。
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の別の一例について、図4を参照して説明する。なお、本実施の形態において説明する半導体基板の作製方法は、多くの点で、先の実施の形態に係る半導体基板の作製方法と共通している。したがって、本実施の形態においては、先の実施の形態に係る半導体基板の作製方法とは異なる部分について詳細に説明することとする。
本実施の形態では、先の実施の形態に示す方法で作製した半導体基板を用いた半導体装置の作製方法について、図5および図6を参照して説明する。より具体的には、半導体装置に用いられる半導体素子の作製方法について説明する。ここでは特に、CMOS回路に用いられるn型FETおよびp型FETを作製する場合について示すが、上記半導体基板を用いて作製される半導体素子および半導体素子を用いた半導体装置は、これを用いるものに限定されない。
本実施の形態では、先の実施の形態に示す方法で作製した半導体基板を用いた半導体装置の作製方法について、図7および図8を参照して説明する。ここでは特に、半導体素子としていわゆるパワーMOSFET(電力用のMOSFET)を備える半導体装置を作製する場合について示すが、上記半導体基板を用いて作製される半導体素子および半導体装置はこれに限定されない。
102 絶縁層
110 シリコン基板
112 炭化シリコン層
114 脆化領域
116 絶縁層
120 シリコン層
122 半導体層
124 シリコン基板
126 酸化シリコン層
128 酸化シリコン層
130 導電層
140 炭化シリコン層
150 炭化シリコン層
500 保護層
502 素子分離絶縁層
504 絶縁層
506 ゲート電極
508 ゲート絶縁層
510 絶縁層
512 不純物領域
514 不純物領域
516 サイドウォール絶縁層
518 サイドウォール絶縁層
520 不純物領域
522 不純物領域
524 層間絶縁層
526 コンタクトプラグ
528 コンタクトプラグ
530 n型FET
532 p型FET
700 不純物領域
702 不純物領域
704 領域
706 領域
708 絶縁層
710 導電層
712 絶縁層
714 導電層
Claims (6)
- シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、
前記シリコン基板にイオンを添加することにより、前記シリコン基板中に脆化領域を形成し、
前記シリコン基板とベース基板とを絶縁層を介して貼り合わせ、
前記シリコン基板を加熱して、前記脆化領域において前記シリコン基板を分離することにより、前記ベース基板上に前記絶縁層を介して前記炭化シリコン層とシリコン層の積層構造を形成し、
前記シリコン層を除去して前記炭化シリコン層の表面を露出させることを特徴とする半導体基板の作製方法。 - シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、
前記シリコン基板にイオンを添加することにより、前記シリコン基板中に脆化領域を形成し、
前記シリコン基板とベース基板とを絶縁層を介して貼り合わせ、
前記シリコン基板を加熱して、前記脆化領域において前記シリコン基板を分離することにより、前記ベース基板上に前記絶縁層を介して前記炭化シリコン層とシリコン層の積層構造を形成し、
前記シリコン層を除去して前記炭化シリコン層の表面を露出させ、
前記炭化シリコン層をエピタキシャル成長法によって厚膜化することを特徴とする半導体基板の作製方法。 - 請求項1または請求項2において、
前記シリコン層の除去は、前記シリコン層を酸化した後に行われることを特徴とする半導体基板の作製方法。 - シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、
前記シリコン基板にイオンを添加することにより、前記シリコン基板中に脆化領域を形成し、
前記シリコン基板とベース基板とを絶縁層を介して貼り合わせ、
前記シリコン基板を加熱して、前記脆化領域において前記シリコン基板を分離することにより、前記ベース基板上に前記絶縁層を介して前記炭化シリコン層とシリコン層の積層構造を形成し、
前記シリコン層を酸化させて、前記炭化シリコン層と酸化シリコン層の積層構造を形成することを特徴とする半導体基板の作製方法。 - 請求項1乃至請求項4のいずれか一において、
前記炭化処理は、炭素含有雰囲気における熱処理もしくはレーザー光の照射処理、前記シリコン基板表面に炭素を含有する薄膜を形成した後の熱処理もしくはレーザー光の照射処理、または、前記シリコン基板表面に炭素を含有する液体を塗布した後の熱処理またはレーザー光の照射処理、のいずれかを含むことを特徴とする半導体基板の作製方法。 - 請求項1乃至請求項5のいずれか一において、
前記炭化シリコン層を形成した後、かつ、前記シリコン基板と前記ベース基板とを貼り合わせる前に、前記炭化シリコン層上に導電性を有する層を形成することを特徴とする半導体基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010065782A JP2010251724A (ja) | 2009-03-26 | 2010-03-23 | 半導体基板の作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075824 | 2009-03-26 | ||
JP2010065782A JP2010251724A (ja) | 2009-03-26 | 2010-03-23 | 半導体基板の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010251724A true JP2010251724A (ja) | 2010-11-04 |
JP2010251724A5 JP2010251724A5 (ja) | 2013-04-04 |
Family
ID=42784785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010065782A Withdrawn JP2010251724A (ja) | 2009-03-26 | 2010-03-23 | 半導体基板の作製方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8043937B2 (ja) |
JP (1) | JP2010251724A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023058355A1 (ja) | 2021-10-06 | 2023-04-13 | 信越半導体株式会社 | ヘテロエピタキシャル膜の作製方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8513090B2 (en) | 2009-07-16 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate, and semiconductor device |
GB2483702A (en) * | 2010-09-17 | 2012-03-21 | Ge Aviat Systems Ltd | Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering |
JP5728954B2 (ja) * | 2011-01-13 | 2015-06-03 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP6572694B2 (ja) * | 2015-09-11 | 2019-09-11 | 信越化学工業株式会社 | SiC複合基板の製造方法及び半導体基板の製造方法 |
JP6749394B2 (ja) * | 2015-11-20 | 2020-09-02 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 滑らかな半導体表面の製造方法 |
EP3503163A1 (en) * | 2017-12-21 | 2019-06-26 | EpiGan NV | A method for forming a silicon carbide film onto a silicon substrate |
US11791226B2 (en) * | 2019-09-26 | 2023-10-17 | Qualcomm Incorporated | Device on ceramic substrate |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226307A (ja) * | 1992-02-17 | 1993-09-03 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の製造方法 |
JP2002502119A (ja) * | 1998-01-28 | 2002-01-22 | コミツサリア タ レネルジー アトミーク | 半導体オン絶縁体特にSiCOI構造を製造する方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0788274B2 (ja) | 1985-09-18 | 1995-09-27 | 三洋電機株式会社 | SiC単結晶の成長方法 |
JPH067594B2 (ja) * | 1987-11-20 | 1994-01-26 | 富士通株式会社 | 半導体基板の製造方法 |
JP2680617B2 (ja) | 1988-08-05 | 1997-11-19 | 三洋電機株式会社 | 炭化ケイ素単結晶の成長方法 |
US5563428A (en) * | 1995-01-30 | 1996-10-08 | Ek; Bruce A. | Layered structure of a substrate, a dielectric layer and a single crystal layer |
US5759908A (en) * | 1995-05-16 | 1998-06-02 | University Of Cincinnati | Method for forming SiC-SOI structures |
CN101281912B (zh) * | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
-
2010
- 2010-03-23 JP JP2010065782A patent/JP2010251724A/ja not_active Withdrawn
- 2010-03-24 US US12/730,284 patent/US8043937B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226307A (ja) * | 1992-02-17 | 1993-09-03 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の製造方法 |
JP2002502119A (ja) * | 1998-01-28 | 2002-01-22 | コミツサリア タ レネルジー アトミーク | 半導体オン絶縁体特にSiCOI構造を製造する方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023058355A1 (ja) | 2021-10-06 | 2023-04-13 | 信越半導体株式会社 | ヘテロエピタキシャル膜の作製方法 |
KR20240088776A (ko) | 2021-10-06 | 2024-06-20 | 신에쯔 한도타이 가부시키가이샤 | 헤테로에피택셜막의 제작방법 |
Also Published As
Publication number | Publication date |
---|---|
US20100248445A1 (en) | 2010-09-30 |
US8043937B2 (en) | 2011-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8653536B2 (en) | Method for manufacturing semiconductor substrate, and semiconductor device | |
US8043937B2 (en) | Method for manufacturing semiconductor substrate | |
JP5777455B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5706670B2 (ja) | Soi基板の作製方法 | |
JP5610759B2 (ja) | Soi基板の作製方法、半導体装置の作製方法 | |
JP2009049198A (ja) | 半導体装置およびその製造方法 | |
JP2009016530A (ja) | 炭化珪素電界効果型トランジスタ及びその製造方法 | |
KR20090127065A (ko) | 반도체 기판의 제조방법 | |
TW201222820A (en) | Semiconductor device and manufacturing method therefor | |
KR20110000519A (ko) | Soi 기판의 제작 방법 및 soi 기판 | |
JP5496540B2 (ja) | 半導体基板の作製方法 | |
JP5559984B2 (ja) | 半導体装置の作製方法 | |
JP5941285B2 (ja) | Soi基板の作製方法 | |
JP2652267B2 (ja) | 絶縁ゲイト型半導体装置 | |
JP2010239123A (ja) | 半導体装置及びその作製方法 | |
JP5977947B2 (ja) | Soi基板の作製方法 | |
JP5562696B2 (ja) | 半導体装置の作製方法 | |
JP5669439B2 (ja) | 半導体基板の作製方法 | |
JP5298700B2 (ja) | シリコンウェーハの製造方法 | |
JP5157026B2 (ja) | 半導体膜の製造方法、半導体装置の製造方法、電子機器の製造方法、半導体膜、半導体装置および電子機器 | |
TWI229393B (en) | Fabricating method of low temperature poly-silicon film | |
JP2007173612A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20140317 |