JP2010239001A - 容量素子とその製造方法および固体撮像装置と撮像装置 - Google Patents

容量素子とその製造方法および固体撮像装置と撮像装置 Download PDF

Info

Publication number
JP2010239001A
JP2010239001A JP2009086669A JP2009086669A JP2010239001A JP 2010239001 A JP2010239001 A JP 2010239001A JP 2009086669 A JP2009086669 A JP 2009086669A JP 2009086669 A JP2009086669 A JP 2009086669A JP 2010239001 A JP2010239001 A JP 2010239001A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
capacitive
active region
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009086669A
Other languages
English (en)
Inventor
Yoshiki Ebiko
芳樹 蛯子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009086669A priority Critical patent/JP2010239001A/ja
Priority to US12/661,760 priority patent/US8531564B2/en
Priority to CN201010145132.5A priority patent/CN101853851B/zh
Publication of JP2010239001A publication Critical patent/JP2010239001A/ja
Priority to US13/964,459 priority patent/US8853053B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】容量絶縁膜を均一な膜厚に形成して、容量素子全体の電圧追従性と容量素子の耐圧を向上させることで、信頼性を高めることを可能にする。
【解決手段】半導体基板１１に形成された素子分離領域１２により区画されたアクティブ領域１３と、前記アクティブ領域１３に形成された拡散層からなる第１電極２１と、前記第１電極２１上に形成された容量絶縁膜２２と、前記第１電極２１の平坦面上に前記容量絶縁膜２２を介して形成された第２電極２３を有し、前記第２電極２３は、平面レイアウト上、前記アクティブ領域１３内でかつ前記第１電極２１内に形成されている。
【選択図】図１

Description

本発明は、容量素子とその製造方法および固体撮像装置と撮像装置に関するものである。
ＭＯＳ容量はフラットバンド近辺で容量値に変極点（Ｎ型の場合は反転、Ｐ型の場合は蓄積）を持ち、ゲート電圧に対して容量値が変化する。
前述のようにフラットバンド近辺での変局点、つまり電圧追従性がないような容量として、ゲート電極／酸化シリコン（ＳｉＯ2）膜／高濃度に不純物を有するシリコン層という構成の容量素子がある。この容量素子では、シリコン基板に高濃度イオン注入を行い、シリコンのフェルミレベルを縮退させて金属様にして、チャネル層として使用している。そして上記イオン注入を行った後、上記シリコン基板表面に熱酸化膜を形成し、その熱酸化膜を介してゲート電極を形成して上記容量素子を形成している。
また、半導体基板表面に熱酸化膜を形成した後、その熱酸化膜に開口を形成し、その開口内の半導体基板に薄い酸化膜を形成する。そしてその薄い酸化膜越しに高濃度イオン注入を行い、半導体基板に高濃度領域を形成し、上記薄い酸化膜上に金属電極を形成して、ＭＯＳ容量を形成する技術が開示されている（例えば、特許文献１参照。）。
通常、容量素子が形成される領域のシリコン基板には、ＬＯＣＯＳ構造もしくはＳＴＩ（Shallow Trench Isolation）構造の素子分離領域を形成する。以下、ＬＯＣＯＳ構造の素子分離領域で説明する。
上記素子分離領域を形成した後、イオン注入時の汚染（コンタミネーション）、ノッキング、ダメージを防ぐために、シリコン基板表面に例えば１０ｎｍから３０ｎｍの厚さの薄い熱酸化膜からなるプレ酸化膜を形成する。
次に、上記高濃度領域のチャネルを作製するために、上記プレ酸化膜越しに不純物を高濃度にイオン注入する。このとき、例えば、素子分離領域（酸化シリコン膜）にはチャネル領域と同様に、高濃度に不純物がイオン注入される。
そして、図２０（１）に示すように、ＬＯＣＯＳ法（局所酸化法）によって、シリコン基板１１１に酸化シリコン膜からなる素子分離領域１１２を形成し、さらにシリコン基板１１１にプレ酸化膜１５１を形成する。そして上記プレ酸化膜１５１を通して上記シリコン基板１１１に高濃度のイオン注入が行われ、拡散層からなる第１電極１２１が形成される。この場合、レジストマスク１４１に被覆されていない上記素子分離領域１１２の酸化シリコン膜には、イオン注入によるダメージ（図示せず）が形成される。なお、図示はしていないが、素子分離領域１１２端下部のシリコン基板１１１にも上記イオン注入が低濃度になされる。
上記イオン注入後に、容量酸化膜を形成するための前洗浄により上記プレ酸化膜１５１をフッ酸系の薬液で除去した後、上記シリコン基板１１１の表面を清浄にするためＳＣ洗浄（アンモニア過水洗浄）を行う。
その結果、図２０（２）に示すように、プレ酸化膜１５１（前記図２０（１）参照）が除去されてシリコン基板１１１が露出される。
しかしながら、実際には図２１（３）に示すように、上記プレ酸化膜１５１（前記図２０（１）参照）を除去する際に、イオン注入時にダメージを受けた素子分離領域１１２の酸化シリコン膜はダメージ受けていない部分よりも過剰にエッチングされる。これは、イオン注入時にダメージを受けた素子分離領域１１２の酸化シリコン膜はダメージ受けていない部分よりもエッチングレートが早いためである。
上記素子分離領域１１２の端部で高濃度に不純物のイオン注入が行われた部分は、イオン注入によるダメージを受けているので、素子分離領域１１２の酸化シリコン膜が過剰エッチングされ、シリコン基板１１１が露出される。特にＬＯＣＯＳ構造のバーズピーク部分での酸化シリコン膜の過剰エッチングが著しい。上記過剰エッチングは、イオン注入による不純物の注入量（ドーズ量）が１×１０14／ｃｍ2以上で顕著に起こる現象である。
この結果、高濃度にイオン注入されていないシリコン基板部分１１１Ａが露出される。
その後、図２１（４）に示すように、例えば熱酸化法によって、シリコン基板１１１表面に容量酸化膜１２２を形成する。このとき、上記容量酸化膜１２２は、第１電極１２１の部分の不純物濃度が高いので、高濃度にイオン注入されていないシリコン基板部分１１１Ａよりも厚く形成される。いわゆる、増速酸化が生じる。一方、素子分離領域１１２の過剰エッチングによって露出されたシリコン基板部分１１１Ａには、素子分離領域１１２の陰になって高濃度イオン注入がされていないので、高濃度イオン注入された部分（第１電極１２１）よりも容量酸化膜１２２の膜厚が薄くなる。
そして、図２２（５）に示すように、上記容量酸化膜１２２上に第２電極１２３を形成して、上記第１電極１２１、上記容量酸化膜１２２、上記第２電極１２３で容量素子１２０を構成する。上記容量酸化膜１２２は膜厚にばらつきを生じているので、この容量酸化膜１２２を用いて上記容量素子１２０を形成した場合、上記素子分離領域１１２端部の容量酸化膜１２２の薄膜化部分も容量として働き、この容量がいわゆる寄生容量として問題となる。またこの部分は並列容量として働き、容量素子全体の電圧追従性の悪化の原因となり、また容量酸化膜１２２が薄膜化した部分は耐圧も弱くなっている。この結果、容量素子１２０の信頼性を低くしている。
特開昭６１−０４８９５７号公報
解決しようとする問題点は、容量素子の容量酸化膜を熱酸化で形成した場合、その膜厚を均一な厚さに形成することが困難な点である。
本発明は、容量絶縁膜を均一な膜厚に形成して、容量素子全体の電圧追従性と容量素子の耐圧を向上させることで、信頼性を高めることを可能にする。
本発明の容量素子は、半導体基板に形成された素子分離領域により区画されたアクティブ領域と、前記アクティブ領域に形成された拡散層からなる第１電極と、前記第１電極上に形成された容量絶縁膜と、前記第１電極の平坦面上に前記容量絶縁膜を介して形成された第２電極を有し、前記第２電極は、平面レイアウト上、前記アクティブ領域内でかつ前記第１電極内に形成されている。
本発明の容量素子では、第１電極の平坦面上に第２電極が形成されていることから、当然、第２電極下面に容量絶縁膜も第１電極の平坦面に形成されている。したがって、容量絶縁膜は均一な膜厚で形成されている。
本発明の容量素子の製造方法は、半導体基板にアクティブ領域を区画する素子分離領域を形成する工程と、前記アクティブ領域に不純物をイオン注入して拡散層からなる第１電極を形成する工程と、前記第１電極上に容量絶縁膜を形成する工程と、前記第１電極の平坦面上に前記容量絶縁膜を介して第２電極を形成する工程を有し、前記第２電極は、平面レイアウト上、前記アクティブ領域内でかつ前記第１電極内に形成される。
本発明の容量素子の製造方法（第１製造方法）では、第１電極の平坦面上に第２電極が形成されることから、当然、第２電極下面に容量絶縁膜も第１電極の平坦面に形成される。したがって、容量素子の容量絶縁膜は第１電極の平坦面上に均一な膜厚で形成される。
本発明の容量素子の製造方法は、半導体基板のアクティブ領域となる領域に不純物をイオン注入して拡散層からなる第１電極を形成する工程と、半導体基板にアクティブ領域を区画する素子分離溝を形成する工程と、前記素子分離溝の内部に絶縁膜を埋め込んで素子分離領域を形成する工程と、前記第１電極上に容量絶縁膜を形成する工程と、前記容量絶縁膜上に第２電極を形成する工程を有し、前記素子分離溝の一部は、前記第１電極の周部およびその周囲の前記半導体基板を除去して形成される。
本発明の容量素子の製造方法（第２製造方法）では、ＳＴＩ構造の素子分離領域を作製する前に、半導体基板のアクティブ領域となる領域に高濃度イオン注入を行って拡散層からなる第１電極を形成する。その後、素子分離領域が形成される素子分離溝を、第１電極の周部およびその周囲の半導体基板を除去して形成する。このため、アクティブ領域が全て高濃度イオン注入領域の第１電極となり、その上部に形成される容量絶縁膜は、均一な膜厚に形成される。したがって、第２電極は、均一な膜厚に形成された容量絶縁膜上に形成されることになる。
本発明の固体撮像装置は、入射光を光電変換して信号電荷を得る光電変換部を有する画素部と、前記画素部から出力された信号電荷とＡＤ変換用の参照電圧とを比較する比較器を有するカラムＡＤ回路を複数有するカラム処理部と、前記画素部からの出力側と前記比較器との間にＤＣ成分をカットする容量素子を備え、前記容量素子は、半導体基板に形成された素子分離領域により区画されたアクティブ領域と、前記アクティブ領域に形成された拡散層からなる第１電極と、前記第１電極上に形成された容量絶縁膜と、前記第１電極の平坦面上に前記容量絶縁膜を介して形成された第２電極を有し、前記第２電極は、平面レイアウト上、前記アクティブ領域内でかつ前記第１電極内に形成されている。
本発明の撮像装置は、入射光を集光する集光光学部と、前記集光光学部で集光した光を受光して光電変換する固体撮像装置を有する撮像部と、前記固体撮像装置で光電変換された信号を処理する信号処理部を有し、前記固体撮像装置は、入射光を光電変換して信号電荷を得る光電変換部を有する画素部と、前記画素部から出力された信号電荷とＡＤ変換用の参照電圧とを比較する比較器を有するカラムＡＤ回路を複数有するカラム処理部と、前記画素部からの出力側と前記比較器との間にＤＣ成分をカットする容量素子を備え、前記容量素子は、半導体基板に形成された素子分離領域により区画されたアクティブ領域と、前記アクティブ領域に形成された拡散層からなる第１電極と、前記第１電極上に形成された容量絶縁膜と、前記第１電極の平坦面上に前記容量絶縁膜を介して形成された第２電極を有し、前記第２電極は、平面レイアウト上、前記アクティブ領域内でかつ前記第１電極内に形成されている。
本発明の容量素子は、容量絶縁膜が均一な膜厚に形成されているので、寄生容量を生じることがなくなり、容量素子全体の電圧追従性が良好なものとなる。また、容量絶縁膜が薄くなる部分を生じないことから耐圧が劣化した部分を生じないので、容量素子の耐圧を向上させることができ、信頼性を高めることができる。
という利点がある。
本発明の容量素子の第１製造方法は、容量絶縁膜が均一な膜厚に形成されるので、寄生容量を生じることがなくなり、容量素子全体の電圧追従性が良好なものとなる。また、容量絶縁膜が薄くなる部分を生じないことから耐圧が劣化した部分を生じないので、容量素子の耐圧を向上させることができ、信頼性を高めることができるという利点がある。
本発明の容量素子の第２製造方法は、容量絶縁膜が均一な膜厚に形成されるので、寄生容量を生じることがなくなり、容量素子全体の電圧追従性が良好なものとなる。また、容量絶縁膜が薄くなる部分を生じないことから耐圧が劣化した部分を生じないので、容量素子の耐圧を向上させることができるので、信頼性を高めることができるという利点がある。
本発明の固体撮像装置は、本発明の容量素子が用いられることから、容量素子全体の電圧追従性が良好なものとすることができるので、安定した信号処理が可能になるという利点がある。
本発明の撮像装置は、本発明の固体撮像装置が用いられることから、固体撮像装置が安定した信号処理が行えるので、高品質な画像が得られるという利点がある。
本発明の第１実施の形態に係る容量素子の構成の第１例を示した平面レイアウト図およびＡ−Ａ’線断面図である。 容量誤差と第１電極の不純物濃度の関係図である。 本発明の第１実施の形態に係る容量素子の構成の第２例示した平面レイアウト図およびＢ−Ｂ’線断面図である。 容量素子の第２例の変形例を示した平面レイアウト図およびＣ−Ｃ’線断面図である。 本発明の第２実施の形態に係る容量素子の製造方法の第１例を示した平面レイアウト図および製造工程断面図である。 製造方法の第１例を示した平面レイアウト図と製造工程断面図である。 製造方法の第１例を示した平面レイアウト図と製造工程断面図である。 製造方法の第１例を示した平面レイアウト図と製造工程断面図である。 製造方法の第１例を示した平面レイアウト図と製造工程断面図である。 製造方法の第１例を示した平面レイアウト図である。 本発明の容量素子の製造方法の第２例を示した平面レイアウト図および製造工程断面図である。 製造方法の第２例を示した平面レイアウト図と製造工程断面図である。 製造方法の第２例を示した平面レイアウト図と製造工程断面図である。 製造方法の第２例を示した平面レイアウト図と製造工程断面図である。 製造方法の第２例を示した平面レイアウト図と製造工程断面図である。 製造方法の第２例を示した平面レイアウト図である。 容量素子の適用例の一例を示したブロック図である。 容量素子の適用例の一例を示した回路図である。 本発明の第４実施の形態の撮像装置の一例を示したブロック図である。 従来の容量素子の製造工程を示した製造工程断面図である。 従来の容量素子の製造工程を示した製造工程断面図である。 従来の容量素子の製造工程を示した製造工程断面図である。
以下、発明を実施するための形態（以下、実施の形態とする）について説明する。
＜１．第１の実施の形態＞
［容量素子の構成の第１例］
本発明の第１実施の形態に係る容量素子の構成の第１例を、図１（１）の平面レイアウト図および図１（２）の（１）図におけるＡ−Ａ’線断面図によって説明する。
図１に示すように、半導体基板１１には、素子分離領域１２により区画されたアクティブ領域１３が形成されている。上記半導体基板１１には、例えば、シリコン基板が用いられている。また、上記素子分離領域１２は、例えば、ＬＯＣＯＳ構造の素子分離領域からなる。
上記アクティブ領域１３には拡散層からなる第１電極２１が形成されている。この第１電極２１の拡散層の不純物濃度は、例えば１×１０18ａｔｏｍｓ／ｃｍ3以上となっている。
例えば、シリコン（Ｓｉ）基板中へ高濃度にイオン注入を行い、シリコン（Ｓｉ）のフェルミレベルを縮退させて金属様して、第１電極２１として使用する場合には、上記第１電極２１の拡散層の不純物濃度は、例えば１×１０18ａｔｏｍｓ／ｃｍ3以上とする。また、図２に示すように、容量誤差を５％程度とするならば、例えば２×１０19ａｔｏｍｓ／ｃｍ3以上とする。さらに、容量誤差を１％程度以下とするならば、例えば８×１０19ａｔｏｍｓ／ｃｍ3以上とすることが好ましい。図２における縦軸の容量誤差は、〔（５Ｖを印加したときの容量素子の容量）−（−５Ｖを印加したときの容量素子の容量）〕／（５Ｖを印加したときの容量素子の容量）を％表示したものである。また横軸は第１電極２１の不純物濃度である。
上記拡散層を形成する不純物には、Ｎ型のリン、ヒ素、アンチモン、Ｐ型のホウ素、インジウム等が用いられている。
上記第１電極２１は、平面レイアウト上、上記アクティブ領域１３の全域にわたって形成されていてもよく、または上記素子分離領域１２から所定の間隔をおいた状態（例えば、図面で２点鎖線で示す状態）で上記アクティブ領域１３に形成されていてもよい。
上記第１電極２１上には容量絶縁膜２２が形成されている。この容量絶縁膜２２は、例えば、上記半導体基板１１を熱酸化して形成された酸化シリコン膜からなる。
さらに、上記第１電極２１表面の平坦面上、すなわち上記第１電極２１の均一な濃度の領域上には、上記容量絶縁膜２２を介して第２電極２３が形成されている。
このように、第１電極２１と容量絶縁膜２２と第２電極２３からなる容量素子２０（２０Ａ）が形成されている。
上記容量素子２０Ａでは、上記第１電極２１は、上記半導体基板１１に上記素子分離領域１２が形成された後、例えばイオン注入によって形成される。このイオン注入に先立って、上記半導体基板１１表面にはプレ酸化膜が形成される。そしてイオン注入後にプレ酸化膜は除去されるが、そのとき、上記素子分離領域１２の周縁部も同時に除去されて、上記半導体基板１１表面が露出される。このため、上記容量絶縁膜２２は、上記アクティブ領域１３の平坦面では均一な膜厚に形成され、上記素子分離領域１２を除去して露出された半導体基板１１表面に形成された部分は膜厚が薄くなる。
上記第２電極２３は、上記第１電極２１の平坦面上に形成されているので、当然、上記第２電極２３の下面に形成された上記容量絶縁膜２２の部分も上記第１電極２１の平坦面上に形成されていることになる。したがって、上記第１電極２１と上記第２電極２３との間に形成されている上記容量絶縁膜２２は、上記第１電極２１の平坦面上に形成されているので均一な膜厚になっている。
このように、第１電極２１と容量絶縁膜２２と第２電極２３とで構成される容量素子２０Ａは、均一な膜厚に形成された容量絶縁膜２２を有するので、寄生容量を生じることがなくなり、容量素子２０Ａ全体の電圧追従性が良好なものとなる。また、容量絶縁膜２２が薄くなる部分を生じないことから耐圧が劣化した部分を生じないので、容量素子２０Ａの耐圧が向上する。
よって、容量素子２０Ａ全体の電圧追従性が良好なものとなり、容量素子の耐圧を向上させることができるので、信頼性を高めることができる。
なお、上記容量素子２０Ａでは、上記第２電極２３が上記アクティブ領域１３内に形成されていることから、この第２電極２３の取り出しを行うコンタクト部３３は、上記第２電極２３上に上記第２電極２３に接続されるように形成されている。図面では、複数のコンタクト部３３が形成されている状態を示した。
さらに、上記第１電極２１の取り出しは、例えば、上記第２電極２３と上記素子分離領域１２との間の上記第１電極２１上にコンタクト部３１を形成することで行える。このコンタクト部３１は、図示したように、上記第２電極２３の２方向側の上記第１電極２１上に形成してもよく、また、上記第２電極２３の一方側のみの上記第１電極２１上に形成してもよい。当然、上記第１電極２１の３方向側もしくは４方向側の上記第１電極２１上に形成してもよい。
［容量素子の構成の第２例］
次に、本発明の第１実施の形態に係る容量素子の構成の第２例を、図３（１）の平面レイアウト図および図３（２）の（１）図におけるＢ−Ｂ’線断面図によって説明する。
図３に示すように、半導体基板１１には、素子分離領域１２により区画されたアクティブ領域１３が形成されている。上記半導体基板１１には、例えば、シリコン基板が用いられている。また、上記素子分離領域１２は、例えば、ＳＴＩ（Shallow Trench Isolation）構造の素子分離領域からなる。
上記アクティブ領域１３には拡散層からなる第１電極２１が形成されている。この第１電極２１の拡散層の不純物濃度は、例えば１×１０18ａｔｏｍｓ／ｃｍ3以上となっている。上記拡散層を形成する不純物には、Ｎ型のリン、ヒ素、アンチモン、Ｐ型のホウ素、インジウム等が用いられている。この第１電極２１は、図示したように、素子分離領域１２の下部側にはみ出して形成されていてもよい。
例えば、シリコン（Ｓｉ）基板中へ高濃度にイオン注入を行い、シリコン（Ｓｉ）のフェルミレベルを縮退させて金属様して、第１電極２１として使用する場合には、上記第１電極２１の拡散層の不純物濃度は、例えば１×１０18ａｔｏｍｓ／ｃｍ3以上とする。また、容量誤差を５％程度とするならば、例えば１×１０19ａｔｏｍｓ／ｃｍ3以上とする。さらに、容量誤差を１％程度以下とするならば、例えば１×１０20ａｔｏｍｓ／ｃｍ3以上とすることが好ましい。
上記第１電極２１は、平面レイアウト上、上記アクティブ領域１３の全域にわたって形成されていてもよく、または上記素子分離領域１２から所定の間隔をおいた状態（例えば図３（１）の２点鎖線で示す状態）で上記アクティブ領域１３に形成されていてもよい。
上記第１電極２１上には容量絶縁膜２２が形成されている。この容量絶縁膜２２は、例えば、上記半導体基板１１を熱酸化して形成された酸化シリコン膜からなる。
さらに、上記第１電極２１表面の平坦面上に、すなわち上記第１電極２１の均一な濃度の領域上には、上記容量絶縁膜２２を介して第２電極２３が形成されている。
このように、第１電極２１と容量絶縁膜２２と第２電極２３からなる容量素子２０（２０Ｂ）が形成されている。
上記容量素子２０Ｂでは、上記第１電極２１は、上記半導体基板１１に上記素子分離領域１２が形成された後、例えばイオン注入によって形成される。このイオン注入に先立って、上記半導体基板１１表面にはプレ酸化膜が形成される。そしてイオン注入後にプレ酸化膜は除去されるが、そのとき、上記素子分離領域１２の周縁部も同時に除去されて、上記半導体基板１１表面が露出される。このため、上記容量絶縁膜２２は、上記アクティブ領域１３の平坦面では均一な膜厚に形成され、上記素子分離領域１２を除去して露出された半導体基板１１表面に形成された部分は膜厚が薄くなる。
上記第２電極２３は、上記第１電極２１の平坦面上に形成されているので、当然、上記第２電極２３の下面に形成された上記容量絶縁膜２２の部分も上記第１電極２１の平坦面上に形成されていることになる。したがって、上記第１電極２１の平坦面上に形成されている部分の容量絶縁膜２２の膜厚は均一な膜厚になっている。
または、上記容量素子２０Ｂでは、上記第１電極２１は、上記半導体基板１１に上記素子分離領域１２が形成される前に、例えばイオン注入によって形成される。このイオン注入に先立って、上記半導体基板１１表面にはプレ酸化膜が形成される。そしてイオン注入後にプレ酸化膜は除去される。そして、上記素子分離領域１２を形成するための素子分離溝の一部は、上記第１電極２１の周部およびその周囲の上記半導体基板１１を除去して形成されている。このため、上記アクティブ領域１３の表面に形成される上記容量絶縁膜２２は、表面が平坦面となっている上記アクティブ領域１３の表面のみに形成されているので、均一な膜厚で形成されている。
このように、第１電極２１と容量絶縁膜２２と第２電極２３とで構成される容量素子２０Ｂは、均一な膜厚に形成された容量絶縁膜２２を有するので、寄生容量を生じることがなくなり、容量素子２０Ｂ全体の電圧追従性が良好なものとなる。また、容量絶縁膜２２が薄くなる部分を生じないことから耐圧が劣化した部分を生じないので、容量素子２０Ｂの耐圧が向上する。
よって、容量素子２０Ｂ全体の電圧追従性が良好なものとなり、容量素子の耐圧を向上させることができるので、信頼性を高めることができる。
なお、上記容量素子２０Ｂでは、平面レイアウト上、上記第２電極２３が上記アクティブ領域１３内に形成されていることから、この第２電極２３の取り出しを行うコンタクト部３３は、上記第２電極２３上で上記第２電極２３に接続されるように形成されている。図面では、複数のコンタクト部３３が形成されている状態を示した。
さらに、上記第１電極２１の取り出しは、例えば、上記第２電極２３と上記素子分離領域１２との間の上記第１電極２１上にコンタクト部３１を形成することで行える。このコンタクト部３１は、図示したように、上記第２電極２３の２方向側の上記第１電極２１上に形成してもよく、また、上記第２電極２３の一方側のみの上記第１電極２１上に形成してもよい。当然、上記第１電極２１の３方向側もしくは４方向側の上記第１電極２１上に形成してもよい。
［容量素子の第２例の変形例］
次に、上記容量素子の第２例の変形例を、図４（１）の平面レイアウト図および図４（２）の（１）図におけるＣ−Ｃ’線断面図によって説明する。
図４に示すように、容量素子２０Ｃは、上記容量素子２０Ｂにおいて、第２電極２３の形成位置が異なるのみで、その他の構成は、前記容量素子２０Ｂと同様である。
半導体基板１１には、素子分離領域１２により区画されたアクティブ領域１３が形成されている。上記半導体基板１１には、例えば、シリコン基板が用いられている。また、上記素子分離領域１２は、ＳＴＩ構造の素子分離領域からなる。
上記アクティブ領域１３には拡散層からなる第１電極２１が形成されている。
上記第１電極２１は、平面レイアウト上、上記アクティブ領域１３の全域にわたって形成されている。
上記第１電極２１上には容量絶縁膜２２が形成されている。この容量絶縁膜２２は、例えば、上記半導体基板１１を熱酸化して形成された酸化シリコン膜からなる。
さらに、上記第１電極２１表面の平坦面上、すなわち上記第１電極２１の均一な濃度の領域上には、上記素子分離領域１２に一部が重なるように、上記容量絶縁膜２２を介して第２電極２３が形成されている。そして、この第２電極２３には、上記素子分離領域１２上に電極パッド部２４が連続して形成されている。
このように、第１電極２１と容量絶縁膜２２と第２電極２３からなる容量素子２０Ｃが形成されている。
このように、第１電極２１と容量絶縁膜２２と第２電極２３とで構成される容量素子２０は、均一な膜厚に形成された容量絶縁膜２２を有するので、寄生容量を生じることがなくなり、容量素子２０Ｃ全体の電圧追従性が良好なものとなる。また、容量絶縁膜２２が薄くなる部分を生じないことから耐圧が劣化した部分を生じないので、容量素子２０Ｃの耐圧が向上する。
よって、容量素子２０Ｃ全体の電圧追従性が良好なものとなり、容量素子の耐圧を向上させることができるので、信頼性を高めることができる。
なお、上記容量素子２０Ｃでは、平面レイアウト上、上記第２電極２３が上記アクティブ領域１３上から素子分離領域１２にかけて形成されていて、上記素子分離領域１２上には上記第２電極２３に連続して形成された電極パッド部２４が形成されている。このことから、上記第２電極２３の取り出しを行うコンタクト部３３は、上記電極パッド部２４上に形成されている。図面では、複数のコンタクト部３３が形成されている状態を示した。
さらに、上記第１電極２１の取り出しは、例えば、上記第２電極２３と上記素子分離領域１２との間の上記第１電極２１上にコンタクト部３１を形成することで行える。このコンタクト部３１は、図示したように、上記第２電極２３の２方向側の上記第１電極２１上に形成してもよく、また、上記第２電極２３の一方側のみの上記第１電極２１上に形成してもよい。
＜２．第２の実施の形態＞
［容量素子の製造方法の第１例］
次に、本発明の第２実施の形態に係る容量素子の製造方法の第１例を、図５〜図１０の平面レイアウト図および製造工程断面図によって説明する。この製造方法は、前記容量素子２０Ａを製造する方法の一例である。図５〜図１０の各断面図は、それぞれの図面の平面レイアウト図におけるＡ−Ａ’線断面の位置の断面図である。
図５（１−１）、（１−２）に示すように、半導体基板１１にアクティブ領域１３を区画する素子分離領域１２を、例えば通常のＬＯＣＯＳ法（局所酸化法）によって形成する。上記半導体基板１１には、例えば、シリコン基板が用いられている。
次に、図６（２−１）、（２−２）に示すように、まず、上記半導体基板１１の表面にプレ酸化膜５１を形成する。このプレ酸化膜５１は、例えば熱酸化法によって上記半導体基板１１の表面を酸化させて形成される。
次に、レジスト塗布技術によって、上記半導体基板１１上にレジスト膜４１を形成し、リソグラフィー技術によって、上記レジスト膜４１をパターニングして、第１電極が形成される領域上に開口部４２を形成する。図面に示した場合では、アクティブ領域１３の全域に第１電極２１を形成する場合であるが、例えば、図面（２−１）の２点鎖線で示すように、アクティブ領域１３の内側に開口部４２が形成されるようにしてもよい。
上記レジスト膜４１をイオン注入マスクに用いたイオン注入法によって、上記半導体基板１１の上記アクティブ領域１３に不純物をイオン注入して拡散層からなる第１電極２１を形成する。上記イオン注入では、例えば、Ｎ型のリン、ヒ素、アンチモン、Ｐ型のホウ素、インジウム等のいずれかが用いられ、そのドーズ量は例えば１×１０14ａｔｏｍｓ／ｃｍ2以上に設定される。また、注入エネルギーは、イオン注入される不純物によって、適宜決定される。
なお、図示はしていないが、素子分離領域１２端下部のシリコン基板１１にも上記イオン注入が低濃度になされる。
その後、上記レジスト膜４１を除去する。
図面は、上記レジスト膜４１を除去する直前の状態を示した。
次に、図７（３−１）、（３−２）に示すように、上記プレ酸化膜５１〔前記図５（２−１）、（２−２）等参照〕を除去して、上記アクティブ領域１３の半導体基板１１の表面を露出させる。上記プレ酸化膜５１の除去工程は、例えばウエットエッチングにより行う。例えば、フッ酸系の薬液でウエットエッチングを行う。このとき、上記素子分離領域１２の部分もエッチングされて削られる。特にレジスト膜４１〔前記図５（２−１）、（２−２）等参照〕で被覆されていなかった上記素子分離領域１２の部分は、上記イオン注入法によってダメージを受けているので、ダメージを受けていない部分よりも過剰にエッチングされる。特にＬＯＣＯＳ構造のバーズピーク部分での酸化シリコン膜の過剰エッチングが著しい。
その後、半導体基板１１表面を清浄にするためＳＣ洗浄（アンモニア過水洗浄）を行う。
次に、図８（４−１）、（４−２）に示すように、上記第１電極２１上に、例えば熱酸化によって容量絶縁膜２２を形成する。したがって、上記容量絶縁膜２２は、酸化シリコン膜で形成される。その膜厚は、容量素子の容量によって異なるので、その容量に応じて適宜選択される。例えば２ｎｍ〜５０ｎｍ程度の範囲で選択される。
次に、図９（５−１）、（５−２）に示すように、上記第１電極２１の平坦面上に上記容量絶縁膜２２を介して第２電極２３を形成する。
上記第２電極２３は、平面レイアウト上、上記素子分離領域１２から所定距離をおいた上記アクティブ領域１３内でかつ上記第１電極２１内に形成される。
例えば、全面に電極形成用の導電膜を形成した後、レジスト膜をエッチングマスク（図示せず）に用いた通常のドライエッチング技術によってパターニングされることで形成される。上記導電膜には、例えば、金属膜、導電性ポリシリコン膜等の通常の半導体装置の電極材料を用いることができる。
このようにして、第１電極２１と容量絶縁膜２２と第２電極２３からなる容量素子２０（２０Ａ）が形成される。
その後、図示はしていないが、上記半導体基板１１にＭＩＳトランジスタを形成し、さらに層間絶縁膜を形成する。
その後、図１０に示すように、上記層間絶縁膜（図示せず）に上記容量素子２０（２０Ａ）の第１電極２１に通じるコンタクト部３１、上記第２電極２３に通じるコンタクト部３３を形成する。
上記第１電極２１の取り出しを行うコンタクト部３１は、例えば、上記第２電極２３と上記素子分離領域１２との間の上記第１電極２１上に形成される。このコンタクト部３１は、図示したように、上記第２電極２３の２方向側の上記第１電極２１上に形成してもよく、また、上記第２電極２３の一方側のみの上記第１電極２１上に形成してもよい。当然、上記第１電極２１の３方向側もしくは４方向側の上記第１電極２１上に形成してもよい。
また、上記第２電極２３の取り出しを行うコンタクト部３３は、上記第２電極２３が上記アクティブ領域１３内に形成されることから、上記第２電極２３上に上記第２電極２３に接続されるように形成されている。図面では、複数のコンタクト部３３が形成された状態を示した。
上記容量素子２０Ａの製造方法では、上記第１電極２１は、上記半導体基板１１に上記素子分離領域１２が形成された後、例えばイオン注入によって形成される。このイオン注入に先立って、上記半導体基板１１表面にはプレ酸化膜が形成される。そしてイオン注入後にプレ酸化膜は除去されるが、そのとき、上記素子分離領域１２の周縁部も同時に除去されて、上記半導体基板１１表面が露出される。このため、上記容量絶縁膜２２は、上記アクティブ領域１３の平坦面では均一な膜厚に形成され、上記素子分離領域１２を除去して露出された半導体基板１１表面に形成された部分は膜厚が薄くなる。
上記第２電極２３は、上記第１電極２１の平坦面上に形成されるので、当然、上記第２電極２３の下面に形成された上記容量絶縁膜２２の部分も上記第１電極２１の平坦面上に形成されていることになる。したがって、上記第１電極２１と上記第２電極２３との間に形成されている上記容量絶縁膜２２は、上記第１電極２１の平坦面上に形成されているので均一な膜厚に形成されている。
上記第１電極２１と容量絶縁膜２２と第２電極２３とで構成される容量素子２０Ａは、均一な膜厚に形成された容量絶縁膜２２を有するものとなるので、寄生容量を生じることがなくなり、容量素子２０Ａ全体の電圧追従性が良好なものとなる。また、容量絶縁膜２２が薄くなる部分を生じないことから耐圧が劣化した部分を生じないので、容量素子２０Ａの耐圧が向上する。
よって、容量素子２０Ａ全体の電圧追従性が良好なものとなり、容量素子の耐圧を向上させることができるので、信頼性を高めることができる。
［容量素子の製造方法の第２例］
次に、本発明の第２実施の形態に係る容量素子の製造方法の第１例を、図１１〜図１６の平面レイアウト図および製造工程断面図によって説明する。この製造方法は、前記容量素子２０Ｂを製造する方法の一例である。図１１〜図１６の各断面図は、それぞれの図面の平面レイアウト図におけるＢ−Ｂ’線断面の位置の断面図である。
図１１（１−１）、（１−２）に示すように、上記半導体基板１１の表面にパッド酸化膜５２を形成した後、上記半導体基板１１のアクティブ領域となる領域に不純物をイオン注入して拡散層からなる第１電極２１を形成する。
この第１電極２１は、以下のようにして形成される。例えば、レジスト塗布技術によって、上記パッド酸化膜５２上にレジスト膜４３を形成し、リソグラフィー技術によって、上記レジスト膜４３をパターニングして、第１電極が形成される領域上に開口部４４を形成する。上記開口部４４は、実際に形成される第１電極２１よりも平面レイアウト上、大きく形成しておく。
次いで、上記レジスト膜４３をイオン注入マスクに用いたイオン注入法によって、上記パッド酸化膜５２を通して上記半導体基板１１に不純物をイオン注入して拡散層からなる第１電極２１を形成する。この第１電極２１が形成される領域が実質的にアクティブ領域１３となる。
上記イオン注入では、例えば、Ｎ型のリン、ヒ素、アンチモン、Ｐ型のホウ素、インジウム等のいずれかが用いられ、そのドーズ量は例えば１×１０14ａｔｏｍｓ／ｃｍ2以上に設定される。また、注入エネルギーは、イオン注入される不純物によって、適宜決定される。
その後、上記レジスト膜４３を除去する。
図面は、上記レジスト膜４３を除去する直前の状態を示した。
次に、図１２（２−１）、（２−２）に示すように、上記パッド酸化膜５２上に窒化シリコン膜５３を形成する。
その後、例えば、レジスト塗布技術によって、上記窒化シリコン膜５３上にレジスト膜（図示せず）を形成し、リソグラフィー技術によって、上記レジスト膜（図示せず）をパターニングして、素子分離溝が形成される領域上に開口部（図示せず）を形成する。
次いで、このレジスト膜をエッチングマスクに用いたドライエッチングによって、上記窒化シリコン膜５３と上記パッド酸化膜５２に素子分離溝を形成するための開口部５４を形成する。その後、エッチングマスクに用いた上記レジスト膜を除去する。
そして、上記窒化シリコン膜５３をエッチングマスクに用いたドライエッチングによって、上記半導体基板１１にアクティブ領域１３を区画する素子分離溝１４を形成する。このとき、上記素子分離溝１４の一部は、上記第１電極２１の周部およびその周囲の上記半導体基板１１を除去して形成される。
次に、図１３（３−１）、（３−２）に示すように、例えば熱酸化法によって、上記素子分離溝１４の側壁と底部に熱酸化膜（図示せず）を形成した後、上記素子分離溝１４の内部を絶縁膜で埋め込む。この絶縁膜には酸化シリコン膜を用い、この酸化シリコン膜は例えば高密度プラズマ（ＨＤＰ）ＣＶＤ法によって形成する。
その後、化学的機械研磨（ＣＭＰ）法によって、上記窒化シリコン膜５３上の余剰な上記絶縁膜を除去して、上記素子分離溝１４内に埋め込まれた上記絶縁膜でＳＴＩ構造の素子分離領域１２を形成する。
その後、上記窒化シリコン膜５３、上記パッド酸化膜５２を、例えばウエットエッチングによって除去する。上記窒化シリコン膜５３のウエットエッチングには例えば熱リン酸を用い、上記パッド酸化膜５２のウエットエッチングには例えばフッ酸系の薬液を用いる。
なお、図面は、上記窒化シリコン膜５３、上記パッド酸化膜５２を除去する前の状態を示した。
次に、図示はしていないが、上記半導体基板１１表面にプレ酸化膜を形成した後、別の領域に形成されるトランジスタ部のしきい値電圧Ｖthを調整するイオン注入を行い、その後、上記プレ酸化膜を例えばウエットエッチングによって除去する。さらに、半導体基板１１表面を清浄にするためＳＣ洗浄（アンモニア過水洗浄）を行う。なお、上記プレ酸化膜は、例えば熱酸化法によって上記半導体基板１１の表面を酸化させて形成される。したがって、上記プレ酸化膜の除去には、例えばフッ酸系の薬液を用いることができる。
次に、図１４（４−１）、（４−２）に示すように、上記第１電極２１上に、例えば熱酸化によって容量絶縁膜２２を形成する。したがって、上記容量絶縁膜２２は、酸化シリコン膜で形成される。その膜厚は、容量素子の容量によって異なるので、その容量に応じて適宜選択される。例えば、２ｎｍ〜５０ｎｍ程度の範囲で選択される。
次に、図１５（５−１）、（５−２）に示すように、上記第１電極２１の平坦面上に上記容量絶縁膜２２を介して第２電極２３を形成する。
上記第２電極２３は、平面レイアウト上、上記素子分離領域１２から所定距離をおいた上記アクティブ領域１３内でかつ上記第１電極２１内に形成される。
例えば、全面に電極形成用の導電膜を形成した後、レジスト膜をエッチングマスク（図示せず）に用いた通常のドライエッチング技術によってパターニングされることで形成される。上記導電膜には、例えば、金属膜、導電性ポリシリコン膜等の通常の半導体装置の電極材料を用いることができる。
上記第２電極２３は、図面では、平面レイアウト上、上記第１電極２１上の内側に形成されたが、上記第１電極２１が形成されている上記アクティブ領域１３の全域にわたって形成されてもよく、また上記素子分離領域１２上に重なるように形成されてもよい。
このようにして、第１電極２１と容量絶縁膜２２と第２電極２３からなる容量素子２０（２０Ｂ）が形成される。
その後、図示はしていないが、上記半導体基板１１にＭＩＳトランジスタを形成し、さらに層間絶縁膜を形成する。
その後、図１６に示すように、上記層間絶縁膜（図示せず）に上記容量素子２０（２０Ｂ）の第１電極２１に通じるコンタクト部３１、上記第２電極２３に通じるコンタクト部３３を形成する。
上記第１電極２１の取り出しを行うコンタクト部３１は、例えば、上記第２電極２３と上記素子分離領域１２との間の上記第１電極２１上に形成される。このコンタクト部３１は、図示したように、上記第２電極２３の２方向側の上記第１電極２１上に形成してもよく、また、上記第２電極２３の一方側のみの上記第１電極２１上に形成してもよい。当然、上記第１電極２１の３方向側もしくは４方向側の上記第１電極２１上に形成してもよい。
また、上記第２電極２３の取り出しを行うコンタクト部３３は、上記第２電極２３が上記アクティブ領域１３内に形成されることから、上記第２電極２３上に上記第２電極２３に接続されるように形成されている。図面では、複数のコンタクト部３３が形成された状態を示した。
上記容量素子２０Ｂの製造方法では、ＳＴＩ構造の素子分離領域１２を作製する前に、半導体基板１１のアクティブ領域１３となる領域に高濃度イオン注入を行って拡散層からなる第１電極２１を形成する。その後、素子分離領域１２が形成される素子分離溝１４を、第１電極２１の周部およびその周囲の半導体基板１１を除去して形成する。このため、アクティブ領域１３が全て高濃度イオン注入領域の第１電極２１となり、その上部に形成される容量絶縁膜２２は、均一な膜厚に形成される。したがって、第２電極２３は、均一な膜厚に形成された容量絶縁膜２２上に形成されることになる。
このように容量絶縁膜２２が均一な膜厚に形成されるので、寄生容量を生じることがなくなり、容量素子２０Ｂ全体の電圧追従性が良好なものとなる。また、容量絶縁膜２２が薄くなる部分を生じないことから耐圧が劣化した部分を生じないので、容量素子２０Ｂの耐圧を向上させることができる。
よって、容量素子２０Ｂの信頼性を高めることができる。
また、上記容量素子２０Ｃを形成する場合には、上記第２製造方法において、平面レイアウト上、上記第１電極２１を上記アクティブ領域１３の全域に形成し、このアクティブ領域１３上に均一な膜厚の容量絶縁膜２２を形成するようにする。そうすることで、上記第２電極２３を上記素子分離領域１２上にも形成することが可能になり、上記素子分離領域１２上に上記第２電極２３に連続して電極パッド部を形成することも可能になる。ここで、上記第１電極２１が上記アクティブ領域１３の全域に形成されないで、上記アクティブ領域１３の内側に形成された場合、上記第１電極２１と上記素子分離領域１２との間に、不純物がドーピングされていない半導体基板１１の部分が介在することになる。このような状態で容量絶縁膜２２を形成した場合、上記第１電極２１上と上記半導体基板１１上とで、容量絶縁膜２２の膜厚が異なる。具体的には、上記第１電極２１上の容量絶縁膜２２が厚く形成され、上記半導体基板１１上の容量絶縁膜２２が薄く形成されるので、従来技術の問題点が解決されないことになる。したがって、上記第１電極２１は上記アクティブ領域１３の全域に形成されるようにしている。
上記各実施例および変形例では、上記容量絶縁膜２２を酸化によって形成された酸化シリコン膜を用いたが、例えば、窒化シリコン膜を用いることもできる。この場合、半導体基板１１（シリコン基板）の表面を窒化することで窒化シリコン膜を形成することができる。
また、上記容量絶縁膜２２に酸化シリコン膜と窒化シリコン膜の積層膜を用いることもできる。この場合、半導体基板１１（シリコン基板）表面を酸化して酸化シリコン膜を形成した後、その酸化シリコン膜の表面を窒化することで、酸化シリコン膜と窒化シリコン膜の積層構造とすることができる。
さらに、上記容量絶縁膜２２に酸窒化シリコン膜を用いることができる。この場合、半導体基板１１（シリコン基板）表面を酸化して酸化シリコン膜を形成した後、その酸化シリコン膜を窒化することで、酸窒化シリコン膜とすることができる。
＜３．第３の実施の形態＞
［容量素子を適用した固体撮像装置］
本発明の容量素子２０を適用した固体撮像装置の一例を、図１７のブロック図および図１８の回路図によって説明する。
図１７に示すように、固体撮像装置１は、複数の単位画素（図示せず）が行および列に配列された画素部２１０と、画素部２１０の外側に設けられた駆動制御部２０７と、カラム処理部２２６と、カラム処理部２２６にＡＤ変換用の参照電圧を供給する参照信号生成部２２７と出力部２２８を備えている。
上記駆動制御部２０７は、画素部２１０の信号を順次読み出すための制御回路機能を備えている。例えば、列アドレスや列走査を制御する水平走査回路２１２と、行アドレスや行走査を制御する垂直走査回路２１４と、内部クロックを生成するなどの機能を持つ通信・タイミング制御部２２０を有する。また、上記固体撮像装置１は、入力されたクロック周波数よりも高速のクロック周波数のパルスを生成するクロック変換部２２３を有する。
上記駆動制御部２０７の各要素は、画素部２１０とともに、半導体集積回路の製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に形成され、固体撮像装置として構成される。
上記単位画素は、受光素子（光電変換部）としてのフォトダイオードと、増幅用の半導体素子（例えばＭＯＳトランジスタ）を有する画素内アンプ（図示せず）とから構成される。
上記画素内アンプは、例えばフローティングディフュージョンアンプ構成のものが用いられる。一例としては、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタの４トランジスタ構成のものがある。
上記転送トランジスタは、フォトダイオードで生成された信号電荷を読み出す。
上記リセットトランジスタは、フォトダイオードからフローティングディフュージョン部への信号電荷の転送に先立って、ゲート電極にリセットパルスが与えられることによってフローティングディフュージョン部の電位をリセット電圧にリセットする。
上記増幅トランジスタは、リセットトランジスタによってリセットされた後のフローティングディフュージョン部の電位をリセットレベルとして出力し、さらに転送トランジスタによって信号電荷が転送された後のフローティングディフュージョン部の電位を信号レベルとして出力する。
上記選択トランジスタは、単位画素を選択状態として増幅トランジスタから信号を出力させる。
上記単位画素は、行選択のための行制御線２１５を介して垂直走査回路２１４に接続され、垂直信号線２１９を介してカラムＡＤ回路２２５が垂直列ごとに設けられているカラム処理部２２６に接続されている。
上記水平走査回路２１２や垂直走査回路２１４は、デコーダを含んで構成され、通信・タイミング制御部２２０から与えられる制御信号ＣＮ１、ＣＮ２に応答してシフト動作（走査）を開始するようになっている。このため、制御信号ＣＮ１には、単位画素を駆動するための種々のパルス信号（たとえば、リセットパルスＲＳＴ、転送パルスＴＲＦ、ＤＲＮ制御パルスＤＲＮなど）が含まれる。
上記通信・タイミング制御部２２０には、画素部２１０から処理対象信号としてのアナログの画素信号をカラム処理部２２６側へ取り込む種々の駆動パルスと対応した基本パルスであるマスタークロックＣＬＫ０が入力される。
そして通信・タイミング制御部２２０は、入力されるマスタークロックＣＬＫ０および上記クロック変換部２２３で生成された高速クロックに基づいて内部クロックを生成する。
この通信・タイミング制御部２２０は、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するものである。また、マスタークロックＣＬＫ０を受け取り、動作モードなどを指令するデータＤＡＴＡを受け取り、さらに固体撮像装置１の情報を含むデータを出力するものである。
さらには、入力されるマスタークロックＣＬＫ０と同じ周波数のクロックＣＬＫ１や、それを２分周したクロックやより分周した低速クロックＣＬＫ２をデバイス内の各部に供給するものである。例えば水平走査回路２１２、垂直走査回路２１４、カラム処理部２２６などに供給する。
上記垂直走査回路２１４は、画素部２１０の行を選択し、その行に必要なパルスを供給するものである。例えば、垂直方向の読出行を規定する垂直デコーダ２１４ａと、垂直デコーダ２１４ａにて規定された読出アドレス上（行方向）の単位画素に対する行制御線２１５にパルスを供給して駆動する垂直駆動回路２１４ｂとを有する。
上記水平走査回路２１２は、カラム処理部２２６からカウント値を読み出す機能を有する。そして低速クロックＣＬＫ２に同期しつつクロック変換部２２３からの高速クロックの制御の元でカラム処理部２２６のカラムＡＤ回路２２５を順番に選択し、その信号を水平信号線２１８に導くものである。例えば、水平方向の読出行を規定する水平デコーダ２１２ａと、この水平デコーダ２１２ａにて規定された読出アドレスに従って、カラム処理部２２６の各信号を水平信号線２１８に導く水平駆動回路２１２ｂを有する。なお、水平信号線２１８は、例えばカラムＡＤ回路２２５が取り扱うビット数ｎ（ｎは正の整数）分、例えば１０（＝ｎ）ビットならば、そのビット数分に対応して１０本配置される。
上記クロック変換部２２３は、入力されたクロック周波数よりも高速のクロック周波数のパルスを生成する。例えば、上記通信・タイミング制御部２２０から低速クロックＣＬＫ２を受け取り、それを元にして２倍以上高い周波数のクロックを生成する。以下、低速クロックＣＬＫ２よりも２倍以上高い周波数を高速クロックＣＬＫ３という。このクロック変換部２２３は、通信・タイミング制御部２２０から受け取った低速クロックＣＬＫ２や自身で生成した高速クロックＣＬＫ３を、通信・タイミング制御部２２０やデータ出力部の一例である出力部２２８に供給する。
また通信・タイミング制御部２２０は、高速クロックＣＬＫ３に基づきＡＤ変換用の参照信号（参照電圧）ＲＡＭＰ生成用の基準クロック（ＣＫ０と同じ）やカウンタクロックＣＫ０（ＣＬＫ３と同じ周波数のもの）を生成する。ここで、高速クロックＣＬＫ３は、低速クロックＣＬＫ２に対して２倍以上高い周波数であり好ましくは整数倍とする。
上記固体撮像装置１では、単位画素から出力された画素信号は、垂直列ごとに、垂直信号線２１９を介して、カラム処理部２２６のカラムＡＤ回路２２５に供給される。
カラム処理部２２６の各カラムＡＤ回路２２５は、１列分の画素の信号を順次受けて、その信号を処理する。例えば、各カラムＡＤ回路２２５は、アナログ信号を、例えば高速クロックＣＬＫ３に基づいて、例えば１０ビットのデジタルデータに変換するＡＤＣ(Analog Digital Converter)回路を持つ。
上記カラムＡＤ回路２２５は、比較器（電圧比較器）２５２にランプ状の参照信号ＲＡＭＰを供給すると同時にクロック信号でのカウント（計数）を開始する。そして、垂直信号線２１９を介して入力されたアナログの画素信号を参照信号ＲＡＭＰと比較することによってパルス信号が得られるまでカウントすることでＡＤ変換を行なう。
このカラムＡＤ回路２２５でデジタル化された画素データは、水平走査回路２１２からの水平選択信号により駆動される水平選択スイッチ（図示せず）を介して水平信号線２１８に伝達され、さらに出力部２２８に入力される。なお、１０ビットは一例であって、１０ビット未満（たとえば８ビット）や１０ビットを超えるビット数（例えば１４ビット）など、その他のビット数としてもよい。
よって、画素部２１０から、行ごとに各垂直列について画素信号が順次出力される。そして、受光素子が行列状に配された画素部２１０に対応する１枚分の画像、すなわちフレーム画像が、画素部２１０全体の画素信号の集合で示されることとなる。
上記参照信号生成部２２７は、ＤＡＣ（ＤＡ変換器；Digital Analog Converter）２２７ａを有する。そして上記通信・タイミング制御部２２０からの制御データＣＮ４で示される初期値から、カウントクロックＣＫ０に同期して、階段状の鋸歯状波（ランプ波形）を生成する。この生成した鋸歯状波をＡＤ変換用の参照電圧（ＡＤＣ基準信号）として、カラム処理部２２６の個々のカラムＡＤ回路２２５に供給するものである。
ここで、上記制御データＣＮ４は、比較処理ごとのランプ電圧が同じ傾き（変化率）となるように、時間に対するデジタルデータの変化率を同じにする情報も含んでいる。具体的には、カウントクロックＣＫ０で規定される単位時間ごとに１ずつカウント値を変化させるのがよい。
上記カラムＡＤ回路２２５は、比較器（コンパレータ）２５２とカウンタ２５４を有し、ｎビットＡＤ変換機能を有している。上記比較器２５２は、上記ＤＡＣ２２７ａで生成される参照信号ＲＡＭＰと、行制御線２１５ごとに単位画素から垂直信号線２１９を経由し得られるアナログの画素信号とを比較する。上記カウンタ２５４は、上記比較器２５２が比較処理を完了するまでの時間をカウントし、その結果を保持する。
上記カウンタ２５４には、ダウンカウントモードで動作するのかアップカウントモードで動作するのかを指示するための制御信号ＣＮ５が上記通信・タイミング制御部２２０から入力される。したがって、上記通信・タイミング制御部２２０は、上記比較器２５２が画素信号のリセット成分ΔＶと信号成分Ｖsigの何れについて比較処理を行なっているのかに応じてカウンタ部２５４のカウント処理のモードを切り替える制御部（図示せず）を有する。
上記比較器２５２の一方の入力端子ＲＡＭＰは、他の上記比較器２５２の入力端子ＲＡＭＰと共通に、参照信号生成部２２７で生成される階段状の参照信号ＲＡＭＰが入力される。また他方の入力端子には、それぞれ対応する垂直列の垂直信号線２１９が接続され、画素部２１０からの画素信号電圧が個々に入力される。上記比較器２５２の出力信号はカウンタ２５４に供給される。
上記カウンタ２５４のクロック端子には、他のカウンタ２５４のクロック端子と共通に、通信・タイミング制御部２２０からカウントクロックＣＫ０が入力されている。
上記カウンタ２５４は、このカウントクロックＣＫ０と上記比較器２５２から供給されたコンパレータ出力とに基づいて、カウント動作を行なう。上記カウンタ２５４は、カウントモードに拘わらず共通のアップダウンカウンタ（Ｕ／Ｄ ＣＮＴ）を用いて、ダウンカウント動作とアップカウント動作とを切り替えて（具体的には交互に）カウント処理を行なうことが可能に構成されている。
また上記カウンタ２５４には、水平走査回路２１２から制御線２１２ｃを介して制御パルスが入力される。カウンタ２５４は、カウント結果を保持するラッチ機能を有しており、制御線２１２ｃを介しての制御パルスによる指示があるまでは、カウンタ出力値を保持する。
個々のカラムＡＤ回路２２５の出力側は、上記水平信号線２１８に接続されている。水平信号線２１８は、カラムＡＤ回路２２５のビット幅であるｎビット幅分の信号線を有し、それぞれの出力線（図示せず）に対応したｎ個のセンス回路（図示せず）を経由して出力部２２８に接続される。
上記構成の固体撮像装置１では、カラムＡＤ回路２２５は、画素信号読出期間において、カウント動作を行ない、所定のタイミングでカウント結果を出力する。すなわち、先ず、比較器２５２では、参照信号生成部２２７からのランプ波形電圧と、垂直信号線２１９を介して入力される画素信号電圧とを比較する。そして、双方の電圧が同じになると、比較器２５２のコンパレータ出力が反転（本例ではＨレベルからＬレベルへ遷移）する。
上記カウンタ２５４は、参照信号生成部２２７から発せられるランプ波形電圧に同期してダウンカウントモードもしくはアップカウントモードでカウント動作を開始している。そしてコンパレータ出力の反転した情報がカウンタ２５４に通知されると、カウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する。
この後、カウンタ２５４は、所定のタイミングで水平走査回路２１２から制御線２１２ｃを介して入力される水平選択信号ＣＨ（ｉ）によるシフト動作に基づいて、記憶・保持した画素データを順次外部に出力する。
図１８に示すように、本発明の容量素子２０は、ＤＣ成分をカットする働きを有し、上記画素部２１０の画素内増幅部２６１と比較器２５２との間に適用される。すなわち、容量素子２０は、垂直信号線２１９と比較器２５２との間に直列に接続される。
上記比較器２５２は、上記ＤＡＣ２２７ａ（前記図１７参照）で生成される参照信号ＲＡＭＰと、行制御線２１５（前記図１７参照）ごとに単位画素から垂直信号線２１９を経由し得られるアナログの画素信号とを比較する。
このとき、垂直信号線２１９の電位Ａは、画素部２１０のフォトダイオードＰＤのポテンシャル変化によって電位Ａも変化する。そこで、垂直信号線２１９に電圧追従性に優れた本発明の容量素子２０を接続することで、容量素子２０の容量分のオフセットが入る。しかもこのオフセットは電圧に依存している。したがって、上記比較器２５２では、ＲＡＭＰ電位と上記電位Ａを比較するので電圧追従性は抑えられることになる。
なお、上記画素部２１０では、フォトダイオードＰＤで得られた信号電荷が転送トランジスタＴＲＧによって読み出される。そしてリセットトランジスタＲＳＴは、フォトダイオードＰＤからフローティングディフュージョン部ＦＤへの信号電荷の転送に先立って、ゲート電極にリセットパルスが与えてフローティングディフュージョン部ＦＤの電位をリセット電圧にリセットする。また増幅トランジスタＡＭＰは、リセットトランジスタＲＳＴによってリセットされた後のフローティングディフュージョン部ＦＤの電位をリセットレベルとして出力する。さらに転送トランジスタＴＲＧによって信号電荷が転送された後のフローティングディフュージョン部ＦＤの電位を信号レベルとして出力する。また選択トランジスタＳＥＬは、単位画素を選択状態として増幅トランジスタＡＭＰから信号を出力させる。
＜４．第４の実施の形態＞
［撮像装置の構成の一例］
次に、本発明の第４実施の形態に係る撮像装置の構成の一例を、図１９のブロック図によって説明する。この撮像装置は、本発明の固体撮像装置を用いたものである。
図１９に示すように、撮像装置３００は、撮像部３０１に固体撮像装置３１０を備えている。この撮像部３０１の集光側には像を結像させる集光光学部３０２が備えられ、また、撮像部３０１には、それを駆動する駆動回路、固体撮像装置３１０で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部３０３が接続されている。また上記信号処理部３０３によって処理された画像信号は画像記憶部（図示せず）によって記憶させることができる。このような撮像装置３００において、上記固体撮像装置３１０には、前記実施の形態で説明した固体撮像装置１を用いることができる。
本発明の撮像装置３００では、本願発明の固体撮像装置１を用いることから、固体撮像装置１が安定した信号処理が行えるので、高品質な画像が得られるという利点がある。
また、上記撮像装置３００は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。ここでいう撮像装置３００は、例えば、カメラや撮像機能を有する携帯機器のことをいう。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
１１…半導体基板、１２…素子分離領域、１３…アクティブ領域、１４…素子分離溝、２０…容量素子、２１…第１電極、２２…容量絶縁膜、２３…第２電極

Claims (11)

  1. 半導体基板に形成された素子分離領域により区画されたアクティブ領域と、
    前記アクティブ領域に形成された拡散層からなる第１電極と、
    前記第１電極上に形成された容量絶縁膜と、
    前記第１電極の平坦面上に前記容量絶縁膜を介して形成された第２電極を有し、
    前記第２電極は、平面レイアウト上、前記アクティブ領域内でかつ前記第１電極内に形成されている
    容量素子。
  2. 前記素子分離領域はＬＯＣＯＳ構造をなす
    請求項１記載の容量素子。
  3. 前記素子分離領域はＳＴＩ構造をなす
    請求項１記載の容量素子。
  4. 前記第２電極２３がＳＴＩ構造をなす素子分離領域１２上に前記容量絶縁膜２２を介して延長形成されている
    請求項３記載の容量素子。
  5. 前記第１電極の拡散層の不純物濃度は1×１０18ａｔｏｍｓ／ｃｍ3以上である
    請求項１記載の容量素子。
  6. 前記第２電極上に前記第２電極に接続されるコンタクト部が形成されている
    請求項１記載の容量素子。
  7. 半導体基板にアクティブ領域を区画する素子分離領域を形成する工程と、
    前記アクティブ領域に不純物をイオン注入して拡散層からなる第１電極を形成する工程と、
    前記第１電極上に容量絶縁膜を形成する工程と、
    前記容量絶縁膜上でかつ前記第１電極の平坦面上に第２電極を形成する工程を有し、
    前記第２電極は、平面レイアウト上、前記アクティブ領域内でかつ前記第１電極内に形成される
    容量素子の製造方法。
  8. 半導体基板のアクティブ領域となる領域に不純物をイオン注入して拡散層からなる第１電極を形成する工程と、
    半導体基板にアクティブ領域を区画する素子分離溝を形成する工程と、
    前記素子分離溝の内部に絶縁膜を埋め込んで素子分離領域を形成する工程と、
    前記第１電極上に容量絶縁膜を形成する工程と、
    前記容量絶縁膜上に第２電極を形成する工程を有し、
    前記素子分離溝の一部は、前記第１電極の周部およびその周囲の前記半導体基板を除去して形成される
    容量素子の製造方法。
  9. 前記第２電極は、平面レイアウト上、前記アクティブ領域内でかつ前記第１電極内に形成される
    請求項８記載の容量素子の製造方法。
  10. 入射光を光電変換して信号電荷を得る光電変換部を有する画素部と、
    前記画素部から出力された信号電荷とＡＤ変換用の参照電圧とを比較する比較器を有するカラムＡＤ回路を複数有するカラム処理部と、
    前記画素部からの出力側と前記比較器との間にＤＣ成分をカットする容量素子を備え、
    前記容量素子は、
    半導体基板に形成された素子分離領域により区画されたアクティブ領域と、
    前記アクティブ領域に形成された拡散層からなる第１電極と、
    前記第１電極上に形成された容量絶縁膜と、
    前記第１電極の平坦面上に前記容量絶縁膜を介して形成された第２電極を有し、
    前記第２電極は、平面レイアウト上、前記アクティブ領域内でかつ前記第１電極内に形成されている
    固体撮像装置。
  11. 入射光を集光する集光光学部と、
    前記集光光学部で集光した光を受光して光電変換する固体撮像装置を有する撮像部と、
    前記固体撮像装置で光電変換された信号を処理する信号処理部を有し、
    前記固体撮像装置は、
    入射光を光電変換して信号電荷を得る光電変換部を有する画素部と、
    前記画素部から出力された信号電荷とＡＤ変換用の参照電圧とを比較する比較器を有するカラムＡＤ回路を複数有するカラム処理部と、
    前記画素部からの出力側と前記比較器との間にＤＣ成分をカットする容量素子を備え、
    前記容量素子は、
    半導体基板に形成された素子分離領域により区画されたアクティブ領域と、
    前記アクティブ領域に形成された拡散層からなる第１電極と、
    前記第１電極上に形成された容量絶縁膜と、
    前記第１電極の平坦面上に前記容量絶縁膜を介して形成された第２電極を有し、
    前記第２電極は、平面レイアウト上、前記アクティブ領域内でかつ前記第１電極内に形成されている
    撮像装置。
JP2009086669A 2009-03-31 2009-03-31 容量素子とその製造方法および固体撮像装置と撮像装置 Pending JP2010239001A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009086669A JP2010239001A (ja) 2009-03-31 2009-03-31 容量素子とその製造方法および固体撮像装置と撮像装置
US12/661,760 US8531564B2 (en) 2009-03-31 2010-03-23 Capacitive element, manufacturing method of the same, solid-state imaging device, and imaging apparatus
CN201010145132.5A CN101853851B (zh) 2009-03-31 2010-03-24 电容元件及其制造方法、固态成像器件以及成像装置
US13/964,459 US8853053B2 (en) 2009-03-31 2013-08-12 Capacitive element, manufacturing method of the same, solid-state imaging device, and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009086669A JP2010239001A (ja) 2009-03-31 2009-03-31 容量素子とその製造方法および固体撮像装置と撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013246957A Division JP5737373B2 (ja) 2013-11-29 2013-11-29 容量素子および固体撮像装置と撮像装置

Publications (1)

Publication Number Publication Date
JP2010239001A true JP2010239001A (ja) 2010-10-21

Family

ID=42805225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009086669A Pending JP2010239001A (ja) 2009-03-31 2009-03-31 容量素子とその製造方法および固体撮像装置と撮像装置

Country Status (3)

Country Link
US (2) US8531564B2 (ja)
JP (1) JP2010239001A (ja)
CN (1) CN101853851B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5909919B2 (ja) * 2011-08-17 2016-04-27 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5548173B2 (ja) * 2011-08-31 2014-07-16 株式会社東芝 半導体基板及びその製造方法
TWI631854B (zh) * 2013-08-05 2018-08-01 日商新力股份有限公司 Conversion device, imaging device, electronic device, conversion method
US9819890B2 (en) * 2015-08-17 2017-11-14 Omnivision Technologies, Inc. Readout circuitry to mitigate column fixed pattern noise of an image sensor
CN105428383A (zh) * 2015-12-21 2016-03-23 豪威科技(上海)有限公司 一种cmos图像传感器及其制造方法
CN109076183B (zh) * 2016-05-20 2021-05-07 株式会社尼康 摄像元件及摄像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118352A (ja) * 1997-06-14 1999-01-12 Toshiba Microelectron Corp 半導体集積回路装置及びその製造方法
JP2003218224A (ja) * 2002-01-25 2003-07-31 Sony Corp 半導体装置及びその製造方法
JP2003297941A (ja) * 2001-12-03 2003-10-17 Samsung Electronics Co Ltd 半導体装置のキャパシタ構造体及びその形成方法
JP2005175517A (ja) * 2003-12-05 2005-06-30 Sony Corp 半導体装置の制御方法および信号処理方法並びに半導体装置および電子機器
JP2005260163A (ja) * 2004-03-15 2005-09-22 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148957A (ja) 1984-08-16 1986-03-10 Nec Corp Ｍｏｓキヤパシタの製造方法
US6538282B1 (en) * 2000-03-14 2003-03-25 Oki Electric Industry Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
JP3547419B2 (ja) * 2001-03-13 2004-07-28 株式会社東芝 半導体装置及びその製造方法
JP3700708B2 (ja) * 2003-03-26 2005-09-28 ソニー株式会社 半導体装置の製造方法
KR20050009520A (ko) * 2003-07-16 2005-01-25 매그나칩 반도체 유한회사 모스 커패시터 제조를 위한 이온주입 방법
US20050145922A1 (en) * 2003-12-30 2005-07-07 Joseph Farley EEPROM and flash EEPROM
KR100584715B1 (ko) * 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
US7247901B2 (en) * 2004-04-19 2007-07-24 Taiwan Semiconductor Manufacturing Company Method for forming 1 TRAM cell and structure formed thereby
JP2006049413A (ja) * 2004-08-02 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP5118341B2 (ja) * 2006-12-22 2013-01-16 株式会社東芝 半導体記憶装置及びその製造方法
JP5173496B2 (ja) * 2008-03-06 2013-04-03 キヤノン株式会社 撮像装置及び撮像システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118352A (ja) * 1997-06-14 1999-01-12 Toshiba Microelectron Corp 半導体集積回路装置及びその製造方法
JP2003297941A (ja) * 2001-12-03 2003-10-17 Samsung Electronics Co Ltd 半導体装置のキャパシタ構造体及びその形成方法
JP2003218224A (ja) * 2002-01-25 2003-07-31 Sony Corp 半導体装置及びその製造方法
JP2005175517A (ja) * 2003-12-05 2005-06-30 Sony Corp 半導体装置の制御方法および信号処理方法並びに半導体装置および電子機器
JP2005260163A (ja) * 2004-03-15 2005-09-22 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20130323901A1 (en) 2013-12-05
US8531564B2 (en) 2013-09-10
US8853053B2 (en) 2014-10-07
CN101853851A (zh) 2010-10-06
US20100253822A1 (en) 2010-10-07
CN101853851B (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
CN107710414B (zh) 固态成像元件及其制造方法和电子设备
JP5136110B2 (ja) 固体撮像装置の製造方法
US8853053B2 (en) Capacitive element, manufacturing method of the same, solid-state imaging device, and imaging apparatus
JP2009272596A (ja) 固体撮像装置とその製造方法、及び電子機器
CN100431160C (zh) 固态成像装置及其制造方法
KR20160016754A (ko) 고체 촬상 소자, 전자 기기, 및 제조 방법
US20140346578A1 (en) Solid-state image sensor, method of manufacturing the same, and image capturing system
WO2014141898A1 (ja) 固体撮像素子、製造方法、および電子機器
KR100640980B1 (ko) 씨모스 이미지 센서의 제조방법
US20080251820A1 (en) CMOS image sensor and fabricating method thereof
US8368161B2 (en) Solid-state image capturing device, method of manufacturing solid-state image capturing device, and image capturing apparatus
JP5737373B2 (ja) 容量素子および固体撮像装置と撮像装置
JP2011014808A (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2004128296A (ja) 固体撮像素子及びその製造方法
US11569279B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
WO2021033454A1 (ja) 半導体装置及び電子機器
JP7414726B2 (ja) 半導体素子および半導体装置
JP2001085658A (ja) 固体撮像装置
JP2010103547A (ja) 固体撮像素子及びその制御方法
JP2014078543A (ja) 固体撮像装置および電子機器
JP2015018907A (ja) 固体撮像装置およびその製造方法、並びに電子機器
KR20020014315A (ko) 이웃하는 화소간의 크로스 토크 및 활성영역 감소를방지할 수 있는 이미지 센서 제조 방법
KR100640949B1 (ko) 시모스 이미지 센서의 단위화소 회로
JP2008130795A (ja) 半導体装置
JP2007134641A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408