JP2010213368A - Ｄｃ−ｄｃコンバータ回路、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】ＤＣ−ＤＣコンバータの間欠動作における非動作時に、キャパシタからの電荷流出を抑制する。
【解決手段】ＤＣ−ＤＣコンバータ回路（２３０）は、ＤＣ−ＤＣコンバータ（２３３）の少なくとも一部を含む昇圧回路（２３１）と、昇圧回路を制御する制御信号回路（２３２）と、昇圧回路及び制御信号回路の各々に電気的に接続され、少なくとも制御信号回路に電源を供給する電源供給手段（Ｃ４）とを備える。ＤＣ−ＤＣコンバータは、複数のキャパシタ（Ｃ１〜Ｃ３）と、複数のキャパシタの各々を電気的に独立させることが可能なスイッチング手段（ＳＷ１ａ〜ＳＷ５ａ）とを有する。制御信号回路は、ＤＣ−ＤＣコンバータの間欠動作におけるＤＣ−ＤＣコンバータの非動作時に、複数のキャパシタの各々を電気的に独立させることを示す信号をスイッチング手段に送信する。
【選択図】図１

Description

本発明は、例えば電源部に使用可能なＤＣ−ＤＣコンバータ回路、該ＤＣ−ＤＣコンバータ回路を備える電気光学装置、及び該電気光学装置を備える電子機器の技術分野に関する。

この種の回路に含まれるＤＣ−ＤＣコンバータ（直流電圧変換器）として、例えば、直流電源及び出力端間に直列接続された複数の単位昇圧回路のうち、指令信号に対応した数の単位昇圧回路に充電動作を行わせた後に、又は指令信号に対応した数の単位昇圧回路に充電動作を停止させた後に、全ての単位昇圧回路に放電動作を行わせる電圧制御回路を含むＤＣ−ＤＣコンバータが提案されている（特許文献１参照）。

特開２００７−１９５３４５号公報

しかしながら、上述の背景技術によれば、ＤＣ−ＤＣコンバータを所定の時間間隔で動作させる間欠動作させる場合、非動作時にＤＣ−ＤＣコンバータに含まれるキャパシタに蓄えられた電荷が流出する可能性がある。すると、ＤＣ−ＤＣコンバータの動作を再開させる際にキャパシタを充電する必要があり、ＤＣ−ＤＣコンバータにおける電力消費が増加するという技術的問題点がある。

本発明は、例えば上記問題点に鑑みてなされたものであり、間欠動作における非動作時に、キャパシタからの電荷流出を抑制することができるＤＣ−ＤＣコンバータ回路、電気光学装置及び電子機器を提供することを課題とする。

本発明のＤＣ−ＤＣコンバータ回路は、上記課題を解決するために、ＤＣ−ＤＣコンバータの少なくとも一部を含む昇圧回路と、前記昇圧回路を制御する制御信号回路と、前記昇圧回路及び前記制御信号回路の各々に電気的に接続され、少なくとも前記制御信号回路に電源を供給する電源供給手段とを備え、前記ＤＣ−ＤＣコンバータは、複数のキャパシタと、前記複数のキャパシタの各々を電気的に独立させることが可能なスイッチング手段とを有し、前記制御信号回路は、前記ＤＣ−ＤＣコンバータの間欠動作における前記ＤＣ−ＤＣコンバータの非動作時に、前記複数のキャパシタの各々を電気的に独立させることを示す信号を前記スイッチング手段に送信する。

本発明のＤＣ−ＤＣコンバータ回路によれば、昇圧回路は、ＤＣ−ＤＣコンバータの少なくとも一部を含む。ＤＣ−ＤＣコンバータは、複数のキャパシタと、該複数のキャパシタの各々を電気的に独立させることが可能なスイッチング手段とを有する。ここで、「電気的に独立させる」とは、複数のキャパシタの各々が、他のキャパシタや、例えば接地電極等の他の素子のいずれにも電気的に接続されていない状態を意味する。

尚、スイッチング手段は、複数のキャパシタの各々を電気的に独立させることに限らず、例えば、複数のキャパシタを直流電源に対して電気的に並列に接続させたり、複数のキャパシタを直流電源に対して電気的に直列に接続させたりすることが可能である。

尚、複数のキャパシタが直流電源に対して電気的に並列に接続されることによって、該複数のキャパシタに電荷が蓄えられる（即ち、充電）。他方、複数のキャパシタが直流電源に対して電気的に直列に接続されることによって、該複数のキャパシタに蓄えられた電荷が放出される（即ち、放電）。

制御信号回路は昇圧回路を制御する。具体的には例えば、制御信号回路は、スイッチング素子に対して、複数のキャパシタを直流電源に対して電気的に並列に接続させることを示す信号、複数のキャパシタを直流電源に対して電気的に直列に接続させることを示す信号、或いは複数のキャパシタの各々を電気的に独立させることを示す信号を送信することによって、昇圧回路を制御する。

本発明では特に、制御信号回路は、ＤＣ−ＤＣコンバータの間欠動作におけるＤＣ−ＤＣコンバータの非動作時に、複数のキャパシタの各々を電気的に独立させることを示す信号をスイッチング手段に送信する。

電源供給手段は、昇圧回路及び制御信号回路の各々に電気的に接続され、少なくとも前記制御信号回路に電源を供給する。尚、電源供給手段は、昇圧回路及び制御信号回路の各々に、常に、電気的に接続されてなくてよく、例えばスイッチング素子等により、必要に応じて、昇圧回路及び制御信号回路の一方又は両方との電気的接続が切断されてよい。

本願発明者の研究によれば、ＤＣ−ＤＣコンバータの非動作時においても、該ＤＣ−ＤＣコンバータを構成するキャパシタの少なくとも一部が、例えば直流電源等に電気的に接続されている回路が多い。このため、ＤＣ−ＤＣコンバータの非動作時に直流電源の電圧をゼロボルトとすると、キャパシタに蓄えられた電荷が流出してしまう。この結果、ＤＣ−ＤＣコンバータを再び動作させる場合には、キャパシタを充電しなければならず、電力消費が増加したり、動作再開時における電圧立ち上がり時間が増加したりすることが判明している。

しかるに本発明では、制御信号回路によって、ＤＣ−ＤＣコンバータの間欠動作におけるＤＣ−ＤＣコンバータの非動作時に、複数のキャパシタの各々を電気的に独立させることを示す信号がスイッチング手段に送信される。この結果、ＤＣ−ＤＣコンバータの非動作時には、複数のキャパシタの各々が電気的に独立にされるので、複数のキャパシタの各々から電荷が流出する経路を無くすことができる。従って、ＤＣ−ＤＣコンバータを再び動作させる際に、キャパシタを充電する必要はない。

以上の結果、本発明のＤＣ−ＤＣコンバータ回路によれば、ＤＣ−ＤＣコンバータの間欠動作におけるＤＣ−ＤＣコンバータ非動作時に、キャパシタからの電荷流出を抑制することができる。加えて、ＤＣ−ＤＣコンバータの動作再開時における電圧立ち上がり時間を短縮する又は無くすことができる。

本発明のＤＣ−ＤＣコンバータ回路の一態様では、前記電源供給手段は、前記昇圧回路及び前記制御信号回路の各々に電気的に接続された電源供給用キャパシタを有し、前記ＤＣ−ＤＣコンバータの非動作時に、前記電源供給用キャパシタに蓄えられた電荷により前記制御信号回路に電源を供給する。

この態様によれば、ＤＣ−ＤＣコンバータの非動作時に、外部電源（即ち、当該ＤＣ−ＤＣコンバータ回路に含まれない電源）からの電源供給を受けることなく、制御信号回路を動作させることができ、実用上非常に有利である。

この態様では、前記電源供給用キャパシタは、前記ＤＣ−ＤＣコンバータの一部を構成してよい。

このように構成すれば、電源供給用キャパシタ専用のキャパシタを回路に追加する必要がないので、当該ＤＣ−ＤＣコンバータ回路の小型化や製造コストの削減を図ることができ、実用上非常に有利である。

本発明の電気光学装置は、上記課題を解決するために、上述した本発明のＤＣ−ＤＣコンバータ回路（但し、その各種態様も含む）を備える。

本発明の電気光学装置によれば、上述した本発明のＤＣ−ＤＣコンバータ回路を備えるので、ＤＣ−ＤＣコンバータの間欠動作におけるＤＣ−ＤＣコンバータ非動作時に、キャパシタからの電荷流出を抑制することができる。

本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置を備える。

本発明の電子機器によれば、上述した本発明の電気光学装置を備えるので、省電力化を図ることができると共に、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。

また、本発明の電子機器として、例えば電子ペーパー等の電気泳動表示装置、電子放出装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ及びＣｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）、これら電気泳動表示装置、電子放出装置を用いた表示装置を実現することも可能である。

本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。

本発明の実施形態に係るＤＣ−ＤＣコンバータ回路の全体構成を示すブロック図である。 本発明の実施形態に係るＤＣ−ＤＣコンバータの非動作時に、該ＤＣ−ＤＣコンバータの各スイッチに入力される信号の電位レベルを示す表である。 本発明の実施形態に係るＤＣ−ＤＣコンバータの動作時且つ充電時における、該ＤＣ−ＤＣの回路図である。 本発明の実施形態に係るＤＣ−ＤＣコンバータの動作時且つ充電時に、該ＤＣ−ＤＣコンバータの各スイッチに入力される信号の電位レベルを示す表である。 本発明の実施形態に係るＤＣ−ＤＣコンバータの動作時且つ放電時における、該ＤＣ−ＤＣの回路図である。 本発明の実施形態に係るＤＣ−ＤＣコンバータの動作時且つ放電時に、該ＤＣ−ＤＣコンバータの各スイッチに入力される信号の電位レベルを示す表である。 本発明の実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。 画素の電気的な構成を示す等価回路図である。 電気泳動表示装置を適用した電子機器の一例としての電子ペーパーの構成を示す斜視図である。 電気泳動表示装置を適用した電子機器の他の例としての電子ノートの構成を示す斜視図である。

以下図面を参照しながら、本発明に係るＤＣ−ＤＣコンバータ回路、該ＤＣ−ＤＣコンバータ回路を備える電気光学装置、及び該電気光学装置を備える電子機器の各実施形態を説明する。

＜ＤＣ−ＤＣコンバータ回路＞
先ず、ＤＣ−ＤＣコンバータ回路について、図１乃至図６を参照して説明する。

（ＤＣ−ＤＣコンバータ回路の構成）
本実施形態に係るＤＣ−ＤＣコンバータ回路の全体構成について、図１を参照して説明する。ここに、図１は、本実施形態に係るＤＣ−ＤＣコンバータ回路の全体構成を示すブロック図である。尚、図１は、ＤＣ−ＤＣコンバータの非動作状態を示している。

図１において、ＤＣ−ＤＣコンバータ回路２３０は、ＤＣ−ＤＣコンバータ２３３の少なくとも一部を含む昇圧回路２３１と、該昇圧回路２３１を制御する制御信号回路２３２とを備えて構成されている。

制御信号回路２３２は、図１に示すような正負の論理が混在した論理回路を含んで構成されている。制御信号回路２３２の第１の入力端子である端子Ａ３に、図１中にＳ１で示すような波形を有する信号が入力されると共に、第２の入力端子である端子Ａ４に、図１中にＳ２で示すような波形を有する信号が入力されることによって、図１中にＳ３及びＳ４で示すような波形を有する昇圧回路２３１を制御するための信号が出力される。

ＤＣ−ＤＣコンバータ２３３は、チャージポンプ型のＤＣ−ＤＣコンバータであり、キャパシタＣ１、Ｃ２、Ｃ３及びＣ４と、スイッチＳＷ１ａ、ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ２ｃ、ＳＷ３ａ、ＳＷ３ｂ、ＳＷ３ｃ、ＳＷ４ａ及びＳＷ５ａとを備えて構成されている。ここで、本実施形態に係る「キャパシタＣ１〜Ｃ３」、「キャパシタＣ４」並びに「スイッチＳＷ１ａ、ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ２ｃ、ＳＷ３ａ、ＳＷ３ｂ、ＳＷ３ｃ、ＳＷ４ａ及びＳＷ５ａ」は、夫々、本発明に係る「複数のキャパシタ」、「電源供給用キャパシタ」及び「スイッチング手段」の一例である。

ＤＣ−ＤＣコンバータ２３３は、その入力端子である端子Ａ１に、ここでは図示しない外部電源から入力される電源電位（例えば３Ｖ）を昇圧して、その出力端子である端子Ａ２から高電位（例えば１２Ｖ）を出力するように構成されている。

スイッチＳＷ１ａとスイッチＳＷ２ａとは、互いの一端が直列接続されている。スイッチＳＷ１ｂとスイッチＳＷ１ｃとも、互いの一端が直列接続されている。スイッチＳＷ１ｃの他端は、グランドに接続されている。キャパシタＣ１は、スイッチＳＷ１ａとスイッチＳＷ２ａとの接続点と、スイッチＳＷ１ｂとスイッチＳＷ１ｃとの接続点との間に接続されている。

スイッチＳＷ２ａの他端はスイッチＳＷ３ａの一端に接続されている。スイッチＳＷ２ｂとスイッチＳＷ２ｃとは、互いの一端が直列接続されている。スイッチＳＷ２ｃの他端は、グランドに接続されている。キャパシタＣ２は、スイッチＳＷ２ａとスイッチＳＷ３ａとの接続点と、スイッチＳＷ２ｂとスイッチＳＷ２ｃとの接続点との間に接続されている。

スイッチＳＷ３ａの他端は、スイッチＳＷ４ａの一端に接続されている。スイッチＳＷ３ｂとスイッチＳＷ３ｃとは、互いの一端が直列接続されている。スイッチＳＷ３ｃの他端は、グランドに接続されている。キャパシタＣ３は、スイッチＳＷ３ａとスイッチＳＷ４ａとの接続点と、スイッチＳＷ３ｂとスイッチＳＷ３ｃとの接続点との間に接続されている。

スイッチＳＷ４ａの他端は、スイッチＳＷ５ａの一端に接続されている。スイッチＳＷ５ａの他端は、端子Ａ２に接続されている。キャパシタＣ４の一端は、スイッチＳＷ４ａとスイッチＳＷ５ａとの接続点に接続され、キャパシタＣ４の他端は、グランドに接続されている。尚、キャパシタＣ４は、所謂平滑用キャパシタである。

（ＤＣ−ＤＣコンバータ回路の動作）
以上のように構成されたＤＣ−ＤＣコンバータ回路２３０では、その間欠動作時に、少なくともスイッチＳＷ５ａが制御信号回路２３２から出力される信号に基づいて、そのオンオフが交互に切り替わることで、ＤＣ−ＤＣコンバータ２３３の動作状態と非動作状態とが交互に切り替わる。

本実施形態では特に、ＤＣ−ＤＣコンバータ２３３の非動作時には、図２に示すような信号がＤＣ−ＤＣコンバータ２３３の各スイッチに入力されることによって、スイッチＳＷ５ａに加え、スイッチＳＷ１ａ、ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ２ｃ、ＳＷ３ａ、ＳＷ３ｂ、ＳＷ３ｃ及びＳＷ４ａの全てがオフ状態となる。

ここに、図２は、本実施形態に係るＤＣ−ＤＣコンバータの非動作時に、該ＤＣ−ＤＣコンバータの各スイッチに入力される信号の電位レベルを示す表である。尚、電位レベルが「ＬＯ」の場合に各スイッチはオフ（即ち、ＯＰＥＮ）となり、電位レベルが「ＨＩ」の場合に各スイッチはオン（即ち、ＣＬＯＳＥ）となる。ここで、スイッチＳＷ１ａ、ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ２ｃ、ＳＷ３ａ、ＳＷ３ｂ、ＳＷ３ｃ、ＳＷ４ａ、及びＳＷ５ａは、例えばＮ型トランジスターを用いて構成することができ、この場合、図２に示す電位の信号は、トランジスターのゲート電極に供給される。

ＤＣ−ＤＣコンバータ２３３の動作時には、スイッチＳＷ１ａ、ＳＷ１ｃ、ＳＷ２ａ、ＳＷ２ｃ、ＳＷ３ａ及びＳＷ３ｃからなるスイッチ群（以下、適宜「第１スイッチ群」と称する）と、スイッチＳＷ１ｂ、ＳＷ２ｂ、ＳＷ３ｂ及びＳＷ４ａからなるスイッチ群（以下、適宜「第２スイッチ群」と称する）とが、制御信号回路２３２から出力される信号に基づいて、そのオンオフが交互に切り替わることで、端子Ａ１に入力される電源電位を高電位に昇圧して、出力端子Ａ２から出力する。

具体的には、先ず、図３に示すように、第１スイッチ群がオン、第２スイッチ群がオフとされることで、キャパシタＣ１、Ｃ２及びＣ３の各々に電源電位が印加され、電荷が蓄えられる。この場合、ＤＣ−ＤＣコンバータ２３３の各スイッチには、図４に示すような信号が入力される。

ここに、図３は、本実施形態に係るＤＣ−ＤＣコンバータの動作時且つ充電時における、該ＤＣ−ＤＣの回路図であり、図４は、本実施形態に係るＤＣ−ＤＣコンバータの動作時且つ充電時に、該ＤＣ−ＤＣコンバータの各スイッチに入力される信号の電位レベルを示す表である。

次に、図５に示すように、第１スイッチ群がオフ、第２スイッチ群がオンとされることで、キャパシタＣ１、Ｃ２及びＣ３が直列接続された状態となる。これにより、ＤＣ−ＤＣコンバータ回路２３０の出力電位は、その入力電位の４倍に上昇する。この場合、ＤＣ−ＤＣコンバータ２３３の各スイッチには、図６に示すような信号が入力される。

ここに、図５は、本実施形態に係るＤＣ−ＤＣコンバータの動作時且つ放電時における、該ＤＣ−ＤＣの回路図であり、図６は、本実施形態に係るＤＣ−ＤＣコンバータの動作時且つ放電時に、該ＤＣ−ＤＣコンバータの各スイッチに入力される信号の電位レベルを示す表である。

尚、本実施形態では、出力電位が入力電位の４倍に上昇するようにＤＣ−ＤＣコンバータ回路２３０を構成したが、これに限定されず、例えば出力電位が入力電位の５倍以上に上昇するように構成してもよい。

本願発明者の研究によれば、ＤＣ−ＤＣコンバータの各スイッチの状態を、図３に示す状態と図５に示す状態とを相互に切り替えることしかできないＤＣ−ＤＣコンバータ回路が多い。そして、ＤＣ−ＤＣコンバータを間欠動作させる場合には、ＤＣ−ＤＣコンバータ回路に電源を供給しないことによって、ＤＣ−ＤＣコンバータを非動作状態としている。すると、ＤＣ−ＤＣコンバータを非動作時においても、ＤＣ−ＤＣコンバータに含まれるキャパシタは、例えば外部電源やグランド等と電気的に接続されることとなる（図３及び図５のキャパシタＣ１、Ｃ２及びＣ３参照）。このため、ＤＣ−ＤＣコンバータの非動作時にキャパシタに蓄えられた電荷が流出してしまう。この結果、ＤＣ−ＤＣコンバータを再び動作させる場合には、キャパシタを充電しなければならず、電力消費が増加したり、動作再開時における電圧立ち上がり時間が増加したりすることが判明している。

しかるに本実施形態では、ＤＣ−ＤＣコンバータ２３３の非動作時に、該ＤＣ−ＤＣコンバータ２３３の各スイッチを、図１に示すように全てオフとすることで、キャパシタＣ１、Ｃ２及びＣ３の各々を電気的に独立させることができる。この結果、ＤＣ−ＤＣコンバータ２３３の非動作時に、キャパシタＣ１、Ｃ２及びＣ３の各々から電荷が流出する経路を無くすことができる。従って、ＤＣ−ＤＣコンバータ２３３を再び動作させる際に、キャパシタＣ１、Ｃ２及びＣ３を充電する必要はない。

また、本実施形態では、ＤＣ−ＤＣコンバータ２３３の動作時に、本発明に係る「電源供給手段」の一例としてのキャパシタＣ４を充電し、ＤＣ−ＤＣコンバータ２３３の非動作時に、該充電されたキャパシタＣ４から制御信号回路２３２に電源を供給している。即ち、本実施形態に係るＤＣ−ＤＣコンバータ回路２３０では、ＤＣ−ＤＣコンバータ２３３の非動作時に、昇圧回路２３１及び制御信号回路２３２に供給される電源を全てシャットダウンするのではなく、制御信号回路２３２には電源を供給している。

特に、ＤＣ−ＤＣコンバータ２３３の非動作時に、キャパシタＣ４を制御信号回路２３２の電源とすることで、外部からの電源供給無しに制御信号回路２３２を動作させることができる。

尚、キャパシタＣ４に代えて、キャパシタＣ１、Ｃ２、又はＣ３を、制御信号回路２３２に電源を供給するためのキャパシタ（即ち、電源供給用キャパシタ）として用いてもよい。

また、スイッチＳＷ１ａ、ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ２ｃ、ＳＷ３ａ、ＳＷ３ｂ、ＳＷ３ｃ、ＳＷ４ａ、ＳＷ５ａは、夫々、必要に応じてＰ型トランジスターとすることもできる。この場合には、Ｐ型トランジスターを用いて構成したスイッチに対しては、図２、４、６において「ＨＩ」と「ＬＯ」とを相互に入れ替えた信号を供給すればよい。

＜電気光学装置＞
次に、上述したＤＣ−ＤＣコンバータ回路を備える電気光学装置について、図７及び図８を参照して説明する。本実施形態では、電気光学装置の一例として、電気泳動表示装置を挙げる。

本実施形態に係る電気泳動表示装置の全体構成について、図７を参照して説明する。ここに、図７は、本実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。

図７において、本実施形態に係る電気泳動表示装置１は、表示部３と、走査線駆動回路６０と、データ線駆動回路７０と、コントローラー１０と、電源回路２００とを備えている。

表示部３には、ｍ行×ｎ列分の画素２０がマトリクス状（二次元平面的）に配列されている。また、表示部３には、ｍ本の走査線４０（即ち、走査線Ｙ１、Ｙ２、…、Ｙｍ）と、ｎ本のデータ線５０（即ち、データ線Ｘ１、Ｘ２、…、Ｘｎ）とが互いに交差するように設けられている。具体的には、ｍ本の走査線４０は、行方向（即ち、Ｘ方向）に延在し、ｎ本のデータ線５０は、列方向（即ち、Ｙ方向）に延在している。ｍ本の走査線４０とｎ本のデータ線５０との交差に対応して画素２０が配置されている。

コントローラー１０は、走査線駆動回路６０、データ線駆動回路７０及び電源回路２００の動作を制御する。コントローラー１０は、外部から入力される画像データをメモリーに保持し、この画像データに基づいて、各種回路の動作を制御する。

走査線駆動回路６０は、タイミング信号に基づいて、走査線Ｙ１、Ｙ２、…、Ｙｍの各々に走査信号をパルス的に順次供給する。データ線駆動回路７０は、タイミング信号に基づいて、データ線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給する。画像信号は、高電位レベル（以下「ハイレベル」という。例えば５Ｖ）又は低電位レベル（以下「ローレベル」という。例えば０Ｖ）の２値的なレベルをとる。

電源回路２００は、高電位電源線９１に高電位電源電位Ｖｄｄを供給し、低電位電源線９２に低電位電源電位Ｖｓｓを供給し、共通電位線９３に共通電位Ｖｃｏｍを供給し、第１の制御線９４に第１の電位Ｓ１を供給し、第２の制御線９５に第２の電位Ｓ２を供給する。尚、ここでは図示を省略するが、高電位電源線９１、低電位電源線９２、共通電位線９３、第１の制御線９４及び第２の制御線９５の各々は、電気的なスイッチを介して電源回路２００に電気的に接続されている。また、各画素２０は、高電位電源線９１、低電位電源線９２、共通電位線９３、第１の制御線９４及び第２の制御線９５に電気的に接続されている。高電位電源線９１、低電位電源線９２、共通電位線９３、第１の制御線９４及び第２の制御線９５は夫々、典型的には図７中に示すように行方向（Ｘ方向）に沿って配列する画素２０からなる画素列毎に、画素列に属する画素２０に共通に配線される。

電源回路２００は、電源部２１０と、共通電位供給回路２２０と、上述した本実施形態に係るＤＣ−ＤＣコンバータ回路２３０と、発振回路２４０とを備えている。

電源部２１０は、１次電池或いは２次電池であり、共通電位供給回路２２０、ＤＣ−ＤＣコンバータ回路２３０及び発振回路２４０に電力を供給している。電源部２１０は、電源電圧Ｖｄｃ（例えば３Ｖ）を出力する。尚、本実施形態では、電源部２１０は、共通電位供給回路２２０、ＤＣ−ＤＣコンバータ回路２３０及び発振回路２４０にのみ電力を供給しているが、これに限定されず、他の回路、例えばコントローラー１０等に電力を供給してもよい。

共通電位供給回路２２０は、共通電位線９３にスイッチ９３ｓ（図８参照）を介して電気的に接続されており、ＤＣ−ＤＣコンバータ回路２３０から印加される電圧に基づいて、共通電位Ｖｃｏｍを出力する。本実施形態では、共通電位供給回路２２０は、第１の制御線９４にスイッチ９４ｓ（図８参照）を介して電気的に接続されており、共通電位Ｖｃｏｍを第１の電位Ｓ１として第１の制御線９４に出力する。

ＤＣ−ＤＣコンバータ回路２３０は、高電位電源線９１にスイッチ９１ｓ（図８参照）を介して電気的に接続されており、電源部２１０から印加された電源電圧Ｖｄｃ（例えば３Ｖ）に基づいて、高電位ＶＨ（例えば１２Ｖ）を生成して高電位電源電位Ｖｄｄとして出力する。

発振回路２４０は、例えばリングオシレーター等を含んでなる発振回路であり、ＤＣ−ＤＣコンバータ回路２３０にクロック信号を供給する。発振回路２４０は、コントローラー１０の制御下で、その出力するクロック信号の周波数を変更可能に構成されている。

また、電源回路２００は、グランドに電気的に接続されることにより低電位ＶＬとされた接地端子（図示省略）を備えており、この接地端子から低電位電源線９２に低電位ＶＬを低電位電源電位Ｖｓｓとして出力している。

尚、本実施形態では、第２の制御線９５は、スイッチ９５ｓ（図８参照）を介して、ＤＣ−ＤＣコンバータ回路２３０及び上述した接地電位と電気的に接続可能に構成されており、第２の制御線９５には、ＤＣ−ＤＣコンバータ回路２３０から出力される高電位ＶＨと接地端子から出力される低電位ＶＬとが切り替えられて第２の電位Ｓ２として出力される。

次に、電気泳動表示装置１の画素２０における原理的構成について、図８を参照して説明する。ここに、図８は、画素の電気的な構成を示す等価回路図である。

図８において、画素２０は、画素スイッチング用トランジスター２４と、メモリー回路２５と、スイッチ回路１１０と、画素電極２１と、共通電極２２と、電気泳動素子２３とを備えている。

画素スイッチング用トランジスター２４は、例えばＮ型トランジスターで構成されている。画素スイッチング用トランジスター２４は、そのゲートが走査線４０に電気的に接続されており、そのソースがデータ線５０に電気的に接続されており、そのドレインがメモリー回路２５の入力端子Ｎ１に電気的に接続されている。画素スイッチング用トランジスター２４は、データ線駆動回路７０（図７参照）からデータ線５０を介して供給される画像信号を、走査線駆動回路６０（図７参照）から走査線４０を介してパルス的に供給される走査信号に応じたタイミングで、メモリー回路２５の入力端子Ｎ１に出力する。

メモリー回路２５は、インバータ回路２５ａ及び２５ｂを有しており、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）として構成されている。

インバータ回路２５ａ及び２５ｂは、互いの入力端子に他方の出力端子が電気的に接続されたループ構造を有している。即ち、インバータ回路２５ａの入力端子とインバータ回路２５ｂの出力端子とが互いに電気的に接続され、インバータ回路２５ｂの入力端子とインバータ回路２５ａの出力端子とが互いに電気的に接続されている。インバータ回路２５ａの入力端子が、メモリー回路２５の入力端子Ｎ１として構成されており、インバータ回路２５ａの出力端子が、メモリー回路２５の出力端子Ｎ２として構成されている。

インバータ回路２５ａは、Ｎ型トランジスター２５ａ１及びＰ型トランジスター２５ａ２を有している。Ｎ型トランジスター２５ａ１及びＰ型トランジスター２５ａ２のゲートは、メモリー回路２５の入力端子Ｎ１に電気的に接続されている。Ｎ型トランジスター２５ａ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスター２５ａ２のソースは、高電位電源電位Ｖｄｄが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスター２５ａ１及びＰ型トランジスター２５ａ２のドレインは、メモリー回路２５の出力端子Ｎ２に電気的に接続されている。

インバータ回路２５ｂは、Ｎ型トランジスター２５ｂ１及びＰ型トランジスター２５ｂ２を有している。Ｎ型トランジスター２５ｂ１及びＰ型トランジスター２５ｂ２のゲートは、メモリー回路２５の出力端子Ｎ２に電気的に接続されている。Ｎ型トランジスター２５ｂ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスター２５ｂ２のソースは、高電位電源電位Ｖｄｄが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスター２５ｂ１及びＰ型トランジスター２５ｂ２のドレインは、メモリー回路２５の入力端子Ｎ１に電気的に接続されている。

メモリー回路２５は、その入力端子Ｎ１にハイレベルの画像信号が入力されると、その出力端子Ｎ２から低電位電源電位Ｖｓｓを出力し、その入力端子Ｎ１にローレベルの画像信号が入力されると、その出力端子Ｎ２から高電位電源電位Ｖｄｄを出力する。即ち、メモリー回路２５は、入力された画像信号がハイレベルであるかローレベルであるかに応じて、低電位電源電位Ｖｓｓ又は高電位電源電位Ｖｄｄを出力する。言い換えれば、メモリー回路２５は、入力された画像信号を、低電位電源電位Ｖｓｓ又は高電位電源電位Ｖｄｄとして記憶可能に構成されている。

スイッチ回路１１０は、第１のトランスミッションゲート１１１及び第２のトランスミッションゲート１１２を備えている。

第１のトランスミッションゲート１１１は、Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎを備えている。Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎのソースは、第１の制御線９４に電気的に接続されている。Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスター１１１ｐのゲートは、メモリー回路２５の入力端子Ｎ１に電気的に接続されており、Ｎ型トランジスター１１１ｎのゲートは、メモリー回路２５の出力端子Ｎ２に電気的に接続されている。

第２のトランスミッションゲート１１２は、Ｐ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎを備えている。Ｐ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎのソースは、第２の制御線９５に電気的に接続されている。Ｐ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスター１１２ｐのゲートは、メモリー回路２５の出力端子Ｎ２に電気的に接続されており、Ｎ型トランジスター１１２ｎのゲートは、メモリー回路２５の入力端子Ｎ１に電気的に接続されている。

スイッチ回路１１０は、メモリー回路２５に入力される画像信号に応じて、第１の制御線９４及び第２の制御線９５のいずれか一方の制御線を択一的に選択して、その一方の制御線を画素電極２１に電気的に接続する。

具体的には、メモリー回路２５の入力端子Ｎ１にハイレベルの画像信号が入力されると、メモリー回路２５からＮ型トランジスター１１１ｎ及びＰ型トランジスター１１２ｐのゲートに低電位電源電位Ｖｓｓが出力されると共に、Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１２ｎのゲートに高電位電源電位Ｖｄｄが出力されることにより、第２のトランスミッションゲート１１２を構成するＰ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎのみがオン状態となり、第１のトランスミッションゲート１１１を構成するＰ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎはオフ状態となる。

一方、メモリー回路２５の入力端子Ｎ１にローレベルの画像信号が入力されると、メモリー回路２５からＮ型トランジスター１１１ｎ及びＰ型トランジスター１１２ｐのゲートに高電位電源電位Ｖｄｄが出力されると共に、Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１２ｎのゲートに低電位電源電位Ｖｓｓが出力されることにより、第１のトランスミッションゲート１１１を構成するＰ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎのみがオン状態となり、第２のトランスミッションゲート１１２を構成するＰ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎはオフ状態となる。つまり、メモリー回路２５の入力端子Ｎ１にハイレベルの画像信号が入力された場合には、第２のトランスミッションゲート１１２のみがオン状態となり、一方、メモリー回路２５の入力端子Ｎ１にローレベルの画像信号が入力された場合には、第１のトランスミッションゲート１１１のみがオン状態となる。

複数の画素２０の各々の画素電極２１は、スイッチ回路１１０によって画像信号に応じて択一的に選択された第１の制御線９４又は第２の制御線９５に電気的に接続される。その際、複数の画素２０の各々の画素電極２１は、スイッチ９４ｓ又は９５ｓのオンオフ状態に応じて、第１の電位Ｓ１又は第２の電位Ｓ２が供給される、或いはハイインピーダンス状態とされる。

より具体的には、ローレベルの画像信号が供給される画素２０については、第１のトランスミッションゲート１１１のみがオン状態となり、その画素２０の画素電極２１は、第１の制御線９４に電気的に接続され、スイッチ９４ｓのオンオフ状態に応じて電源回路２００から第１の電位Ｓ１が供給され、又は、ハイインピーダンス状態とされる。一方、ハイレベルの画像信号が供給される画素２０については、第２のトランスミッションゲート１１２のみがオン状態となり、その画素２０の画素電極２１は、第２の制御線９５に電気的に接続され、スイッチ９５ｓのオンオフ状態に応じて電源回路２００から第２の電位Ｓ２が供給され、又は、ハイインピーダンス状態とされる。

画素電極２１は、電気泳動素子２３を介して共通電極２２と互いに対向するように配置されている。共通電極２２は、共通電位Ｖｃｏｍが供給される共通電位線９３に電気的に接続されている。

電気泳動素子２３は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセルから構成されている。

尚、上記において画素２０は、ＳＲＡＭとして構成されたメモリー回路２５と、トランスミッションゲート１１１，１１２を含むスイッチ回路１１０とを有しているが、これに限定する趣旨ではない。例えば、画素２０は、ＳＲＡＭとして構成されたメモリー回路２５の出力端子Ｎ２と画素電極２１とが直接接続された構成であってもよい。また、画素２０は、ＳＲＡＭとして構成されたメモリー回路２５に代えてキャパシタを備えた構成とし（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＤＲＡＭ）、このキャパシタと画素電極２１とを接続し、画像信号に応じてキャパシタに蓄積された電荷により電気泳動素子２３を動作させるようにしてもよい。

＜電子機器＞
次に、上述した電気光学装置の一例としての電気泳動表示装置を適用した電子機器について、図９及び図１０を参照して説明する。以下では、上述した電気泳動表示装置を電子ペーパー及び電子ノートに適用した場合を例にとる。

図９は、電子ペーパー１４００の構成を示す斜視図である。

図９に示すように、電子ペーパー１４００は、上述した実施形態に係る電気泳動表示装置を表示部１４０１として備えている。電子ペーパー１４００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１４０２を備えて構成されている。

図１０は、電子ノート１５００の構成を示す斜視図である。

図１０に示すように、電子ノート１５００は、図９で示した電子ペーパー１４００が複数枚束ねられ、カバー１５０１に挟まれているものである。カバー１５０１は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。

上述した電子ペーパー１４００及び電子ノート１５００は、上述した実施形態に係る電気泳動表示装置を備えるので、消費電力を低減しつつ、高品質な画像表示を行うことが可能である。

尚、これらの他に、腕時計、携帯電話、携帯用オーディオ機器などの電子機器の表示部に、上述した本実施形態に係る電気泳動表示装置を適用することができる。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴うＤＣ−ＤＣコンバータ回路、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。

１…電気泳動表示装置、２３０…ＤＣ−ＤＣコンバータ回路、２３１…昇圧回路、２３２…制御信号回路、２３３…ＤＣ−ＤＣコンバータ、Ｃ１、Ｃ２、Ｃ３、Ｃ４…キャパシタ、ＳＷ１ａ、ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ２ｃ、ＳＷ３ａ、ＳＷ３ｂ、ＳＷ３ｃ、ＳＷ４ａ、ＳＷ５ａ…スイッチ

Claims (5)

1. ＤＣ−ＤＣコンバータの少なくとも一部を含む昇圧回路と、
   前記昇圧回路を制御する制御信号回路と、
   前記昇圧回路及び前記制御信号回路の各々に電気的に接続され、少なくとも前記制御信号回路に電源を供給する電源供給手段と
   を備え、
   前記ＤＣ−ＤＣコンバータは、
   複数のキャパシタと、
   前記複数のキャパシタの各々を電気的に独立させることが可能なスイッチング手段と
   を有し、
   前記制御信号回路は、前記ＤＣ−ＤＣコンバータの間欠動作における前記ＤＣ−ＤＣコンバータの非動作時に、前記複数のキャパシタの各々を電気的に独立させることを示す信号を前記スイッチング手段に送信する
   ことを特徴とするＤＣ−ＤＣコンバータ回路。
2. 前記電源供給手段は、
   前記昇圧回路及び前記制御信号回路の各々に電気的に接続された電源供給用キャパシタを有し、
   前記ＤＣ−ＤＣコンバータの非動作時に、前記電源供給用キャパシタに蓄えられた電荷により前記制御信号回路に電源を供給する
   ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ回路。
3. 前記電源供給用キャパシタは、前記ＤＣ−ＤＣコンバータの一部を構成することを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ回路。
4. 請求項１乃至３のいずれか一項に記載のＤＣ−ＤＣコンバータ回路を備えることを特徴とする電気光学装置。
5. 請求項４に記載の電気光学装置を備えることを特徴とする電子機器。

Images