JP2010212338A - 基板モジュールおよびその製造方法 - Google Patents
基板モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2010212338A JP2010212338A JP2009054759A JP2009054759A JP2010212338A JP 2010212338 A JP2010212338 A JP 2010212338A JP 2009054759 A JP2009054759 A JP 2009054759A JP 2009054759 A JP2009054759 A JP 2009054759A JP 2010212338 A JP2010212338 A JP 2010212338A
- Authority
- JP
- Japan
- Prior art keywords
- region
- anisotropic conductive
- substrate
- conductive film
- acf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
【課題】複雑な形状の異方性導電膜(ACF)が正確な位置に低コストで貼り付けられた基板モジュールを提供する。
【解決手段】液晶モジュール100を構成するガラス基板110の張出部111におけるFPC用ACF140aが貼り付けられるべき領域にACFとの接着強度が非常に小さい物質からなる(または当該物質をコーティングした)スペーサ180を載置する。このことにより、矩形のACFを含む従来の異方性導電接着材155を使用する場合であっても、FPC用ACF140aが貼り付けられるべき領域を含まない矩形でないチップ部品用ACF150aを張出部111上に容易に形成することができるので、例えば矩形でないような複雑な形状の異方性導電膜が正確な位置に貼り付けられた基板モジュールを低コストで製造することができる。
【選択図】図2
【解決手段】液晶モジュール100を構成するガラス基板110の張出部111におけるFPC用ACF140aが貼り付けられるべき領域にACFとの接着強度が非常に小さい物質からなる(または当該物質をコーティングした)スペーサ180を載置する。このことにより、矩形のACFを含む従来の異方性導電接着材155を使用する場合であっても、FPC用ACF140aが貼り付けられるべき領域を含まない矩形でないチップ部品用ACF150aを張出部111上に容易に形成することができるので、例えば矩形でないような複雑な形状の異方性導電膜が正確な位置に貼り付けられた基板モジュールを低コストで製造することができる。
【選択図】図2
Description
本発明は、基板モジュールおよびその製造方法に関し、より詳しくは、異方性導電接着材を用いて実装されたFPC基板や光センサチップなどの電子部品を含む基板モジュールおよびその製造方法に関する。
従来より、ガラス基板などに電子部品を実装する場合、異方性導電膜(Anisotropic Conductive Film:以下「ACF」という)を用いることがある。このACFは、1枚のシートないしテープ状の形状をしているものが多く、セパレータ(またはベースフィルム)と呼ばれる樹脂シートまたは樹脂テープ上に載置された異方性導電接着材の形で使用されることが多い。この異方性導電接着材は、通常、基板面に対してACFを熱圧着させた後にセパレータのみを取り外すことにより使用される(このように転着させる方式はラミネート方式と呼ばれる)。このようにしてACFは、通常基板の全面に貼り付けられるが、電子部品毎に貼り付けられる場合もある(例えば特許文献1を参照)。以下、この例を図4を参照して説明する。
図4は、携帯電話などに搭載される従来の液晶モジュール600の模式平面図である。図4に示すように、液晶モジュール600は、対向して配置された2枚のガラス基板610、615と、LSIチップ630と、FPC基板640と、コンデンサなどの複数の個別電子部品650とを備えている。以下、本明細書において液晶モジュールとは、対向して配置された2枚のガラス基板、ガラス基板に実装されたLSIチップ、FPC基板およびコンデンサなどの電子部品を含み、バックライトや偏光板などは含まないものをいう。
2枚のガラス基板610、615に挟まれた空間は、シール材(図示しない)によって液晶(図示しない)が封止された表示部620を形成する。また、ガラス基板610の張出部611には、表示部620を駆動するために必要なドライバ機能を有する大規模集積回路(Large Scale Integration:以下「LSI」という)チップ630、外部の電子機器に接続されるフレキシブルプリント配線(Flexible Printed Circuit:以下、「FPC」という)基板640、および、LSIチップ630の動作に必要なコンデンサなどの複数の個別電子部品650が実装されている。外部からFPC基板640を介してLSIチップ630に映像信号、制御信号および電源電圧が与えられると、映像が表示部620に表示される。
LSIチップ630およびFPC基板640は、それぞれチップ用ACF630aおよびFPC用ACF640aを用いて張出部611に実装されていた。また、複数の個別電子部品650は、それぞれ近接する個別電子部品650のグループごとに貼り付けられる部品用ACF650aを用いて張出部611に実装されていた。したがって、個別電子部品650を張出部611に実装するために、複数枚の部品用ACF650aが必要であった。このような複数枚の部品用ACF650aは連続して張出部611に貼り付けられるので、部品用ACF650aの貼り付け時に、隣接して貼り付けられる部品用ACF650a同士が互いに接触したり、部品用ACF650aが先に実装されたLSIチップ630やFPC基板640に接触したりして、貼り付けられた部品用ACF650aの位置が本来貼り付けたい位置からずれてしまうことがあった。
このようなずれが生じることを防止するため、隣接する部品用ACF650aの貼り付け位置の間隔を十分に確保する必要があった。しかし、隣接する部品用ACF650aの貼り付け位置の間隔を十分に確保すれば、張出部611の面積が大きくなるので、液晶モジュール600を狭額縁化することができないという問題があった。
そこで、チップ用ACF640aと部品用ACF650aとを共通化できることに着目し、これらを含むよう張出部に1枚の大きなACFを貼り付け、このACFを用いてLSIチップおよび複数の個別電子部品を張出部に実装するとともに、このACFとは別にFPC用ACF640aを用いてFPC基板を張出部に実装する構成も考えられる。
しかし、このように構成すると、上記大きなACFの形状はFPC用ACF640aが貼り付けられる領域を含まないコの字型の形状となるので、上述した貼り付け位置のずれから、FPC用ACF640aが貼り付けられるべき領域の一部に上記大きなACFが貼り付けられることがある。この場合には、FPC用ACF640aとは異なる種類のACFが貼り付けられた領域においてFPC基板に対する接続信頼性が低減する問題点が生じる。
また、ガラス基板にカメラとして機能するセンサチップを実装する場合にもACFを用いることがあり、このようにして形成されるカメラモジュールには、FPC基板を実装する上記液晶モジュールとは異なる問題点が生じることがある。以下、図5を参照して具体的に説明する。
図5は、ガラス基板上にセンサチップを実装したカメラモジュールを示す概略図であり、より詳細には図5(A)は、上記カメラモジュールの概略斜視図であり、図5(B)は、実装されるセンサチップをガラス基板側(裏側)から見た概略平面図である。
図5(A)に示されるカメラモジュール700は、ガラス基板710上にチップ用ACF720aを用いて実装されるカメラとして機能するセンサチップ720と、センサチップ720が実装されている面に対して反対側のガラス基板710上の面に対して実装されるウェーハレベルレンズ730とを備えている。
また、図5(B)に示されるように、センサチップ720におけるガラス基板側の面には複数のバンプ721が設けられており、ACF720aを介してガラス基板710上の配線導体等に接続される。ただし、このセンサチップ720の裏面には、複数のバンプ721のさらに内側に光受容領域722が設けられている。この光受容領域722には図示されない光検出用の半導体や集光用のマイクロレンズが多数配列されており、これらによりウェーハレベルレンズ730を通した外部からの光が受け付けられる。したがって、この光受容領域722とウェーハレベルレンズ730との間にACF720aが介在すると光が遮られるため、この部分には銅粒子などの導電粒子を含まない透明な樹脂が介在するよう構成されているのが一般的である。このような構成は、例えば導電粒子を含む樹脂フィルムと、導電粒子を含まない接着フィルムが積層された従来のACFを使用することにより実現することができる(例えば特許文献2を参照)。
しかし、この構成では、上記接着フィルムに対応する透明な樹脂による光の屈折が光の検出に悪影響を与えることがあり、またマイクロレンズによる集光には通常空気層が必要なため、上記透明な樹脂が充填されることによりマイクロレンズによる十分な集光が行えなくなる、といった問題点が生じる。
以上のようなFPC基板に対する接続信頼性が低減する問題点や、センサチップにおける光検出や集光についての問題点は、いずれも矩形でない(例えばコの字型やロの字型の)形状のACFを貼り付けることにより解決可能である。しかし、前述したように矩形でないACFを所望の位置に正確に貼り付けることは、上記ずれが生じることから困難である。
また矩形でない(例えばコの字型やロの字型の)形状を複数の矩形のACFを組み合わせることにより実現する構成も考えられるが、これら複数のACFを分けて貼り付ける場合には工数が増え、また複雑な形状を正確に再現することは、上記ずれが生じることから困難である。
そこで、本発明は、複雑な形状の異方性導電膜が正確な位置に低コストで貼り付けられた基板モジュール、その製造方法、および当該異方性導電膜を含む異方性導電接着材を提供することを目的とする。
第1の発明は、複数の電子部品が異方性導電膜によって基板上に実装された基板モジュールであって、
所定の矩形領域の一部をなす第2の領域と、前記矩形領域から前記第2の領域を除いた第1の領域とを有する基板と、
前記第1の領域に貼り付けられる第1の異方性導電膜と、
前記第1の異方性導電膜によって前記第1の領域内の配線に接続された第1の電子部品とを備え、
前記第1の異方性導電膜は、前記矩形領域に対応する矩形の異方性導電膜から前記第2の領域に対応する部分が取り除かれることにより一体的に形成されていることを特徴とする。
所定の矩形領域の一部をなす第2の領域と、前記矩形領域から前記第2の領域を除いた第1の領域とを有する基板と、
前記第1の領域に貼り付けられる第1の異方性導電膜と、
前記第1の異方性導電膜によって前記第1の領域内の配線に接続された第1の電子部品とを備え、
前記第1の異方性導電膜は、前記矩形領域に対応する矩形の異方性導電膜から前記第2の領域に対応する部分が取り除かれることにより一体的に形成されていることを特徴とする。
第2の発明は、第1の発明において、
前記第2の領域に貼り付けられる第2の異方性導電膜と、
前記第2の異方性導電膜によって前記第2の領域内の配線に接続された第2の電子部品と
をさらに備え、
前記第1および第2の異方性導電膜は、異なる種類であって重ならないように貼り付けられることを特徴とする。
前記第2の領域に貼り付けられる第2の異方性導電膜と、
前記第2の異方性導電膜によって前記第2の領域内の配線に接続された第2の電子部品と
をさらに備え、
前記第1および第2の異方性導電膜は、異なる種類であって重ならないように貼り付けられることを特徴とする。
第3の発明は、第2の発明において、
前記基板は、画像を表示する表示部を含み、
前記第2の電子部品は、フレキシブルプリント配線基板であり、
前記第1の電子部品は、前記フレキシブルプリント配線基板を介して外部から与えられる信号に基づいて前記表示部を駆動する駆動素子を含む。
前記基板は、画像を表示する表示部を含み、
前記第2の電子部品は、フレキシブルプリント配線基板であり、
前記第1の電子部品は、前記フレキシブルプリント配線基板を介して外部から与えられる信号に基づいて前記表示部を駆動する駆動素子を含む。
第4の発明は、第1の発明において、
前記第1の電子部品は、接続端子部と光受容部とを含む光検出素子であり、
前記接続端子部は、前記第1の領域内の配線に接続され、
前記光受容部は、前記第2の領域上に配されることを特徴とする。
前記第1の電子部品は、接続端子部と光受容部とを含む光検出素子であり、
前記接続端子部は、前記第1の領域内の配線に接続され、
前記光受容部は、前記第2の領域上に配されることを特徴とする。
第5の発明は、第1の発明において、
前記第1の電子部品は、前記基板に対向する面上に、前記基板に対する位置決めを行うための図形が付されており、
前記基板は、光を透過する基板であって、前記第2の領域内に前記図形との対応関係により前記第1の電子部品の位置決めを行うための図形が付されていることを特徴とする。
前記第1の電子部品は、前記基板に対向する面上に、前記基板に対する位置決めを行うための図形が付されており、
前記基板は、光を透過する基板であって、前記第2の領域内に前記図形との対応関係により前記第1の電子部品の位置決めを行うための図形が付されていることを特徴とする。
第6の発明は、電子部品が異方性導電膜によって基板上に実装された基板モジュールの製造方法であって、
所定の矩形領域の一部をなす第2の領域と、前記矩形領域から前記第2の領域を除いた第1の領域とを有する基板と、所定のセパレータ材および当該セパレータ材上に接着されている前記矩形領域に対応する矩形の異方性導電膜を含む異方性導電接着材とを準備する準備工程と、
前記第2の領域に対する接着強度が前記異方性導電膜に対する接着強度よりも小さいかまたは前記第2の領域とは全く接着しない接着阻害物質を前記第2の領域上に塗布するかまたは前記接着阻害物質を前記第2の領域と接する面に少なくとも含む接着阻害材を載置する貼り付け準備工程と、
前記異方性導電接着材を前記第1および第2の領域上に圧着した後、前記セパレータを引き剥がすことにより前記第1の領域のみに前記異方性導電膜を貼り付ける貼り付け工程と、
前記異方性導電膜を用いて電子部品を第1の領域内の配線に接続する実装工程と
を備えることを特徴とする。
所定の矩形領域の一部をなす第2の領域と、前記矩形領域から前記第2の領域を除いた第1の領域とを有する基板と、所定のセパレータ材および当該セパレータ材上に接着されている前記矩形領域に対応する矩形の異方性導電膜を含む異方性導電接着材とを準備する準備工程と、
前記第2の領域に対する接着強度が前記異方性導電膜に対する接着強度よりも小さいかまたは前記第2の領域とは全く接着しない接着阻害物質を前記第2の領域上に塗布するかまたは前記接着阻害物質を前記第2の領域と接する面に少なくとも含む接着阻害材を載置する貼り付け準備工程と、
前記異方性導電接着材を前記第1および第2の領域上に圧着した後、前記セパレータを引き剥がすことにより前記第1の領域のみに前記異方性導電膜を貼り付ける貼り付け工程と、
前記異方性導電膜を用いて電子部品を第1の領域内の配線に接続する実装工程と
を備えることを特徴とする。
第7の発明は、第6の発明において、
前記貼り付け準備工程では、前記異方性導電膜と接着する前記接着阻害材を前記第2の領域上に載置することを特徴とする。
前記貼り付け準備工程では、前記異方性導電膜と接着する前記接着阻害材を前記第2の領域上に載置することを特徴とする。
第8の発明は、第7の発明において、
前記貼り付け準備工程では、前記接着阻害材として、前記貼り付け工程において前記異方性導電膜に剪断力が加わる程度の厚みを有するスペーサを前記第2の領域上に載置することを特徴とする。
前記貼り付け準備工程では、前記接着阻害材として、前記貼り付け工程において前記異方性導電膜に剪断力が加わる程度の厚みを有するスペーサを前記第2の領域上に載置することを特徴とする。
第9の発明は、第6の発明において、
前記準備工程では、前記基板に対向する面上に、前記基板に対する位置決めを行うための図形が付されている前記第1の電子部品と、光を透過する基板であって、前記第2の領域内に前記図形との対応関係により前記第1の電子部品の位置決めを行うための図形が付されている基板とを準備し、
前記実装工程では、前記第1の電子部品に付された図形と前記第2の領域内に付された図形とを対応させることにより位置決めした後、前記第1の領域内の配線に接続することを特徴とする。
前記準備工程では、前記基板に対向する面上に、前記基板に対する位置決めを行うための図形が付されている前記第1の電子部品と、光を透過する基板であって、前記第2の領域内に前記図形との対応関係により前記第1の電子部品の位置決めを行うための図形が付されている基板とを準備し、
前記実装工程では、前記第1の電子部品に付された図形と前記第2の領域内に付された図形とを対応させることにより位置決めした後、前記第1の領域内の配線に接続することを特徴とする。
第10の発明は、電子部品が異方性導電膜によって基板上に実装された基板モジュールの製造方法であって、
所定の矩形領域の一部をなす第2の領域と、前記矩形領域から前記第2の領域を除いた第1の領域とを有する基板と、所定のセパレータ材および当該セパレータ材上に接着されている前記矩形領域に対応する矩形の異方性導電膜を含む異方性導電接着材であって前記第2の領域に接着されるべき異方性導電膜における前記第2の領域に対する接着強度が前記セパレータに対する接着強度よりも小さい異方性導電接着材とを準備する準備工程と、
前記異方性導電接着材を前記第1および第2の領域上に圧着した後、前記セパレータを引き剥がすことにより前記第1の領域のみに前記異方性導電膜を貼り付ける貼り付け工程と、
前記異方性導電膜を用いて電子部品を第1の領域内の配線に接続する実装工程と
を備えることを特徴とする。
所定の矩形領域の一部をなす第2の領域と、前記矩形領域から前記第2の領域を除いた第1の領域とを有する基板と、所定のセパレータ材および当該セパレータ材上に接着されている前記矩形領域に対応する矩形の異方性導電膜を含む異方性導電接着材であって前記第2の領域に接着されるべき異方性導電膜における前記第2の領域に対する接着強度が前記セパレータに対する接着強度よりも小さい異方性導電接着材とを準備する準備工程と、
前記異方性導電接着材を前記第1および第2の領域上に圧着した後、前記セパレータを引き剥がすことにより前記第1の領域のみに前記異方性導電膜を貼り付ける貼り付け工程と、
前記異方性導電膜を用いて電子部品を第1の領域内の配線に接続する実装工程と
を備えることを特徴とする。
第11の発明は、第10の発明において、
前記貼り付け工程では、圧着時において前記異方性導電膜に剪断力が加わる程度の厚みを有するスペーサであって、前記異方性導電膜と接着し、かつ前記第2の領域に対する接着強度が前記異方性導電膜に対する接着強度よりも小さいかまたは前記第2の領域とは全く接着しないスペーサを前記第2の領域上に載置し、その後に圧着することを特徴とする。
前記貼り付け工程では、圧着時において前記異方性導電膜に剪断力が加わる程度の厚みを有するスペーサであって、前記異方性導電膜と接着し、かつ前記第2の領域に対する接着強度が前記異方性導電膜に対する接着強度よりも小さいかまたは前記第2の領域とは全く接着しないスペーサを前記第2の領域上に載置し、その後に圧着することを特徴とする。
第12の発明は、第10の発明において、
前記準備工程では、前記基板に対向する面上に、前記基板に対する位置決めを行うための図形が付されている前記第1の電子部品と、光を透過する基板であって、前記第2の領域内に前記図形との対応関係により前記第1の電子部品の位置決めを行うための図形が付されている基板とを準備し、
前記実装工程では、前記第1の電子部品に付された図形と前記第2の領域内に付された図形とを対応させることにより位置決めした後、前記第1の領域内の配線に接続することを特徴とする。
前記準備工程では、前記基板に対向する面上に、前記基板に対する位置決めを行うための図形が付されている前記第1の電子部品と、光を透過する基板であって、前記第2の領域内に前記図形との対応関係により前記第1の電子部品の位置決めを行うための図形が付されている基板とを準備し、
前記実装工程では、前記第1の電子部品に付された図形と前記第2の領域内に付された図形とを対応させることにより位置決めした後、前記第1の領域内の配線に接続することを特徴とする。
第13の発明は、電子部品を基板上に実装するための異方性導電接着材であって、
所定のセパレータ材と、
前記セパレータ材上に接着されており、所定の矩形領域の一部をなす第2の領域、および前記矩形領域から前記第2の領域を除いた第1の領域を有する基板に対して貼り付けられるべき前記矩形領域に対応する矩形の異方性導電膜と
を備え、
前記第2の領域に接着されるべき前記異方性導電膜の対応する部分における前記セパレータに対する接着強度が前記第2の領域に対する接着強度よりも大きく、かつ前記異方性導電膜における前記第1の領域に対する接着強度と前記第2の領域に対する接着強度とが等しいことを特徴とする。
所定のセパレータ材と、
前記セパレータ材上に接着されており、所定の矩形領域の一部をなす第2の領域、および前記矩形領域から前記第2の領域を除いた第1の領域を有する基板に対して貼り付けられるべき前記矩形領域に対応する矩形の異方性導電膜と
を備え、
前記第2の領域に接着されるべき前記異方性導電膜の対応する部分における前記セパレータに対する接着強度が前記第2の領域に対する接着強度よりも大きく、かつ前記異方性導電膜における前記第1の領域に対する接着強度と前記第2の領域に対する接着強度とが等しいことを特徴とする。
上記第1の発明によれば、第1の異方性導電膜が、矩形の異方性導電膜から第2の領域に対応する部分が取り除かれることにより一体的に形成されているので、例えば複数の矩形の異方性導電膜を組み合わせて矩形でない第1の異方性導電膜を形成する従来の方法に比べて、低コストで複雑な形状の第1の異方性導電膜が正確な位置に貼り付けられた基板モジュールを製造することができる。
上記第2の発明によれば、異なる種類の第1および第2の異方性導電膜を重ならないように貼り付けることを容易にすることができるので、低コストで基板モジュールを製造することができる。
上記第3の発明によれば、表示部と、フレキシブルプリント配線基板と、それを介して外部から与えられる信号に基づいて表示部を駆動する駆動素子とを含む、例えば液晶モジュールなどの基板モジュールを低コストで製造することができる。
上記第4の発明によれば、光検出素子に含まれる光受容部を第2の領域上に配することにより、光受容部の前面に異方性導電膜や透明樹脂が介挿されることがなくなるので、光の検出に悪影響が生じることもなく、またマイクロレンズによる集光に必要な空気層を容易に形成することができ、そのようなカメラモジュールなどの基板モジュールを低コストで製造することができる。
上記第5の発明によれば、第1の電子部品に付された図形を、通常は不透明の異方性導電膜が取り除かれている(ことにより透明となっている)第2の領域内に付された図形と対応させることが可能になるので、第1の電子部品を異方性導電膜により実装する場合であっても、容易に位置決めすることができる。
上記第6の発明によれば、一般的な基板と、所定のセパレータ材および当該セパレータ材上に接着されている矩形の異方性導電膜を含む一般的な異方性導電接着材とを準備する準備工程を経た後、第2の領域上に接着阻害物質を塗布するかまたは接着阻害材を載置する貼り付け準備工程を経ることにより、貼り付け工程で異方性導電接着材を第1および第2の領域上に圧着した後、セパレータを引き剥がすことにより第1の領域のみに異方性導電膜を貼り付けることができるので、矩形の異方性導電膜を含む従来の異方性導電接着材を使用する場合であっても、第2の領域を含まない矩形でない異方性導電膜を基板の第1の領域上に容易に形成することができる。よって、第1の発明と同様に、例えば複数の矩形の異方性導電膜を組み合わせて矩形でない異方性導電膜を形成する従来の方法に比べて、低コストで複雑な形状の異方性導電膜が正確な位置に貼り付けられた基板モジュールを製造することができる。
上記第7の発明によれば、貼り付け準備工程において載置された接着阻害材が異方性導電膜と接着するので、貼り付け工程でセパレータを取り外すときに接着阻害材を基板から取り除くことができる。
上記第8の発明によれば、貼り付け準備工程において異方性導電膜に剪断力が加わる程度の厚みを有するスペーサを第2の領域上に載置することにより、スペーサ端部近傍からきれいに分かれるようにして第2の領域に対応する異方性導電膜およびスペーサを貼り付けた状態のセパレータを第1の領域に貼り付けられた異方性導電膜からスムーズに取り外す(切り離す)ことができる。
上記第9の発明によれば、実装工程において、第1の電子部品に付された図形を、通常は不透明の異方性導電膜が取り除かれている(ことにより透明となっている)第2の領域内に付された図形と対応させることが可能になるので、第1の電子部品を異方性導電膜により実装する場合であっても、容易に位置決めすることができる。
上記第10の発明によれば、所定のセパレータ材および当該セパレータ材上に接着されている矩形領域に対応する矩形の異方性導電膜を含む異方性導電接着材であって第2の領域に接着されるべき異方性導電膜における第2の領域に対する接着強度がセパレータに対する接着強度よりも小さい(特別な構成を有する)異方性導電接着材とを準備する準備工程を経ることにより、貼り付け工程で異方性導電接着材を第1および第2の領域上に圧着した後、セパレータを引き剥がすことにより第1の領域のみに異方性導電膜を貼り付けることができるので、第2の領域を含まない矩形でない異方性導電膜を基板の第1の領域上に容易に形成することができる。よって、第1の発明と同様に、例えば複数の矩形の異方性導電膜を組み合わせて矩形でない異方性導電膜を形成する従来の方法に比べて、低コストで複雑な形状の異方性導電膜が正確な位置に貼り付けられた基板モジュールを製造することができる。
上記第11の発明によれば、貼り付け工程において、圧着時に異方性導電膜に剪断力が加わる程度の厚みを有するスペーサを第2の領域上に載置し、その後に圧着することによって、スペーサ端部近傍からきれいに分かれるようにして第2の領域に対応する異方性導電膜およびスペーサを貼り付けた状態のセパレータを第1の領域に貼り付けられた異方性導電膜からスムーズに取り外す(切り離す)ことができる。
上記第12の発明によれば、実装工程において、第1の電子部品に付された図形を、通常は不透明の異方性導電膜が取り除かれている(ことにより透明となっている)第2の領域内に付された図形と対応させることが可能になるので、第1の電子部品を異方性導電膜により実装する場合であっても、容易に位置決めすることができる。
上記第13の発明によれば、第2の領域に接着されるべき異方性導電膜の対応する部分におけるセパレータに対する接着強度が第2の領域に対する接着強度よりも大きく、かつ異方性導電膜における第1の領域に対する接着強度と第2の領域に対する接着強度とが等しいように構成されているので、基板モジュールを製造する際に、低コストで複雑な形状の異方性導電膜を正確な位置に貼り付けられる異方性導電接着材を提供することができる。
<1. 液晶モジュールの構成>
図1は、本発明の一実施形態に係る液晶表示装置としての液晶モジュール100を示す図であり、図1(A)は液晶モジュール100の構成を示す模式平面図であり、図1(B)は図1(A)におけるA−A線に沿った液晶モジュール100の断面を示す断面図であり、図1(C)は図1(A)におけるB−B線に沿った液晶モジュール100の断面を示す断面図である。
図1は、本発明の一実施形態に係る液晶表示装置としての液晶モジュール100を示す図であり、図1(A)は液晶モジュール100の構成を示す模式平面図であり、図1(B)は図1(A)におけるA−A線に沿った液晶モジュール100の断面を示す断面図であり、図1(C)は図1(A)におけるB−B線に沿った液晶モジュール100の断面を示す断面図である。
図1に示すように、この液晶モジュール100は、対向して配置された2枚のガラス基板110、115と、LSIチップ130と、FPC基板140と、安定化コンデンサや昇圧コンデンサなどの電子部品150とを備えている。
2枚のガラス基板110、115に挟まれた空間には、シール材125によって液晶(図示しない)が封止されており、これにより表示部120が形成されている。ガラス基板110の張出部111には、液晶を駆動するために必要なドライバ機能などを有するLSIチップ130、外部の電子機器から映像信号やクロック信号などをLSIチップ130に与えるFPC基板140、および、LSIチップ130の動作に必要な安定化コンデンサや昇圧コンデンサなどの電子部品150が実装されている。
LSIチップ130は、ゲートドライバ、ソースドライバおよびDC/DCコンバータの回路パターンが微細加工技術を用いてシリコン基板の表面に形成されるとともに、それらの回路パターンを外部に接続するための接続端子としてのバンプ電極が形成されたベアチップ(パッケージングを行う前のチップ)である。なおバンプ電極の高さは、例えば約15μmである。また、ベアチップであるLSIチップ130を張出部111にフェイスダウンボンディングする構成は一例であって、例えばLSIチップ130を表面実装型のパッケージにパッケージングしたLSIデバイスをガラス基板110上に実装してもよい。
FPC基板140は、例えば厚み12〜50μmの可撓性の絶縁性フィルム141の片面に厚み8〜50μmの銅箔からなる複数本の配線層171が形成された基板であり、自由に折り曲げられる。なお、配線層171は、絶縁性フィルム141の片面だけでなく、両面に形成されていてもよい。また、電子部品150は、例えばサイズ1.0mm×0.5mmのセラミックチップコンデンサであり、LSIチップ130の内部で生成された電圧に乗ったノイズを接地線172に逃がす安定化コンデンサや、LSIチップ130に内蔵された昇圧回路(チャージポンプ回路)とともに電圧を昇圧させるために用いられる昇圧コンデンサとして機能する。なお、この電子部品150は、チップコンデンサ以外のチップ抵抗器、チップコイルなどの他の受動部品であってもよいし、発光ダイオード(LED)、ダイオード、トランジスタ、LSIチップなどの能動部品であってもよい。
ガラス基板110上には、LSIチップ130の端子と表示部120とを接続する表示用配線175、電子部品150の端子とLSIチップ130の端子とを接続するチップ部品用配線173、電子部品150の他方の端子を接地する接地線172、およびFPC基板140に形成された配線層171とLSIチップ130の端子とを接続するFPC用配線174が形成されている。これらの配線172〜175は、表示部120内の内線と同時形成されるので、アルミニウム(Al)またはタンタル(Ta)を含む材料によって形成されている。
LSIチップ130は、LSIチップ130の表面をガラス基板側に向けた状態で、バンプ電極135によって、表示用配線175の一端、チップ部品用配線173の一端およびFPC用配線174の一端にチップ部品用ACF150aを用いてそれぞれ接続されている。さらに電子部品150の端子も、チップ部品用ACF150aを用いてチップ部品用配線173の他端または接地線172に接続されている。このようにチップ部品用ACF150aは、LSIチップ130と電子部品150とに兼用されている。またFPC基板140の配線層171は、FPC用ACF140aを用いてFPC用配線174の他端に接続されている。
このとき、図1(A)に示すように、チップ部品用ACF150aはLSIチップ130および電子部品150の下に配置され、FPC用ACF140aはFPC基板140の下にのみ配置されているので、チップ部品用ACF150aは、FPC用ACF140aが貼り付けられるべき領域を除いたコの字型の形状となっている。しかし前述したように、(平面形状が)矩形でないACFを所望の位置に正確に貼り付けることは困難である。そこで、本実施形態では、(平面形状が)矩形のACFを使用しつつ、FPC用ACF140aが貼り付けられるべき領域を取り除くことにより上記コの字型の形状のチップ部品用ACF150aを形成する。以下、詳しく説明する。
<2. 液晶モジュールの製造方法>
まず、張出部111に、表示用配線175、チップ部品用配線173、接地線172およびFPC用配線174が形成されたガラス基板110を準備する。そして、LSIチップ130および電子部品150が実装される領域と同じ大きさのチップ部品用ACF150aとなるべき矩形のACF(以下では、このACFもチップ部品用ACF150aと呼ぶ)を張出部111上に貼り付ける(熱転写またはラミネートする)。チップ部品用ACF150aの貼り付けの条件は、例えば、温度60〜100℃、時間1〜5秒、圧力0.5〜2MPaである。
まず、張出部111に、表示用配線175、チップ部品用配線173、接地線172およびFPC用配線174が形成されたガラス基板110を準備する。そして、LSIチップ130および電子部品150が実装される領域と同じ大きさのチップ部品用ACF150aとなるべき矩形のACF(以下では、このACFもチップ部品用ACF150aと呼ぶ)を張出部111上に貼り付ける(熱転写またはラミネートする)。チップ部品用ACF150aの貼り付けの条件は、例えば、温度60〜100℃、時間1〜5秒、圧力0.5〜2MPaである。
このチップ部品用ACF150aは、1枚のシートないしテープ状の形状をしており、樹脂シートまたは樹脂テープであるセパレータ上に載置された異方性導電接着材の形で使用される。なお、以下では、基板面に対してACFを熱圧着させた後にセパレータのみを取り外すラミネート方式の異方性導電接着材が使用されるものとする。また以下では、このように熱圧着によって基板面に対してACFを貼り付け、セパレータを取り外すことにより基板面に対してACFを設けることを単に「貼り付ける」と表現する。
なお、実際にはこのチップ部品用ACF150aは、その基板側に導電粒子層が、チップまたは部品側に接着剤層が設けられる2層構成であって、接続特性および絶縁特性が高められているが、その構成は周知のものであればよく、例えば接着剤を含む1層の導電粒子層のみが設けられる構成であってもよい。
ここで、(平面形状が)矩形のチップ部品用ACF150aを含む異方性導電接着材をガラス基板110の張出部111にそのまま貼り付ければ、矩形でないコの字型の形状のチップ部品用ACF150aを形成することはできないが、張出部111上のFPC用ACF140aが貼り付けられるべき領域には、当該領域との接着強度(密着性または粘着性)がチップ部品用ACF150aとの接着強度よりも小さいかまたは全く接着しない物質(以下この物質を「接着阻害物質」という)が塗布されるか、またはこの接着阻害物質を少なくとも上記領域に接する部分に含むシート材などの接着阻害材が載置される。例えば、この領域には接着阻害物質である、当該領域との接着強度が非常に小さい透明のシリコン樹脂がインクジェット方式で塗布され、または接着阻害物質からなる(または当該接着阻害物質を当該領域と接する面にコーティングした)スペーサが載置される。そうすれば、貼り付けるために圧着した後もこの領域のACFは、張出部111に接着されることなく、セパレータを取り外す時にセパレータに接着されたままセパレータと共に取り外される。すなわち貼り付けられたチップ部品用ACF150aと切り離される。
特に、当該領域に対応する矩形の(上記領域との接着強度が非常に小さいか全く接着しない)スペーサが載置される場合、スペーサの厚みのため、貼り付ける際の圧着時にスペーサの端部においてACFに対する剪断力が働く。すなわち、スペーサ端部近傍のスペーサ上のACFに対しては圧着方向と反対の方向に垂直抗力が生じ、スペーサ端部近傍のスペーサ上でないACFに対しては圧着方向にそのまま力がかかるため、剪断力が生じる。このため、当該端部からきれいに分かれるようにしてスムーズにACFを取り外すことができる。したがって、このスペーサの厚みは圧着の妨げとならない程度に小さく、かつ上記剪断力が加わる程度に大きければよい。以下このスペーサを使用する構成について、図2を参照して説明する。
図2は、一般的な異方性導電接着材を使用して、本液晶モジュールの矩形でないチップ部品用ACFを作製する工程を模式的に示す図であり、より詳細には図2(A)は、異方性導電接着材をガラス基板の張出部に貼り付ける直前の状態を示す模式的な断面図であり、図2(B)は、異方性導電接着材をガラス基板の張出部に貼り付けた状態を示す模式的な断面図であり、図2(C)は、異方性導電接着材をガラス基板の張出部から取り外した直後の状態を示す模式的な断面図である。
図2を参照すればわかるように、セパレータ151とこれに接着(密着)されるチップ部品用ACF150aとにより構成される異方性導電接着材155をガラス基板110の張出部111に貼り付ける場合、スペーサ180が張出部111上に載置されるため、スペーサ180に接するチップ部品用ACF150aの一部は、張出部111に接することがない。そのため、スペーサ180が接する領域(およびその直近の外周領域)には、熱転写(ラミネート)処理の後もチップ部品用ACF150aが貼り付けられることはなく、チップ部品用ACF150aの当該部分は、セパレータ151との接着状態を保ったままとなる。このときそれ以外のチップ部品用ACF150aの部分は、当然張出部111に接着(熱転写)される。
その後、セパレータ151を取り外すとき、セパレータ151と接着状態を保っているチップ部品用ACF150aの一部分150a’は、セパレータ151とともに取り外されることになる。ただし、チップ部品用ACF150aのバルク強度は、セパレータ151との接着強度および張出部111との接着強度よりも小さいものとする。そうすれば、スペーサ180が接する領域(およびその直近の外周領域)とそれ以外の領域とがきれいに分かれるように切断される。
また、スペーサ180がガラス基板110と同程度の接着強度でチップ部品用ACF150aの一部分150a’と接着する素材である場合(またはスペーサ180の接触面の全部または一部に上記素材、例えば接着剤が塗布されている場合)、セパレータ151を取り外すとき、チップ部品用ACF150aの一部分150a’と接着状態を保っているスペーサ180は、セパレータ151とともに取り外されることになる。
すなわち、セパレータ151とチップ部品用ACF150aとの接着強度をSB1とし、チップ部品用ACF150aとガラス基板110(の張出部111)との接着強度をSB2とし、張出部111上のFPC用ACF140aが貼り付けられるべき領域とスペーサ180(または対応する領域に塗布されるシリコン樹脂など)との接着強度をSB3とし、チップ部品用ACF150aのバルク強度をSB4とするとき、これらを次式(1)を満たすように設定すればよい。
SB2>SB1>SB4>SB3 …(1)
SB2>SB1>SB4>SB3 …(1)
このようにすれば、矩形のACFを含む異方性導電接着材を使用する場合であっても、FPC用ACF140aが貼り付けられるべき領域を含まない矩形でないチップ部品用ACF150aを張出部111上に容易に形成することができる。また、スペーサ180とチップ部品用ACF150aの一部分150a’との接着強度が上式(1)におけるSB3よりも大きければ、スペーサ180は、セパレータ151とともに取り外され、FPC用ACF140aが貼り付けられるべき領域から取り除かれるため、工数が増加することを防止することができる。
なお、ここではスペーサ180を使用する例で説明したが、張出部111上のFPC用ACF140aが貼り付けられるべき領域に、上記接着阻害物質が塗布または載置される構成であれば、スペーサ180以外の固体(例えばシートなど)または液体を載置または塗布する構成であってもよい。また、この接着阻害物質のバルク強度が上記接着強度SB3よりも大きければ、スペーサ180と同様に、セパレータ151とともに取り外す(張出部111から取り除く)ことができる。
次に、表面を下にしたLSIチップ130をチップ部品用ACF150a上に仮置きする。このとき、LSIチップ130のバンプ電極135が表示用配線175の一端、チップ部品用配線173の一端およびFPC用配線174の一端とそれぞれ接続されるように位置合わせを行う。そして、チップ部品用ACF150a上に仮置きされたLSIチップ130を本圧着(熱圧着)する。LSIチップ130の本圧着の条件は、例えば、温度180〜220℃、時間5〜15秒、圧力60〜80MPaである。
また高速マウンタを用いて、電子部品150を、貼り付けられたチップ部品用ACF150a上に仮置きする。このとき、電子部品150の一方の端子がチップ部品用配線173の他端に、他方の端子を接地線172にそれぞれ接続され、または他の電子部品150の両端子がそれぞれ異なるチップ部品用配線173の他端に接続されるように位置合わせを行う。この仮置きの条件は、例えば、時間0.05〜0.3秒、圧力1.0〜4.0MPaであり、チップ部品用ACF150aは加熱されない。
そして、チップ部品用ACF150a上に仮置きされた電子部品150を張出部111に本圧着する。本圧着の条件は、例えば、温度180〜200℃、時間10〜20秒、圧力1.0〜4.0MPaである。なお、電子部品150の高さが異なっていても、ゴムなどの弾性体ヘッドを用いて電子部品150の上面に圧力を加えることにより、ほぼ等しい大きさの圧力を電子部品150に同時に加えることができる。なお、LSIチップ130の本圧着は、電子部品150の本圧着と同時または一連の処理で行われてもよい。
さらに、上述したFPC用ACF140aが貼り付けられるべき領域に塗布される樹脂やスペーサ180などを当該領域から取り除いた後、別工程(図示しない)で、FPC基板140が実装される張出部111上の領域と同じ大きさのFPC用ACF140aをFPC基板140に貼り付ける(熱転写する)。FPC用ACF140aの貼り付けの条件は、例えば、温度60〜100℃、時間1〜5秒、圧力0.5〜2MPaである。
その後、FPC用ACF140aが貼り付けられたFPC基板140を、FPC用ACF140aを下にして張出部111上に仮置きする。このとき、FPC基板140の配線層142がFPC用配線174の他端と接続されるように位置合わせを行う。そして、仮置きされたFPC基板140を本圧着する。FPC基板140の本圧着の条件は、例えば、温度160〜190℃、時間10〜20秒、圧力1.5〜3.0MPaである。
このように上記貼り付けたACFを用いてLSIチップ、FPC基板および個別電子部品の各端子と配線とを接続する場合、所定の時間、ACFを加熱しながらLSIチップなどの電子部品に上から圧力を加える。このとき、LSIチップ、FPC基板および個別電子部品の各端子と張出部に形成された配線とに挟まれたACFに圧力が加わる。圧力が加えられたACF内では、分散されていた導電性粒子が接触しながら重なって導電経路を形成し、形成された導電経路によってLSIチップ、FPC基板および個別電子部品の端子がガラス基板に形成された配線にそれぞれ接続される。ACFには熱硬化性樹脂が含まれているので、圧力を加えるのをやめても、形成された導電経路が消滅することはない。このとき、面方向には圧力が加わらないので、面方向に導電経路が形成されることはなく、ACFの面方向の絶縁性は保持されている。
以上のようにして、ガラス基板110の張出部111に、チップ部品用ACF150aによって接続されたLSIチップ130および電子部品150と、FPC用ACF140aによって接続されたFPC基板140とがそれぞれ実装された液晶モジュール100を製造することができる。
<3. 効果>
上記実施形態に係る液晶モジュール100によれば、FPC用ACF140aが貼り付けられるべき領域に、上記接着阻害物質(例えばスペーサ180など)を載置または塗布することにより、矩形のACFを含む従来の異方性導電接着材を使用する場合であっても、FPC用ACF140aが貼り付けられるべき領域を含まない矩形でないチップ部品用ACF150aを張出部111上に容易に形成することができるので、例えば複数の矩形のACFを組み合わせて矩形でないACFを形成する従来の方法に比べて、液晶モジュール100の製造コストを低減することができる。このように低コストで複雑な形状の異方性導電膜が正確な位置に貼り付けられた基板モジュールを製造することができる。
上記実施形態に係る液晶モジュール100によれば、FPC用ACF140aが貼り付けられるべき領域に、上記接着阻害物質(例えばスペーサ180など)を載置または塗布することにより、矩形のACFを含む従来の異方性導電接着材を使用する場合であっても、FPC用ACF140aが貼り付けられるべき領域を含まない矩形でないチップ部品用ACF150aを張出部111上に容易に形成することができるので、例えば複数の矩形のACFを組み合わせて矩形でないACFを形成する従来の方法に比べて、液晶モジュール100の製造コストを低減することができる。このように低コストで複雑な形状の異方性導電膜が正確な位置に貼り付けられた基板モジュールを製造することができる。
<4. 変形例>
<4.1 主たる変形例>
上記実施形態では、矩形のACFを含む従来の異方性導電接着材を使用し、張出部111上にスペーサ180などを載置する構成例について説明したが、矩形のACFを含む異方性導電接着材を従来とは異なる構成にすることにより、張出部111上にスペーサ180などを載置することなく、FPC用ACF140aが貼り付けられるべき領域を含まない矩形でないチップ部品用ACF150aを張出部111上に形成することもできる。以下、図3を参照して説明する。
<4.1 主たる変形例>
上記実施形態では、矩形のACFを含む従来の異方性導電接着材を使用し、張出部111上にスペーサ180などを載置する構成例について説明したが、矩形のACFを含む異方性導電接着材を従来とは異なる構成にすることにより、張出部111上にスペーサ180などを載置することなく、FPC用ACF140aが貼り付けられるべき領域を含まない矩形でないチップ部品用ACF150aを張出部111上に形成することもできる。以下、図3を参照して説明する。
図3は、FPC用ACF140aが貼り付けられるべき領域に対応する領域の接着強度が調整されたセパレータを示す図であり、より詳細には、図3(A)は、セパレータを裏面側(すなわちチップ部品用ACF150aが配置される側)から見た模式的な平面図であり、図3(B)は、図3(A)におけるC−C線に沿った異方性導電接着材の断面を示す断面図である。
図3に示されるように、この主たる変形例における異方性導電接着材156は、セパレータ151の裏面側(チップ部品用ACF150aが配置される側)の一部の領域(以下「強接着領域」という)151bの接着強度が当該裏面側のそれ以外の領域(以下「通常領域」という)の接着強度よりも大きく、さらにチップ部品用ACF150aの張出部111に対する接着強度よりも大きく設定されている。このような強接着領域151bは、例えばチップ部品用ACF150aとセパレータ151とを非常に大きい接着強度で接着する周知の接着剤を(強接着領域151bに対応する)セパレータ151の裏面に塗布することにより形成することができる。なお、チップ部品用ACF150aと張出部111との接着強度は全ての領域において等しいものとする。
そうすれば、このように構成された異方性導電接着材156をガラス基板110の張出部111に貼り付ける場合、熱転写(ラミネート)処理の後にセパレータ151を取り外すとき、セパレータ151と接着状態を保っている強接着領域151bのチップ部品用ACF150aは、ガラス基板110の張出部111に貼り付いていたとしても、より大きい接着強度で接着しているセパレータ151とともに張出部111から引き剥がされることになる。ただし、チップ部品用ACF150aのバルク強度は、セパレータ151の強接着領域151bとの接着強度および張出部111との接着強度よりも小さいものとする。そうすれば、強接着領域151bに対応する領域とそれ以外の領域とがきれいに分かれるように切断される。
すなわち、セパレータ151における上記通常領域とチップ部品用ACF150aとの接着強度をSB1とし、チップ部品用ACF150aとガラス基板110(の張出部111)との接着強度をSB2とし、チップ部品用ACF150aとセパレータ151における強接着領域151bとの接着強度をSB5とし、チップ部品用ACF150aのバルク強度をSB4とするとき、これらを次式(2)を満たすように設定すればよい。なお、SB1>SB4であってもよい。
SB5>SB2>SB4>SB1 …(2)
SB5>SB2>SB4>SB1 …(2)
このようにすれば、矩形のACFを含む異方性導電接着材156を使用する場合であっても、FPC用ACF140aが貼り付けられるべき領域を含まない矩形でないチップ部品用ACF150aを張出部111上に容易に形成することができる。
また、上記実施形態のように、上記強接着領域151bに対応する張出部111の領域に同じ矩形の(接着強度が非常に小さい接着阻害物質を含む)スペーサが載置される場合、スペーサの厚みのため、貼り付ける際の圧着時にスペーサの端部でACFに対する剪断力が働くので、当該端部からきれいに分かれるようにしてスムーズにACFを取り外すことができる。
その後、上記実施形態と同様の製造工程により、ガラス基板110の張出部111に、チップ部品用ACF150aによって接続されたLSIチップ130および電子部品150と、FPC用ACF140aによって接続されたFPC基板140とがそれぞれ実装された液晶モジュール100を製造することができる。
このように上記主たる変形例に係る液晶モジュール100によれば、通常領域の他に強接着領域151bを有するセパレータ151を含む異方性導電接着材156を使用することにより、FPC用ACF140aが貼り付けられるべき領域を含まない矩形でないチップ部品用ACF150aを張出部111上に容易に形成することができるので、例えば複
数の矩形のACFを組み合わせて矩形でないACFを形成する従来の方法に比べて、液晶モジュール100の製造コストを低減することができる。このように低コストで複雑な形状の異方性導電膜が正確なに貼り付けられた基板モジュールを製造することができる。
数の矩形のACFを組み合わせて矩形でないACFを形成する従来の方法に比べて、液晶モジュール100の製造コストを低減することができる。このように低コストで複雑な形状の異方性導電膜が正確なに貼り付けられた基板モジュールを製造することができる。
<4.2 その他の変形例>
上記実施形態(およびその主たる変形例)では、FPC用ACF140aが貼り付けられるべき領域を含まない矩形でないチップ部品用ACF150aを張出部111上に形成する例について説明したが、このチップ部品用ACF150aが貼り付けられない領域は、FPC用ACF140aが貼り付けられるべき領域に限定されるわけではなく、例えば圧着すべき電子部品を基板に対して正確な位置に配置するための図形(アラインメントマークとも呼ばれる)が付される領域であってもよい。この図形は、電子部品に付される図形と、基板に付される図形とが実装のための位置決めに適した(対をなす)形状となっており、例えば基板に対向する電子部品の面に付される図形は×印であり、基板に付される図形は×印を囲い込める大きさの四角形である。そして、上記×印が透明なガラス基板を通して上記四角形内に囲い込まれた状態に見えるときに、ちょうど圧着すべき電子部品が基板に対して正確な位置に配置されている状態となるよう、これらの図形を付す位置が調節されている。ここで通常ACFは不透明であるから、基板上にACFを貼り付けた状態で、電子部品に付した図形を基板を通して見ることはできない。しかし、上記実施形態(およびその主たる変形例)のように、この図形に対応する領域(例えば基板に付される図形を含む領域)を含まない矩形でないチップ部品用ACF150aを張出部111上に形成すれば、基板上にACFを貼り付けた状態であっても、電子部品に付した図形を基板(の上記領域)を通して見ることはできるので、容易に電子部品の位置決めを行うことができる。なお、基板上の位置決めのための図形は上記領域内に付されるように説明したが、この図形をチップ部品用ACF150aが貼り付けられない領域の外周形状で(例えばこの領域を上記四角形として)形成してもよい。
上記実施形態(およびその主たる変形例)では、FPC用ACF140aが貼り付けられるべき領域を含まない矩形でないチップ部品用ACF150aを張出部111上に形成する例について説明したが、このチップ部品用ACF150aが貼り付けられない領域は、FPC用ACF140aが貼り付けられるべき領域に限定されるわけではなく、例えば圧着すべき電子部品を基板に対して正確な位置に配置するための図形(アラインメントマークとも呼ばれる)が付される領域であってもよい。この図形は、電子部品に付される図形と、基板に付される図形とが実装のための位置決めに適した(対をなす)形状となっており、例えば基板に対向する電子部品の面に付される図形は×印であり、基板に付される図形は×印を囲い込める大きさの四角形である。そして、上記×印が透明なガラス基板を通して上記四角形内に囲い込まれた状態に見えるときに、ちょうど圧着すべき電子部品が基板に対して正確な位置に配置されている状態となるよう、これらの図形を付す位置が調節されている。ここで通常ACFは不透明であるから、基板上にACFを貼り付けた状態で、電子部品に付した図形を基板を通して見ることはできない。しかし、上記実施形態(およびその主たる変形例)のように、この図形に対応する領域(例えば基板に付される図形を含む領域)を含まない矩形でないチップ部品用ACF150aを張出部111上に形成すれば、基板上にACFを貼り付けた状態であっても、電子部品に付した図形を基板(の上記領域)を通して見ることはできるので、容易に電子部品の位置決めを行うことができる。なお、基板上の位置決めのための図形は上記領域内に付されるように説明したが、この図形をチップ部品用ACF150aが貼り付けられない領域の外周形状で(例えばこの領域を上記四角形として)形成してもよい。
上記実施形態では液晶表示装置について説明したが、液晶表示装置に限定されず、有機または無機のEL(Electro Luminescence)ディスプレイ、プラズマディスプレイパネル(Plasma Display Panel;PDP)、真空蛍光ディスプレイ(Vacuum Fluorescent Display)、電子ペーパなどの各種表示装置に使用される基板モジュールにも同様に適用することができる。
さらに上記実施形態では、LSIチップ130、FPC基板140および電子部品150をガラス基板110の張出部111に実装した液晶モジュールについて説明した。しかし、本発明は液晶モジュールなどの表示装置に限定されず、LSIチップ130、FPC基板140および電子部品150などが実装されており、上述したような矩形でないACFによりこれらと接続される基板モジュールであってもよい。
例えば図5において前述したようなガラス基板上にセンサチップを実装したカメラモジュールであってもよい。この図5(A)に示されるカメラモジュール700は、ガラス基板710上にチップ用ACF720aを用いてセンサチップ720が実装されるが、このセンサチップ720の裏面には、前述したように複数のバンプ721のさらに内側に光受容領域722が設けられており、この部分にACFを含む樹脂が存在しないことが望ましい。この上記光受容領域722に対応する部分が存在しないロの字型の(矩形でない)チップ用ACF720aは、上記実施形態またはその変形例のようにすれば容易に形成することができる。そうすれば、光受容領域722の前面に透明樹脂が介挿されることがないので光の検出に悪影響が生じることもなく、またマイクロレンズによる集光に必要な空気層を容易に形成することができる。
なお、本発明は、ガラス基板110のようなリジッド基板に実装する場合のみならず、絶縁性フィルムからなるフレキシブル基板に実装する場合であっても、同様に適用することができる。
100…液晶モジュール
110、115…ガラス基板
111…張出部
115…セパレータ
120…表示部
130…LSIチップ
140…FPC基板
140a…FPC用ACF
150…電子部品
150a…チップ部品用ACF
151…セパレータ
155,156…異方性導電接着材
180…スペーサ
110、115…ガラス基板
111…張出部
115…セパレータ
120…表示部
130…LSIチップ
140…FPC基板
140a…FPC用ACF
150…電子部品
150a…チップ部品用ACF
151…セパレータ
155,156…異方性導電接着材
180…スペーサ
Claims (13)
- 複数の電子部品が異方性導電膜によって基板上に実装された基板モジュールであって、
所定の矩形領域の一部をなす第2の領域と、前記矩形領域から前記第2の領域を除いた第1の領域とを有する基板と、
前記第1の領域に貼り付けられる第1の異方性導電膜と、
前記第1の異方性導電膜によって前記第1の領域内の配線に接続された第1の電子部品とを備え、
前記第1の異方性導電膜は、前記矩形領域に対応する矩形の異方性導電膜から前記第2の領域に対応する部分が取り除かれることにより一体的に形成されていることを特徴とする、基板モジュール。 - 前記第2の領域に貼り付けられる第2の異方性導電膜と、
前記第2の異方性導電膜によって前記第2の領域内の配線に接続された第2の電子部品と
をさらに備え、
前記第1および第2の異方性導電膜は、異なる種類であって重ならないように貼り付けられることを特徴とする、請求項1に記載の基板モジュール。 - 前記基板は、画像を表示する表示部を含み、
前記第2の電子部品は、フレキシブルプリント配線基板であり、
前記第1の電子部品は、前記フレキシブルプリント配線基板を介して外部から与えられる信号に基づいて前記表示部を駆動する駆動素子を含む、請求項2に記載の基板モジュール。 - 前記第1の電子部品は、接続端子部と光受容部とを含む光検出素子であり、
前記接続端子部は、前記第1の領域内の配線に接続され、
前記光受容部は、前記第2の領域上に配されることを特徴とする、請求項1に記載の基板モジュール。 - 前記第1の電子部品は、前記基板に対向する面上に、前記基板に対する位置決めを行うための図形が付されており、
前記基板は、光を透過する基板であって、前記第2の領域内に前記図形との対応関係により前記第1の電子部品の位置決めを行うための図形が付されていることを特徴とする、請求項1に記載の基板モジュール。 - 電子部品が異方性導電膜によって基板上に実装された基板モジュールの製造方法であって、
所定の矩形領域の一部をなす第2の領域と、前記矩形領域から前記第2の領域を除いた第1の領域とを有する基板と、所定のセパレータ材および当該セパレータ材上に接着されている前記矩形領域に対応する矩形の異方性導電膜を含む異方性導電接着材とを準備する準備工程と、
前記第2の領域に対する接着強度が前記異方性導電膜に対する接着強度よりも小さいかまたは前記第2の領域とは全く接着しない接着阻害物質を前記第2の領域上に塗布するかまたは前記接着阻害物質を前記第2の領域と接する面に少なくとも含む接着阻害材を載置する貼り付け準備工程と、
前記異方性導電接着材を前記第1および第2の領域上に圧着した後、前記セパレータを引き剥がすことにより前記第1の領域のみに前記異方性導電膜を貼り付ける貼り付け工程と、
前記異方性導電膜を用いて電子部品を第1の領域内の配線に接続する実装工程と
を備えることを特徴とする、基板モジュールの製造方法。 - 前記貼り付け準備工程では、前記異方性導電膜と接着する前記接着阻害材を前記第2の領域上に載置することを特徴とする、請求項6に記載の基板モジュールの製造方法。
- 前記貼り付け準備工程では、前記接着阻害材として、前記貼り付け工程において前記異方性導電膜に剪断力が加わる程度の厚みを有するスペーサを前記第2の領域上に載置することを特徴とする、請求項7に記載の基板モジュールの製造方法。
- 前記準備工程では、前記基板に対向する面上に、前記基板に対する位置決めを行うための図形が付されている前記第1の電子部品と、光を透過する基板であって、前記第2の領域内に前記図形との対応関係により前記第1の電子部品の位置決めを行うための図形が付されている基板とを準備し、
前記実装工程では、前記第1の電子部品に付された図形と前記第2の領域内に付された図形とを対応させることにより位置決めした後、前記第1の領域内の配線に接続することを特徴とする、請求項6に記載の基板モジュールの製造方法。 - 電子部品が異方性導電膜によって基板上に実装された基板モジュールの製造方法であって、
所定の矩形領域の一部をなす第2の領域と、前記矩形領域から前記第2の領域を除いた第1の領域とを有する基板と、所定のセパレータ材および当該セパレータ材上に接着されている前記矩形領域に対応する矩形の異方性導電膜を含む異方性導電接着材であって前記第2の領域に接着されるべき異方性導電膜における前記第2の領域に対する接着強度が前記セパレータに対する接着強度よりも小さい異方性導電接着材とを準備する準備工程と、
前記異方性導電接着材を前記第1および第2の領域上に圧着した後、前記セパレータを引き剥がすことにより前記第1の領域のみに前記異方性導電膜を貼り付ける貼り付け工程と、
前記異方性導電膜を用いて電子部品を第1の領域内の配線に接続する実装工程と
を備えることを特徴とする、基板モジュールの製造方法。 - 前記貼り付け工程では、圧着時において前記異方性導電膜に剪断力が加わる程度の厚みを有するスペーサであって、前記異方性導電膜と接着し、かつ前記第2の領域に対する接着強度が前記異方性導電膜に対する接着強度よりも小さいかまたは前記第2の領域とは全く接着しないスペーサを前記第2の領域上に載置し、その後に圧着することを特徴とする、請求項10に記載の基板モジュールの製造方法。
- 前記準備工程では、前記基板に対向する面上に、前記基板に対する位置決めを行うための図形が付されている前記第1の電子部品と、光を透過する基板であって、前記第2の領域内に前記図形との対応関係により前記第1の電子部品の位置決めを行うための図形が付されている基板とを準備し、
前記実装工程では、前記第1の電子部品に付された図形と前記第2の領域内に付された図形とを対応させることにより位置決めした後、前記第1の領域内の配線に接続することを特徴とする、請求項10に記載の基板モジュールの製造方法。 - 電子部品を基板上に実装するための異方性導電接着材であって、
所定のセパレータ材と、
前記セパレータ材上に接着されており、所定の矩形領域の一部をなす第2の領域、および前記矩形領域から前記第2の領域を除いた第1の領域を有する基板に対して貼り付けられるべき前記矩形領域に対応する矩形の異方性導電膜と
を備え、
前記第2の領域に接着されるべき前記異方性導電膜の対応する部分における前記セパレータに対する接着強度が前記第2の領域に対する接着強度よりも大きく、かつ前記異方性導電膜における前記第1の領域に対する接着強度と前記第2の領域に対する接着強度とが等しいことを特徴とする、異方性導電接着材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054759A JP2010212338A (ja) | 2009-03-09 | 2009-03-09 | 基板モジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054759A JP2010212338A (ja) | 2009-03-09 | 2009-03-09 | 基板モジュールおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010212338A true JP2010212338A (ja) | 2010-09-24 |
Family
ID=42972235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009054759A Pending JP2010212338A (ja) | 2009-03-09 | 2009-03-09 | 基板モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010212338A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110161732A (zh) * | 2019-05-28 | 2019-08-23 | 武汉华星光电技术有限公司 | 窄边框的显示面板及显示装置 |
WO2023100281A1 (ja) * | 2021-12-01 | 2023-06-08 | シャープディスプレイテクノロジー株式会社 | 表示装置及びその製造方法 |
-
2009
- 2009-03-09 JP JP2009054759A patent/JP2010212338A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110161732A (zh) * | 2019-05-28 | 2019-08-23 | 武汉华星光电技术有限公司 | 窄边框的显示面板及显示装置 |
CN110161732B (zh) * | 2019-05-28 | 2020-10-27 | 武汉华星光电技术有限公司 | 窄边框的显示面板及显示装置 |
US11294210B2 (en) | 2019-05-28 | 2022-04-05 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Narrow-bezel display panel and display device |
WO2023100281A1 (ja) * | 2021-12-01 | 2023-06-08 | シャープディスプレイテクノロジー株式会社 | 表示装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8450753B2 (en) | Board module and method of manufacturing same | |
US6952250B2 (en) | Pressure-welded structure of flexible circuit boards | |
WO2010010743A1 (ja) | 電子回路装置、その製造方法及び表示装置 | |
US20100321908A1 (en) | Electronic circuit device, production method thereof, and display device | |
JP2010080491A (ja) | 電子部品の実装構造 | |
US20110169791A1 (en) | Display device | |
JP2009049225A (ja) | 電子部品の実装構造体 | |
JP5410538B2 (ja) | 基板モジュールおよびその製造方法 | |
TWM268600U (en) | Structure of chip on glass and liquid crystal display device using the structure | |
JP2009049285A (ja) | 実装構造体及び実装構造体の製造方法 | |
KR100868616B1 (ko) | 반도체(플립 칩) 실장 부품과 그 제조 방법 | |
JP2010212338A (ja) | 基板モジュールおよびその製造方法 | |
JP2005302869A (ja) | 電子部品実装体の製造方法、電子部品実装体、及び電気光学装置 | |
JP2000199914A (ja) | 液晶パネル駆動用集積回路パッケ―ジおよび液晶パネルモジュ―ル | |
JP2004193277A (ja) | 配線基板およびこれを有する電子回路素子 | |
JP2010177235A (ja) | 基板モジュールおよびその製造方法 | |
US8803002B2 (en) | Electronic device preventing damage to circuit terminal portion and method of manufacturing the same | |
US8643155B2 (en) | Liquid crystal display and chip on film thereof | |
WO2012073739A1 (ja) | 基板モジュール | |
JPH09293750A (ja) | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 | |
JP5485510B2 (ja) | 電子デバイス、電子機器、及び電子デバイスの製造方法 | |
JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 | |
JP4626952B2 (ja) | 接着シート | |
JP5333367B2 (ja) | 電気光学装置及び電子モジュール | |
JP2009188202A (ja) | 基板実装構造及び液晶表示装置 |