JP2010199434A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010199434A JP2010199434A JP2009044623A JP2009044623A JP2010199434A JP 2010199434 A JP2010199434 A JP 2010199434A JP 2009044623 A JP2009044623 A JP 2009044623A JP 2009044623 A JP2009044623 A JP 2009044623A JP 2010199434 A JP2010199434 A JP 2010199434A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- resist
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
従来の半導体装置の製造工程においては、被加工膜上にレジストを塗布し、レジストを目的とする形状となるように露光、現像を行ってパターニングしてマスクを形成し、エッチングなどでマスクの寸法を調整し、このマスクを用いて被加工膜をエッチングすることで、パターンを形成している。しかし、近年の半導体装置の微細化に伴って、コンタクトホールやビアホールの径も益々小さくなってきており、露光可能限界以下の寸法となるパターンを形成する技術が提案されている（たとえば、特許文献１参照）。 In a conventional semiconductor device manufacturing process, a resist is applied on a film to be processed, and a mask is formed by patterning by exposure and development so that the resist has a desired shape. The pattern is formed by etching the film to be processed using this mask. However, with the recent miniaturization of semiconductor devices, the diameters of contact holes and via holes are becoming increasingly smaller, and a technique for forming a pattern having a dimension less than the exposure limit is proposed (for example, Patent Documents). 1).
この特許文献１では、まず、メタル配線を形成した半導体基板上に、無機絶縁膜、有機絶縁膜を順に形成し、形成するビアホールと相似形状の凹部を有機絶縁膜に形成した後、加熱によって有機絶縁膜と反応する上層膜を凹部内と有機絶縁膜上に形成する。ついで、上層膜を加熱処理して上層膜を有機絶縁膜と反応させ、凹部の側面に反応層を成長させる。その後、未反応の上層膜を除去することで、有機絶縁膜に形成した凹部よりも寸法の小さな凹部が得られ、この寸法が縮小した凹部を有する有機絶縁膜を用いて無機絶縁膜にビアホールを形成している。 In Patent Document 1, first, an inorganic insulating film and an organic insulating film are sequentially formed on a semiconductor substrate on which metal wiring is formed, and a recess having a shape similar to a via hole to be formed is formed in the organic insulating film, and then the organic layer is heated by heating. An upper film that reacts with the insulating film is formed in the recess and on the organic insulating film. Next, the upper layer film is heat-treated to cause the upper layer film to react with the organic insulating film, and a reaction layer is grown on the side surface of the recess. Thereafter, by removing the unreacted upper layer film, a recess having a size smaller than that of the recess formed in the organic insulating film is obtained, and a via hole is formed in the inorganic insulating film using the organic insulating film having the recess having a reduced size. Forming.
しかし、今後さらに半導体装置の微細化が進行し、コンタクトホールやビアホールなどのホールパターン間ピッチが露光可能限界寸法よりも小さくなると、隣接するホールパターン間で露光パターンが繋がってしまう。そのため、特許文献１に記載の方法では、目的形状と相似形状の露光パターンを形成することができないので、ホールパターンを形成することができなくなる。つまり、特許文献１に記載の方法では、最初の露光によって形成されたパターンの凹部の径を小さくすることができるが、露光可能限界寸法よりも小さい間隔のホールパターンを形成することができず、凹部の密度を高めることができないという問題点があった。 However, if the semiconductor device is further miniaturized in the future and the pitch between the hole patterns such as contact holes and via holes becomes smaller than the exposure limit size, the exposure patterns are connected between the adjacent hole patterns. Therefore, in the method described in Patent Document 1, an exposure pattern having a shape similar to the target shape cannot be formed, so that a hole pattern cannot be formed. That is, in the method described in Patent Document 1, it is possible to reduce the diameter of the concave portion of the pattern formed by the first exposure, but it is not possible to form a hole pattern with an interval smaller than the exposure limit dimension, There was a problem that the density of the recesses could not be increased.
本発明は、露光可能限界寸法よりも小さい間隔のパターンを形成することができる半導体装置の製造方法を提供することを目的とする。 An object of this invention is to provide the manufacturing method of the semiconductor device which can form the pattern of a space | interval smaller than exposure possible critical dimension.
本願発明の一態様によれば、基板上に形成された被加工膜上にレジスト膜を形成する第１の工程と、前記レジスト膜を露光、現像し、第１の方向に伸長し、前記第１の方向に垂直な第２の方向にくびれ部を有する開口パターンを形成する第２の工程と、ガス存在雰囲気下で前記レジスト膜上に前記ガスを構成する元素を含む堆積物を堆積し、前記くびれ部における前記開口パターンの底部を前記第２の方向に前記堆積物で接続した膜パターンを形成する第３の工程と、前記膜パターンが転写されるように、ドライエッチング法によって前記被加工膜をエッチングする第４の工程と、を含むことを特徴とする半導体装置の製造方法が提供される。 According to one aspect of the present invention, a first step of forming a resist film on a film to be processed formed on a substrate, and exposing and developing the resist film, elongating in a first direction, A second step of forming an opening pattern having a constricted portion in a second direction perpendicular to the direction of 1, a deposit containing an element constituting the gas is deposited on the resist film in a gas-existing atmosphere; A third step of forming a film pattern in which the bottom of the opening pattern in the constricted part is connected by the deposit in the second direction; and the work piece by dry etching so that the film pattern is transferred And a fourth step of etching the film. A method of manufacturing a semiconductor device is provided.
本発明によれば、露光可能限界寸法よりも小さい間隔のパターンを形成することができるという効果を奏する。 According to the present invention, it is possible to form a pattern having an interval smaller than the exposure limit size.
以下に添付図面を参照して、本発明の実施の形態にかかる半導体装置の製造方法を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。 A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described below in detail with reference to the accompanying drawings. In addition, this invention is not limited by this embodiment. The cross-sectional views of the semiconductor devices used in the following embodiments are schematic, and the relationship between the thickness and width of the layers, the ratio of the thicknesses of the layers, and the like are different from the actual ones.
図１−１〜図１−２は、本実施の形態による半導体装置の製造方法の一例を模式的に示すＸ軸方向の断面図であり、図２は、本実施の形態による半導体装置の製造工程の一部における上面図であり、図３は、図２のエッチングされた層の底面図であり、図４は、本実施の形態による半導体装置の製造工程の一部におけるＹ軸方向の断面図である。なお、図２と図３において、紙面の左右方向をＸ軸方向とし、紙面内のＸ軸方向に垂直な方向をＹ軸方向としている。 FIGS. 1-1 to 1-2 are cross-sectional views in the X-axis direction schematically showing an example of the manufacturing method of the semiconductor device according to the present embodiment, and FIG. 2 shows the manufacturing of the semiconductor device according to the present embodiment. 3 is a top view of a part of the process, FIG. 3 is a bottom view of the etched layer of FIG. 2, and FIG. 4 is a cross section in the Y-axis direction in a part of the manufacturing process of the semiconductor device according to the present embodiment. FIG. 2 and 3, the left-right direction of the paper surface is the X-axis direction, and the direction perpendicular to the X-axis direction in the paper surface is the Y-axis direction.
まず、シリコン基板などの基板１０上に、加工対象となる被加工膜１１を形成する（図１−１（ａ））。この被加工膜１１は、たとえば基板１０上に形成された電界効果型トランジスタのゲート電極やソース／ドレイン領域と、上層に形成される配線層との間、あるいは下層に形成される配線層と上層に形成される配線層との間、を電気的に絶縁する層間絶縁膜などの絶縁膜である。また、ここで、基板１０とは、シリコン基板などの半導体基板だけでなく、ガラス基板やこれらの上面に金属膜や絶縁膜などの膜や素子が形成された状態の基板をも含むものとする。 First, a film 11 to be processed is formed on a substrate 10 such as a silicon substrate (FIG. 1-1A). This processed film 11 is formed, for example, between a gate electrode or source / drain region of a field effect transistor formed on the substrate 10 and a wiring layer formed in an upper layer, or a wiring layer and an upper layer formed in a lower layer. An insulating film such as an interlayer insulating film that electrically insulates the wiring layer formed between the two. Here, the substrate 10 includes not only a semiconductor substrate such as a silicon substrate but also a glass substrate and a substrate in which a film or an element such as a metal film or an insulating film is formed on the upper surface thereof.
ついで、被加工膜１１上に、下層レジスト２１、中間膜２２および上層レジスト２３を順に形成する（図１−１（ｂ））。下層レジスト２１は、たとえばアセナフチレン系、ポリアリーレン系、フェノール系、ノボラック系などの炭素を含有する化合物（高分子化合物）を有機溶剤に溶解した下層膜溶液を、スピンコート法などの塗布法によって塗布した後、所定の条件で加熱処理を行うことによって形成される。この下層レジスト２１は、反射防止剤を含むものであってもよい。また、この下層レジスト２１は、下地の段差を十分に吸収することが可能な厚さであることが望ましい。 Next, a lower layer resist 21, an intermediate film 22, and an upper layer resist 23 are formed in order on the film 11 to be processed (FIG. 1-1 (b)). For the lower resist 21, for example, an underlayer film solution in which a compound (polymer compound) containing carbon such as acenaphthylene, polyarylene, phenol, or novolac is dissolved in an organic solvent is applied by a coating method such as a spin coating method. Then, it is formed by performing heat treatment under predetermined conditions. The lower layer resist 21 may contain an antireflection agent. Further, it is desirable that the lower layer resist 21 has a thickness that can sufficiently absorb the underlying step.
また、中間膜２２は、塗布型絶縁膜（ＳＯＧ（Spin On Glass）膜）からなり、塗布法によって下層レジスト２１上に形成される。たとえば、過水素化シラザン重合体溶液をスピンコート法などの塗布法によって下層レジスト２１上に塗布した後、塗布された膜が硬化する温度で加熱処理を行うことで、酸化シリコン膜からなる中間膜２２が形成される。中間膜２２としては、酸化シリコン膜のほかに、酸化チタン、酸化タングステンなどからなる膜であってもよい。 The intermediate film 22 is made of a coating type insulating film (SOG (Spin On Glass) film) and is formed on the lower resist 21 by a coating method. For example, after the perhydrogenated silazane polymer solution is applied on the lower resist 21 by a coating method such as a spin coating method, a heat treatment is performed at a temperature at which the applied film is cured, whereby an intermediate film made of a silicon oxide film 22 is formed. The intermediate film 22 may be a film made of titanium oxide, tungsten oxide, or the like in addition to the silicon oxide film.
さらに、上層レジスト２３は、中間膜２２上にレジスト溶液を塗布後、その塗膜を加熱処理することによって形成される。上層レジスト２３の材料としては、特に限定されることはなく、光酸発生剤を含有するポジ型またはネガ型の化学増幅型レジストなどを用いることができる。 Further, the upper resist 23 is formed by applying a resist solution on the intermediate film 22 and then heat-treating the coating film. The material of the upper resist 23 is not particularly limited, and a positive or negative chemically amplified resist containing a photoacid generator can be used.
その後、リソグラフィ技術によって、上層レジスト２３を露光して、アルカリ現像処理を行って、上層レジストパターン２３Ａを形成する（図１−１（ｃ）、図２（ａ）、図３（ａ）、図４（ａ））。露光する光は、レーザ光や紫外線、Ｘ線、電子ビームなどを用いることができるが、特に限定されない。上層レジストパターン２３Ａは、上層レジスト２３内に開口パターン３１Ａが形成されたものである。 Thereafter, the upper resist 23 is exposed by lithography and subjected to alkali development to form an upper resist pattern 23A (FIGS. 1-1 (c), 2 (a), 3 (a), and FIG. 4 (a)). Laser light, ultraviolet rays, X-rays, electron beams, or the like can be used as light to be exposed, but there is no particular limitation. The upper layer resist pattern 23 </ b> A is obtained by forming an opening pattern 31 </ b> A in the upper layer resist 23.
図２（ａ）と図３（ａ）に示されるように、上層レジストパターン２３Ａに形成される１つの開口パターン３１Ａは、２つの楕円状のパターンがＸ軸方向に所定の距離だけ重なることによって形成された略楕円状を有しており、その外周のＸ軸方向の中心部付近に、Ｙ軸方向にくびれたくびれ部２３１を有している。そして、この開口パターン３１Ａが、Ｘ軸方向に所定の距離をおいて形成される。また、この開口パターン３１Ａの側面は、上層レジストパターン２３Ａの上面Ｌ１から下面Ｌ２に向かって開口面積が小さくなるテーパ形状を有している。 As shown in FIGS. 2A and 3A, one opening pattern 31A formed in the upper resist pattern 23A is obtained by overlapping two elliptical patterns by a predetermined distance in the X-axis direction. It has a substantially oval shape formed, and has a constricted portion 231 constricted in the Y-axis direction in the vicinity of the center in the X-axis direction on the outer periphery thereof. The opening pattern 31A is formed at a predetermined distance in the X-axis direction. In addition, the side surface of the opening pattern 31A has a tapered shape in which the opening area decreases from the upper surface L1 to the lower surface L2 of the upper resist pattern 23A.
さらに、図４（ａ）は図２（ａ）のＡ−Ａ断面図であり、この図４（ａ）に示されるように、くびれ部２３１における断面構造においては、対向するくびれ部２３１の間の中心付近５１で、上層レジスト２３が数ｎｍ程度の厚さで残されていることが望ましいが、上層レジスト２３が残されていない状態でもよい。このくびれ部２３１間の中心付近５１からＹ軸方向に離れる（くびれ部２３１に向かう）にしたがって、上層レジスト２３の厚さは増加している。 4A is a cross-sectional view taken along the line AA in FIG. 2A. As shown in FIG. 4A, in the cross-sectional structure of the constricted portion 231, there is a gap between the constricted constricted portions 231. It is desirable that the upper layer resist 23 is left with a thickness of about several nanometers near the center 51, but the upper layer resist 23 may not be left. As the distance from the central portion 51 between the constricted portions 231 increases in the Y-axis direction (towards the constricted portion 231), the thickness of the upper layer resist 23 increases.
図５は、くびれ部を有するパターンを形成する露光マスクの一例を示す図である。この図５において、紙面の左右方向をＸ軸とし、Ｘ軸に垂直な方向をＹ軸方向とする。このＸ軸およびＹ軸の方向は、図２と図３のＸ軸およびＹ軸の方向と一致している。この露光マスク７０は、遮光部７１内に、開口パターン３１Ａを形成するための形状を有する透光部７２（パターン形成部）を有する。この透光部７２のＸ軸方向の外周の中心部付近には、開口パターン３１Ａにくびれを設けるために、遮光部７１がパターン内部のＹ軸方向に突出した突出部７１Ａが設けられている。すなわち、透光部７２のＸ軸方向の外周は、その中心部付近で、透光部７２の内部に向かって窪んだ形状を有している。このような露光マスク７０を用いて露光を行うことによって、露光箇所のＸ軸方向中央部付近にくびれ部２３１を有する開口パターン３１Ａを形成することができる。なお、この図４では、上層レジスト２３がポジ型の場合を示したが、使用する上層レジスト２３がネガ型の場合には、遮光部７１と透光部７２とが入れ替わる。 FIG. 5 is a view showing an example of an exposure mask for forming a pattern having a constricted portion. In FIG. 5, the left-right direction of the paper surface is taken as the X axis, and the direction perpendicular to the X axis is taken as the Y axis direction. The directions of the X axis and the Y axis coincide with the directions of the X axis and the Y axis in FIGS. The exposure mask 70 has a light transmitting portion 72 (pattern forming portion) having a shape for forming the opening pattern 31 </ b> A in the light shielding portion 71. In the vicinity of the central portion of the outer periphery in the X-axis direction of the light-transmitting portion 72, a protruding portion 71A in which the light shielding portion 71 protrudes in the Y-axis direction inside the pattern is provided in order to provide a constriction in the opening pattern 31A. That is, the outer periphery in the X-axis direction of the translucent part 72 has a shape that is recessed toward the inside of the translucent part 72 near the center. By performing exposure using such an exposure mask 70, it is possible to form an opening pattern 31A having a constricted portion 231 near the central portion in the X-axis direction of the exposed portion. Although FIG. 4 shows the case where the upper layer resist 23 is a positive type, when the upper layer resist 23 to be used is a negative type, the light shielding portion 71 and the light transmitting portion 72 are interchanged.
ついで、上層レジストパターン２３Ａ上に炭素を含有する膜（以下、炭素含有膜という）２４を堆積し、上層膜パターン２５を形成する（図１−１（ｄ）、図２（ｂ）、図３（ｂ）、図４（ｂ））。この堆積処理は、後のエッチング処理で使用するたとえばＲＩＥ（Reactive Ion Etching）処理装置を用いて行うことができる。ＲＩＥ処理装置のチャンバ内に対向して配置された一対の電極のうち、一方の電極である基板保持手段に基板１０を保持させた後、チャンバ内を所定の真空度にし、ＣＨ3Ｆ，Ｃ4Ｆ6，ＣＨ4などのガスをチャンバ内に導入し、基板保持手段を兼ねる電極に高周波電力を印加して導入したガスをプラズマ化して、上層レジストパターン２３Ａの上面および側面に炭素含有膜２４を形成する。通常、ＣＨ3Ｆ，Ｃ4Ｆ6，ＣＨ4などのガスは、ＲＩＥに用いられるが、その基板温度やガスの流量、高周波電力などの条件を堆積性の強い条件に制御することで、上層レジストパターン２３Ａの下層に位置する中間膜２２をエッチングせずに、上層レジストパターン２３Ａ上に炭素含有膜２４を形成することができる。 Next, a film containing carbon (hereinafter referred to as a carbon-containing film) 24 is deposited on the upper resist pattern 23A to form an upper film pattern 25 (FIGS. 1-1 (d), 2 (b), 3 (B), FIG. 4 (b)). This deposition process can be performed using, for example, an RIE (Reactive Ion Etching) processing apparatus used in a later etching process. After the substrate 10 is held by the substrate holding means, which is one of the pair of electrodes arranged opposite to each other in the chamber of the RIE processing apparatus, the inside of the chamber is set to a predetermined degree of vacuum, and CH 3 F, C A gas such as 4 F 6 or CH 4 is introduced into the chamber, and the introduced gas is converted into plasma by applying high-frequency power to the electrode that also serves as the substrate holding means. Form. Normally, gases such as CH 3 F, C 4 F 6 , and CH 4 are used for RIE. By controlling the conditions such as the substrate temperature, gas flow rate, and high-frequency power to conditions with strong deposition properties, the upper layer The carbon-containing film 24 can be formed on the upper resist pattern 23A without etching the intermediate film 22 located in the lower layer of the resist pattern 23A.
図４（ｂ）は、図２（ｂ）のＢ−Ｂ断面図であるが、この図４（ｂ）に示されるように、くびれ部２３１間のＹ軸方向に沿った断面においても炭素含有膜２４は堆積し、くびれ部２３１間の穴底の形状を強調するように、炭素含有膜２４が堆積する。すなわち、上層レジストパターン２３Ａの底部から所定の高さの範囲には、Ｙ軸方向に対向して存在するくびれ部２３１間に炭素含有膜２４が堆積して、分離部２６が形成される。なお、くびれ部２３１間の中心付近５１に上層レジスト２３が残っていない場合でも、図４（ｂ）に示されるように、くびれ部２３１における側壁に炭素含有膜２４が堆積し、Ｙ軸方向に成長していくことで、結果的にくびれ部２３１間の中心付近にも炭素含有膜２４が堆積し、分離部２６が形成される。 4B is a cross-sectional view taken along the line B-B of FIG. 2B, and as shown in FIG. 4B, the carbon-containing portion is also included in the cross section along the Y-axis direction between the constricted portions 231. The film 24 is deposited, and the carbon-containing film 24 is deposited so as to emphasize the shape of the bottom of the hole between the constricted portions 231. That is, in the range of a predetermined height from the bottom of the upper resist pattern 23A, the carbon-containing film 24 is deposited between the constricted portions 231 that are opposed to each other in the Y-axis direction, so that the separating portion 26 is formed. Note that, even when the upper layer resist 23 does not remain near the center 51 between the constricted portions 231, as shown in FIG. 4B, the carbon-containing film 24 is deposited on the side walls of the constricted portions 231, and the Y-axis direction is increased. As a result, the carbon-containing film 24 is deposited near the center between the constricted portions 231 as a result, and the separating portion 26 is formed.
この堆積処理によって、開口パターン３１Ａは、炭素含有膜２４が堆積した上層レジストパターン２３Ａの上面Ｌ３では、図２（ｂ）に示されるように、図２（ａ）よりも開口面積が小さくなったくびれ部２３１を有する略楕円形状を有しているが、上層レジストパターン２３Ａの底面Ｌ２では、図３（ｂ）に示されるように、露光可能限界以下の間隔を有する２つの穴形状の開口パターン３１Ｂに分離される。 By this deposition process, the opening pattern 31A has a smaller opening area on the upper surface L3 of the upper layer resist pattern 23A on which the carbon-containing film 24 is deposited, as shown in FIG. 2B. Although it has a substantially elliptical shape having a constricted portion 231, on the bottom surface L2 of the upper resist pattern 23A, as shown in FIG. 3B, two hole-shaped opening patterns having an interval less than the exposure limit It is separated into 31B.
その後、分離部２６を有する上層膜パターン２５をマスクとして、ＲＩＥ法などのドライエッチング法を用いて中間膜２２のエッチングを行い、中間膜パターン２２Ａを形成する（図１−２（ａ）、図２（ｃ）、図３（ｃ））。ＲＩＥ処理は、ＲＩＥ処理装置のチャンバ内の基板保持手段に基板１０を保持させ、チャンバ内を所定の真空度にした後、ＣＦ4，ＣＨＦ3などのガスをチャンバ内に導入し、基板温度やガスの流量、高周波電力などの条件を堆積性が低く、エッチング性の高い条件に制御することで、中間膜２２のエッチングを行う。 Thereafter, using the upper layer film pattern 25 having the separation portion 26 as a mask, the intermediate film 22 is etched using a dry etching method such as the RIE method to form the intermediate film pattern 22A (FIGS. 1-2A and FIG. 2 (c), FIG. 3 (c)). In the RIE processing, the substrate holding means in the chamber of the RIE processing apparatus holds the substrate 10 and the chamber is evacuated to a predetermined degree of vacuum. Then, a gas such as CF 4 or CHF 3 is introduced into the chamber, and the substrate temperature or The intermediate film 22 is etched by controlling the conditions such as the gas flow rate and the high-frequency power to conditions with low deposition properties and high etching properties.
このとき、図２（ｂ）に示されるように、上層レジストパターン２３Ａの上部では１つの開口パターン３１Ａであっても、図３（ｂ）に示されるように、上層レジストパターン２３Ａの底部付近では、２つに分離された穴形状の開口パターン３１Ｂとなっているので、この底部付近の開口パターン３１Ｂの形状が、中間膜２２に転写され、中間膜パターン２２Ａが形成される。 At this time, as shown in FIG. 2B, even if there is one opening pattern 31A in the upper part of the upper resist pattern 23A, in the vicinity of the bottom of the upper resist pattern 23A, as shown in FIG. Since the hole-shaped opening pattern 31B is divided into two, the shape of the opening pattern 31B near the bottom is transferred to the intermediate film 22 to form the intermediate film pattern 22A.
このエッチングによって、上層膜パターン２５もエッチングされる。ここでは、上層膜パターン２５の上面の高さは、くびれ部２３１に形成された炭素含有膜２４の高さとほぼ同じ程度になったものとする。その結果、図２（ｃ）に示されるように、上層膜パターン２５の上面Ｌ４において、図２（ｂ）の場合には１つだった開口パターン３１Ａは、２つの楕円形状の開口パターン３１Ｂに分離される。また、図３（ｃ）に示されるように中間膜パターン２２Ａの底面Ｌ５は、ほぼ上層レジストパターン２３Ａの底面におけるパターン形状が縮小して反映されたものとなる。 By this etching, the upper layer film pattern 25 is also etched. Here, it is assumed that the height of the upper surface of the upper layer film pattern 25 is substantially the same as the height of the carbon-containing film 24 formed in the constricted portion 231. As a result, as shown in FIG. 2C, on the upper surface L4 of the upper layer film pattern 25, the one opening pattern 31A in the case of FIG. 2B becomes two elliptical opening patterns 31B. To be separated. Further, as shown in FIG. 3C, the bottom surface L5 of the intermediate film pattern 22A substantially reflects the pattern shape on the bottom surface of the upper resist pattern 23A.
ついで、ＲＩＥ法などのドライエッチング法によって、中間膜パターン２２Ａをマスクとして、下層レジスト２１をエッチングし、下層膜パターン２１Ａを形成する（図１−２（ｂ））。この下層膜パターン２１Ａは、下層レジスト２１に開口パターン３１Ｃが形成されたものである。このとき、上層膜パターン２５は、エッチングされて完全に除去され、中間膜パターン２２Ａもエッチングによって厚さが減少している。 Next, the lower layer resist 21 is etched by a dry etching method such as the RIE method using the intermediate film pattern 22A as a mask to form the lower layer film pattern 21A (FIG. 1-2B). The lower layer film pattern 21 </ b> A is obtained by forming an opening pattern 31 </ b> C in the lower layer resist 21. At this time, the upper layer film pattern 25 is etched and completely removed, and the thickness of the intermediate film pattern 22A is also reduced by the etching.
さらに、下層膜パターン２１Ａをマスクとして、ＲＩＥ法などのドライエッチング法によって加工対象である被加工膜１１をエッチングして、被加工膜１１を貫通するホール３２を形成する（図１−２（ｃ））。このホール３２は、図３（ｂ）に示した分離部２６を有する上層膜パターン２５における開口パターン３１Ｂが縮小して転写された形状を有しており、使用される露光装置の解像限界以下の間隔を有するピッチで形成されている。また、このとき、中間膜パターン２２Ａがエッチングによって完全に除去され、下層膜パターン２１Ａもエッチングによって厚さが減少している。 Further, using the lower layer film pattern 21A as a mask, the film 11 to be processed is etched by a dry etching method such as the RIE method to form a hole 32 penetrating the film 11 to be processed (FIG. 1-2 (c). )). This hole 32 has a shape in which the opening pattern 31B in the upper layer film pattern 25 having the separation portion 26 shown in FIG. 3B is reduced and transferred, and is below the resolution limit of the used exposure apparatus. Are formed at a pitch having an interval of. At this time, the intermediate film pattern 22A is completely removed by etching, and the thickness of the lower layer film pattern 21A is also reduced by etching.
その後、下層膜パターン２１Ａをアッシングによって除去することによって、被加工膜１１の上面が露出される。そして、この被加工膜１１に形成されたホール３２には、たとえばバリアメタル膜と金属材料が形成され、コンタクトまたはビアが形成される。 Thereafter, the lower layer film pattern 21A is removed by ashing to expose the upper surface of the film 11 to be processed. In the hole 32 formed in the film 11 to be processed, for example, a barrier metal film and a metal material are formed, and a contact or a via is formed.
つぎに、実際に実験を行った結果を示す。図６は、この実施の形態の方法によって形成された半導体装置の上面の様子を示す走査型電子顕微鏡写真である。図６（ａ）は、リソグラフィ直後の上層レジストパターン２３Ａの上面の様子を示している。上層レジスト２３に形成された開口パターン３１Ａは、Ｘ方向に伸長し、その中央部付近にくびれが形成されている。 Next, the results of actual experiments are shown. FIG. 6 is a scanning electron micrograph showing the state of the upper surface of the semiconductor device formed by the method of this embodiment. FIG. 6A shows the state of the upper surface of the upper layer resist pattern 23A immediately after lithography. The opening pattern 31A formed in the upper resist 23 extends in the X direction, and a constriction is formed near the center thereof.
一方の図６（ｂ）は、図６（ａ）の上層レジストパターン２３Ａを用いて、上述した方法にしたがってホール３２を形成した被加工膜１１の上面の様子を示している。ここでは、ＣＨ3Ｆ／Ｃ4Ｆ6／Ｎ2ガスを用いて堆積処理を行い、ＣＦ4／Ｏ2あるいはＣＨＦ3／Ｏ2ガスを用いてエッチング処理を行った。その結果、図６（ａ）のようにＸ方向に伸長した１つのパターンに対応するホールから、２つのホール３２を被加工膜１１に形成することができる。 On the other hand, FIG. 6B shows a state of the upper surface of the film to be processed 11 in which the holes 32 are formed according to the above-described method using the upper resist pattern 23A of FIG. 6A. Here, deposition processing was performed using CH 3 F / C 4 F 6 / N 2 gas, and etching processing was performed using CF 4 / O 2 or CHF 3 / O 2 gas. As a result, two holes 32 can be formed in the film 11 to be processed from holes corresponding to one pattern extending in the X direction as shown in FIG.
なお、堆積処理とエッチング処理は、同じチャンバ内で、使用するガスを処理工程ごとに取り替えたり、同じガスでも、基板温度やガスの流量、基板１０に印加する高周波電圧などを処理工程ごとに変えたりすることによって、実行することができる。このように、同じチャンバ内で処理を行うことによって、別々のチャンバ内で各処理を行う場合に比して、処理にかかる時間を短縮化することができる。 In the deposition process and the etching process, the gas used is changed for each processing step in the same chamber, or even with the same gas, the substrate temperature, the gas flow rate, the high-frequency voltage applied to the substrate 10 are changed for each processing step. Can be executed. As described above, by performing the processing in the same chamber, it is possible to shorten the time required for the processing as compared with the case where each processing is performed in different chambers.
また、上述した説明では、堆積処理にはＣＨ3Ｆ，Ｃ4Ｆ6，ＣＨ4などのガスを用いて炭素含有膜２４を形成し、エッチング処理にはＣＦ4，ＣＨＦ3などのガスを用いる場合を示したが、これは一例であり、その他のガスを用いることも可能である。また、同じガス種でも、条件によって堆積処理とエッチング処理を切り替えることも可能である。さらに、エッチング対象である材料によっても、使用できるガスや、堆積処理とエッチング処理を切り分ける条件も異なる。そのため、中間膜２２に用いる材料について、使用するガス種と、堆積処理とエッチング処理を行う条件について予め実験により求めておくことが望ましい。 In the above description, the carbon-containing film 24 is formed using a gas such as CH 3 F, C 4 F 6 , and CH 4 for the deposition process, and a gas such as CF 4 and CHF 3 is used for the etching process. Although a case has been shown, this is an example, and other gases may be used. In addition, even with the same gas type, the deposition process and the etching process can be switched depending on conditions. Furthermore, the gas that can be used and the conditions for separating the deposition process and the etching process differ depending on the material to be etched. For this reason, it is desirable that the material used for the intermediate film 22 is obtained in advance through experiments on the gas type to be used and the conditions for performing the deposition process and the etching process.
さらに、上述した説明では、楕円状のパターンの長手方向中央部付近にくびれ部２３１を有する開口パターン３１Ａを、リソグラフィで上層レジスト２３に形成し、この上層レジスト２３に対して堆積処理を行って、上層レジスト２３の底部に開口パターン３１Ａのくびれ部２３１間を接続する分離部２６を形成して、２つの開口パターン３１Ｂに分離した後に、エッチング処理を行って被加工膜１１上に２つのホール３２を形成するようにした。しかし、本発明はこれに限定されるものではなく、変形例として、Ｘ軸方向に伸長したライン状のパターンの長手方向の外周に２つ以上のくびれ部２３１（凹凸）を局所的に形成した上層レジストパターン２３Ａを用いてホール３２の形成を行ってもよい。 Furthermore, in the above description, the opening pattern 31A having the constricted portion 231 near the longitudinal center of the elliptical pattern is formed in the upper resist layer 23 by lithography, and the upper resist layer 23 is subjected to a deposition process. A separation portion 26 for connecting the constricted portions 231 of the opening pattern 31A is formed at the bottom of the upper layer resist 23 and separated into two opening patterns 31B. Then, an etching process is performed to form two holes 32 on the film 11 to be processed. To form. However, the present invention is not limited to this, and as a modification, two or more constricted portions 231 (unevenness) are locally formed on the outer periphery in the longitudinal direction of the line-shaped pattern extending in the X-axis direction. The holes 32 may be formed using the upper resist pattern 23A.
図７は、変形例によるリソグラフィ後の上層レジストパターンとエッチング後のホールの様子を模式的に示す図である。図７（ａ）のように、Ｘ軸方向に伸長したライン状の１つのパターンに２箇所のくびれ部２３１を形成し、上記した堆積処理とエッチング処理を行うことによって、図７（ｂ）に示されるように、３つの開口パターン３１Ｂが中間膜２２に形成される。この場合には、図７（ｂ）の開口パターン３１Ｂ間の距離を露光可能限界以下とすることができる。 FIG. 7 is a diagram schematically showing an upper resist pattern after lithography and a state of holes after etching according to a modification. As shown in FIG. 7A, two constricted portions 231 are formed in one line-shaped pattern extending in the X-axis direction, and the above-described deposition process and etching process are performed. As shown, three opening patterns 31 </ b> B are formed in the intermediate film 22. In this case, the distance between the opening patterns 31B in FIG.
また、図７（ｃ）のように、Ｘ軸方向に伸長し、所定の間隔でくびれ部２３１を有するライン状の開口パターン３１ＡをＹ軸方向に所定の間隔で形成することによって、図７（ｄ）のように、マトリックス状に開口パターン３１Ｂを中間膜２２に形成することができる。この場合にも、Ｘ軸方向の開口パターン３１Ｂ間の距離を露光可能限界以下とすることができる。 Further, as shown in FIG. 7C, a line-shaped opening pattern 31A that extends in the X-axis direction and has a constricted portion 231 at a predetermined interval is formed at a predetermined interval in the Y-axis direction. As in d), the opening pattern 31B can be formed in the intermediate film 22 in a matrix. Also in this case, the distance between the opening patterns 31B in the X-axis direction can be set to be less than the exposure limit.
この変形例によれば、レジストを露光、現像して、一方向に伸長した開口に局所的にくびれ部２３１を有するレジストパターンを形成し、このレジストパターンに炭素含有膜２４の堆積を行った後、ＲＩＥ法などのドライエッチングでエッチングを行うようにしたので、レジストパターンの底部付近では、Ｙ軸方向に対向するくびれ部２３１間が炭素含有膜２４によって接続され、（くびれ部２３１の数＋１）個の独立した楕円形状（円形状）のパターンが形成される。その結果、この楕円形状（円形状）のパターンを用いて、被加工膜１１をエッチングすることによって、１つのパターンから複数のコンタクトホールやビアホールなどのホールパターンを形成することができる。また、形成されるホールパターンの間隔は、露光限界以下であるので、形成されるホールの密度を高めることができるという効果を有する。 According to this modified example, after the resist is exposed and developed to form a resist pattern having a constricted portion 231 locally in an opening extending in one direction, and the carbon-containing film 24 is deposited on the resist pattern. Since the etching is performed by dry etching such as the RIE method, the constricted portions 231 facing each other in the Y-axis direction are connected by the carbon-containing film 24 in the vicinity of the bottom portion of the resist pattern (number of constricted portions 231 + 1). Individual independent elliptical (circular) patterns are formed. As a result, a hole pattern such as a plurality of contact holes and via holes can be formed from one pattern by etching the film to be processed 11 using this elliptical (circular) pattern. Further, since the interval between the formed hole patterns is less than the exposure limit, the density of the formed holes can be increased.
１０…基板、１１…被加工膜、２１…下層レジスト、２１Ａ…下層膜パターン、２２…中間膜、２２Ａ…中間膜パターン、２３…上層レジスト、２３Ａ…上層レジストパターン、２４…炭素含有膜、２５…上層膜パターン、２６…分離部、３１Ａ，３１Ｂ，３１Ｃ…開口パターン、３２…ホール、２３１…くびれ部。 DESCRIPTION OF SYMBOLS 10 ... Substrate, 11 ... Processed film, 21 ... Lower layer resist, 21A ... Lower layer film pattern, 22 ... Intermediate film, 22A ... Intermediate film pattern, 23 ... Upper layer resist, 23A ... Upper layer resist pattern, 24 ... Carbon-containing film, 25 ... upper layer film pattern, 26 ... separation part, 31A, 31B, 31C ... opening pattern, 32 ... hole, 231 ... constriction part.
Claims (5)
前記レジスト膜を露光、現像し、第１の方向に伸長し、前記第１の方向に垂直な第２の方向にくびれ部を有する開口パターンを形成する第２の工程と、
ガス存在雰囲気下で前記レジスト膜上に前記ガスを構成する元素を含む堆積物を堆積し、前記くびれ部における前記開口パターンの底部を前記第２の方向に前記堆積物で接続した膜パターンを形成する第３の工程と、
前記膜パターンが転写されるように、ドライエッチング法によって前記被加工膜をエッチングする第４の工程と、
を含むことを特徴とする半導体装置の製造方法。 A first step of forming a resist film on a film to be processed formed on a substrate;
A second step of exposing and developing the resist film, extending in a first direction, and forming an opening pattern having a constriction in a second direction perpendicular to the first direction;
Depositing a deposit containing an element constituting the gas on the resist film in a gas-existing atmosphere, and forming a film pattern in which the bottom of the opening pattern in the constricted portion is connected by the deposit in the second direction. A third step of
A fourth step of etching the film to be processed by a dry etching method so that the film pattern is transferred;
A method for manufacturing a semiconductor device, comprising:
前記第４の工程では、
前記膜パターンをマスクとして、ドライエッチング法によって前記中間膜をエッチングして中間膜パターンを形成する工程と、
前記中間膜パターンをマスクとして、ドライエッチング法によって前記下層レジスト膜をエッチングして下層膜パターンを形成する工程と、
前記下層膜パターンをマスクとして、ドライエッチング法によって前記被加工膜をエッチングする工程と、
を含むことを特徴とする請求項１に記載の半導体装置の製造方法。 In the first step, after sequentially forming a lower resist film and an intermediate film serving as a mask for the lower resist film on the film to be processed, the resist film is formed,
In the fourth step,
Etching the intermediate film by a dry etching method using the film pattern as a mask to form an intermediate film pattern;
Using the intermediate film pattern as a mask, etching the lower resist film by a dry etching method to form a lower film pattern,
Etching the film to be processed by a dry etching method using the lower layer film pattern as a mask;
The method of manufacturing a semiconductor device according to claim 1, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009044623A JP2010199434A (en) | 2009-02-26 | 2009-02-26 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009044623A JP2010199434A (en) | 2009-02-26 | 2009-02-26 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010199434A true JP2010199434A (en) | 2010-09-09 |
Family
ID=42823835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009044623A Pending JP2010199434A (en) | 2009-02-26 | 2009-02-26 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010199434A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011101926A1 (en) * | 2010-02-16 | 2011-08-25 | パナソニック株式会社 | Manufacturing method for semiconductor device(s) and photomask |
-
2009
- 2009-02-26 JP JP2009044623A patent/JP2010199434A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011101926A1 (en) * | 2010-02-16 | 2011-08-25 | パナソニック株式会社 | Manufacturing method for semiconductor device(s) and photomask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI473143B (en) | Method for forming micro-pattern in semiconductor device | |
| US8273661B2 (en) | Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
| JP2009135462A (en) | Double patterning method by lithography | |
| TW200913141A (en) | Semiconductor device manufacturing method | |
| JP2007521645A (en) | Single dual damascene process by imprint lithography | |
| US8481429B2 (en) | Method of manufacturing semiconductor device | |
| JP2009158907A (en) | Fine pattern forming method of semiconductor element | |
| US7537883B2 (en) | Method of manufacturing nano size-gap electrode device | |
| US20090170310A1 (en) | Method of forming a metal line of a semiconductor device | |
| KR100919366B1 (en) | Method of forming patterns in semiconductor device | |
| US7820343B2 (en) | Method for producing a photomask, method for patterning a layer or layer stack and resist stack on a mask substrate | |
| KR100870264B1 (en) | Method of forming a micro pattern in a semiconductor device | |
| JP3271616B2 (en) | Electron beam exposure mask and manufacturing method thereof | |
| US9034766B2 (en) | Pattern formation method | |
| JP6063825B2 (en) | Pattern formation method | |
| JP2010199434A (en) | Method for manufacturing semiconductor device | |
| US20220121121A1 (en) | Semiconductor structure and manufacturing method thereof | |
| JP2008078527A (en) | Method for manufacturing ion-implantation stencil-mask and ion-implantation stencil-mask | |
| JP2007258650A (en) | Transfer mask blank, transfer mask and pattern exposure method | |
| CN111640657B (en) | Semiconductor device and method of forming the same | |
| US7906272B2 (en) | Method of forming a pattern of a semiconductor device | |
| US20140045124A1 (en) | Method of manufacturing semiconductor device | |
| US20090162794A1 (en) | Method for fabricating semiconductor device | |
| JP2004134720A (en) | Dry lithography method and gate pattern forming method using it | |
| US20100317196A1 (en) | Method for manufacturing semiconductor device |