JP2008078527A - Method for manufacturing ion-implantation stencil-mask and ion-implantation stencil-mask - Google Patents
Method for manufacturing ion-implantation stencil-mask and ion-implantation stencil-mask Download PDFInfo
- Publication number
- JP2008078527A JP2008078527A JP2006258368A JP2006258368A JP2008078527A JP 2008078527 A JP2008078527 A JP 2008078527A JP 2006258368 A JP2006258368 A JP 2006258368A JP 2006258368 A JP2006258368 A JP 2006258368A JP 2008078527 A JP2008078527 A JP 2008078527A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- ion implantation
- film layer
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
Description
本発明は、半導体デバイス製造工程中のイオン注入工程において用いるイオン注入用ステンシルマスクの製造方法及びイオン注入用ステンシルマスクに関する。 The present invention relates to a method for manufacturing a stencil mask for ion implantation used in an ion implantation process in a semiconductor device manufacturing process, and a stencil mask for ion implantation .
半導体デバイス製造工程においては、単結晶シリコン基板にB(Boron )やP(Phosphor)等の不純物元素をドープする工程が含まれている。この不純物元素をドープする方法としては、主に熱拡散法とイオン注入法があるが、熱拡散法では抵抗のばらつき等の問題があるため、最近は熱拡散法よりも高精度の不純物元素ドープが可能なイオン注入法がよく用いられている。 The semiconductor device manufacturing process includes a process of doping an impurity element such as B (Boron) or P (Phosphor) into a single crystal silicon substrate. As a method of doping this impurity element, there are mainly a thermal diffusion method and an ion implantation method. However, since the thermal diffusion method has a problem such as variation in resistance, the impurity element doping is more highly accurate than the thermal diffusion method recently. An ion implantation method capable of achieving the above is often used.
従来のイオン注入法は、フォトリソグラフィーにより、基板におけるパターン領域外の領域をレジストでマスキングし、パターン領域のみにイオン注入する方法である。この方法を用いた場合には、レジストの塗布、パターン露光、現像といったリソグラフィー工程や、イオン注入工程後に不要となったレジストの除去工程、さらには基板洗浄工程等の多くの工程が含まれるため、工程時間が長くなるという問題があった。また、工程毎に装置が必要となるため、装置占有面積が大きいという問題もあった。 The conventional ion implantation method is a method in which a region outside a pattern region on a substrate is masked with a resist by photolithography, and ion implantation is performed only on the pattern region. When this method is used, it includes many processes such as a lithography process such as resist application, pattern exposure, and development, a resist removal process that is no longer necessary after the ion implantation process, and a substrate cleaning process. There was a problem that the process time became long. In addition, since an apparatus is required for each process, there is also a problem that the area occupied by the apparatus is large.
上記の問題を解決するため、近年、イオン注入用ステンシルマスクを用いたイオン注入技術に関する研究が行われている。この技術は、イオン注入用ステンシルマスク上の貫通孔パターンの形状に形成されたイオンビームを基板に入射させることによりイオンを注入する方法である。 In order to solve the above problems, research on ion implantation technology using a stencil mask for ion implantation has been conducted in recent years. This technique is a method of implanting ions by causing an ion beam formed in the shape of a through-hole pattern on a stencil mask for ion implantation to enter a substrate.
従来のイオン注入用ステンシルマスクの例を図3に示す。ステンシルマスク17は、図3(a)に示すSOI(Silicon-On-Insurator )ウエハ14を用いて作製される。このSOIウエハ14は、単結晶シリコンからなる支持層11、シリコン酸化膜からなるエッチングストッパー層12、及び単結晶シリコンからなる薄膜層13の3層を有する。従来のイオン注入用ステンシルマスク17は、図3(a)のSOIウエハ14を加工することにより、図3(b)に示すように、裏面に開口部15及び単層自立膜となった薄膜層13(以下、メンブレンと記述)に貫通孔16を有する構造である。
An example of a conventional ion implantation stencil mask is shown in FIG. The
しかしながら、上記のような3層からなるSOIウエハ14を用いて作製されたイオン注入用ステンシルマスク17を用いてイオン注入を行う場合には、イオンビームによる発熱のためにメンブレン13が撓むという問題がある。メンブレン13が撓むと、イオン注入すべきパターン領域の位置精度が大幅に悪化する。このように、イオン注入用ステンシルマスクにおいてはマスクの耐熱性や耐久性の向上が課題となっている。
However, when ion implantation is performed using the
イオン注入用ステンシルマスクにおける耐熱性や耐久性の向上のための対策としては、例えば、メンブレンの片側または両側にイオン吸収層を設ける方法が提案されている(特許文献1参照)。この方法は効果はあるものの、メンブレンを形成した後にスパッタ等によりメンブレンにイオン吸収層を成膜する方法であり、薄膜の応力や膜厚を精密に制御する必要がある。また、メンブレン上の貫通孔パターンの開口側壁に成膜されることにより、パターンの寸法が変化してしまうことがある。さらに、薄膜の応力は経時変化するため、初期応力が0以上であったとしても次第に圧縮応力となり、薄膜を成膜したメンブレンを撓ませてしまう可能性もある。
本発明は、上記課題を鑑みてなされたものであり、イオン注入用ステンシルマスクを用いたイオン注入工程において、イオンビームの発熱に起因したメンブレンの撓みというイオン注入用ステンシルマスクの欠陥を低減し、優れた耐熱性や耐久性を有してイオン注入精度を向上するイオン注入用ステンシルマスクの製造方法及びイオン注入用ステンシルマスクを提供することを目的とする。 The present invention has been made in view of the above problems, and in the ion implantation process using the ion implantation stencil mask, the defect of the ion implantation stencil mask, which is the bending of the membrane due to the heat generation of the ion beam, is reduced. It is an object of the present invention to provide a method for manufacturing an ion implantation stencil mask that has excellent heat resistance and durability and improves ion implantation accuracy and an ion implantation stencil mask.
本発明のイオン注入用ステンシルマスクの製造方法は、支持層上に第1のエッチングストッパー層を形成し、前記第1のエッチングストッパー層上に第1の薄膜層を形成し、前記第1の薄膜層上に第2のエッチングストッパー層を形成し、前記第2のエッチングストッパー層上に第2の薄膜層を形成し、前記支持層に開口部を形成し、前記第1の薄膜層及び前記第2の薄膜層にイオン注入用の貫通孔パターンを形成する、ことを特徴とする。 According to the method for manufacturing a stencil mask for ion implantation of the present invention, a first etching stopper layer is formed on a support layer, a first thin film layer is formed on the first etching stopper layer, and the first thin film is formed. A second etching stopper layer is formed on the layer, a second thin film layer is formed on the second etching stopper layer, an opening is formed in the support layer, and the first thin film layer and the first thin film layer are formed. A through hole pattern for ion implantation is formed in the two thin film layers.
また、前記貫通孔パターンを形成する際に、前記第1の薄膜層に前記イオン注入用の貫通孔パターンとともに表裏重ね合わせ用マークを形成し、前記第2の薄膜層に前記表裏重ね合わせ用マークを用いて位置合わせ用マークを形成し、前記第2の薄膜層に前記位置合わせ用マークを用いて前記イオン注入用の貫通孔パターンを形成する、ことを特徴とする。 Further, when forming the through hole pattern, a front and back overlay mark is formed on the first thin film layer together with the ion implantation through hole pattern, and the front and back overlay mark is formed on the second thin film layer. An alignment mark is formed using the alignment mark, and the ion implantation through-hole pattern is formed in the second thin film layer using the alignment mark.
また、前記貫通孔パターン形成後に、メンブレンが前記第1の薄膜層、前記第2のエッチングストッパー層、及び前記第2の薄膜層の3層からなること、を特徴とする。 Further, the membrane is characterized in that after the through-hole pattern is formed, the membrane is composed of three layers of the first thin film layer, the second etching stopper layer, and the second thin film layer.
また、本発明のイオン注入用ステンシルマスクは、支持層上に形成された第1のエッチングストッパー層と、前記第1のエッチングストッパー層上に形成された第1の薄膜層と、前記第1の薄膜層上に形成された第2のエッチングストッパー層と、前記第2のエッチングストッパー層上に形成された第2の薄膜層と、前記支持層に形成された開口部と、前記第1の薄膜層及び前記第2の薄膜層に形成されたイオン注入用の貫通孔パターンと、を有することを特徴とする。The stencil mask for ion implantation of the present invention includes a first etching stopper layer formed on a support layer, a first thin film layer formed on the first etching stopper layer, and the first A second etching stopper layer formed on the thin film layer; a second thin film layer formed on the second etching stopper layer; an opening formed in the support layer; and the first thin film. And a through hole pattern for ion implantation formed in the second thin film layer.
また、前記貫通孔パターンは、前記第1の薄膜層に前記イオン注入用の貫通孔パターンとともに形成された表裏重ね合わせ用マークと、前記第2の薄膜層に前記表裏重ね合わせ用マークを用いて形成された位置合わせ用マークと、前記第2の薄膜層に前記位置合わせ用マークを用いて形成された前記イオン注入用の貫通孔パターンと、からなることを特徴とする。Further, the through hole pattern is formed by using the front and back overlay mark formed on the first thin film layer together with the ion implantation through hole pattern, and the front and back overlay mark on the second thin film layer. The alignment mark is formed, and the ion implantation through-hole pattern is formed on the second thin film layer using the alignment mark.
また、メンブレンが前記第1の薄膜層、前記第2のエッチングストッパー層、及び前記第2の薄膜層の3層からなること、を特徴とする。Further, the membrane is characterized by comprising three layers of the first thin film layer, the second etching stopper layer, and the second thin film layer.
本発明のイオン注入用ステンシルマスクの製造方法によれば、メンブレンが第1の薄膜層、第2のエッチングストッパー層、及び第2の薄膜層の3層からなるイオン注入用ステンシルマスクを得ることができる。このイオン注入用ステンシルマスクにおけるメンブレンの熱容量は、3層からなるSOIウエハを用いて作製される従来のイオン注入用ステンシルマスクのメンブレンの熱容量よりも大きい。このため、イオンビームの発熱に起因したメンブレンの撓みという欠陥を大幅に低減でき、耐熱性や耐久性を有するイオン注入用ステンシルマスクを提供することができる。また、本発明のイオン注入用ステンシルマスクを用いることにより、精度の良いイオン注入が可能となる。その結果、半導体デバイス等の製造を高い歩留まりで行うことができる。 According to the method for manufacturing a stencil mask for ion implantation of the present invention, it is possible to obtain an stencil mask for ion implantation whose membrane is composed of three layers of a first thin film layer, a second etching stopper layer, and a second thin film layer. it can. The heat capacity of the membrane in the ion implantation stencil mask is larger than the heat capacity of the membrane of the conventional ion implantation stencil mask manufactured using a three-layer SOI wafer. For this reason, it is possible to significantly reduce the defect of membrane deflection caused by the heat generation of the ion beam, and to provide a stencil mask for ion implantation having heat resistance and durability. Further, by using the stencil mask for ion implantation of the present invention, it is possible to perform ion implantation with high accuracy. As a result, semiconductor devices and the like can be manufactured with a high yield.
以下、本発明の実施形態に係るイオン注入用ステンシルマスクの製造方法について、図面を参照しながら詳細に説明する。 Hereinafter, a method for manufacturing a stencil mask for ion implantation according to an embodiment of the present invention will be described in detail with reference to the drawings.
図1及び図2は、本実施形態のイオン注入用ステンシルマスクの製造方法の一例を示す図である。 1 and 2 are diagrams showing an example of a method for manufacturing the stencil mask for ion implantation according to this embodiment.
まず、図1(a)において、支持層21の上に第1のエッチングストッパー層22、第1の薄膜層23、第2のエッチングストッパー層24、及び第2の薄膜層25が順に設けられた基板26を準備する。なお、第1のエッチングストッパー層22及び第2のエッチングストッパー層24は、支持層21及び第1の薄膜層23をドライエッチングやウエットエッチング等のエッチングをする際に、第1の薄膜層23及び第2の薄膜層25がエッチングされるのを防止する層である。
First, in FIG. 1A, a first
次に、同図(b)に示すように、支持層21の下面にフォトレジストをスピンナー等で塗布して感光層(図示せず)を形成し、この感光層にパターン露光、現像等のパターニング処理を行って、レジストパターン27を形成する。
Next, as shown in FIG. 2B, a photoresist is applied to the lower surface of the
次に、同図(c)に示すように、レジストパターン27をエッチングマスクにしてドライエッチングやウエットエッチング等により、支持層21及び第1のエッチングストッパー層22をエッチングして除去し、開口部28を形成する。なお、支持層21をエッチングする際には第1のエッチングストッパー層22が、また第1のエッチングストッパー層22をエッチングする際には第1の薄膜層23がエッチングストッパーとして用いられる。さらに、不要となったフォトレジストを酸素プラズマアッシング等により除去する。
Next, as shown in FIG. 3C, the
次に、同図(d)に示すように、上記のように形成した開口部28に臨む第1の薄膜層23の下面に電子線レジストをスピンナー等で塗布して感光層(図示せず)を形成し、この感光層に電子ビーム描画、現像等のパターニング処理を行って、レジストパターン29を形成する。
Next, as shown in FIG. 4D, an electron beam resist is applied to the lower surface of the first
次に、同図(e)に示すように、レジストパターン29をエッチングマスクにしてドライエッチング等により、第1の薄膜層23をエッチングし、酸素プラズマアッシング等によりレジストパターン29を除去し、表裏重ね合わせ用マーク210及びイオン注入用貫通孔パターン211を形成する。
Next, as shown in FIG. 5E, the first
次に、図2(a)に示すように、第2の薄膜層25の上面にフォトレジストをスピンナー等で塗布して感光層(図示せず)を形成し、第1の薄膜層23に形成した表裏重ね合わせ用マーク210を用いて第2の薄膜層25の所望の位置に位置合わせ用マーク32を形成するためのパターン露光を行う。その後、現像を行い、レジストパターン31を形成する。
Next, as shown in FIG. 2A, a photoresist is applied to the upper surface of the second
次に、同図(b)に示すように、レジストパターン31をエッチングマスクにしてドライエッチング等により第2の薄膜層25をエッチングし、酸素プラズマアッシング等によりレジストパターン31を除去し、位置合わせ用マーク32を形成する。
Next, as shown in FIG. 6B, the second
次に、同図(c)に示すように、第2の薄膜層25の上面に電子線レジストをスピンナー等で塗布して感光層(図示せず)を形成し、第2の薄膜層25に形成した位置合わせ用マーク32を用いて、第1の薄膜層23に形成したイオン注入用貫通孔パターン211に対応するイオン注入用貫通孔パターン34を第2の薄膜層25に形成するための電子ビーム描画を行う。その後、現像を行い、レジストパターン33を形成する。
Next, as shown in FIG. 2C, an electron beam resist is applied to the upper surface of the second
次に、同図(d)に示すように、レジストパターン33をエッチングマスクにしてドライエッチング等により第2の薄膜層25をエッチングし、酸素プラズマアッシング等によりレジストパターン33を除去し、イオン注入用貫通孔パターン34を形成する。
Next, as shown in FIG. 4D, the second
最後に、同図(e)に示すように、ウエット処理等により第1の薄膜層23及び第2の薄膜層25に形成した各パターン領域における第2のエッチングストッパー層24を除去することにより、メンブレンが第1の薄膜層23、第2のエッチングストッパー層24、及び第2の薄膜層25の3層からなるイオン注入用ステンシルマスク35を得る。
Finally, as shown in FIG. 5E, by removing the second
なお、上記表裏重ね合わせマーク210を用いて位置合わせ用マーク32を形成する工程、及び位置合わせ用マーク32を用いてイオン注入用貫通孔パターン34を形成する工程において、合計10μm以下の位置精度誤差が生じる。そのため、上記イオン注入用ステンシルマスク35においては、イオン注入用貫通孔パターンの寸法は、第2の薄膜層25に形成したイオン注入用貫通孔パターン34の寸法で規定し、第1の薄膜層23に形成するイオン注入用貫通孔パターン211の寸法は、イオン注入用貫通孔パターン34の寸法よりも10μm以上大きくすることが望ましい。
In the step of forming the
以下の実施例により、本実施形態のイオン注入用ステンシルマスクの製造方法の具体例について説明する。 The following examples will explain specific examples of the method for manufacturing the stencil mask for ion implantation of the present embodiment.
まず、500μm厚の単結晶シリコンからなる支持層21の上に1.0μm厚のシリコン酸化膜からなる第1のエッチングストッパー層22、20μm厚の単結晶シリコンからなる第1の薄膜層23、1.0μm厚のシリコン酸化膜からなる第2のエッチングストッパー層24、及び20μm厚の単結晶シリコンからなる第2の薄膜層25の順に設けられた100mmΦの基板26を準備した(図1(a)参照)。
First, a first
次に、支持層21の下面にフォトレジストをスピンナーで塗布して20μm厚の感光層(図示せず)を形成し、この感光層にパターン露光、現像等のパターニング処理を行って、レジストパターン27を形成した(図1(b)参照)。
Next, a photoresist is applied to the lower surface of the
次に、レジストパターン27をエッチングマスクにしてフロロカーボン系の混合ガスプラズマを用いたドライエッチングにより、支持層21のエッチングを行った。その後、濃度5%のフッ化水素酸溶液に20分間浸漬して第1のエッチングストッパー層22をエッチングして除去し、開口部28を形成した。なお、支持層21のエッチングの際には第1のエッチングストッパー層22が、また第1のエッチングストッパー層22のエッチングの際には第1の薄膜層23がエッチングストッパーとして用いられる。さらに、不要となったフォトレジストを酸素プラズマアッシングにより除去した(図1(c)参照)。
Next, the
次に、上記のように形成した開口部28における第1の薄膜層23の下面に電子線レジストをスピンナーで塗布して1.0μm厚の感光層(図示せず)を形成し、電子ビーム描画、現像等のパターニング処理を行って、レジストパターン29を形成した(図1(d)参照)。
Next, an electron beam resist is applied with a spinner on the lower surface of the first
次に、レジストパターン29をエッチングマスクにしてフロロカーボン系の混合ガスプラズマを用いたドライエッチングにより、第1の薄膜層23をエッチングし、酸素プラズマアッシングによりレジストパターン29を除去し、表裏重ね合わせ用マーク210及びイオン注入用貫通孔パターン211を所望の位置に形成した(図1(e)参照)。
Next, the first
次に、第2の薄膜層25の上面にフォトレジストをスピンナーで塗布して1.0μm厚の感光層(図示せず)を形成し、第1の薄膜層23に形成した表裏重ね合わせ用マーク210を用いて第2の薄膜層25の所望の位置に位置合わせ用マーク32を形成するためのパターン露光を行った。その後、現像を行い、レジストパターン31を形成した(図2(a)参照)。
Next, a photoresist is applied on the upper surface of the second
次に、レジストパターン31をエッチングマスクにしてフロロカーボン系の混合ガスプラズマを用いたドライエッチングにより、第2の薄膜層25をエッチングし、酸素プラズマアッシングによりレジストパターン31を除去し、位置合わせ用マーク32を形成した(図2(b)参照)。
Next, the second
次に、第2の薄膜層25の上面に電子線レジストをスピンナーで塗布して1.0μm厚の感光層(図示せず)を形成し、第2の薄膜層25に形成した位置合わせ用マーク32を用いて、第1の薄膜層23に形成したイオン注入用貫通孔パターン211に対応するイオン注入用貫通孔パターン34を第2の薄膜層25に形成するための電子ビーム描画を行った。その後、現像を行い、レジストパターン33を形成した(図2(c)参照)。
Next, an electron beam resist is applied to the upper surface of the second
次に、レジストパターン33をエッチングマスクにしてフロロカーボン系の混合ガスプラズマを用いたドライエッチングにより、第2の薄膜層25をエッチングし、酸素プラズマアッシングによりレジストパターン33を除去し、イオン注入用貫通孔パターン34を所望の位置に形成した(図2(d)参照)。
Next, the second
なお、表裏重ね合わせ用マーク210を用いて位置合わせ用マーク32を形成する工程、及び位置合わせ用マーク32を用いてイオン注入用貫通孔パターン34を形成する工程における位置精度誤差を考慮し、イオン注入用貫通孔パターン211の寸法はイオン注入用貫通孔パターン34の寸法よりも10μm大きくした。
In consideration of positional accuracy errors in the step of forming the
最後に、濃度5%のフッ化水素酸溶液に20分間浸清して、第1の薄膜層23及び第2の薄膜層25に形成した各パターン領域における第2のエッチングストッパー層24を除去することにより、メンブレンが第1の薄膜層23、第2のエッチングストッパー層24、及び第2の薄膜層25の3層からなるイオン注入用ステンシルマスク35を得た(図2(e)参照)。
Finally, it is immersed in a 5% concentration hydrofluoric acid solution for 20 minutes to remove the second
以上の方法により作製したイオン注入用ステンシルマスク35を用いて、入熱量50W、注入時間0.5secの条件でイオン注入を行ったところ、イオン注入用ステンシルマスク35におけるメンブレンの撓み量は1μm以下であった。
When ion implantation was performed using the ion
また、比較のために、500μm厚の単結晶シリコンからなる支持層11、1.0μm厚のシリコン酸化膜からなるエッチングストッパー層12、及び20μm厚の単結晶シリコンからなる薄膜層13の3層からなる100mmΦのSOIウエハ14(図3(a)参照)を用いて、上記のイオン注入用貫通孔パターン34と同一のパターンが薄膜層13に設けられた従来構造のイオン注入用ステンシルマスク17(図3(b)参照)を作製した。
For comparison, the
上記従来構造のイオン注入用ステンシルマスク17を用いて、入熱量50W、注入時間0.5secの条件でイオン注入を行ったところ、イオン注入用ステンシルマスク17におけるメンブレンの撓み量は5μmであった。これにより、本発明のイオン注入用ステンシルマスクの製造方法によって作製されたイオン注入用ステンシルマスクを用いることにより、従来構造のイオン注入用ステンシルマスクを用いる場合に比べて、イオン注入時のメンブレンの撓み量を大幅に低減できることが確認された。
When ion implantation was performed using the above-described
11、21 支持層
12 エッチングストッパー層
13 薄膜層
14 SOIウエハ
15、28 開口部
16 貫通孔
17、35 イオン注入用ステンシルマスク
22 第1のエッチングストッパー層
23 第1の薄膜層
24 第2のエッチングストッパー層
25 第2の薄膜層
26 基板
27、29、31、33 レジストパターン
32 位置合わせ用マーク
34、211 イオン注入用貫通孔パターン
210 表裏重ね合わせ用マーク
DESCRIPTION OF
Claims (3)
前記第1のエッチングストッパー層上に第1の薄膜層を形成し、
前記第1の薄膜層上に第2のエッチングストッパー層を形成し、
前記第2のエッチングストッパー層上に第2の薄膜層を形成し、
前記支持層に開口部を形成し、
前記第1の薄膜層及び前記第2の薄膜層にイオン注入用の貫通孔パターンを形成する、ことを特徴とするイオン注入用ステンシルマスクの製造方法。 Forming a first etching stopper layer on the support layer;
Forming a first thin film layer on the first etching stopper layer;
Forming a second etching stopper layer on the first thin film layer;
Forming a second thin film layer on the second etching stopper layer;
Forming an opening in the support layer;
A method of manufacturing a stencil mask for ion implantation, wherein a through-hole pattern for ion implantation is formed in the first thin film layer and the second thin film layer.
前記第1の薄膜層に前記イオン注入用の貫通孔パターンとともに表裏重ね合わせ用マークを形成し、
前記第2の薄膜層に前記表裏重ね合わせ用マークを用いて位置合わせ用マークを形成し、
前記第2の薄膜層に前記位置合わせ用マークを用いて前記イオン注入用の貫通孔パターンを形成する、
ことを特徴とする請求項1記載のイオン注入用ステンシルマスクの製造方法。 When forming the through hole pattern,
Forming a mark for overlapping the front and back together with the through hole pattern for ion implantation in the first thin film layer;
Using the front and back overlay marks on the second thin film layer to form alignment marks,
Forming the through hole pattern for ion implantation using the alignment mark in the second thin film layer;
The method for producing a stencil mask for ion implantation according to claim 1.
を特徴とする請求項1又は2記載のイオン注入用ステンシルマスクの製造方法。 After the through-hole pattern is formed, the membrane is composed of three layers: the first thin film layer, the second etching stopper layer, and the second thin film layer.
A method for producing a stencil mask for ion implantation according to claim 1 or 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006258368A JP5145678B2 (en) | 2006-09-25 | 2006-09-25 | Method of manufacturing stencil mask for ion implantation and stencil mask for ion implantation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006258368A JP5145678B2 (en) | 2006-09-25 | 2006-09-25 | Method of manufacturing stencil mask for ion implantation and stencil mask for ion implantation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008078527A true JP2008078527A (en) | 2008-04-03 |
JP5145678B2 JP5145678B2 (en) | 2013-02-20 |
Family
ID=39350257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006258368A Expired - Fee Related JP5145678B2 (en) | 2006-09-25 | 2006-09-25 | Method of manufacturing stencil mask for ion implantation and stencil mask for ion implantation |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5145678B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224449A (en) * | 2008-03-14 | 2009-10-01 | Toppan Printing Co Ltd | Method of manufacturing stencil mask for ion implantation |
JP2010147063A (en) * | 2008-12-16 | 2010-07-01 | Toppan Printing Co Ltd | Stencil mask for ion implantation, and method of manufacturing the same |
JP2011077091A (en) * | 2009-09-29 | 2011-04-14 | Toppan Printing Co Ltd | Method of manufacturing stencil mask for ion implantation |
CN113490762A (en) * | 2019-03-15 | 2021-10-08 | 应用材料公司 | Deposition mask, and methods of making and using deposition masks |
-
2006
- 2006-09-25 JP JP2006258368A patent/JP5145678B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224449A (en) * | 2008-03-14 | 2009-10-01 | Toppan Printing Co Ltd | Method of manufacturing stencil mask for ion implantation |
JP2010147063A (en) * | 2008-12-16 | 2010-07-01 | Toppan Printing Co Ltd | Stencil mask for ion implantation, and method of manufacturing the same |
JP2011077091A (en) * | 2009-09-29 | 2011-04-14 | Toppan Printing Co Ltd | Method of manufacturing stencil mask for ion implantation |
CN113490762A (en) * | 2019-03-15 | 2021-10-08 | 应用材料公司 | Deposition mask, and methods of making and using deposition masks |
US11631813B2 (en) | 2019-03-15 | 2023-04-18 | Applied Materials, Inc. | Deposition mask and methods of manufacturing and using a deposition mask |
Also Published As
Publication number | Publication date |
---|---|
JP5145678B2 (en) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060292497A1 (en) | Method of forming minute pattern of semiconductor device | |
KR20110055912A (en) | Method for forming fine pattern in semiconductor device | |
TW200901278A (en) | Method of fabricating pattern in semiconductor device using spacer | |
JP4537124B2 (en) | Integrated circuit semiconductor device having overlay key, align key, and manufacturing method thereof | |
US7687403B2 (en) | Method of manufacturing flash memory device | |
JP5145678B2 (en) | Method of manufacturing stencil mask for ion implantation and stencil mask for ion implantation | |
JP2012208350A (en) | Method for forming resist pattern, method for manufacturing three-dimensional structure and method for manufacturing semiconductor device | |
JP2010087300A (en) | Method of manufacturing semiconductor device | |
JP5332246B2 (en) | Method for manufacturing stencil mask for ion implantation | |
CN101335184B (en) | Method for forming fine pattern in semiconductor device | |
JP5011774B2 (en) | Transfer mask blank, transfer mask, and pattern exposure method | |
JP5515564B2 (en) | Method for manufacturing stencil mask for ion implantation | |
JP2007123342A (en) | Manufacturing method of semiconductor device | |
JP2008103386A (en) | Manufacturing method of stencile mask for ion implantation | |
JP5428318B2 (en) | Stencil mask for ion implantation and manufacturing method thereof | |
JP2010156819A (en) | Semiconductor device manufacturing method | |
JP5581725B2 (en) | Method for manufacturing stencil mask for ion implantation | |
JP2010026416A (en) | Method for creating photomask pattern | |
JP2007335660A (en) | Method of forming pattern of semiconductor device | |
KR101033354B1 (en) | Method for Forming Fine Patten of Semiconductor Device | |
US7387869B2 (en) | Method of forming pattern for semiconductor device | |
JP4788258B2 (en) | Charged particle transfer mask, manufacturing method thereof, and transfer method using charged particle transfer mask | |
JP6307851B2 (en) | Stencil mask and manufacturing method thereof | |
JP4641236B2 (en) | Transfer mask for charged particle beam | |
JP2006098664A (en) | Substrate, stencil mask and exposure method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |