JP2010193603A - Dc−dcコンバータの制御方法、dc−dcコンバータの制御回路、dc−dcコンバータ - Google Patents
Dc−dcコンバータの制御方法、dc−dcコンバータの制御回路、dc−dcコンバータ Download PDFInfo
- Publication number
- JP2010193603A JP2010193603A JP2009034587A JP2009034587A JP2010193603A JP 2010193603 A JP2010193603 A JP 2010193603A JP 2009034587 A JP2009034587 A JP 2009034587A JP 2009034587 A JP2009034587 A JP 2009034587A JP 2010193603 A JP2010193603 A JP 2010193603A
- Authority
- JP
- Japan
- Prior art keywords
- value
- output voltage
- switch element
- circuit
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 44
- 238000003079 width control Methods 0.000 claims abstract description 24
- 238000004364 calculation method Methods 0.000 claims description 113
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 16
- 238000009499 grossing Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 230000007423 decrease Effects 0.000 description 12
- 238000005259 measurement Methods 0.000 description 7
- 239000003985 ceramic capacitor Substances 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 229920001940 conductive polymer Polymers 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】ADC21は、スイッチ素子SWのスイッチング周波数に等しい周期毎に、出力電圧VoをAD変換して出力電圧値DVoを生成する。波形値算出回路22は、入力電圧Viの値と出力電圧Voの値とに基づいてインダクタL1に流れる電流ILの波形値を算出する。そして、パルス幅制御回路24は、出力電圧値DVoに波形値を加算した値Dsと基準値Drとを比較してスイッチ素子SWをオンオフ制御する制御信号Scのパルス幅を制御する。
【選択図】図1
Description
以下、第一実施形態を図1及び図2に従って説明する。
図1に示すように、DC−DCコンバータは、入力電圧Viに基づく出力電圧Voを生成するコンバータ部10と、出力電圧Voに基づいてコンバータ部10を制御する制御回路20とを含む。
ADC21には、出力電圧Voが供給されるとともに、スタート信号Saが供給される。スタート信号Saは、上記のスイッチ素子SWをスイッチング周波数に応じた周波数のパルス信号であり、本実施形態ではスイッチング周波数と等しい周波数のパルス信号である。ADC21は、スタート信号Saに応答してアナログ−デジタル変換処理を開始し、出力電圧Voをデジタル値に変換する。その変換値を出力電圧値DVoとする。そして、ADC21は、出力電圧値DVoを次の変換処理の開始まで保持する。即ち、ADC21は、スイッチ素子SWのスイッチング周波数に等しい周期毎に、出力電圧VoをAD変換して出力電圧値DVoを生成する。
インダクタ電流ILの電流量は、スイッチ素子SW1がオンしてから時間経過とともに増加し、スイッチ素子SWをオフしてから時間経過とともに減少する。スイッチ素子SWのオン時にインダクタL1に流れる電流(オン時電流)をIL1、スイッチ素子SWのオフ時にインダクタL1に流れる電流(オフ時電流)をIL2,インダクタL1のインダクタンスをLとすると、各電流の変化量ΔIL1/Δt,ΔIL2/Δtは、
ΔIL1/Δt=(Vi−Vo)/L
ΔIL2/Δt=Vo/L
となる。つまり、オン時電流IL1は、入力電圧Viと出力電圧Voとの差に比例して増加し、オフ時電流IL2は出力電圧Voに比例して減少する。そして、スイッチ素子SWのスイッチング周波数が高い、即ちスイッチング間隔が短い場合、インダクタ電流ILの波形は、三角波に近似できる。即ち、入力電圧Viが安定して供給されるとともに、出力電圧Voの目標値を変更しない場合には、入力電圧Viの値と出力電圧Voの値を予め設定しても、インダクタL1に実際に流れるインダクタ電流ILの値と、設定された入力電圧値及び出力点圧値により算出したインダクタ電流値との差は、出力電圧Voの安定化に影響をあたえない、又は十分小さく無視可能な影響しか与えない。
m1=ΔIL1/Δt=(Vi−Vo)/L
m2=ΔIL2/Δt=Vo/L
となる。
mu=m1*k
md=m2*k
により求められる。
パルス幅制御回路24はデジタル演算回路でありは、加算器23から順次入力される演算結果と基準値Drとを大小比較し、その比較結果に基づいて、演算結果の値が基準値Dr以上になったときにスイッチ素子SWをオフに制御するレベル(Lレベル)の制御信号Scを出力する。
図2に示すように、制御回路20は、固定周期のセット信号Ssに応答してHレベルの制御信号Scを出力する。図1に示すスイッチ素子SWは、Hレベルの制御信号Scに応答してオンし、インダクタL1に流れるインダクタ電流ILが増加する。制御回路20は、正の傾きmuの値を順次加算することによりこのインダクタ電流ILに近似した波形値DILを算出し、出力電圧Voをデジタル変換した出力電圧値DVoに波形値DILを加算した結果を得る。尚、図2において、波形値DILの基底値を出力電圧値DVoとして示している。即ち、図2に示されたDILの波形が、出力電圧値DVoに波形値DILを加算した結果の値Dsを示している。また、波形値DIL及び加算結果の値Dsはクロック信号CLKの周期に応じてステップ的に変化するが、図2では直線的に変化するように表している。
本実施形態において、加算器23は、ADC21から出力される出力電圧値DVoに、波形値算出回路22から出力される波形値DILを加算し、その加算結果Dsを出力する。そして、ADC21は、次のサンプリングタイミングまで出力電圧値DVoを保持する。出力電圧Voが変動する場合を考慮すると、スイッチ素子SWをオンする直前、即ちセット信号Ssのパルスの直前までにAD変換が終了していることが好ましい。従って、上記のようにADC21に供給されるスタート信号Saは、セット信号Ssよりも、ADC21の変換処理に必要な時間分だけ位相が進んだ信号であることが好ましい。
(1)ADC21は、スイッチ素子SWのスイッチング周波数と等しい周期毎に、出力電圧VoをAD変換して出力電圧値DVoを生成する。波形値算出回路22は、入力電圧Viの値と出力電圧Voの値とに基づいてインダクタL1に流れる電流ILの波形値を算出する。そして、パルス幅制御回路24は、出力電圧値DVoに波形値を加算した値Dsと基準値Drとを比較してスイッチ素子SWをオンオフ制御する制御信号Scのパルス幅を制御するようにした。
(2)制御回路20は、出力電圧Voをスイッチング周波数と等しい周期毎にサンプリングし、入力電圧Viと出力電圧Voとに基づいて算出したインダクタ電流ILの波形値を加算し、その加算結果と基準値Drとを比較してスイッチ素子SWをオンオフ制御する制御信号Scのパルス幅を制御するようにした。従って、電圧変化に追従した変換及び演算を行う必要がないため、簡素な回路構成の制御回路20にてスイッチ素子SWをオンオフすることができる。
以下、第二実施形態を図3〜図6に従って説明する。
なお、本実施形態において、第一実施形態と同じ部材については同じ符号を付すものとする。また、同じ符号を付した部材については、その部材の説明の全て又は一部を省略する。
分周器32は、発振器31にて生成されたクロック信号CLKを分周してセット信号Ssと第1スタート信号Sa1と第2スタート信号Sa2を生成する。セット信号Ssは、第一実施形態においてパルス幅制御回路24に供給されるセット信号Ssであり、上記のスイッチ素子SWをスイッチング周波数に応じた周波数のパルス信号であり、本実施形態ではスイッチング周波数と等しい周波数のパルス信号である。例えば、分周器32は、クロック信号CLKを16分周した周期のセット信号Ssを生成する。このセット信号Ssは、RS−FF回路33に供給される。
(1)制御回路20aは入力電圧Viを変換して入力電圧値DViを生成するADC34を含み、出力電圧値DVoと入力電圧値DViとに基づいて波形値を算出するようにした。その結果、出力電圧Voの電圧変動に対応するとともに、入力電圧Viの電圧変動に対応することができる。
以下、第三実施形態を図7に従って説明する。
なお、本実施形態において、上記した各実施形態と同じ部材については同じ符号を付すものとする。また、同じ符号を付した部材については、その部材の説明の全て又は一部を省略する。
オフセット回路51は、出力電圧値DVoからオフセット値を減算して生成したオフセット電圧値DVfを出力する。加算器23は、このオフセット電圧値DVfに、波形値算出回路37から出力される波形値DILを加算した結果の値Dsを出力する。そして、比較器は、値Dsと基準値Dr2とを比較し、その比較結果に基づいて、値Dsが基準値Dr2よりも大きくなったときにHレベルのリセット信号Srを出力する、即ちリセット信号Srを発生する。
(1)制御回路20bは、リセット信号Srに応答して波形値を記憶し、記憶した波形値からオフセット値を生成するオフセット回路51を含む。そのオフセット回路51は、生成したオフセット値を出力電圧値DVoから減算してオフセット電圧値DVfを生成する。そして、比較器38は、オフセット電圧値DVfに波形値DILを加算した結果の値Dsと基準値Dr2とを比較してリセット信号Srを生成するようにした。その結果、出力電圧Voの目標電圧値を基準値Dr2に設定することができ、回路設定を容易に行うことができるようになる。
以下、第四実施形態を図8に従って説明する。
なお、本実施形態において、上記した各実施形態と同じ部材については同じ符号を付すものとする。また、同じ符号を付した部材については、その部材の説明の全て又は一部を省略する。
Pon=(Dr−DVo)/mu
により求められる。
以上記述したように、本実施形態によれば、上記実施形態の効果に加えて、以下の効果を奏する。
(第五実施形態)
以下、第五実施形態を図9,図10に従って説明する。
(1)波形値算出回路37aは、スロープ値αを累積加算してインダクタ電流ILの変動波形に応じた波形値DILを算出するようにした。その結果、低調波発振の発生を抑制することができる。
以下、第六実施形態を図11に従って説明する。
なお、本実施形態において、上記した各実施形態と同じ部材については同じ符号を付すものとする。また、同じ符号を付した部材については、その部材の説明の全て又は一部を省略する。
波形値算出回路22aには、クロック信号CLKと制御信号Scとが入力される。波形値算出回路22aはデジタル演算回路であり、入力電圧Viの値と、出力電圧Voの値とが設定された記憶手段(レジスタ)を有している。尚、入力電圧Viの値と出力電圧Voの値の少なくとも一方は波形値算出回路22aの外部から波形値算出回路22aに与えられても良い。
昇圧型のDC−DCコンバータの場合、スイッチ素子SWのオン時にインダクタL1に流れるインダクタ電流ILの変化量ΔIL1/Δtは、
ΔIL1/Δt=Vi/L
となり、スイッチ素子SWがオフ時のインダクタ電流ILの変化量ΔIL2/Δtは、
ΔIL2/Δt=(Vo−Vi)/L
となる。つまり、オン時電流IL1は、入力電圧Viに比例して増加し、オフ時電流IL2は出力電圧Voと入力電圧Viとの差に比例して減少する。従って、鋸歯状の波形において、インダクタ電流ILが増加するときの波形の傾きm1と、インダクタ電流ILが減少するときの波形の傾きm2は、それぞれインダクタ電流ILが増加する時の変化量とインダクタ電流が減少する時の変化量であるため、
m1=ΔIL1/Δt=Vi/L
m2=ΔIL2/Δt=(Vo−Vi)/L
となる。
mu=m1*k
md=m2*k
により求められる。
パルス幅制御回路24には、加算器23の演算結果とともに、セット信号Ssと基準値Drとが入力される。
パルス幅制御回路24はデジタル演算回路でありは、加算器23から順次入力される演算結果の値Dsと基準値Drとを大小比較し、その比較結果に基づいて、演算結果の値が基準値Dr以上になったときにスイッチ素子SWをオフに制御するレベル(Lレベル)の制御信号Scを出力する。
(1)昇圧型のDC−DCコンバータの場合においても、同様に、高速な応答性が得られる。
(3)等価直列抵抗ESRの値を小さくすることができ、低調波発振を抑制することができる。また、コンデンサC1に積層セラミックコンデンサを用いることができ、DC−DCコンバータの小型化及び低コスト化を図ることができる。
以下、第七実施形態を図12,図13に従って説明する。
なお、本実施形態において、上記した各実施形態と同じ部材については同じ符号を付すものとする。また、同じ符号を付した部材については、その部材の説明の全て又は一部を省略する。
発振器31は、所定周波数のクロック信号CLKを生成し、出力する。
更に、分周器32aは、クロック信号CLKを分周してコンバータ部の数に対応してスイッチング周波数を逓倍した周波数のスタート信号Sadを生成する。本実施形態のDC−DCコンバータは、3つのコンバータ部11a〜11cを有しているため、コンバータ部の数より大きい値(本実施形態では4)、即ち各セット信号Ssa〜Sscの周期の1/4の周期のスタート信号Sadを生成する。
<1>入力電圧ViをAD変換し、その変換により生成したデジタル値である入力電圧値DViを全ての個制御部72a〜72cに供給する。
<2>第1のコンバータ部11aの出力電圧VoaをAD変換し、その変換により生成したデジタル値である第1の出力電圧値DVaを、第1のコンバータ部11aに対応する第1の個制御部72aに供給する。
<3>第2のコンバータ部11bの出力電圧VobをAD変換し、その変換により生成したデジタル値である第2の出力電圧値DVbを、第2のコンバータ部11bに対応する第2の個制御部72bに供給する。
<4>第3のコンバータ部11cの出力電圧VocをAD変換し、その変換により生成したデジタル値である第3の出力電圧値DVcを、第3のコンバータ部11cに対応する第3の個制御部72cに供給する。
(1)出力電圧Voa〜Vocを生成するコンバータ部11a〜11cを含むことで、複数出力のDC−DCコンバータを構成することができる。
以下、第八実施形態を図14〜図17に従って説明する。
なお、本実施形態において、上記した各実施形態と同じ部材については同じ符号を付すものとする。また、同じ符号を付した部材については、その部材の説明の全て又は一部を省略する。
電流値推定回路100は、加算器101、推定演算ゲインアンプ102,103、乗算器104,105、加算器106、積分回路107を含む。
(1)インダクタL1に流れる電流ILを推定し、その推定した電流値に基づいてコンバータ部10bを制御するようにした。その結果、電流値を計測する場合に比べて信号処理の遅延、即ち制御ループの遅延時間を短くすることができ、出力電圧Voを安定化することができる。
・第三実施形態のオフセット回路51は、記憶した波形値の平均値をオフセット値としたが、記憶した波形値に重み付を行うようにしてもよい。また、デジタルフィルタを用いてオフセット値を算出するようにしてもよい。
・上記各実施形態は、正電圧を生成するDC−DCコンバータを例示するものであるが、負電圧を生成するDC−DCコンバータに具体化してもよい。
(付記1)
スイッチ素子を第1の状態と第2の状態に交互に切り替えてインダクタに電流を流し、そのインダクタ電流に基づいて入力電圧から出力電圧を生成するDC−DCコンバータの制御方法であって、
前記スイッチ素子のスイッチング周期毎に前記出力電圧をデジタル変換して出力電圧値を生成し、
前記インダクタに流れる電流の波形値を算出し、
前記出力電圧に応じて設定された基準値と前記出力電圧値と前記波形値とに基づいて前記スイッチ素子の状態を切り替えるための制御信号のパルス幅を制御すること、
を特徴とするDC−DCコンバータの制御方法。
(付記2)
スイッチ素子を第1の状態と第2の状態に交互に切り替えてインダクタに電流を流し、そのインダクタ電流に基づいて入力電圧から出力電圧を生成するDC−DCコンバータの制御回路であって、
前記スイッチ素子のスイッチング周期毎に前記出力電圧をデジタル変換して出力電圧値を生成する出力電圧変換回路と、
前記インダクタに流れる電流の波形値を算出する波形値算出回路と、
前記出力電圧に応じて設定された基準値と前記出力電圧値と前記波形値とに基づいて前記スイッチ素子の状態を切り替えるための制御信号のパルス幅を制御するパルス幅制御回路と、
を有することを特徴とするDC−DCコンバータの制御回路。
(付記3)
前記算出回路は、前記出力電圧の値と前記入力電圧の値とに基づいて、前記スイッチ素子をオンしたときの前記インダクタ電流の変化量と、前記スイッチ素子をオフしたときの前記インダクタ電流の変化量と、を算出し、前記スイッチ素子の状態に応じて前記変化量を累積的に加算して前記波形値を算出すること、
を特徴とする請求項2に記載のDC−DCコンバータの制御回路。
(付記4)
前記入力電圧をデジタル値に変換する入力電圧変換回路を含み、
前記波形値算出回路は、前記出力電圧変換回路と前記入力電圧変換回路の出力に基づいて前記波形値を算出すること、
を特徴とする付記2又は3に記載のDC−DCコンバータの制御回路。
(付記5)
前記スイッチ素子を周期的に第1の状態に切り替えるための第1の制御信号と、前記第1の制御信号に対応したスタート信号を生成する信号生成回路を含み、
前記出力電圧変換回路は、前記スタート信号に応答して前記出力電圧を変換すること、
を特徴とする付記2〜4のうちの何れか1項に記載のDC−DCコンバータの制御回路。
(付記6)
前記パルス幅制御回路は、前記出力電圧値に前記波形値を加算し、その加算結果と前記基準値とを比較して前記スイッチ素子を第2の状態に切り替えるための第2の制御信号を生成すること、
を特徴とする付記2〜5のうちの何れか1項に記載のDC−DCコンバータの制御回路。
(付記7)
前記波形値算出回路は、前記第2の制御信号に基づいて前記波形値を記憶し、その記憶した波形値に基づいてオフセット値を算出し、前記加算結果から前記オフセット値を減算した結果を出力すること、
を特徴とする付記6に記載のDC−DCコンバータの制御回路。
(付記8)
前記パルス幅制御回路は、前記制御信号のパルス幅を算出するパルス幅算出回路と、
前記第1の制御信号を前記パルス幅に応じて遅延して前記スイッチ素子を前記第2の状態に切り替えるための第2の制御信号を生成する可変遅延回路と、
を含むことを特徴とする付記5〜7のうちの何れか1項に記載のDC−DCコンバータの制御回路。
(付記9)
前記波形値算出回路は、前記パルス幅に応じたスロープ値を算出し、前記波形値に前記スロープ値を加算して出力すること、
を特徴とする付記2〜8のうちの何れか1項に記載のDC−DCコンバータの制御回路。
(付記10)
スイッチ素子とインダクタとを含み、前記スイッチ素子を第1の状態と第2の状態に交互に切り替えて前記インダクタに電流を流し、そのインダクタ電流に基づいて入力電圧から出力電圧を生成するコンバータ部と、
前記スイッチ素子の状態を切り替えるための制御信号を生成する制御回路と、
を有し、
前記制御回路は、
前記スイッチ素子のスイッチング周期毎に前記出力電圧をデジタル変換して出力電圧値を生成する出力電圧変換回路と、
前記インダクタに流れる電流の波形値を算出する波形値算出回路と、
前記出力電圧に応じて設定された基準値と前記出力電圧値と前記波形値とに基づいて前記スイッチ素子の状態を切り替えるための制御信号のパルス幅を制御するパルス幅制御回路と、
を含むことを特徴とするDC−DCコンバータ。
11a〜11c コンバータ部
20,20a〜20g 制御回路
21 ADC(変換回路)
22 波形値算出回路
23 加算器
24 パルス幅制御回路
L1 インダクタ
SW スイッチ素子
DIL 波形値
Dr 基準値
DVo 出力電圧値
IL インダクタ電流
Sc 制御信号
Vi 入力電圧
Vo 出力電圧
Claims (7)
- スイッチ素子を第1の状態と第2の状態に交互に切り替えてインダクタに電流を流し、そのインダクタ電流に基づいて入力電圧から出力電圧を生成するDC−DCコンバータの制御方法であって、
前記スイッチ素子のスイッチング周期毎に前記出力電圧をデジタル変換して出力電圧値を生成し、
前記インダクタに流れる電流の波形値を算出し、
前記出力電圧に応じて設定された基準値と前記出力電圧値と前記波形値とに基づいて前記スイッチ素子の状態を切り替えるための制御信号のパルス幅を制御すること、
を特徴とするDC−DCコンバータの制御方法。 - スイッチ素子を第1の状態と第2の状態に交互に切り替えてインダクタに電流を流し、そのインダクタ電流に基づいて入力電圧から出力電圧を生成するDC−DCコンバータの制御回路であって、
前記スイッチ素子のスイッチング周期毎に前記出力電圧をデジタル変換して出力電圧値を生成する出力電圧変換回路と、
前記インダクタに流れる電流の波形値を算出する波形値算出回路と、
前記出力電圧に応じて設定された基準値と前記出力電圧値と前記波形値とに基づいて前記スイッチ素子の状態を切り替えるための制御信号のパルス幅を制御するパルス幅制御回路と、
を有することを特徴とするDC−DCコンバータの制御回路。 - 前記算出回路は、前記出力電圧の値と前記入力電圧の値とに基づいて、前記スイッチ素子をオンしたときの前記インダクタ電流の変化量と、前記スイッチ素子をオフしたときの前記インダクタ電流の変化量と、を算出し、前記スイッチ素子の状態に応じて前記変化量を累積的に加算して前記波形値を算出すること、
を特徴とする請求項2に記載のDC−DCコンバータの制御回路。 - 前記入力電圧をデジタル値に変換する入力電圧変換回路を含み、
前記波形値算出回路は、前記出力電圧変換回路と前記入力電圧変換回路の出力に基づいて前記波形値を算出すること、
を特徴とする請求項2又は3に記載のDC−DCコンバータの制御回路。 - 前記スイッチ素子を周期的に第1の状態に切り替えるための第1の制御信号と、前記第1の制御信号に対応したスタート信号を生成する信号生成回路を含み、
前記出力電圧変換回路は、前記スタート信号に応答して前記出力電圧を変換すること、
を特徴とする請求項2〜4のうちの何れか1項に記載のDC−DCコンバータの制御回路。 - 前記パルス幅制御回路は、前記出力電圧値に前記波形値を加算し、その加算結果と前記基準値とを比較して前記スイッチ素子を第2の状態に切り替えるための第2の制御信号を生成すること、
を特徴とする請求項2〜5のうちの何れか1項に記載のDC−DCコンバータの制御回路。 - スイッチ素子とインダクタとを含み、前記スイッチ素子を第1の状態と第2の状態に交互に切り替えて前記インダクタに電流を流し、そのインダクタ電流に基づいて入力電圧から出力電圧を生成するコンバータ部と、
前記スイッチ素子の状態を切り替えるための制御信号を生成する制御回路と、
を有し、
前記制御回路は、
前記スイッチ素子のスイッチング周期毎に前記出力電圧をデジタル変換して出力電圧値を生成する出力電圧変換回路と、
前記インダクタに流れる電流の波形値を算出する波形値算出回路と、
前記出力電圧に応じて設定された基準値と前記出力電圧値と前記波形値とに基づいて前記スイッチ素子の状態を切り替えるための制御信号のパルス幅を制御するパルス幅制御回路と、
を含むことを特徴とするDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009034587A JP5461025B2 (ja) | 2009-02-17 | 2009-02-17 | Dc−dcコンバータの制御方法、dc−dcコンバータの制御回路、dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009034587A JP5461025B2 (ja) | 2009-02-17 | 2009-02-17 | Dc−dcコンバータの制御方法、dc−dcコンバータの制御回路、dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010193603A true JP2010193603A (ja) | 2010-09-02 |
JP5461025B2 JP5461025B2 (ja) | 2014-04-02 |
Family
ID=42819045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009034587A Active JP5461025B2 (ja) | 2009-02-17 | 2009-02-17 | Dc−dcコンバータの制御方法、dc−dcコンバータの制御回路、dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5461025B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012060759A (ja) * | 2010-09-08 | 2012-03-22 | Mitsubishi Electric Corp | 電力変換装置 |
JP2012065517A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | Dc−dc変換器及びdc−dc変換器用回路 |
JP2012253854A (ja) * | 2011-05-31 | 2012-12-20 | Fujitsu Semiconductor Ltd | 電源装置、制御回路、電子機器及び電源の制御方法 |
JP2015130722A (ja) * | 2014-01-06 | 2015-07-16 | ローム株式会社 | スイッチング電源制御回路 |
WO2015159902A3 (ja) * | 2014-04-14 | 2016-02-18 | 国立大学法人長崎大学 | 電力変換回路の制御装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0739148A (ja) * | 1993-07-20 | 1995-02-07 | Toyota Autom Loom Works Ltd | スイッチングレギュレータ |
JPH11289754A (ja) * | 1998-03-31 | 1999-10-19 | Fujitsu Ltd | 電源装置、および電源回路の制御方法 |
JP2003199334A (ja) * | 2001-12-27 | 2003-07-11 | Nissan Motor Co Ltd | 電源回路及び電力供給方法 |
JP2003324957A (ja) * | 2002-04-25 | 2003-11-14 | Canon Inc | 電源装置およびその制御方法 |
JP2004112904A (ja) * | 2002-09-18 | 2004-04-08 | Toyota Motor Corp | 電圧変換装置、電圧変換方法、電圧変換の制御をコンピュータに実行させるためのプログラムを記録したコンピュータ読取り可能な記録媒体 |
JP2004282961A (ja) * | 2003-03-18 | 2004-10-07 | Tdk Corp | スイッチング電源装置用制御装置及びスイッチング電源装置 |
JP2006074965A (ja) * | 2004-09-06 | 2006-03-16 | Honda Motor Co Ltd | 電源装置 |
JP2008125286A (ja) * | 2006-11-14 | 2008-05-29 | Shindengen Electric Mfg Co Ltd | スイッチング電源、スイッチング電源の制御方法、スイッチング電源の制御プログラム |
JP2008199705A (ja) * | 2007-02-08 | 2008-08-28 | Toyota Motor Corp | 電流モード型スイッチング電源 |
-
2009
- 2009-02-17 JP JP2009034587A patent/JP5461025B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0739148A (ja) * | 1993-07-20 | 1995-02-07 | Toyota Autom Loom Works Ltd | スイッチングレギュレータ |
JPH11289754A (ja) * | 1998-03-31 | 1999-10-19 | Fujitsu Ltd | 電源装置、および電源回路の制御方法 |
JP2003199334A (ja) * | 2001-12-27 | 2003-07-11 | Nissan Motor Co Ltd | 電源回路及び電力供給方法 |
JP2003324957A (ja) * | 2002-04-25 | 2003-11-14 | Canon Inc | 電源装置およびその制御方法 |
JP2004112904A (ja) * | 2002-09-18 | 2004-04-08 | Toyota Motor Corp | 電圧変換装置、電圧変換方法、電圧変換の制御をコンピュータに実行させるためのプログラムを記録したコンピュータ読取り可能な記録媒体 |
JP2004282961A (ja) * | 2003-03-18 | 2004-10-07 | Tdk Corp | スイッチング電源装置用制御装置及びスイッチング電源装置 |
JP2006074965A (ja) * | 2004-09-06 | 2006-03-16 | Honda Motor Co Ltd | 電源装置 |
JP2008125286A (ja) * | 2006-11-14 | 2008-05-29 | Shindengen Electric Mfg Co Ltd | スイッチング電源、スイッチング電源の制御方法、スイッチング電源の制御プログラム |
JP2008199705A (ja) * | 2007-02-08 | 2008-08-28 | Toyota Motor Corp | 電流モード型スイッチング電源 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012060759A (ja) * | 2010-09-08 | 2012-03-22 | Mitsubishi Electric Corp | 電力変換装置 |
JP2012065517A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | Dc−dc変換器及びdc−dc変換器用回路 |
JP2012253854A (ja) * | 2011-05-31 | 2012-12-20 | Fujitsu Semiconductor Ltd | 電源装置、制御回路、電子機器及び電源の制御方法 |
JP2015130722A (ja) * | 2014-01-06 | 2015-07-16 | ローム株式会社 | スイッチング電源制御回路 |
WO2015159902A3 (ja) * | 2014-04-14 | 2016-02-18 | 国立大学法人長崎大学 | 電力変換回路の制御装置 |
JPWO2015159902A1 (ja) * | 2014-04-14 | 2017-04-13 | 国立大学法人 長崎大学 | 電力変換回路の制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5461025B2 (ja) | 2014-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8482948B2 (en) | Interleave control power supply device and control circuit | |
TWI675537B (zh) | 控制電路、開關電源和控制方法 | |
JP5320424B2 (ja) | Dc−dc変換器制御装置およびdc−dc変換器 | |
JP4972142B2 (ja) | 力率改善装置及びその制御方法 | |
CN108418426B (zh) | 相电流估计器、估计相电流的方法和开关功率转换器 | |
US9502976B2 (en) | Power supply circuit and control method for the same | |
JP6196834B2 (ja) | スイッチング電源制御回路 | |
KR100593521B1 (ko) | 스위치모드 파워서플라이를 컨트롤하기 위한 최적화된디지털 신호프로세서 아키텍쳐 | |
EP3373432B1 (en) | Dc-dc converter | |
US20100270989A1 (en) | Switching power supply | |
TW201024950A (en) | Digital compensator for power supply applications | |
JP6015370B2 (ja) | スイッチング電源装置 | |
JP5402469B2 (ja) | 電力変換装置及び制御回路 | |
KR20150059113A (ko) | 입력 전류 제어 방법, 입력 전류 제어 방법을 이용한 스위치 제어 회로, 및 이를 포함하는 전력 공급 장치 | |
JP5461025B2 (ja) | Dc−dcコンバータの制御方法、dc−dcコンバータの制御回路、dc−dcコンバータ | |
US10700606B2 (en) | Method and system controlling DC-DC voltage converters using tracking signal | |
JP2009071951A (ja) | 定電流出力制御型スイッチングレギュレータ | |
JP2010200517A (ja) | 電源制御装置、電源制御方法および電子機器 | |
JP6358815B2 (ja) | デジタル制御電源回路の制御回路、制御方法およびそれを用いたデジタル制御電源回路、ならびに電子機器および基地局 | |
CN111900861A (zh) | 一种开关电源的控制电路、控制方法及开关电源 | |
US20140084892A1 (en) | Pulse width modulation power converter and control method | |
TW201117542A (en) | A power converter control circuit and method | |
JP5216888B2 (ja) | Dc−dc変換器 | |
US9537390B2 (en) | Control circuit, control method, DC-DC converter and electronic device | |
McRae et al. | Simple hardware implementation of an adaptive mixed signal current programmed mode control for near minimum deviation transient response |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130517 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5461025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |