JP2010175669A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP2010175669A JP2010175669A JP2009016182A JP2009016182A JP2010175669A JP 2010175669 A JP2010175669 A JP 2010175669A JP 2009016182 A JP2009016182 A JP 2009016182A JP 2009016182 A JP2009016182 A JP 2009016182A JP 2010175669 A JP2010175669 A JP 2010175669A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- discharge cell
- electrode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】高精細度パネルあるいは大型パネルであっても、画像表示品質を大きく低下させることなく、データ電極駆動回路および走査電極駆動回路の消費電力を抑制することが可能なプラズマディスプレイ装置を提供する。
【解決手段】走査電極および維持電極とデータ電極とが交差する部分に放電セルを形成したパネルと、走査電極に走査パルスを印加する走査電極駆動回路と、データ電極に書込みパルスを印加するデータ電極駆動回路と、走査電極駆動回路またはデータ電極駆動回路の消費電力が大きくなる画像表示領域に対応する画像データを補正領域データとして検出する補正領域検出回路52と、補正領域データは消費電力が小さくなるように補正して出力し、補正領域データ以外の画像データはそのまま出力する画像データ補正回路53とを備えた。
【選択図】図9
【解決手段】走査電極および維持電極とデータ電極とが交差する部分に放電セルを形成したパネルと、走査電極に走査パルスを印加する走査電極駆動回路と、データ電極に書込みパルスを印加するデータ電極駆動回路と、走査電極駆動回路またはデータ電極駆動回路の消費電力が大きくなる画像表示領域に対応する画像データを補正領域データとして検出する補正領域検出回路52と、補正領域データは消費電力が小さくなるように補正して出力し、補正領域データ以外の画像データはそのまま出力する画像データ補正回路53とを備えた。
【選択図】図9
Description
本発明は、AC型のプラズマディスプレイパネルを用いたプラズマディスプレイ装置に関する。
プラズマディスプレイパネル(以下、「パネル」と略記する)は、走査電極および維持電極からなる表示電極対を複数形成した前面基板とデータ電極を複数形成した背面基板とを対向配置し、表示電極対とデータ電極とが交差する位置に放電セルが形成されている。そしてプラズマディスプレイ装置は、パネルを駆動するための走査電極駆動回路、維持電極駆動回路、データ電極駆動回路を備え、それぞれの電極に必要な駆動電圧波形を印加して画像を表示する装置である。
パネルを駆動する方法としては、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行うサブフィールド法が一般的である。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を形成する。書込み期間では、走査電極に走査パルスを印加するとともに、画像信号に応じてデータ電極に書込みパルスを印加して放電セルで書込み放電を発生し壁電荷を形成する。そして維持期間では、表示電極対に交互に維持パルスを印加して維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
プラズマディスプレイ装置の消費電力はパネルの大型化に伴って増加する傾向にある。データ電極に書込みパルスを印加するデータ電極駆動回路の消費電力は大きいが、加えて走査電極に走査パルスを印加する走査電極駆動回路の消費電力も無視できないほど大きくなってきている。そして、走査電極駆動回路の消費電力が許容値を超えると走査電極駆動回路が誤動作し画像表示品質を損なうおそれがあった。
これらの課題を解決するために、例えば特許文献1には、画像データに基づき走査電極駆動回路の消費電力を判別する電力判別手段と、電力判別手段で判別した走査電極駆動回路の消費電力が所定のしきい値以下の場合には画像データをそのまま出力し、電力判別手段で判別した走査電極駆動回路の消費電力が所定のしきい値より大きい場合には走査電極駆動回路の消費電力が小さくなるように画像データを補正して出力する画像データ補正手段とを備えたプラズマディスプレイ装置が開示されている。
特開2008−96804号公報
近年はパネルの高精細度化、大型化がさらに進み、消費電力をさらに削減する必要性が高まっている。加えてエコロジーの観点からも消費電力の削減が望まれている。その一方で画像表示品質に対する要望もますます高くなりつつある。しかしながら上述した方法は、走査電極駆動回路の消費電力を下げるにつれて画像表示品質も低下する。そのため、画像表示品質を大きく低下させることなく、走査電極駆動回路の消費電力を大幅に抑制することができなかった。
本発明のプラズマディスプレイ装置はこれらの課題に鑑みなされたものであり、高精細度パネルあるいは大型パネルであっても、画像表示品質を大きく低下させることなく、データ電極駆動回路、走査電極駆動回路の消費電力を抑制することが可能なプラズマディスプレイ装置を提供することを目的とする。
この目的を達成するために本発明は、走査電極および維持電極とデータ電極とが交差する部分に放電セルを形成したパネルと、走査電極に走査パルスを印加する走査電極駆動回路と、データ電極に書込みパルスを印加するデータ電極駆動回路と、走査電極駆動回路またはデータ電極駆動回路の消費電力が大きくなる画像表示領域に対応する画像データを補正領域データとして検出する補正領域検出回路と、補正領域データは消費電力が小さくなるように補正して出力し、補正領域データ以外の画像データはそのまま出力する画像データ補正回路とを備えたことを特徴とする。この構成により、高精細度パネルあるいは大型パネルであっても、画像表示品質を大きく低下させることなく、データ電極駆動回路、走査電極駆動回路の消費電力を抑制することが可能なプラズマディスプレイ装置を提供することができる。
また本発明のプラズマディスプレイ装置の補正領域検出回路は、注目放電セルを発光させるサブフィールドであって、かつ注目放電セルとデータ電極を共有し注目放電セルに隣接する放電セルを発光させないサブフィールドの数が所定のしきい値以上であれば、注目放電セルに対応する画像データを補正領域データとして検出する構成であってもよい。
また本発明のプラズマディスプレイ装置の補正領域検出回路は、注目放電セルを発光させるサブフィールドであって、かつ注目放電セルとデータ電極を共有し注目放電セルに隣接する放電セルのさらにその隣の放電セルを発光させないサブフィールドの数が所定のしきい値以上であれば、注目放電セルに対応する画像データを補正領域データとして検出する構成であってもよい。
本発明によれば、高精細度パネルあるいは大型パネルであっても、画像表示品質を大きく低下させることなく、データ電極駆動回路、走査電極駆動回路の消費電力を抑制することが可能なプラズマディスプレイ装置を提供することが可能となる。
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
(実施の形態)
図1は、本発明の実施の形態におけるプラズマディスプレイ装置のパネル10の分解斜視図である。ガラス製の前面基板11上には、走査電極12と維持電極13とからなる表示電極対14が複数形成されている。そして走査電極12と維持電極13とを覆うように誘電体層15が形成され、その誘電体層15上に保護層16が形成されている。背面基板21上にはデータ電極22が複数形成され、データ電極22を覆うように誘電体層23が形成され、さらにその上に井桁状の隔壁24が形成されている。そして、隔壁24の側面および誘電体層23上には赤色、緑色および青色の各色に発光する蛍光体層25が設けられている。
図1は、本発明の実施の形態におけるプラズマディスプレイ装置のパネル10の分解斜視図である。ガラス製の前面基板11上には、走査電極12と維持電極13とからなる表示電極対14が複数形成されている。そして走査電極12と維持電極13とを覆うように誘電体層15が形成され、その誘電体層15上に保護層16が形成されている。背面基板21上にはデータ電極22が複数形成され、データ電極22を覆うように誘電体層23が形成され、さらにその上に井桁状の隔壁24が形成されている。そして、隔壁24の側面および誘電体層23上には赤色、緑色および青色の各色に発光する蛍光体層25が設けられている。
これら前面基板11と背面基板21とは、微小な放電空間を挟んで表示電極対14とデータ電極22とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁24によって複数の区画に仕切られており、表示電極対14とデータ電極22とが交差する部分に放電セルが形成されている。そしてこれらの放電セルを放電、発光させて画像を表示する。
なお、パネル10の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図2は、本発明の実施の形態におけるプラズマディスプレイ装置のパネル10の電極配列図である。パネル10には、行方向(ライン方向)に長いn本の走査電極SC1〜SCn(図1の走査電極12)およびn本の維持電極SU1〜SUn(図1の維持電極13)が配列され、列方向に長いm本のデータ電極D1〜Dm(図1のデータ電極22)が配列されている。そして、1対の走査電極SCi(i=1〜n)および維持電極SUiと1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。そしてこれらの放電セルは画像を表示する際の画素に対応する。
なお、各電極間にはそれぞれ電極間容量が存在する。図3は、本発明の実施の形態におけるプラズマディスプレイ装置のパネル10の電極間容量を模式的に示した図であり、5本の走査電極SCi〜SCi+4と5本のデータ電極Dj〜Dj+4との交差部分の電極間容量Csを図示している。ただし、以下の説明の都合上、電極間容量Cs以外の電極間容量については省略した。
図4は、本発明の実施の形態におけるプラズマディスプレイ装置30の回路ブロック図である。プラズマディスプレイ装置30は、パネル10、画像信号処理回路31、データ電極駆動回路32、走査電極駆動回路33、維持電極駆動回路34、タイミング発生回路35および各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。
画像信号処理回路31は、入力した画像信号を、放電セルのサブフィールド毎の発光・非発光をデジタル信号のそれぞれのビットの「1」・「0」に対応させた画像データに変換する。また画像信号処理回路31は、詳細は後述するが、データ電極駆動回路32または走査電極駆動回路33の消費電力を抑制する画像データに補正する。
データ電極駆動回路32は画像信号処理回路31から出力された各色の画像データを各データ電極D1〜Dmに対応する書込みパルスに変換し、各データ電極D1〜Dmに印加する。
タイミング発生回路35は水平同期信号、垂直同期信号に基づき各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路33はタイミング信号に基づき初期化波形、走査パルス、維持パルス等の駆動電圧波形を作成し、走査電極SC1〜SCnのそれぞれに印加する。維持電極駆動回路34はタイミング信号に基づき維持パルス等の駆動電圧波形を作成し、維持電極SU1〜SUnのそれぞれに印加する。
次に、パネルを駆動する方法について説明する。本実施の形態においては、画像信号に応じた階調を表示する方法としていわゆるサブフィールド法を用いている。サブフィールド法は1フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う方法である。
各サブフィールドは初期化期間、書込み期間、維持期間を有する。本実施の形態においては、1フィールド期間を、10のサブフィールド(SF1、SF2、SF3、・・・、SF10)に分割し、各サブフィールドはそれぞれ(「1」、「2」、「3」、「6」、「11」、「18」、「30」、「44」、「60」、「81」)の輝度重みをもつものとして設定されている。
図5は、本発明の実施の形態におけるプラズマディスプレイ装置30のパネルの各電極に印加する駆動電圧波形を示す図であり、SF1およびSF2に対する駆動電圧波形を示している。
SF1のサブフィールドの初期化期間では、維持電極SU1〜SUnに電圧0(V)を印加し、走査電極SC1〜SCnに電圧Vi1から電圧Vi2に向かって緩やかに上昇するランプ電圧を印加する。その後、維持電極SU1〜SUnに電圧Ve1を印加するとともに、走査電極SC1〜SCnに電圧Vi3から電圧Vi4に向かって緩やかに下降するランプ電圧を印加する。すると各放電セルで微弱な初期化放電が発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。
なお、初期化期間の動作としては、図5のSF2の初期化期間に示したように、走査電極SC1〜SCnに対して緩やかに下降するランプ電圧を印加するだけでもよい。この場合には直前のサブフィールドの維持期間において維持放電を行った放電セルで初期化放電が発生する。
続く書込み期間では、まず、維持電極SU1〜SUnに電圧Ve2を印加し、走査電極SC1〜SCnに電圧Vcを印加する。次に、1ライン目の走査電極SC1に負の電圧Vaの走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Dkに正の電圧Vdの書込みパルスを印加する。すると走査パルスと書込みパルスとが同時に印加された1ライン目の放電セルでは書込み放電が発生し、走査電極SC1および維持電極SU1に壁電荷を蓄積する書込み動作が行われる。
次に、2ライン目の走査電極SC2に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Dkに書込みパルスを印加する。すると走査パルスと書込みパルスとが同時に印加された2ライン目の放電セルでは書込み放電が発生し、書込み動作が行われる。以上の書込み動作をnライン目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書込み放電を発生させ壁電荷を形成する。
なお、各データ電極Djは容量性の負荷であるため、データ電極に印加する電圧を電圧0(V)から電圧Vdへ、あるいは電圧Vdから電圧0(V)へ切換える毎に負荷容量を充放電しなければならない。そしてその充放電の回数が多いとデータ電極駆動回路32の消費電力も多くなる。加えて図3に示したようにデータ電極と走査電極とは容量結合しているので、データ電極に印加する電圧を電圧0(V)から電圧Vdへ、あるいは電圧Vdから電圧0(V)へ切換える回数が多いと走査電極駆動回路33の消費電力も多くなる。
続く維持期間では、維持電極SU1〜SUnに電圧0(V)を印加し、走査電極SC1〜SCnに電圧Vsの維持パルスを印加する。すると、書込み放電を起こした放電セルでは維持放電が起こり発光する。次に、走査電極SC1〜SCnに電圧0(V)を印加するとともに、維持電極SU1〜SUnに維持パルスを印加する。すると維持放電を起こした放電セルでは再び維持放電が起こり発光する。
以下同様に、輝度重みに応じた数の維持パルスを走査電極および維持電極に交互に印加する。その後、走査電極SC1〜SCnに電圧Vr間で上昇するランプ電圧を印加していわゆる壁電荷消去を行い、維持期間を終了する。
続くSF3〜SF10においても、維持期間において走査電極および維持電極に印加する維持パルスの数を除いて、上述した動作と同様の動作を繰り返すことにより放電セルを発光させ、画像を表示している。
このようにしてサブフィールド法においては、1フィールド期間をあらかじめ輝度重みの定められた複数のサブフィールドで構成する。そしてサブフィールドの任意の組合せの中から複数の組合せを選択して表示用組合せ集合を作成し、表示用組合せ集合に属するサブフィールドの組合せを用いて放電セルの発光・非発光を制御して階調を表示している。以下、複数のサブフィールドの組合せを選択して作成した表示用組合せ集合を「コーディングテーブル」と呼ぶ。
次に、本実施の形態において用いるコーディングテーブルについて説明する。なお、説明を簡単にするために、画像信号に対して、黒を表示したときの階調を「0」とし、輝度重み「N」に対応する階調を「N」と表記する。したがって、輝度重み「1」をもつSF1のみで発光する放電セルの階調は「1」であり、輝度重み「1」のSF1と輝度重み「2」のSF2との両方で発光させる放電セルの階調は「3」である。
図6は、本発明の実施の形態におけるプラズマディスプレイ装置30で用いるコーディングテーブルを示す図である。図6において、最も左の列に示した数値は表示に用いる表示用階調の値を示し、その右側にはその階調を表示する際に各サブフィールドで放電セルを発光させるか否かを示しており、「0」は非発光、「1」は発光を示している。例えば、階調「2」を表示するためには、SF2でのみ放電セルを発光させればよく、階調「9」を表示するためには、SF1、SF2およびSF4で放電セルを発光させればよい。なお、階調「3」を表示する場合には、SF1およびSF2で放電セルを発光させる方法と、SF3のみ発光させる方法とがあるが、このように複数の組合せが可能である場合には、できるだけ輝度重みの小さいサブフィールドで発光させる組合せを選択する。すなわち、階調「3」を表示する場合にはSF1およびSF2で放電セルを発光させる。
上述したように画像信号処理回路31は、画像信号を、放電セルのサブフィールド毎の発光・非発光をデジタル信号のそれぞれのビットの「1」・「0」に対応させた画像データに変換する。したがって、階調「0」を表示する画像データ「0000000000」はSF1〜SF10のすべてのサブフィールドで放電セルを発光させず、階調「1」を表示する画像データ「1000000000」はSF1のみで放電セルを発光させ、階調「2」を表示する画像データ「0100000000」はSF2のみで放電セルを発光させ、階調「3」を表示する画像データ「1100000000」はSF1とSF2とで放電セルを発光させる。
次に、画像データとデータ電極駆動回路32および走査電極駆動回路33の消費電力との関係について詳しく説明する。なお、ここで説明する消費電力は書込み動作に伴う消費電力であり、走査電極駆動回路33の消費電力は走査パルス印加時の消費電力である。
図7は、走査電極毎に階調値の変化する横縞パターンを示す図であり、走査電極SCi、SCi+1、SCi+2、SCi+3、SCi+4、およびデータ電極Dj、Dj+1、Dj+2、Dj+3、Dj+4の交差する部分に形成される5×5=25の放電セルに対応する画素について図示している。図7(a)は横縞パターンの階調値を示しており、階調値「2」と階調値「112」とを交互に繰り返す画像パターンである。また図7(b)は、図7(a)に示した横縞パターンを表示する際のSF1、SF4、SF5、SF6、SF7、SF8における書込みパルス印加の有無を示している。ここで「0」は書込みパルスを印加しないこと、「1」は書込みパルスを印加することをそれぞれ表している。
図8は、データ電極駆動回路32および走査電極駆動回路33の消費電力を見積もるための図であり、図7(b)に示した書込み動作を行う場合の駆動電圧波形とそのときの電流を示している。図7に対応させるために、図8には、走査電極SCi〜SCi+4に印加する走査パルスと、データ電極Dj〜Dj+4に印加する書込みパルスと、データ電極Djに流れる電流IDjと走査電極SCiに流れる電流ISiとを示している。
時刻t1から時刻t2までの期間では、走査電極SCiに走査パルスを印加するが、このときにはデータ電極Dj〜Dj+4に書込みパルスを印加せず書込み放電を発生させない。時刻t2から時刻t3までの期間では、走査電極SCi+1に走査パルスを印加し、同時にデータ電極Dj〜Dj+4に書込みパルスを印加して書込み放電を発生させる。以下同様にして、時刻t3から時刻t4までの期間ではデータ電極Dj〜Dj+4に書込みパルスを印加せず、時刻t4から時刻t5までの期間ではデータ電極Dj〜Dj+4に書込みパルスを印加する。このようにして、データ電極D1〜Dmに同相で変化する書込みパルスを印加することで、図7(b)に示した書込み動作を行うことができる。
このときデータ電極Djに流れる電流IDjに注目すると、走査電極SC1〜SCnとの間の電極間容量Csおよび維持電極SU1〜SUnとの間の電極間容量を充放電するための電流が流れ、データ電極Djには電流IDjが流れる。このように、容量性の負荷であるデータ電極Djを充放電する毎にデータ電極駆動回路の消費電力が増加する。SF4〜SF8の書込み期間においても同様であるため、走査電極駆動回路33の消費電力は大きくなる。
また走査電極SCiに流れる電流ISiに注目すると、走査電極SCiはデータ電極D1〜Dmのそれぞれと電極間容量Csで結合しているので、書込み期間においてデータ電極D1〜Dmのそれぞれに印加される書込みパルスが電極間容量Csを介して走査電極SCiにノイズとして重畳される。そして、図7(a)に示した横縞パターンを表示する場合にはデータ電極D1〜Dmに同相で変化する書込みパルスが印加されるため、走査電極SCiには非常に大きなノイズが重畳されることになる。走査電極駆動回路33はこれらのノイズに逆らって走査電極SCiに走査パルスを印加しなければならず、大きな電流を流さなければならない。SF4〜SF8の書込み期間においても同様であるため、走査電極駆動回路33の消費電力は大きくなる。
そこで本実施の形態においては、画像データに基づいて、データ電極D1〜Dmに電圧Vdと電圧0(V)とを切り換えて印加する回数の多い画像表示領域を検出し、その画像表示領域に対応する画像データをデータ電極D1〜Dmに電圧Vdと電圧0(V)とを切り換える回数を減らした画像データに補正して、データ電極駆動回路32および走査電極駆動回路33の消費電力を抑制している。
図9は、本発明の実施の形態におけるプラズマディスプレイ装置30の画像信号処理回路31の回路ブロック図である。画像信号処理回路31は、画像データ変換回路51、補正領域検出回路52、画像データ補正回路53を有する。
画像データ変換回路51は、入力した画像信号を、放電セルのサブフィールド毎の発光・非発光をデジタル信号のそれぞれのビットの「1」・「0」に対応させた画像データに変換する。
補正領域検出回路52は、3つの1H遅延部60〜62、3つのビット計数部63〜65、3つの比較部66〜68、ORゲート69を有し、データ電極D1〜Dmに電圧Vdと電圧0(V)とを交互に印加する回数の多い画像表示領域、すなわち走査電極駆動回路33またはデータ電極駆動回路32の消費電力が大きくなる画像表示領域に対する画像データを補正領域データとして検出する。
1H遅延部60は画像データを1ライン分遅延させ、1H遅延部61は1ライン分遅延した画像データをさらに1ライン分遅延させ、1H遅延部62は2ライン分遅延した画像データをさらに1ライン分遅延させる。
ここで、注目する放電セルに対応する画像データを1ライン分遅延させた画像データは、注目放電セルの1つ上の放電セルに対応する画像データである。そしてこれらの放電セルは同じデータ電極を共有する放電セルであり、同じデータ電極を用いて書込みパルスが印加される。同様に、注目放電セルに対応する画像データを2ライン分遅延させた画像データは注目放電セルの2つ上の放電セルであり、注目放電セルに対応する画像データを3ライン分遅延させた画像データは注目放電セルの3つ上の放電セルであり、これらの放電セルも同じデータ電極を用いて書込みパルスが印加される。
図10は、本発明の実施の形態におけるプラズマディスプレイ装置30のビット計数部63の回路図である。ビット計数部63は、ビット比較部71と計数部72とを有する。ビット比較部71は画像データの各ビットと1ライン分遅延した画像データの各ビットの論理否定との論理積を計算する。すなわち、注目放電セルの画像データと注目放電セルに隣接する1つ上の画像データとの各ビットを比較し、画像データでは「1」であって1ライン分遅延した画像データでは「0」であるビットでは「1」を、それ以外のビットでは「0」を出力する。すなわち注目放電セルを発光させるサブフィールドであってかつ注目放電セルに隣接する1つ上の放電セルを発光させないサブフィールドでは「1」を、それ以外のサブフィールドでは「0」とする。例えば、注目放電セルの画像データが「1101111100」であって1ライン分遅延した画像データが「0100000000」であったとすると、ビット比較部71の出力は「1001111100」である。そして計数部72は、ビット比較部71の出力の「1」の数を計数する。例えばビット比較部71の出力が「1001111100」であったとすると、計数部72の出力は「6」である。このようにしてビット計数部63は、画像データと1ライン分遅延した画像データとを対応するビット毎に比較し、画像データでは「1」であって1ライン分遅延した画像データでは「0」であるビットの数、すなわち注目放電セルを発光させるサブフィールドであってかつ注目放電セルに隣接する1つ上の放電セルを発光させないサブフィールドの数を計数する。
ビット計数部64は、画像データと2ライン分遅延した画像データとを対応するビット毎に比較し、画像データでは「1」であって2ライン分遅延した画像データでは「0」であるビットの数を計数する。またビット計数部65は、画像データと3ライン分遅延した画像データとを対応するビット毎に比較し、画像データでは「1」であって3ライン分遅延した画像データでは「0」であるビットの数を計数する。
比較部66はビット計数部63の出力と所定のしきい値とを比較して、ビット計数部63の出力が所定のしきい値以上であれば「1」を出力し、所定のしきい値未満であれば「0」を出力する。比較部67はビット計数部64の出力と所定のしきい値とを比較して、ビット計数部64の出力が所定のしきい値以上であれば「1」を出力し、所定のしきい値未満であれば「0」を出力する。比較部68はビット計数部65の出力と所定のしきい値とを比較して、ビット計数部65の出力が所定のしきい値以上であれば「1」を出力し、所定のしきい値未満であれば「0」を出力する。
ORゲート69は3つの比較部66〜68の出力の論理和を算出し出力する。そしてORゲート69の出力が「1」であれば、対応する画像データが補正領域データであり、ORゲート69の出力が「0」であれば、対応する画像データは補正領域データではないことを示す。
図11は、本発明の実施の形態におけるプラズマディスプレイ装置30の補正領域検出回路52の動作を説明するための図であり、図11(a)は1ライン幅の横縞状のパターン、図11(b)は3ライン幅の帯状のパターンをそれぞれ示している。以下の説明のために、図11(a)、図11(b)の輝度の高い画素の画像データが「1101111100」であり、輝度の低い画素の画像データが「0100000000」であり、所定のしきい値が「5」であると仮定する。
図11(a)において、例えば2ライン目の放電セルについて注目すると、注目放電セルに対応する画像データは「1101111100」であり、1ライン分遅延した画像データ、すなわち注目放電セルの1ライン上の放電セルに対応する画像データは「0100000000」である。したがってビット計数部63の出力は「6」となり、これは所定のしきい値以上であるので比較部66の出力は「1」となる。そしてORゲート69の入力の1つが「1」となるので、補正領域検出回路52の出力は「1」となる。こうして2ライン目の放電セルに対応する画像データは補正領域データとして検出される。同様にして図11(a)に示した4ライン目、6ライン目、8ライン目の放電セルに対応する画像データも補正領域データである。
図11(b)において、例えば4ライン目の放電セルについて注目すると、注目放電セルに対応する画像データは「1101111100」であり、1ライン分遅延した画像データ、すなわち注目放電セルの1ライン上の放電セルに対応する画像データは「0100000000」である。したがって4ライン目の放電セルに対応する画像データは補正領域データとして検出される。また、5ライン目の放電セルについて注目すると2ライン上の放電セルの画像データが「0100000000」であり、6ライン目の画素について注目すると3ライン上の放電セルの画像データが「0100000000」である。したがって5ライン目の放電セルおよび6ライン目の放電セルに対応する画像データはともに補正領域データである。
このように本実施の形態における補正領域検出回路52は、列方向(図8の上下方向)に3画素分の輝度の高い領域に対応する画像データを補正領域データとして検出する。但し本実施の形態においては、列方向に3画素を超える輝度の高い領域に対応する画像データに対しては、上から3画素分のみを補正領域データとして検出し、それ以下の画素は補正領域データとはしない。
このように本実施の形態においては、補正領域検出回路52は、注目放電セルを発光させるサブフィールドであって、かつ注目放電セルとデータ電極を共有し注目放電セルに隣接する放電セルを発光させないサブフィールドの数が所定のしきい値以上であれば、注目放電セルに対応する画像データを補正領域データとして検出する。また補正領域検出回路52は、注目放電セルを発光させるサブフィールドであって、かつ注目放電セルとデータ電極を共有し注目放電セルに隣接する放電セルのさらに隣の放電セルを発光させないサブフィールドの数が所定のしきい値以上であっても、注目放電セルに対応する画像データを補正領域データとして検出する。
図12は、本発明の実施の形態におけるプラズマディスプレイ装置30の画像データ補正回路53の回路図である。画像データ補正回路53は、マスクデータ作成部81、補正許可部82、データ補正部83を有し、補正領域データを消費電力が小さくなるように補正して出力し、補正領域データ以外の画像データはそのまま出力する。本実施の形態においては、補正領域データに対して、発光させるサブフィールドのうち最も輝度重みの大きいサブフィールド(以下、「最大発光サブフィールド」と称する)、および最大発光サブフィールドの次に輝度重みの大きいサブフィールドに対応するビット以外のビットをすべて「0」に置き換える補正を行う。
マスクデータ作成部81は、入力した画像データのLSB+2とLSB+3と・・・MSB−1とMSBとの論理和をLSBとし、入力した画像データのLSB+3と・・・MSB−1とMSBとの論理和をLSB+1とし、・・・、入力した画像データのMSB−1とMSBとの論理和をMSB−1とし、入力した画像データのMSBをMSBとし、入力した画像データよりも2ビット少ないビット数のマスクデータを作成する。したがって本実施の形態においてマスクデータ作成部81から出力されるマスクデータは、最大発光サブフィールドよりも輝度重みの小さいサブフィールドであってかつ最大発光サブフィールドの次に輝度重みの大きいサブフィールド以外のサブフィールドに対応するビットがすべて「1」となる8ビットのデータである。
たとえば入力した10ビット画像データが「1101111100」であれば最大発光サブフィールドはSF8であるので、出力されるマスクデータは、SF8およびSF7以外のサブフィールドに対応するビットが「1」、すなわち「11111100」である。また、たとえば入力した10ビット画像データが「1111011101」であれば最大発光サブフィールドはSF10であるので、出力されるマスクデータは、「11111111」である。
補正許可部82は、補正領域検出回路52の出力が「1」であれば、マスクデータの各ビットを反転した論理否定データを出力する。また補正領域検出回路52の出力が「0」であれば、マスクデータの各ビットをすべて「1」としたデータを出力する。
データ補正部83は、補正許可部82から出力される8ビットデータと画像データとの論理積を補正した画像データとして出力する。したがって、補正領域検出回路52の出力が「1」であれば、入力した画像データの最大発光サブフィールドおよび最大発光サブフィールドの次に輝度重みの大きいサブフィールドに対応するビット以外のビットをすべて「0」に置き換えた画像データを出力する。たとえば入力した10ビット画像データが「1101111100」であれば出力される補正データは「0000001100」である。また、たとえば入力した10ビット画像データが「1111011101」であれば出力される補正データは、「0000000001」である。
補正領域検出回路52の出力が「0」であれば、入力した画像データをそのまま出力する。
ここで図7に示した横縞状のパターンの画像信号に対する画像データを画像データ補正回路53に入力したとする。すると図7に示したiライン目、i+2ライン目、i+4ライン目の輝度の低い領域の画像データは補正領域データではないため階調「2」に対する画像データ「0100000000」をそのまま出力する。しかしi+1ライン目、i+3ライン目の輝度の高い領域の画像データは補正領域データであり、階調「112」に対する画像データ「1101111100」は画像データ「0000001100」に補正される。その結果、データ電極Dj〜Dj+4に電圧Vdと電圧0(V)とを交互に切り換えて印加するサブフィールドはSF2、SF7、SF8の3つだけとなり、データ電極駆動回路32、走査電極駆動回路33の消費電力が抑えられることがわかる。
このように本実施の形態によれば、走査電極駆動回路33またはデータ電極駆動回路32の消費電力の大きくなる輝度変化の大きい画像表示領域に対する画像データを補正領域データとして検出し、補正領域データを消費電力の小さい画像データに補正する。このような輝度変化の大きい領域では視覚的に画像データの補正が認識されにくく、画像表示品質が大きく低下することはない。そして自然画等の輝度の変化の小さい領域では画像データの補正は行われないので、自然画等の画像表示領域では画像表示品質が保たれる。
以上のように本実施の形態におけるプラズマディスプレイ装置は、画像表示品質を大きく低下させることなく、データ電極駆動回路および走査電極駆動回路の消費電力を抑制することができる。
なお図12は、画像データ補正回路53を実現する具体的な回路例を示したが、本発明はこれに限定されるものではない。図13は、本発明の他の実施の形態におけるプラズマディスプレイ装置の画像データ補正回路153の回路ブロック図である。画像データ補正回路153は、最大サブフィールド検出部180、マスクデータ作成部181、データ補正部183を有し、画像データ補正回路53と同様に、補正領域データをデータ電極駆動回路32または走査電極駆動回路33の消費電力の小さい画像データに補正する。
最大サブフィールド検出部180は画像データに基づき最大発光サブフィールドを検出する。マスクデータ作成部181は最大発光サブフィールドに基づき、最大発光サブフィールドおよび最大発光サブフィールドの次に輝度重みの大きいサブフィールドに対応するビット以外のビットをすべて「0」に置き換えるためのマスクデータを作成する。データ補正部183は、マスクデータおよび補正領域検出回路52の出力に基づき、補正領域データを消費電力の少ない画像データに補正する。
そして上述した機能をソフト的に実現することで、例えばサブフィールド構成を変更する場合であっても、補正領域データを消費電力の少ない画像データに補正することができる。
なお、本実施の形態においては、補正領域検出回路52は、列方向(図8の上下方向)に3画素分の輝度の高い領域に対する画像データを補正領域データとして検出し、それ以下の画素に対する画像データは補正領域データとはしない構成であるとして説明した。しかし本発明はこれに限定されるものではなく、2画素以下または4画素以上の輝度の高い領域に対する画像データを補正領域データとして検出する構成であってもよい。
また、本実施の形態においては、画像データ補正回路53はマスクするビットの画像データを「0」に置き換えるものとして補正データを作成した。しかし本発明はこれに限定されるものではなく、マスクするビットの画像データを「1」に置き換えるものとして補正データを作成してもよい。また特定のビットの画像データを「1」、それ以外のビットの画像データを「0」に置き換えるものとして補正データを作成してもよい。例えば最初のサブフィールドであるSF1に対応するビットの画像データを「1」、それ以外のビットの画像データを「0」に置き換えることにより、書込み放電を安定させることができ、望ましい。
また、本実施の形態においては、最大発光サブフィールドおよび最大発光サブフィールドの次に輝度重みの大きいサブフィールドに対応するビット以外のビットをすべてマスクするためのマスクデータを作成した。しかし本発明はこれに限定されるものではなく、例えば最大発光サブフィールドに対応するビット以外のビットをすべてマスクするためのマスクデータを作成してもよい。または、最大発光サブフィールド、最大発光サブフィールドの次に輝度重みの大きいサブフィールド、さらにその次に輝度重みの大きいサブフィールドに対応するビット以外のビットをすべてマスクするためのマスクデータを作成してもよい。
また、本実施の形態において用いたパネルのサブフィールド数、輝度重み、その他の具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
本発明は、高精細度パネルあるいは大型パネルであっても、画像表示品質を大きく低下させることなく、データ電極駆動回路および走査電極駆動回路の消費電力を抑制することができ、プラズマディスプレイ装置として有用である。
10 パネル
12 走査電極
13 維持電極
14 表示電極対
22 データ電極
31 画像信号処理回路
32 データ電極駆動回路
33 走査電極駆動回路
34 維持電極駆動回路
35 タイミング発生回路
51 画像データ変換回路
52 補正領域検出回路
53,153 画像データ補正回路
60,61,62 1H遅延部
63,64,65 ビット計数部
66,67,68 比較部
69 ORゲート
71 ビット比較部
72 計数部
81,181 マスクデータ作成部
82 補正許可部
83,183 データ補正部
180 最大サブフィールド検出部
12 走査電極
13 維持電極
14 表示電極対
22 データ電極
31 画像信号処理回路
32 データ電極駆動回路
33 走査電極駆動回路
34 維持電極駆動回路
35 タイミング発生回路
51 画像データ変換回路
52 補正領域検出回路
53,153 画像データ補正回路
60,61,62 1H遅延部
63,64,65 ビット計数部
66,67,68 比較部
69 ORゲート
71 ビット比較部
72 計数部
81,181 マスクデータ作成部
82 補正許可部
83,183 データ補正部
180 最大サブフィールド検出部
Claims (3)
- 走査電極および維持電極とデータ電極とが交差する部分に放電セルを形成したプラズマディスプレイパネルと、
前記走査電極に走査パルスを印加する走査電極駆動回路と、
前記データ電極に書込みパルスを印加するデータ電極駆動回路と、
前記走査電極駆動回路または前記データ電極駆動回路の消費電力が大きくなる画像表示領域に対応する画像データを補正領域データとして検出する補正領域検出回路と、
前記補正領域データは前記消費電力が小さくなるように補正して出力し、前記補正領域データ以外の画像データはそのまま出力する画像データ補正回路
とを備えたことを特徴とするプラズマディスプレイ装置。 - 前記補正領域検出回路は、注目放電セルを発光させるサブフィールドであって、かつ前記注目放電セルとデータ電極を共有し前記注目放電セルに隣接する放電セルを発光させないサブフィールドの数が所定のしきい値以上であれば、前記注目放電セルに対応する画像データを補正領域データとして検出することを特徴とする請求項1に記載のプラズマディスプレイ装置。
- 前記補正領域検出回路は、前記注目放電セルを発光させるサブフィールドであって、かつ前記注目放電セルとデータ電極を共有し前記注目放電セルに隣接する放電セルのさらにその隣の放電セルを発光させないサブフィールドの数が所定のしきい値以上であれば、前記注目放電セルに対応する画像データを補正領域データとして検出することを特徴とする請求項2に記載のプラズマディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009016182A JP2010175669A (ja) | 2009-01-28 | 2009-01-28 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009016182A JP2010175669A (ja) | 2009-01-28 | 2009-01-28 | プラズマディスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010175669A true JP2010175669A (ja) | 2010-08-12 |
Family
ID=42706732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009016182A Withdrawn JP2010175669A (ja) | 2009-01-28 | 2009-01-28 | プラズマディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010175669A (ja) |
-
2009
- 2009-01-28 JP JP2009016182A patent/JP2010175669A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5152184B2 (ja) | プラズマディスプレイ装置 | |
WO2010055661A1 (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 | |
JP5115551B2 (ja) | プラズマディスプレイ装置 | |
JP2008197430A (ja) | プラズマディスプレイ装置の駆動方法 | |
KR101168553B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
JP5119613B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
US7477209B2 (en) | Plasma display apparatus and driving method thereof | |
JP2004318163A (ja) | プラズマディスプレイパネルの駆動方法および装置 | |
JP2008096804A (ja) | プラズマディスプレイ装置 | |
JP5003664B2 (ja) | プラズマディスプレイ装置の駆動方法 | |
JP5003191B2 (ja) | プラズマディスプレイ装置の駆動方法 | |
JP2010175669A (ja) | プラズマディスプレイ装置 | |
JPWO2008087805A1 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
JP5277917B2 (ja) | プラズマディスプレイ装置の駆動方法 | |
JP2010151872A (ja) | プラズマディスプレイ装置の駆動方法 | |
JP5168986B2 (ja) | プラズマディスプレイ装置 | |
JP2009115938A (ja) | プラズマディスプレイ装置 | |
KR100719581B1 (ko) | 디스플레이 패널의 구동방법 | |
JP2010197905A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2009186807A (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 | |
JP2009192780A (ja) | プラズマディスプレイ装置 | |
JP2009192647A (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 | |
JP2010160225A (ja) | プラズマディスプレイ装置の駆動方法 | |
JP2009086407A (ja) | プラズマディスプレイ装置 | |
JP2009180977A (ja) | プラズマディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20120127 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD01 | Notification of change of attorney |
Effective date: 20120214 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121029 |