JP2010171179A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010171179A JP2010171179A JP2009011872A JP2009011872A JP2010171179A JP 2010171179 A JP2010171179 A JP 2010171179A JP 2009011872 A JP2009011872 A JP 2009011872A JP 2009011872 A JP2009011872 A JP 2009011872A JP 2010171179 A JP2010171179 A JP 2010171179A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- igbt
- diode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 IGBTとダイオードが1つの半導体基板に形成されている半導体装置であって、IGBTの短絡耐量が高いとともに、ダイオードの通電時の損失が小さい半導体装置を提供する。
【解決手段】 IGBT領域とダイオード領域が形成されている半導体基板を有する半導体装置。IGBT領域には、エミッタ領域とボディ領域が半導体基板の第1表面に面しており、コレクタ領域が半導体基板の第2表面に面しているIGBTが形成されている。ダイオード領域には、アノード領域が半導体基板の第1表面に面しており、カソード領域が半導体基板の第2表面に面しているダイオードが形成されている。ダイオード領域内には、半導体基板の厚さがIGBT領域の半導体基板の厚さより薄い薄板部が形成されている。
【選択図】図1
【解決手段】 IGBT領域とダイオード領域が形成されている半導体基板を有する半導体装置。IGBT領域には、エミッタ領域とボディ領域が半導体基板の第1表面に面しており、コレクタ領域が半導体基板の第2表面に面しているIGBTが形成されている。ダイオード領域には、アノード領域が半導体基板の第1表面に面しており、カソード領域が半導体基板の第2表面に面しているダイオードが形成されている。ダイオード領域内には、半導体基板の厚さがIGBT領域の半導体基板の厚さより薄い薄板部が形成されている。
【選択図】図1
Description
本発明は、IGBT領域とダイオード領域が形成されている半導体基板を有する半導体装置に関する。
特許文献1には、IGBTとダイオードが1つの半導体基板に形成されている半導体装置が開示されている。IGBTのコレクタ電極とダイオードのカソード電極は共通化されており、IGBTのエミッタ電極とダイオードのアノード電極は共通化されている。この半導体装置では、IGBTに印加される電圧が順電圧となる方向に電圧を印加し、IGBTのゲート電圧を制御することで、電流のスイッチングを行うことができる。これによって、半導体装置に接続されている装置(以下、制御対象装置という)への供給電流を制御することができる。また、この半導体装置では、IGBTに印加される電圧が逆電圧となる方向に電圧が印加されたときには、ダイオードがオンして、電流が還流される。これによって、IGBTに逆方向の過電圧が印加されることが防止される。
制御対象装置は、その動作状態によって短絡することがある。例えば、モータは、負荷が過大であるために回転が停止している状態では短絡状態となる。制御対象装置が短絡しているときにIGBTをオンすると、IGBTに大電流が流れる。また、IGBTが実装されている回路の誤動作等によっても、IGBTに大電流が流れる。IGBTに大電流が流れると、IGBTが発熱によりラッチアップして破壊に至る。したがって、大電流が流れた場合には、ラッチアップする前にIGBTをオフする必要がある。このため、IGBTには、大電流が流れた際に破壊し難い(より詳細には、大電流が流れてから破壊に至るまでの時間が長い)という特性(以下、短絡耐量という)が要求される。短絡耐量を向上させるためには、大電流が流れたときに半導体基板の温度上昇を抑制する必要がある。しがたって、熱容量を確保するため(すなわち、温度上昇を抑制するため)に、IGBTには厚い半導体基板が用いられる。
特許文献1の半導体装置では、IGBTとダイオードを1つの半導体基板に形成している。半導体基板の厚さは、IGBTの短絡耐量を確保するのに十分な厚さとする必要がある。一方、ダイオードの半導体基板の厚さは、逆耐圧を確保できる程度の厚さであれば十分であり、IGBTほどの厚さは必要ない。逆に、ダイオードの半導体基板の厚さが必要以上に厚いと、ダイオード通電時の半導体基板内の電流経路が長くなり、その電流経路の電気抵抗が高くなる。このため、ダイオードで生じる損失が大きくなる。このように、特許文献1の半導体装置では、IGBTとダイオードを1つの半導体基板に形成するために、ダイオードの半導体基板が必要以上に厚くなり、ダイオードで生じる損失が大きくなるという問題があった。
特許文献1の半導体装置では、IGBTとダイオードを1つの半導体基板に形成している。半導体基板の厚さは、IGBTの短絡耐量を確保するのに十分な厚さとする必要がある。一方、ダイオードの半導体基板の厚さは、逆耐圧を確保できる程度の厚さであれば十分であり、IGBTほどの厚さは必要ない。逆に、ダイオードの半導体基板の厚さが必要以上に厚いと、ダイオード通電時の半導体基板内の電流経路が長くなり、その電流経路の電気抵抗が高くなる。このため、ダイオードで生じる損失が大きくなる。このように、特許文献1の半導体装置では、IGBTとダイオードを1つの半導体基板に形成するために、ダイオードの半導体基板が必要以上に厚くなり、ダイオードで生じる損失が大きくなるという問題があった。
本発明は、上述した実情に鑑みて創作されたものであり、IGBTとダイオードが1つの半導体基板に形成されている半導体装置であって、IGBTの短絡耐量が高いとともに、ダイオードの通電時の損失が小さい半導体装置を提供することを目的とする。
本発明は、IGBT領域とダイオード領域が形成されている半導体基板を有する半導体装置を提供する。IGBT領域には、エミッタ領域とボディ領域が半導体基板の第1表面に面しており、コレクタ領域が半導体基板の第2表面に面しているIGBTが形成されている。ダイオード領域には、アノード領域が半導体基板の第1表面に面しており、カソード領域が半導体基板の第2表面に面しているダイオードが形成されている。そして、ダイオード領域内に、半導体基板の厚さがIGBT領域の半導体基板の厚さより薄い薄板部が形成されている。
この半導体装置では、ダイオード領域内に、半導体基板が薄い薄板部が形成されているので、ダイオードでの損失が抑制される。また、IGBT領域では半導体基板が厚いので、IGBTの短絡耐量が確保される。
この半導体装置では、ダイオード領域内に、半導体基板が薄い薄板部が形成されているので、ダイオードでの損失が抑制される。また、IGBT領域では半導体基板が厚いので、IGBTの短絡耐量が確保される。
上述した半導体装置は、半導体基板の第2表面に凹部が形成されていることによって、薄板部が形成されていることが好ましい。
また、この場合、凹部の側面と底面が曲面状に接続されていることが好ましい。
このような構成によれば、半導体装置の製造時等に、凹部の側面と底面との境界部に応力が集中することが抑制される。また、凹部の側面と底面との境界部を曲面状に形成することで、半導体装置の使用時に、その境界部近傍で電界が集中することが抑制される。
また、この場合、凹部の側面と底面が曲面状に接続されていることが好ましい。
このような構成によれば、半導体装置の製造時等に、凹部の側面と底面との境界部に応力が集中することが抑制される。また、凹部の側面と底面との境界部を曲面状に形成することで、半導体装置の使用時に、その境界部近傍で電界が集中することが抑制される。
本発明によれば、IGBTの短絡耐量が高く、ダイオードの損失が小さい半導体装置が提供される。
実施形態に係る半導体装置について説明する。図1は、本実施形態の半導体装置10の縦断面図を示している。図1に示すように、半導体装置10は、主にシリコンからなる半導体基板12と、半導体基板12の表面に形成されている絶縁膜、金属層等によって構成されている。半導体基板12には、IGBT領域20とダイオード領域40が形成されている。
IGBT領域20の半導体基板12の上面(第1表面)12aには、複数のトレンチ30が形成されている。トレンチ30の壁面には、絶縁膜32が形成されている。トレンチ30内には、ゲート電極34が形成されている。IGBT領域20の半導体基板12の上面12aに臨む領域には、n型のエミッタ領域22と、p型のボディ領域24が選択的に形成されている。エミッタ領域22は、絶縁膜32と接するように形成されている。ボディ領域24は、エミッタ領域22を覆うように形成されている。ボディ領域24は、エミッタ領域22の下側で絶縁膜32と接するように形成されている。ボディ領域24は、トレンチ30の下端より浅い位置まで形成されている。ボディ領域24のうち上面12aに臨む領域には、ボディコンタクト領域24aが形成されている。ボディコンタクト領域24aは、ボディ領域24の他部24b(以下、低濃度ボディ領域24bという場合がある)よりもp型不純物濃度が高い。ボディ領域24の下側には、n型のドリフト層26が形成されている。ドリフト層26は、ボディ領域24によってエミッタ領域22から分離されている。ドリフト層26の下側の、半導体基板12の下面(第2表面)12bに臨む領域には、全面に亘ってp型のコレクタ層28が形成されている。コレクタ層28は、ドリフト層26によってボディ領域24から分離されている。IGBT領域20には、エミッタ領域22、ボディ領域24、ドリフト層26、コレクタ層28、及び、ゲート電極34によって、多数のIGBTが形成されている。以下では、IGBT領域20に形成されているIGBTを、IGBT20という。
ダイオード領域40の半導体基板12の上面12aに臨む領域には、全面に亘ってp型のアノード層42が形成されている。アノード層42は、IGBT領域20のボディ領域24と同じ深さまで形成されている。アノード層42の下側には、ドリフト層26が形成されている。ドリフト層26の下側(半導体基板12の下面12bに臨む領域)には、カソードコンタクト層48が形成されている。カソードコンタクト層48は、ドリフト層26よりもn型不純物濃度が高い。以下では、ダイオード領域40内のドリフト層26とカソードコンタクト層48をまとめて、カソード層44という。ダイオード領域40には、アノード層42とカソード層44によって、ダイオードが形成されている。以下では、ダイオード領域40に形成されているダイオードを、ダイオード40という。
半導体基板12の下面12bには、凹部50が形成されている。凹部50は、ダイオード領域40の略全面に形成されている。上述したカソードコンタクト層48は、凹部50の底面50aと側面50bに沿って形成されている。凹部50が形成されているため、ダイオード領域40における半導体基板12の厚さは、IGBT領域20における半導体基板12の厚さより薄い。すなわち、ダイオード領域40の全体が、IGBT領域20より半導体基板12が薄い薄板部となっている。凹部50の底面50aと側面50bの境界部には、曲面部50cが形成されている。底面50aと側面50bは、曲面部50cによって滑らかに接続されている。
半導体基板12の下面12bには、全面に亘って下部電極60が形成されている。上記の凹部50の内部には、下部電極60が充填されている。下部電極60は、コレクタ層28及びカソードコンタクト層48とオーミック接触している。
半導体基板12の上面12aのうち、トレンチ30の上部には、絶縁膜62が形成されている。各ゲート電極34は、図示しない位置で半導体基板12の上面12a上に形成されている電極と接続されている。
半導体基板12の上面12aには、上部電極64が形成されている。上部電極64は、絶縁膜62を覆うように形成されている。上部電極64は、ゲート電極34から絶縁されている。上部電極64は、エミッタ領域22、ボディコンタクト領域24a及びアノード層42とオーミック接触している。
半導体基板12の上面12aのうち、トレンチ30の上部には、絶縁膜62が形成されている。各ゲート電極34は、図示しない位置で半導体基板12の上面12a上に形成されている電極と接続されている。
半導体基板12の上面12aには、上部電極64が形成されている。上部電極64は、絶縁膜62を覆うように形成されている。上部電極64は、ゲート電極34から絶縁されている。上部電極64は、エミッタ領域22、ボディコンタクト領域24a及びアノード層42とオーミック接触している。
次に、半導体装置10の動作について説明する。図1に示すように、半導体装置10は、上部電極64が外部装置70(例えば、モータ)等を介してグランド電位に接続され、下部電極60が電源電位に接続されて使用される。以下では、下部電極60と上部電極64間に印加される下部電極60がプラスとなる電圧を順方向電圧といい、その逆の電圧を逆方向電圧という。
図1に示すように、半導体装置10に順方向電圧が印加されると、ダイオード40ではアノード側(上部電極64)が低電位となり、カソード側(下部電極60)が高電位となる。すなわち、ダイオード40に逆電圧が印加される。このため、ダイオード40はオンしない。
一方、IGBT20では、エミッタ側(上部電極64)が低電位となり、コレクタ側(下部電極60)が高電位となる。この状態において、ゲート電極34にプラスの電位を印加すると、絶縁膜32と接している範囲の低濃度ボディ領域24bが、p型からn型に反転し、チャネルが形成される。チャネルが形成されると、電子が、上部電極64から、エミッタ領域22、低濃度ボディ領域24b内のチャネル、ドリフト層26、コレクタ層28を経由して、下部電極60に流れる。また、ホールが、下部電極60から、コレクタ層28を通って、ドリフト層26に流入する。すると、ドリフト層26で伝導度変調現象が生じ、ドリフト層26の電気抵抗が大きく低下する。したがって、電子が低損失でIGBT20内を流れる。すなわち、IGBT20がオンする。ゲート電極34への電位の印加を停止すると、チャネルが消失し、IGBT20がオフする。IGBT20のスイッチングによって、外部装置70への供給電流を制御することができる。
一方、IGBT20では、エミッタ側(上部電極64)が低電位となり、コレクタ側(下部電極60)が高電位となる。この状態において、ゲート電極34にプラスの電位を印加すると、絶縁膜32と接している範囲の低濃度ボディ領域24bが、p型からn型に反転し、チャネルが形成される。チャネルが形成されると、電子が、上部電極64から、エミッタ領域22、低濃度ボディ領域24b内のチャネル、ドリフト層26、コレクタ層28を経由して、下部電極60に流れる。また、ホールが、下部電極60から、コレクタ層28を通って、ドリフト層26に流入する。すると、ドリフト層26で伝導度変調現象が生じ、ドリフト層26の電気抵抗が大きく低下する。したがって、電子が低損失でIGBT20内を流れる。すなわち、IGBT20がオンする。ゲート電極34への電位の印加を停止すると、チャネルが消失し、IGBT20がオフする。IGBT20のスイッチングによって、外部装置70への供給電流を制御することができる。
また、外部装置70は、その動作状態等によって短絡する場合がある。IGBT20のオン時に外部装置70が短絡すると、電源電圧の全てがIGBT20に印加され、IGBT20に大電流が流れる。IGBT20に大電流を流し続けると、IGBT20の発熱に伴ってボディ領域24の電位が上昇し、ボディ領域24とエミッタ領域22の間のPN接合に順電圧が印加される。これによって、このPN接合が導通し、IGBT20がラッチアップして破壊に至る。このため、IGBT20に大電流が流れたときには、短絡耐量として定められた時間以内にゲート電圧を低下させてIGBT20をオフさせる必要がある。本実施形態の半導体装置10では、IGBT領域20内の半導体基板12の厚さが十分に厚く、これによってIGBT領域20内の半導体基板12の熱容量が確保されている。これによって、外部装置70が短絡してIGBT20に大電流が流れたときに、IGBT領域20内の半導体基板12が温度上昇することが抑制される。このため、IGBT20はラッチアップし難く、短絡耐量が高い。
また、外部装置70の動作状態によっては、上部電極64が下部電極60より高電位となる場合がある。すなわち、半導体装置10に逆方向電圧が印加される場合がある。この場合、IGBT20では、エミッタ側(上部電極64)が高電位となり、コレクタ側(下部電極60)が低電位となる。すなわち、IGBT20に逆電圧が印加される。したがって、IGBTはオンしない。
一方、ダイオード40では、アノード側(上部電極64)が高電位となり、カソード側(下部電極60)が低電位となる。すなわち、ダイオード40に順電圧が印加される。したがって、ダイオード40はオンする。このように、半導体装置10に逆方向電圧が印加されたときには、ダイオード40がオンするので、IGBT20に高い逆電圧が印加されることが防止される。また、上述したように、ダイオード領域40では半導体基板12が薄いので、ダイオード領域40内の電流経路は短い。このため、電流経路の電気抵抗が小さく、ダイオード領域40内を電流が流れるときに損失が生じ難い。
一方、ダイオード40では、アノード側(上部電極64)が高電位となり、カソード側(下部電極60)が低電位となる。すなわち、ダイオード40に順電圧が印加される。したがって、ダイオード40はオンする。このように、半導体装置10に逆方向電圧が印加されたときには、ダイオード40がオンするので、IGBT20に高い逆電圧が印加されることが防止される。また、上述したように、ダイオード領域40では半導体基板12が薄いので、ダイオード領域40内の電流経路は短い。このため、電流経路の電気抵抗が小さく、ダイオード領域40内を電流が流れるときに損失が生じ難い。
以上に説明したように、本実施形態の半導体装置10では、IGBT領域20内の半導体基板12が厚く、これによってIGBT20の短絡耐量が確保されている。また、ダイオード領域40内では半導体基板12がIGBT領域20より薄く、これによってダイオード40の通電時の損失が低減されている。このように、本実施形態によれば、IGBT20とダイオード40を備えており、IGBT20の短絡耐量が高いとともにダイオード40の通電損失が低い半導体装置10が提供される。
なお、上述した実施形態の半導体装置10では、ダイオード領域40内の半導体基板12の下面12b全体が凹部50となっていた。しかしながら、ダイオード領域40内の半導体基板12の下面12bに部分的に凹部50を形成してもよい。このような構成によっても、多くの電流がダイオード領域40内の半導体基板12が薄い部分を流れるので、ダイオード40での損失が低減される。また、このように凹部50が形成される部分を減少させることで、半導体基板12の強度を向上させることができる。
なお、上述した実施形態の半導体装置10では、ダイオード領域40内の半導体基板12の下面12b全体が凹部50となっていた。しかしながら、ダイオード領域40内の半導体基板12の下面12bに部分的に凹部50を形成してもよい。このような構成によっても、多くの電流がダイオード領域40内の半導体基板12が薄い部分を流れるので、ダイオード40での損失が低減される。また、このように凹部50が形成される部分を減少させることで、半導体基板12の強度を向上させることができる。
また、上述した半導体装置10のように、半導体基板12の下面12bに凹部50を形成することで、半導体基板12と下部電極60との接触面積が大きくなる。このため、半導体基板12から下部電極60に放熱され易い。これによっても、半導体基板12の温度上昇が抑制され、IGBT20の短絡耐量が向上されている。
なお、凹部50は、半導体基板12の上面12aに形成してもよいが、半導体基板12の下面12bに形成する方が好ましい。すなわち、上部電極64は、通常は、ワイヤーボンディングによって外部の電極と接続される。このため、上部電極64から外部の電極へは熱が伝わり難い。一方、下部電極60は、外部の電極にハンダや導電性ペーストによって接続される電極である。このため、下部電極60から外部の電極に熱が伝わり易い。半導体基板12の下面12bに凹部50を形成すると、半導体基板12から下部電極60を介して外部の電極に熱が伝わり易くなる。このため、半導体基板12の温度上昇がより抑制される。このように、凹部50を、ハンダや導電性ペーストにより外部と接続される側の表面に形成することで、半導体基板12の温度上昇がさらに抑制される。
なお、凹部50は、半導体基板12の上面12aに形成してもよいが、半導体基板12の下面12bに形成する方が好ましい。すなわち、上部電極64は、通常は、ワイヤーボンディングによって外部の電極と接続される。このため、上部電極64から外部の電極へは熱が伝わり難い。一方、下部電極60は、外部の電極にハンダや導電性ペーストによって接続される電極である。このため、下部電極60から外部の電極に熱が伝わり易い。半導体基板12の下面12bに凹部50を形成すると、半導体基板12から下部電極60を介して外部の電極に熱が伝わり易くなる。このため、半導体基板12の温度上昇がより抑制される。このように、凹部50を、ハンダや導電性ペーストにより外部と接続される側の表面に形成することで、半導体基板12の温度上昇がさらに抑制される。
また、IGBT20のオフ時には、ドリフト層26内に空乏層が広がるため、ドリフト層26内に電界分布が生じる。このとき、ドリフト層26内に突出する領域が存在すると、その領域の角部に電界が集中し易い。上述した半導体装置10では、凹部50が形成されていることによって、アノードコンタクト領域がドリフト層26内に突出するように形成されている。しかしながら、凹部50の底面50aと側面50bが曲面状に接続されているため、その曲面部50c近傍でカソードコンタクト層48が曲面状に分布している。したがって、カソードコンタクト層48との境界面近傍のドリフト層26内に電界が集中することが抑制されている。
また、製造時等に半導体基板12を取り扱う際には、凹部50の底面50aと側面50bの境界部に応力が集中し易い。しかしながら、半導体装置10では、底面50aと側面50bが曲面状に接続されているので、その境界部に応力が集中することが抑制されている。これによって、製造時等に半導体基板12が破損することが防止されている。
また、製造時等に半導体基板12を取り扱う際には、凹部50の底面50aと側面50bの境界部に応力が集中し易い。しかしながら、半導体装置10では、底面50aと側面50bが曲面状に接続されているので、その境界部に応力が集中することが抑制されている。これによって、製造時等に半導体基板12が破損することが防止されている。
なお、半導体装置10は、以下のようにして形成することができる。まず、ドリフト層26と略同じn型不純物を含有する半導体基板の上面に、上面側の素子構造(エミッタ領域22、ボディ領域24、アノード層42、ゲート34、及び、上部電極64)を形成する。次に、半導体基板の下面に、凹部50を形成する。凹部50の形成には、フッ酸と硝酸の混合液による等方性エッチングや、TMAHやKOHなどのアルカリ性溶液による結晶異方性エッチング等のウェットエッチングを用いることができる。また、フッ素を含むガスによる反応性イオンエッチングや、スパッタエッチング等のドライエッチングを用いることができる。また、レーザ加工やサンドブラスト等の加工を用いてもよい。凹部50を形成したら、半導体基板の下面にコレクタ層28とカソードコンタクト層48を形成する。コレクタ層28とカソードコンタクト層48は、イオン注入によって形成してもよいし、イオンを含む溶液を下面に塗布して加熱することによって、半導体基板中にイオンを拡散させて形成してもよい。コレクタ層28とカソードコンタクト層48を形成したら、半導体基板の下面に下部電極60を形成する。これにより、半導体装置10を製造することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体基板
20:IGBT領域
22:エミッタ領域
24:ボディ領域
24a:ボディコンタクト領域
24b:低濃度ボディ領域
26:ドリフト層
28:コレクタ層
30:トレンチ
32:絶縁膜
34:ゲート電極
40:ダイオード領域
42:アノード層
44:カソード層
48:カソードコンタクト層
50:凹部
50a:底面
50b:側面
50c:曲面部
60:下部電極
62:絶縁膜
64:上部電極
12:半導体基板
20:IGBT領域
22:エミッタ領域
24:ボディ領域
24a:ボディコンタクト領域
24b:低濃度ボディ領域
26:ドリフト層
28:コレクタ層
30:トレンチ
32:絶縁膜
34:ゲート電極
40:ダイオード領域
42:アノード層
44:カソード層
48:カソードコンタクト層
50:凹部
50a:底面
50b:側面
50c:曲面部
60:下部電極
62:絶縁膜
64:上部電極
Claims (3)
- IGBT領域とダイオード領域が形成されている半導体基板を有する半導体装置であって、
IGBT領域には、エミッタ領域とボディ領域が半導体基板の第1表面に面しており、コレクタ領域が半導体基板の第2表面に面しているIGBTが形成されており、
ダイオード領域には、アノード領域が半導体基板の第1表面に面しており、カソード領域が半導体基板の第2表面に面しているダイオードが形成されており、
ダイオード領域内に、半導体基板の厚さがIGBT領域の半導体基板の厚さより薄い薄板部が形成されていることを特徴とする半導体装置。 - 半導体基板の第2表面に凹部が形成されていることによって、薄板部が形成されていることを特徴とする請求項1に記載の半導体装置。
- 凹部の底面と側面が曲面状に接続されていることを特徴とする請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009011872A JP2010171179A (ja) | 2009-01-22 | 2009-01-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009011872A JP2010171179A (ja) | 2009-01-22 | 2009-01-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010171179A true JP2010171179A (ja) | 2010-08-05 |
Family
ID=42703027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009011872A Pending JP2010171179A (ja) | 2009-01-22 | 2009-01-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010171179A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079945A (ja) * | 2010-10-01 | 2012-04-19 | Toyota Motor Corp | 半導体装置 |
JP2012151470A (ja) * | 2011-01-17 | 2012-08-09 | Infineon Technologies Austria Ag | 半導体素子および逆導通igbt |
US9166018B2 (en) | 2013-06-25 | 2015-10-20 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
JP2020194949A (ja) * | 2019-05-30 | 2020-12-03 | 株式会社デンソー | 半導体装置 |
JP2022160610A (ja) * | 2018-02-28 | 2022-10-19 | 富士電機株式会社 | 半導体装置 |
-
2009
- 2009-01-22 JP JP2009011872A patent/JP2010171179A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079945A (ja) * | 2010-10-01 | 2012-04-19 | Toyota Motor Corp | 半導体装置 |
JP2012151470A (ja) * | 2011-01-17 | 2012-08-09 | Infineon Technologies Austria Ag | 半導体素子および逆導通igbt |
US9166018B2 (en) | 2013-06-25 | 2015-10-20 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
JP2022160610A (ja) * | 2018-02-28 | 2022-10-19 | 富士電機株式会社 | 半導体装置 |
US11855077B2 (en) | 2018-02-28 | 2023-12-26 | Fuji Electric Co., Ltd. | Semiconductor device |
JP7444205B2 (ja) | 2018-02-28 | 2024-03-06 | 富士電機株式会社 | 半導体装置 |
JP2020194949A (ja) * | 2019-05-30 | 2020-12-03 | 株式会社デンソー | 半導体装置 |
JP7338242B2 (ja) | 2019-05-30 | 2023-09-05 | 株式会社デンソー | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6181597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5052091B2 (ja) | 半導体装置 | |
JP5194273B2 (ja) | 半導体装置 | |
US9508870B2 (en) | Diode | |
JP5458595B2 (ja) | 半導体装置、スイッチング装置、及び、半導体装置の制御方法。 | |
JP2009267116A (ja) | ダイオードとそのダイオードを備えている半導体装置 | |
JP2013115223A (ja) | 半導体装置 | |
JP6721648B2 (ja) | 半導体装置 | |
US20190157436A1 (en) | Reverse-conducting insulated-gate bipolar transistor structure and corresponding fabrication method thereof | |
JP2010171179A (ja) | 半導体装置 | |
JP2016092163A (ja) | 半導体装置 | |
JP2017195224A (ja) | スイッチング素子 | |
JP2015095618A (ja) | 半導体装置の製造方法 | |
JP5487956B2 (ja) | 半導体装置 | |
CN104838504A (zh) | 半导体装置的制造方法 | |
CN107534053A (zh) | 半导体装置及其制造方法 | |
JP2002009082A (ja) | 半導体装置および半導体装置の製造方法 | |
US20150364562A1 (en) | Semiconductor device | |
JP2020155581A (ja) | 半導体装置 | |
JP2012182391A (ja) | 半導体装置 | |
JP6739659B2 (ja) | 半導体装置 | |
JP5418067B2 (ja) | 絶縁ゲート型半導体装置 | |
JP4830732B2 (ja) | 半導体装置 | |
US11374091B2 (en) | Semiconductor device | |
JP7352437B2 (ja) | 半導体装置 |