JP2010165978A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010165978A JP2010165978A JP2009008749A JP2009008749A JP2010165978A JP 2010165978 A JP2010165978 A JP 2010165978A JP 2009008749 A JP2009008749 A JP 2009008749A JP 2009008749 A JP2009008749 A JP 2009008749A JP 2010165978 A JP2010165978 A JP 2010165978A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- buffer region
- buffer
- vicinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000012535 impurity Substances 0.000 claims description 199
- 210000000746 body region Anatomy 0.000 claims description 121
- 239000000758 substrate Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 47
- 238000005468 ion implantation Methods 0.000 claims description 41
- 239000007943 implant Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 29
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 239000012212 insulator Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 158
- 230000015556 catabolic process Effects 0.000 description 88
- 230000001133 acceleration Effects 0.000 description 64
- 238000009826 distribution Methods 0.000 description 38
- 238000010586 diagram Methods 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 15
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 238000005204 segregation Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000005669 field effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】コレクタ−エミッタ間の高耐圧化を可能とした半導体装置および半導体装置の製造方法を提供する。
【解決手段】高耐圧横型絶縁ゲート型バイポーラトランジスタにおいて、前記バッファ領域113が、前記SOI層103の表面から前記埋め込み酸化膜102の表面まで達し、前記バッファ領域113の底面近傍における当該バッファ領域113と前記ドリフト領域104との界面が、前記バッファ領域113の表面近傍における前記界面に対して同等の位置か、ボディ領域105側の位置に形成されることを特徴とする高耐圧横型絶縁ゲート型バイポーラトランジスタを提供する。当該構成により、バッファ領域113の底面近傍で発生する電界集中が緩和されることとなるため、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。
【選択図】図1
【解決手段】高耐圧横型絶縁ゲート型バイポーラトランジスタにおいて、前記バッファ領域113が、前記SOI層103の表面から前記埋め込み酸化膜102の表面まで達し、前記バッファ領域113の底面近傍における当該バッファ領域113と前記ドリフト領域104との界面が、前記バッファ領域113の表面近傍における前記界面に対して同等の位置か、ボディ領域105側の位置に形成されることを特徴とする高耐圧横型絶縁ゲート型バイポーラトランジスタを提供する。当該構成により、バッファ領域113の底面近傍で発生する電界集中が緩和されることとなるため、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。
【選択図】図1
Description
本発明は、SOI(Silicon On Insulator)基板に、高耐圧横型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、又は高耐圧横型IGBT(Insulated Gate Bipolar Transistor)が形成された半導体装置およびその製造方法に関する。
近年、低電圧駆動の集積回路(Integrated Circuit:IC)と高耐圧素子とを複合化した半導体装置が各種の用途に利用されている。例えば、プラズマディスプレイの駆動回路に利用される半導体装置では、高耐圧横型MOSFET(金属酸化物半導体電界効果型トランジスタ)、又は高耐圧横型IGBT(絶縁ゲート型バイポーラトランジスタ)が搭載され、集積回路を構成している。
高耐圧横型MOSFETでは、ドレイン領域とソース領域とが形成される場合、平面視においてドレイン領域とソース領域との間に形成される空乏層(拡散層)、すなわち、PN接合の形状が、ソース領域側に伸びた細長形状または楕円形状となるように形成される。PN接合の形状が細長形状または楕円形状であるということは、ドレイン領域の長手方向における先端部は半円状であることに対応する。ドレイン領域の長手方向における先端部が半円状である場合に、ドレイン領域に、ソース領域に対して正の電圧を印加すると、当該先端部で電界集中が起こり、ドレイン領域とソース領域との間の耐電圧特性を低下させるという課題があった。
上記課題を解決するために、特開平8−070118号公報(特許文献1)には、第1導電型の半導体基板上に細長形状の第2導電型のドレイン領域を形成し、前記ドレイン領域上の内部に細長形状の高濃度第2導電型のドレインコンタクト領域を介して細長形状のドレイン電極を形成した半導体装置が開示されている。当該半導体装置は、前記ドレイン電極を長手方向に延伸し、前記ドレイン電極の長手方向端部の前記ドレインコンタクト領域からの距離を、前記ドレイン電極の幅方向端部の前記ドレインコンタクト領域からの距離よりも長くしたことを特徴としている。
当該構成により、フィールドプレートの効果を奏し、ドレイン領域の長手方向の先端部における電界集中を緩和させ、ドレイン領域とソース領域との間の耐電圧特性を向上することができるとしている。
他方、SOI基板を用いた高耐圧横型IGBTでは、コレクタ領域からの正孔の注入効率を調整するために、高耐圧横型IGBTのドリフト領域に隣接し、そのドリフト領域の導電型不純物の濃度よりも高濃度であるバッファ領域が設けられている。当該バッファ領域内の表面部には、コレクタ領域(コレクタコンタクト領域)が形成されるとともに、バッファ領域の底面が、SOI基板を構成する埋め込み酸化膜に到達する状態で形成される。
以下では、図7を参照しながら、従来の高耐圧横型IGBTの構造について詳細に説明する。図7(a)は、従来の高耐圧横型IGBTの断面図である。尚、図7(a)の上下方向が従来の高耐圧横型IGBTの上下方向に対応し、図7(a)の左右方向が従来の高耐圧横型IGBTの左右方向に対応する。又、図7(a)は模式図であり、上下方向の縮尺と左右方向の縮尺とは同一ではない。
高耐圧横型IGBTの基板である、P型のシリコン単結晶からなる支持基板701の表面に、埋め込み酸化膜702が形成されている。埋め込み酸化膜702の表面には、P型のシリコン単結晶層であるSOI層703が形成されている。
前記支持基板701とSOI層703は、別個のシリコン単結晶層であるが、埋め込み酸化膜702を介して両者が接合され、一枚の基板になっている。当該構成を有する基板をSOI基板と称する。尚、SOI基板の上層に対応するSOI層703の比抵抗は1〜10Ω・cm程度である。このようなSOI基板は、例えば、2枚のシリコン単結晶を表面酸化膜を介してアニールすることにより貼り合わせ、エッチングまたは研磨によってSOI層703の厚みを形成する貼り合せ製造プロセスにより形成することができる。
SOI基板の上方からSOI層703にP型不純物がイオン注入されることにより、ボディ領域705が形成される。又、当該ボディ領域705と隣接した領域のSOI層703に、比較的低濃度のN型不純物がイオン注入されることにより、ドリフト領域704が形成される。更に、前記ボディ領域705内の表面部に比較的高濃度のN型不純物がイオン注入されることにより、エミッタ領域706が形成される。
次に、前記ドリフト領域704のN型不純物の濃度よりも高濃度となるように、当該ドリフト領域704と隣接した領域のSOI層703にN型不純物がイオン注入され、例えば、1000〜1250℃の高温熱処理が施されることにより、バッファ領域713が形成される。尚、当該バッファ領域713は、ドリフト領域704を介してボディ領域705と対向する位置に形成される。
当該バッファ領域713に対応するSOI層703の表面にN型不純物がイオン注入される場合、例えば、ドーズ量5×1013〜5×1014cm-2程度で、加速エネルギー40ekV程度でイオン注入されると、イオン注入されたN型不純物は、SOI層703内の底面近傍ではなく、SOI層703内の表面近傍に埋め込まれる。尚、SOI層703内の底面は埋め込み酸化膜702の表面に対応する。
図7(b)には、図7(a)に示したA−A線に沿うバッファ領域713内のN型不純物の濃度分布図を示した。尚、図7(b)の濃度分布図は、縦軸が、バッファ領域713の最表面の座標をゼロとして、バッファ領域713内の表面から底面までの、A−A線に沿うバッファ領域713内の深さに対応する。又、横軸がN型不純物の濃度に対応する。尚、バッファ領域713内の底面は、埋め込み酸化膜702の表面に対応する。
図7(b)に示すように、バッファ領域713内の表面近傍のN型不純物の濃度は、バッファ領域713内の底面近傍のN型不純物の濃度よりも高い値となることが理解される。例えば、バッファ領域713内の表面近傍に対応する深さ位置BのN型不純物の濃度は、バッファ領域713内の底面近傍に対応する深さ位置CのN型不純物の濃度よりも高い値となっており、両者の濃度の差N0が存在する。
さて、バッファ領域713が形成された後に、比較的高濃度のP型不純物がイオン注入されることにより、当該バッファ領域713内の表面部にコレクタ領域714が形成される。尚、当該コレクタ領域714は、前記ドリフト領域704と直接接することがないように形成される。
更に、例えば、局部的熱酸化法により、SOI層703の表面の一部に絶縁層として機能するLOCOS酸化膜707(Local Oxidation of Silicon)が形成される。図7(a)では、二箇所にLOCOS酸化膜が形成されている。第一のLOCOS酸化膜707aは、バッファ領域713の表面の一部と、ドリフト領域704の表面の一部とを覆うように形成される。第二のLOCOS酸化膜707bは、ボディ領域705の表面の一部を覆うように形成される。尚、第二のLOCOS酸化膜707bは、ボディ領域705の表面に形成されたエミッタ領域706に接しないように形成される。
次に、ゲート絶縁膜としてのゲート酸化膜708が、ドリフト領域704の表面の一部と、ボディ領域705の表面の一部とを覆うように、前記エミッタ領域706と第一のLOCOS酸化膜707aとの間に形成される。尚、当該ゲート酸化膜708は、第一のLOCOS酸化膜707aと接するように形成される。
又、前記ゲート酸化膜708の表面に、多結晶シリコンからなるゲート電極709が形成される。当該ゲート電極709は、前記ボディ領域705と前記ドリフト領域704とに対面するとともに、ゲート酸化膜708によりSOI層703から絶縁されることになる。
更に、当該ゲート電極709の表面と第一のLOCOS酸化膜707aの表面とを覆うように、層間絶縁膜710が形成される。この層間絶縁膜710の表面に、金属製の電極であるエミッタ電極711およびコレクタ電極712が形成される。エミッタ電極711はエミッタ領域706に電気的に接続され、コレクタ電極712はコレクタ領域714に電気的に接続されている。尚、エミッタ電極711とコレクタ電極712とは電気的に分離されている。
前記構成において、例えば、エミッタ電極711、支持基板701に0Vを印加した状態で、コレクタ電極712に所定の正の電圧を、ゲート電極709に所定の正の電圧を印加すると、ボディ領域705にチャネル領域が形成され、高耐圧横型IGBTはオン状態になる。すなわち、バッファ領域713、ドリフト領域704、前記チャネル領域を通過して、電流がコレクタ電極712からエミッタ電極711へ流れ、電界効果型トランジスタとして機能する。
上記のように構成された高耐圧横型IGBTにおいて、前記チャネル領域が形成されていない状態(例えば、ゲート電圧が0V)では、コレクタ電極712からエミッタ電極711へ電流が流れないオフ状態となる。
図7(a)には、前記オフ状態で、かつコレクタ電極712に、エミッタ電極711に対して正の電圧が印加された状態における等電位線の分布図を示した。
図7(a)に示すように、上述した正の電圧の印加により、コレクタ電極712とエミッタ電極711との間に電位差が発生すると、ドリフト領域704とボディ領域705とが空乏化するとともに、当該ドリフト領域704内に電位差が左右方向に発生する。
前記状態におけるバッファ領域713内では、比較的高濃度のN型不純物が存在するから、当該電位差が発生せずに、バッファ領域713内は等電位となる。一方、比較的低濃度のN型不純物が存在するドリフト領域704内では、ドリフト領域704内に複数の等電位線が左右方向に発生し、それらの等電位線が相互に近接(密接)した状態となる。
ところで、図7(b)を用いて説明したように、製造方法上、バッファ領域713内の表面近傍のN型不純物の濃度は、バッファ領域713内の底面近傍のN型不純物の濃度よりも高くなるよう形成される。従って、バッファ領域713内のN型不純物の濃度分布は、イオン注入された領域であるSOI層703の表面からSOI層703の底面に向かってバッファ領域713の深さが深くなるにつれて、そのN型不純物の濃度が低くなる。ここで、SOI層703の底面は、上述のように、埋め込み酸化膜702の表面に対応する。
尚、図7(b)に示すように、バッファ領域713内のN型不純物の濃度分布では、高温熱処理によるN型不純物の熱拡散以外の要因による濃度分布が含まれる。例えば、図7(b)の領域S0示すように、バッファ領域713と埋め込み酸化膜702との界面近傍では、前記熱拡散以外の要因により、N型不純物の濃度分布が不均一な濃度分布となる現象、すなわち、偏析(パイルアップ)が発生していることが理解される。又、図7(b)の領域S1に示すように、バッファ領域713の最表面にも、上記と同様に、偏析が発生していることが理解される。すなわち、図7(b)に示すバッファ領域713内のN型不純物の濃度分布は、熱拡散による濃度分布と、偏析による濃度分布とが含まれた濃度分布となる。尚、バッファ領域713の最表面は、完成された高耐圧横型IGBTにおいて、コレクタ領域114の底面、又は第一のLOCOS酸化膜707aの底面に対応する。
しかしながら、バッファ領域713内のN型不純物の濃度分布において、当該偏析による濃度分布の影響は、熱拡散による濃度分布の影響と比較して微小であるため、バッファ領域713内のN型不純物の濃度分布は、バッファ領域713内の表面近傍から底面近傍まで、バッファ領域713の深さが深くなるほど、N型不純物の濃度が低くなるといえる。
図8(a)には、図7(a)に示したB−B線(図7(b)の位置Bに対応する。)に沿うバッファ領域713の横断面図を、図8(b)には、図7(a)に示したC−C線(図7(b)の位置Cに対応する。)に沿うバッファ領域713の横断面図を示した。尚、図8(a)、図8(b)の左右方向は、バッファ領域713の長手方向に対応する。更に、図8(a)、図8(b)の左方向に、ボディ領域705が形成されている。
図8(a)、図8(b)に示すように、前記バッファ領域713が、平面視においてボディ領域705側に伸びた細長形状で形成されている。更に、前記バッファ領域713の長手方向における先端部の形状が、平面視で半円状を有するように形成される。尚、バッファ領域713の長手方向における先端部は、当該バッファ領域713とドリフト領域704との界面に対応する。
更に、図8(a)、図8(b)に示すように、B−B線におけるバッファ領域713の半円状の曲率半径(r1)が、C−C線におけるバッファ領域713の半円状の曲率半径(r2)よりも大きくなり、B−B線におけるバッファ領域713の長手方向における先端部が、C−C線におけるバッファ領域713の先端部よりも所定の距離D0だけ長手方向のドリフト領域704側に突き出ていることが理解される。
図8(a)、図8(b)に示した平面内断面形状を有するバッファ領域713において、コレクタ電極712に、エミッタ電極711に対して正の電圧が印加されると、ドリフト領域704内に電位差が発生する。ドリフト領域704内に電位差が発生すると、バッファ領域713の長手方向における先端部の半円状のうち、その曲率半径の短い部分、例えば、C−C線におけるバッファ領域713の先端部の半円状の部分に電界が集中することになる。
上述したように、SOI基板を用いた高耐圧横型IGBTでは、構造上、バッファ領域713の下方に、絶縁破壊強度の極めて高い埋め込み酸化膜702が設けられている。そのため、埋め込み酸化膜702が設けられていない高耐圧横型IGBTと比較すると、バッファ領域713の底面近傍で、上述した電界が集中し易いという問題がある。
図8(c)には、図8(a)に示したB−B線またはC−C線の深さ位置におけるドリフト領域704内の左右方向の電界強度分布図を示した。尚、電界強度とは、各等電位線間の電位差(ポテンシャル勾配)に対応する。
図8(c)に示すように、電界集中がバッファ領域713の底面近傍で発生した場合、バッファ領域713とドリフト領域704との界面近傍において、バッファ領域713の底面近傍(図8(c)では、曲線C0に対応する)の電界強度が、バッファ領域713の表面近傍(図8(c)では、曲線C1に対応する)の電界強度よりも高くなることが理解される。両者の電界強度差Xが、コレクタ電極712とエミッタ電極711との間の耐圧、言い換えると、コレクタ−エミッタ間の耐圧を決定していることになる。
今後、SOI基板を用いた高耐圧横型IGBTには、更に高いコレクタ−エミッタ間の耐圧が要求される。しかし、上述したような従来の高耐圧横型IGBTでは、コレクタ−エミッタ間の耐圧を向上させることが、製造方法上、容易ではなかった。
そこで、本発明は、当該問題を解決するためになされたものであり、コレクタ−エミッタ間の高耐圧化を可能とした半導体装置および半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の半導体装置は、SOI基板と、第1導電型のボディ領域と、第2導電型のエミッタ領域と、ドリフト領域と、バッファ領域と、第1導電型のコレクタ領域と、ゲート電極とを備える半導体装置を前提とする。
SOI基板は、絶縁層と、前記絶縁層上に形成された第1導電型の半導体層とを有する。又、第1導電型のボディ領域は、前記半導体層に形成される。第2導電型のエミッタ領域は、前記ボディ領域内の表面部に形成され、前記第1導電型に対して反対導電型である。ドリフト領域は、前記ボディ領域に隣接して前記半導体層に形成された第2導電型の低濃度不純物領域である。バッファ領域は、前記ドリフト領域と隣接して前記半導体層に形成された第2導電型の高濃度不純物領域である。第1導電型のコレクタ領域は、前記バッファ領域内の表面部に形成される。ゲート電極は、前記ボディ領域と前記ドリフト領域とに対面し、ゲート絶縁膜を介して前記半導体層上に形成される。
絶縁層は、例えば、半導体であるシリコンが酸化された膜である酸化膜が該当する。
第1導電型の半導体層は、例えば、P型のシリコン単結晶層が該当する。
第2導電型は、第1導電型がP型であれば、N型となる。
当該半導体装置において、前記バッファ領域が、前記半導体層の表面から前記絶縁層の表面まで達する。又、前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成される。
バッファ領域内の表面近傍とは、バッファ領域の表面に発生した偏析領域が含まれない表面近傍に対応する。
バッファ領域内の底面近傍とは、バッファ領域と絶縁層との界面に発生した偏析領域が含まれない底面近傍に対応する。
又、本発明に係る半導体装置は、前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有する。更に、当該半導体装置は、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きい構成を採用することができる。
又、本発明に係る半導体装置の製造方法では、上記構成を有する半導体装置の前記バッファ領域を形成する工程において、まず、前記バッファ領域に対応する開口部を有するレジスト膜が半導体層の表面に形成される。次いで、当該レジスト膜を用いて、半導体層内の表面近傍に不純物がイオン注入される。そして、半導体層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、前記レジスト膜を用いて、半導体層内の底面近傍に不純物がイオン注入される。
上述した高濃度不純物の濃度を、前記半導体層内の表面近傍と、底面近傍とで変更する方法は、どのような方法でも構わないが、例えば、半導体層内の表面近傍と、底面近傍とで高濃度不純物のドーズ量を変更したり、高濃度不純物の加速エネルギーを変更したりする方法が挙げられる。又、高濃度不純物の注入回数を増減する方法を採用しても構わない。
尚、高濃度不純物が半導体層内にイオン注入された後に、高温熱処理が施されると、当該半導体層がバッファ領域となる。
又、本発明に係る他の半導体装置の製造方法では、前記バッファ領域を形成する工程において、平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記バッファ領域に対応する開口部を備えた第一のレジスト膜が半導体層の表面に形成される。当該第一のレジスト膜を用いて、半導体層内の表面近傍に不純物がイオン注入される。また、第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜が半導体層の表面に形成される。当該第二のレジスト膜を用いて、半導体層内の底面近傍に不純物がイオン注入される。
又、本発明の半導体装置、および半導体装置の製造方法は、SOI基板に形成されたバッファ領域を有する高耐圧横型MOSFET、カソード部にバッファ領域を有する高耐圧ダイオード、スーパージャンクション構造を有し、ドレイン部のバッファ領域を有するMOS型トランジスタに適用しても構わない。
例えば、本発明の半導体装置を、ドレイン部のバッファ領域を有するMOS型トランジスタに適用すると、以下のような構成となる。
当該半導体装置は、SOI基板と、第1導電型のボディ領域と、第2導電型のソース領域と、ドリフト領域と、ドレイン領域と、ドレインコンタクト領域と、ゲート電極とを備える半導体装置を前提とする。
SOI基板は、絶縁層と、前記絶縁層上に形成された第1導電型の半導体層とを有する。又、第1導電型のボディ領域は、前記半導体層に形成される。第2導電型のソース領域は、前記ボディ領域内の表面部に形成され、前記第1導電型に対して反対導電型である。ドリフト領域は、前記ボディ領域に隣接して前記半導体層に形成された第2導電型の低濃度不純物領域である。ドレイン領域は、前記ドリフト領域と隣接して前記半導体層に形成された第2導電型の高濃度不純物領域である。ドレインコンタクト領域は、前記ドレイン領域内の表面部に形成される。ゲート電極は、前記ボディ領域に対面し、ゲート絶縁膜を介して前記半導体層上に形成される。
当該半導体装置において、前記ドレイン領域が、前記半導体層の表面から前記絶縁層の表面まで達し、前記ドレイン領域の底面近傍における当該ドレイン領域と前記ドリフト領域との界面が、前記ドレイン領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成される。
又、前記ドレイン領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有し、前記ドレイン領域の底面近傍における前記半円状の曲率半径が、当該ドレイン領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きい構成を採用できる。
又、ドレイン部のバッファ領域を有するMOS型トランジスタである半導体装置の製造方法において、前記ドレイン領域を形成する工程が、前記ドレイン領域に対応する開口部を有するレジスト膜を半導体層の表面に形成するステップと、前記レジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、半導体層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、前記レジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップとを有するよう構成できる。
又、ドレイン部のバッファ領域を有するMOS型トランジスタである半導体装置の製造方法において、前記ドレイン領域を形成する工程が、平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記ドレイン領域に対応する開口部を備えた第一のレジスト膜を半導体層の表面に形成するステップと、第一のレジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜を半導体層の表面に形成するステップと、第二のレジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップとを有するよう構成できる。
本発明の半導体装置によれば、バッファ領域が、前記半導体層の表面から前記絶縁層の表面まで達し、前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成される構成を採用している。
これにより、コレクタ電極に、エミッタ電極に対して駆動電圧が印加されると、バッファ領域の底面近傍で発生する電界集中が緩和されることとなるため、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。その結果、ゲート電極とエミッタ電極との間に電圧が印加されていないオフ状態におけるコレクタ−エミッタ間の耐圧を更に高くした高耐圧横型IGBT、高耐圧横型MOSFETを実現することが可能となる。
又、前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有する。更に、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きい構成を採用することができる。
これにより、コレクタ電極に、エミッタ電極に対する駆動電圧が印加されると、バッファ領域の底面近傍におけるバッファ領域の長手方向の先端部全てに関して、電界集中が緩和されることとなるため、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。
なお、本発明に係る半導体装置の製造方法においても、上述した構成となる半導体装置が製造されるから、同一の作用効果を奏する。
<第一の実施形態>
以下、本発明の第一の実施形態に係る半導体装置を、図面を参照しながら詳細に説明する。図1(a)は、第一の実施形態に係る高耐圧横型IGBTの構造を示す断面図である。尚、図1(a)の上下方向が第一の実施形態に係る高耐圧横型IGBTの上下方向に対応し、図1(a)の左右方向が第一の実施形態に係る高耐圧横型IGBTの左右方向に対応する。又、図1(a)は模式図であり、上下方向の縮尺と左右方向の縮尺とは同一ではない。
以下、本発明の第一の実施形態に係る半導体装置を、図面を参照しながら詳細に説明する。図1(a)は、第一の実施形態に係る高耐圧横型IGBTの構造を示す断面図である。尚、図1(a)の上下方向が第一の実施形態に係る高耐圧横型IGBTの上下方向に対応し、図1(a)の左右方向が第一の実施形態に係る高耐圧横型IGBTの左右方向に対応する。又、図1(a)は模式図であり、上下方向の縮尺と左右方向の縮尺とは同一ではない。
図1(a)に示すように、支持基板101は、第一の実施の形態に係る高耐圧横型IGBTを形成するためのベースとなる基板であり、当該基板上には、SOI基板用の埋め込み酸化膜102が形成されている。又、埋め込み酸化膜102の上面には、P型のSOI層103が形成されている。
支持基板101と、SOI層103は、別個のシリコン単結晶層であるが、1.0〜3.0μm程度の厚みを有する埋め込み酸化膜102を介して両者が接合されることにより、一枚のSOI基板を構成する。
SOI層103は、その表面から2.0〜4.0μm程度の厚みとなるように鏡面研磨されて、平坦化処理される。この際のSOI層103の比抵抗は1〜10Ω・cm程度である。
当該SOI基板に、リン、ヒ素などのN型不純物がイオン注入されて、所定の熱処理が施され、SOI層103にドリフト領域104が形成される。当該N型不純物のドーズ量は、完成されたIGBTのドリフト領域104におけるN型不純物の平均濃度が、比較的低い濃度、例えば、1×1016〜1×1017cm-3程度となるように適宜設定される。例えば、N型不純物がリンである場合、イオン注入条件は、ドーズ量1×1012〜1×1013cm-2程度、加速エネルギー250keV〜2.0MeV程度である。
SOI層103の前記ドリフト領域104と隣接する位置に、バッファ領域113が形成される。当該バッファ領域113は、平面視において、左右方向に細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状となる。
前記バッファ領域113を形成するために、SOI層103の表面から2.0〜4.0μm程度の深さに対して、SOI層103内の埋め込み酸化膜102の表面近傍におけるN型不純物濃度が、SOI層103内の表面近傍におけるN型不純物濃度よりも高くなるように、当該N型不純物がイオン注入される。尚、埋め込み酸化膜102の表面は、バッファ領域113内の底面に対応し、SOI層103内の表面近傍は、バッファ領域113内の表面近傍に対応する。
バッファ領域113内の底面近傍におけるN型不純物濃度が高くなるように、当該N型不純物がイオン注入される方法は、例えば、高加速イオン注入法が挙げられる。
当該高加速イオン注入法を用いる場合、SOI層103の厚さに応じて、所定のN型不純物のドーズ量でその加速エネルギーを例えば1.5〜4.0MeVの範囲内で変更して、N型不純物をSOI層103内の埋め込み酸化膜102の表面近傍にイオン注入する。N型不純物がイオン注入されたSOI層103に所定の熱処理が施されると、当該N型不純物がSOI層103内の底面近傍からSOI層103内の表面近傍まで熱拡散される。結果として、バッファ領域113が、当該SOI層103の表面から当該埋め込み酸化膜102の表面まで達する。
尚、所定のN型不純物のドーズ量は、完成されたIGBTのバッファ領域113におけるN型不純物の平均濃度が5×1017〜5×1018cm-3程度となるように適宜決定される。又、バッファ領域113におけるN型不純物の濃度は、ドリフト領域104におけるN型不純物の濃度と比較して、高い濃度となる。
図1(b)には、図1(a)に示したD−D線に沿うバッファ領域113内のN型不純物の濃度分布図を示した。尚、図1(b)の濃度分布図は、縦軸が、バッファ領域113の最表面の座標をゼロとして、バッファ領域113内の表面から底面まで、D−D線に沿うバッファ領域113内の深さに対応する。又、横軸はN型不純物の濃度に対応する。尚、バッファ領域113内の底面は、埋め込み酸化膜102の表面に対応する。
図1(b)に示すように、バッファ領域113内の底面近傍のN型不純物の濃度は、バッファ領域113内の表面近傍のN型不純物の濃度よりも高い値となることが理解される。例えば、バッファ領域113内の底面近傍に対応する深さ位置FのN型不純物濃度は、バッファ領域113内の表面近傍に対応する深さ位置EのN型不純物濃度よりも高い値となっており、両者の濃度差N1が存在する。尚、前記深さ位置Eは、例えば、バッファ領域113の表面から0.2〜0.7μm程度の深さ位置であり、前記深さ位置Fは、SOI層103がその表面から2.0〜4.0μm程度の厚みにおいては、例えば、バッファ領域113の表面から1.8〜3.8μm程度の深さ位置である。
更に、第一の実施形態に係る高耐圧横型IGBTでは、図1(b)に示すように、バッファ領域113の表面からの深さ方向に対するN型不純物の濃度が、当該バッファ領域113内の表面近傍から底面近傍まで、深さとともに増加するよう構成されていることが理解される。
尚、図1(b)の領域S2に示すように、バッファ領域113と埋め込み酸化膜102との界面近傍に偏析が発生している。又、図1(b)の領域S3に示すように、バッファ領域113の最表面にも、上記と同様に、偏析が発生している。しかしながら、上述したように、偏析による濃度分布の影響は、熱拡散による濃度分布の影響と比較して微小であるから、バッファ領域113内のN型不純物の濃度分布は、表面からの深さ方向に対するN型不純物の濃度が表面近傍から底面近傍まで、深さとともに増加する分布であるといえる。
又、バッファ領域113の上面からの深さ方向に対するN型の高濃度不純物の濃度を測定する方法は、例えば、二次イオン質量分析法(Secondary Ion Mass Spectrometer、SIMS)や集束イオンビーム(Focused Ion Beam、FIB)、走査型容量顕微鏡(Scanning Capacitance Microscope、SCM)、走査型拡がり抵抗顕微鏡(Scanning Spread Resistance Microscopy、SSRM)等を用いて測定する方法が挙げられる。
図2(a)には、図1(a)に示すE−E線(図1(b)の位置Eに対応する。)におけるバッファ領域113の横断面図を、図2(b)には、図1(b)に示すF−F線(図1(b)の位置Fに対応する。)におけるバッファ領域113の横断面図を示した。
尚、図2(a)、図2(b)の左右方向は、バッファ領域113の長手方向に対応する。更に、図2(a)、図2(b)の左方向に、後述するボディ領域105が形成される。又、バッファ領域113の長手方向の先端は、バッファ領域113とドリフト領域104との界面に対応する。又、第一の実施形態に係る高耐圧横型IGBTのバッファ領域113の構造と従来の高耐圧横型IGBTのバッファ領域613の構造と容易に比較可能とするために、図1(a)に示すE−E線のバッファ領域113内の深さ位置は、図6(a)に示すB−B線のバッファ領域613内の深さ位置と同等であり、図1(b)に示すF−F線のバッファ領域113内の深さ位置は、図6(a)に示すC−C線のバッファ領域613内の深さ位置と同等である。
図2(a)、図2(b)に示すように、前記バッファ領域113が、平面視においてボディ領域105側に伸びた細長形状で形成されている。又、前記バッファ領域113の長手方向における先端部の形状が、平面視で半円状を有するように形成されている。更に、F−F線におけるバッファ領域113の半円状の曲率半径(r4)が、E−E線におけるバッファ領域113の半円状の曲率半径(r3)よりも大きくなることが理解される。これは、上述したように、バッファ領域113内の底面近傍に対応する深さ位置FのN型不純物濃度が、バッファ領域113内の表面近傍に対応する深さ位置EのN型不純物濃度よりも高いことに対応している。
又、バッファ領域113の長手方向の先端は、バッファ領域113とドリフト領域104との界面に対応し、バッファ領域113の長手方向に対向する位置には、ボディ領域105が形成されるから、バッファ領域113の底面近傍における当該バッファ領域113と前記ドリフト領域104との界面が、前記バッファ領域113の表面近傍における前記界面に対してボディ領域105側の位置に形成されていることになる。
尚、F−F線におけるバッファ領域113の半円状の曲率半径(r4)が、E−E線におけるバッファ領域113の半円状の曲率半径(r3)よりも大きいことは、バッファ領域113内の底面近傍におけるバッファ領域113の長手方向の先端部全てが、バッファ領域113内の表面近傍におけるバッファ領域113の長手方向の先端部全ての位置に対してボディ領域105側に突き出ることを意味する。
更に、詳しくは、図2(a)、図2(b)に示すように、F−F線におけるバッファ領域113の長手方向における先端部が、E−E線におけるバッファ領域113の先端部よりも所定の距離D1だけ長手方向のボディ領域105側に突き出ることが理解される。
従って、第一の実施形態に係る高耐圧横型IGBTのバッファ領域113の構造は、従来の高耐圧横型IGBTのバッファ領域613の構造と全く異なることとなる。
尚、バッファ領域113とドリフト領域104との界面におけるN型不純物の濃度は、バッファ領域113におけるN型の高濃度不純物の濃度と、ドリフト領域104におけるN型の低濃度不純物の濃度との間の所定の濃度であれば、どのような値の濃度で規定されても構わないが、例えば、本発明の実施形態では、1×1017cm-3程度の濃度で規定される。
さて、前記バッファ領域113の表面部にボロンなどのP型不純物が比較的高濃度でイオン注入されて、コレクタ領域114が形成される。当該P型不純物のドーズ量は、完成されたIGBTのコレクタ領域114におけるP型不純物の平均濃度が、比較的高い濃度、例えば、1×1019〜1×1020cm-3程度となるように適宜設定される。例えば、P型不純物がボロンである場合、イオン注入条件は、ドーズ量1×1015〜1×1016cm-2程度、加速エネルギー20〜80keV程度である。
又、前記ドリフト領域104を介して、バッファ領域113と対向する位置のSOI層103に、ボディ領域105が形成される。当該P型不純物のドーズ量は、完成されたIGBTのボディ領域105におけるP型不純物の平均濃度が、例えば、1×1016〜1×1017cm-3程度となるように適宜設定される。例えば、P型不純物がボロンである場合、イオン注入条件は、ドーズ量1×1012〜1×1013cm-3程度、加速エネルギー20〜100keV程度である。
更に、前記ボディ領域105の表面部にリンなどのN型不純物が比較的高濃度でイオン注入されて、エミッタ領域106が形成される。当該N型不純物のドーズ量は、完成されたIGBTのエミッタ領域106におけるP型不純物の平均濃度が、比較的高い濃度、例えば、1×1019〜1×1020cm-3程度となるように適宜設定される。例えば、N型不純物がリンである場合、イオン注入条件は、ドーズ量1×1015〜1×1016cm-2程度、加速エネルギー20〜80keV程度である。
又、熱酸化法を用いて、前記ドリフト領域104の表面の一部と、バッファ領域113の表面と、コレクタ領域114の表面の一部とを覆うように、第一のLOCOS酸化膜107aが形成される。形成された第一のLOCOS酸化膜107aは絶縁膜であり、その厚みは400〜700nm程度である。次に、第二のLOCOS酸化膜107bは、ボディ領域105の表面の一部を覆うように形成される。尚、第二のLOCOS酸化膜107bは、ボディ領域105の表面に形成されたエミッタ領域106に接している。
第一のLOCOS酸化膜107aと、エミッタ領域106との間には、ドリフト領域104の表面の一部からボディ領域105の表面の一部までを覆うように、ゲート酸化膜108が形成される。当該ゲート酸化膜108は、熱酸化法を用いて10〜30nm程度の膜厚にて形成された絶縁膜であり、第一のLOCOS酸化膜107aと接している。
又、前記ゲート酸化膜108の表面には、N型多結晶シリコン膜からなるゲート電極109が配置される。当該ゲート電極109は、前記ボディ領域105と前記ドリフト領域104とに対面するとともに、ゲート酸化膜108によりSOI層103から絶縁される。更に、当該ゲート電極109の表面と、第一のLOCOS酸化膜107aの表面と、コレクタ領域114の表面の一部とを覆うように、層間絶縁膜110が形成される。
この層間絶縁膜110の表面のうち、エミッタ領域106側には、金属製の電極からなり、当該エミッタ領域106の表面と電気的に接続されるエミッタ電極111が形成される。又、層間絶縁膜110の表面のうち、前記エミッタ電極111と対向する位置、つまり、コレクタ領域114側には、金属製の電極からなり、コレクタ領域114の表面と電気的に接続されるコレクタ電極112が形成される。前記コレクタ電極112とエミッタ電極111とは電気的に分離されている。
このような高耐圧横型IGBTにおいて、コレクタ電極112に、エミッタ電極111に対して正の高電圧(例えば150〜250V)が印加されると、当該高耐圧横型IGBTのバッファ領域113内のN型不純物の濃度と、ドリフト領域104内のN型不純物の濃度との間に大幅な濃度差があるため、バッファ領域113内には電位差が発生し難い一方、ドリフト領域104内には電位差が発生する。又、バッファ領域113内は等電位になることから、ドリフト領域104内に左右方向に発生した複数の等電位線の形状は、ドリフト領域104の縦断面視において、ドリフト領域104とバッファ領域113との界面形状と同一形状となる。
更に、上述したように、バッファ領域113の深さ方向に対して、バッファ領域113内の底面近傍のN型不純物の濃度は、バッファ領域113内の表面近傍のN型不純物の濃度よりも高いため、特定のN型の不純物濃度で規定される前記界面形状は、バッファ領域113の縦断面視において、バッファ領域113の深さとともにドリフト領域104側に聊か突き出た形状となる。
図1(a)には、ゲート電極109に、エミッタ電極111に対して正の電圧が印加されていないオフ状態で、かつコレクタ電極112に、エミッタ電極111に対して正の電圧が印加された状態における等電位線の分布図を示した。
図1(a)に示すように、複数の等電位線の形状が、バッファ領域113とドリフト領域104との界面形状に対して同一形状を維持しながら、ドリフト領域104内の左右方向に発生していることが理解される。尚、前記界面形状は、バッファ領域113の深さとともにボディ領域105側に聊か突き出た形状であるが、当該突き出た形状は、図2(a)、図2(b)に示した所定の距離D1に対応している。所定の距離D1は微小であるため、前記界面形状は、バッファ領域113の深さ方向に対して略平行な形状とも言うことができる。
図2(c)には、図1(a)に示したE−E線またはF−F線の深さ位置での左右方向の電界強度分布図を示した。尚、図2(c)には、参考として、図7(c)で示したC−C間の深さ位置での左右方向の電界強度分布図も合わせて示した。
上述したように、ドリフト領域104内の等電位線の形状は、バッファ領域113の深さ方向に対して略平行な形状となり、バッファ領域113の底面近傍で複数の等電位線が相互に密接した状態とならない。従って、図2(c)に示すように、バッファ領域113とドリフト領域104との界面近傍において、バッファ領域113の底面近傍(図2(c)では、曲線C2対応する)の電界強度が、バッファ領域113の表面近傍(図2(c)では、曲線C3対応する)の電界強度と同等となることが理解される。
更に、詳しくは、ボディ領域105側に突き出た等電位線の形状を反映して、図2(c)には、バッファ領域113とドリフト領域104との界面近傍において、バッファ領域113の底面近傍(図2(c)では、曲線C2に対応する)の電界強度が、バッファ領域113の表面近傍(図2(c)では、曲線C3に対応する)の電界強度よりも聊か低い値となっている。
一方、バッファ領域113とドリフト領域104との界面近傍において、F−F線の深さ位置での電界強度が、図2(c)に示したC−C線の深さ位置での電界強度よりも、所定の電界強度差Xだけ低くなっている。そのため、本発明の実施形態に係る高耐圧横型IGBTでは、従来の高耐圧横型IGBTのバッファ領域613の底面近傍で発生していた電界集中を緩和し、その電界強度差Xだけ抑えることが可能となるから、コレクタ−エミッタ間の高耐圧化を図ることが可能となる。
このように、バッファ領域が、前記SOI層の表面から前記埋め込み酸化膜の表面まで達し、前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対してボディ領域側の位置に形成される構成を採用している。
これにより、コレクタ電極に、エミッタ電極に対して正の電圧が印加されると、バッファ領域の底面近傍で発生する電界集中が緩和されることとなるため、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。その結果、ゲート電極とエミッタ電極との間に電圧が印加されていないオフ状態におけるコレクタ−エミッタ間の耐圧を更に高くした高耐圧横型IGBT、高耐圧横型MOSFETを実現することが可能となる。
又、前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有する。更に、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して大きい構成を採用することができる。
これにより、コレクタ電極に、エミッタ電極に対する正の電圧が印加されると、バッファ領域の底面近傍におけるバッファ領域の長手方向の先端部全てに関して、電界集中が緩和されることとなるため、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。
尚、バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対して同等の位置に形成される構成を採用しても、上述した作用により、本発明の効果を奏する。
又、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して同等である構成を採用しても、上述した作用により、本発明の効果を奏する。
尚、前記半円状の曲率半径を算出する方法は、どのような方法でも構わないが、例えば、以下の方法が挙げられる。
高耐圧横型IGBTのバッファ領域113の表面近傍が平面視で露出するまで、曲率半径の算出対象である高耐圧横型IGBTを鏡面研磨した後に、SCM、SSRM等により、N型不純物の濃度のうち、高濃度である領域と、低濃度である領域とを特定する。この高濃度領域における濃度と、低濃度領域における濃度との間の所定の濃度を、バッファ領域113とドリフト領域104との界面の濃度として規定し、バッファ領域113とドリフト領域104との界面を特定する。このバッファ領域113とドリフト領域104との界面を高耐圧横型IGBTの平面上で複数特定し、バッファ領域113の長手方向における先端部を複数特定する。特定された複数の先端部のうち、二箇所の先端部で法線を引き、二つの法線が交わる点を先端部の半円状の中心として、当該中心と二箇所の先端部との間の距離を半円状の曲率半径として算出する。尚、法線とは、半円状の上の所定の点における接線に対して垂直な線のことである。更に、高耐圧横型IGBTのバッファ領域113の表面を、高耐圧横型IGBTの埋め込み酸化膜102の表面が平面視で露出しない程度、言い換えると、高耐圧横型IGBTのバッファ領域113の底面近傍まで、鏡面研磨する。鏡面研磨した後に、上述した手順により、バッファ領域113の底面近傍における先端部の半円状の曲率半径を算出する。尚、曲率半径を算出する場合、例えば、所定の演算プログラムを用いて、特定されたバッファ領域113とドリフト領域104との界面に対し画像解析を実行し、その曲率半径を算出しても構わない。
<第二の実施形態>
以下では、本発明に係る半導体装置の製造方法について、図面を参照しながら説明する。
以下では、本発明に係る半導体装置の製造方法について、図面を参照しながら説明する。
図3(a)から(d)は本発明に係る高耐圧横型IGBTの製造工程を示す工程断面図である。又、図3(a)から(d)は模式図であり、上下方向の縮尺と左右方向の縮尺とは同一ではない。
まず、図3(a)に示すように、高耐圧横型IGBTを形成するためのベースとなる基板である支持基板101の上に、埋め込み酸化膜102が形成される。当該埋め込み酸化膜102の上に、更に、P型のSOI層103が形成される。支持基板101、SOI層103は、別個のシリコン単結晶層であり、厚みが1.0〜3.0μm程度である埋め込み酸化膜102を介して両者が接合されて、SOI基板を構成する。SOI層103は、鏡面研磨されて、平坦化処理されて、SOI層103の表面から2.0〜4.0μm程度の厚みとされる。SOI基板は、張り合わせ法に限らず、SIMOX法で形成されてもよい。
次に、図3(b)に示すように、SOI層103のドリフト領域104に対応する領域に、リンなどのN型不純物が例えば1×1012〜1×1013cm-2程度の低ドーズ量で、その加速エネルギーが250keV〜2.0MeV程度でイオン注入される。又、SOI層103のボディ領域105に対応する領域に、ボロンなどのP型不純物が例えば1×1012〜1×1013cm-2程度の低ドーズ量で、その加速エネルギーが20〜100keV程度でイオン注入される。当該N型不純物と当該P型不純物とがイオン注入された後、1000℃〜1250℃程度の高温熱処理が所定時間施されて、ドリフト領域104とボディ領域105とが形成される。所定時間は、半導体装置の仕様に応じて適宜設計変更される。
上述したドーズ量と、加速エネルギーとにより形成されたドリフト領域104のN型不純物の平均濃度は1×1016〜1×1017cm-3程度、ボディ領域105のP型不純物の平均濃度は1×1016〜1×1017cm-3程度となる。
次に、ボディ領域105の表面からドリフト領域104の表面の一部までに、厚みが1〜5μm程度で、バッファ領域113に対応する部分に開口部を備えたレジスト膜113eが形成される。レジスト膜113eをマスクとして、リンなどのN型不純物が、例えば2×1013〜5×1014cm-2程度のドーズ量、その加速エネルギーが40〜200keV程度(低加速エネルギーとする)でSOI層103の表面近傍にイオン注入され、第一の注入層113aが形成される。
尚、上述したレジスト膜113eの開口部の形状は、形成されるバッファ領域113に対応して、平面視において、図3(b)中の左右方向のボディ領域105側に伸びた細長形状であり、当該細長形状の長手方向における先端部の形状が半円状である。
次に、高加速イオン注入法により、所定のドーズ量の範囲内(2×1013〜5×1014cm-2)で、SOI層103の厚さに応じて、N型不純物の加速エネルギーが例えば1.5〜4MeV程度(高加速エネルギーとする)に変更される。更に、当該高加速エネルギーで、SOI層103の表面近傍よりも埋め込み酸化膜102の表面近傍のSOI層103に当該N型不純物がイオン注入され、第二の注入層113bが形成される。又、高加速エネルギーでN型不純物をイオン注入する場合、そのドーズ量は、低加速エネルギーにおけるドーズ量よりも多く設定する方が好ましい。
その後、図3(c)に示すように、1000℃〜1250℃程度の高温熱処理が所定時間施され、第一の注入層113aと第二の注入層113bのN型不純物が熱拡散し、第一のバッファ領域113cと第二のバッファ領域113dとが形成され、両者が重なり合って、一つのバッファ領域113が形成される。尚、当該高温熱処理が、ドリフト領域104およびボディ領域105を形成するための上述の高温熱処理を兼ねてもよい。又、所定時間は、半導体装置の仕様に応じて適宜設計変更される。
当該高温熱処理により、埋め込み酸化膜102と第二のバッファ領域113dとの界面と、第一のバッファ領域113cの最表面とに、N型不純物が蓄積した偏析領域がそれぞれ形成される。しかし、上述した製造方法によれば、偏析による濃度分布の影響は、熱拡散による濃度分布の影響と比較して微小であるから、一つのバッファ領域113のN型不純物の濃度分布は、バッファ領域113内の底面近傍におけるN型不純物濃度が、バッファ領域113内の表面近傍におけるN型不純物濃度よりも高くなる。又、図3(c)に示すように、一つのバッファ領域113が、前記SOI層103の表面から前記埋め込み酸化膜102の表面まで達するよう構成される。更に、前記バッファ領域113の底面近傍における当該バッファ領域113と前記ドリフト領域104との界面が、前記バッファ領域113の表面近傍における前記界面に対してボディ領域105側の位置に形成される。
尚、図3(b)では、一つのバッファ領域113を形成するために、二種類の異なるN型不純物の加速エネルギーを設定して、N型不純物の注入回数をそれぞれの加速エネルギー毎に1回するよう構成したが、所定の加速エネルギーに応じて、当該注入回数を2回以上と設定しても構わない。
又、イオン注入設備の制約により、N型不純物を前記高加速エネルギーでイオン注入することが出来ない場合、以下の方法を採用することが出来る。
低加速エネルギーの範囲のうち、例えば、最小値の加速エネルギーを、SOI層103の表面近傍にN型不純物をイオン注入するための加速エネルギー(表面近傍加速エネルギーとする)とする。又、最大値の加速エネルギーを、SOI層103の底面近傍にN型不純物をイオン注入するための加速エネルギー(底面近傍加速エネルギーとする)とする。つまり、低加速エネルギーの範囲内であっても、表面近傍加速エネルギーと底面近傍加速エネルギーとの差を大きくすることによって、N型不純物がイオン注入されるSOI層103の深さ位置を変更する。当該変更と、それぞれの加速エネルギーに対するN型不純物の注入回数の変更により、一つのバッファ領域113のN型不純物の濃度分布を、バッファ領域113内の底面近傍におけるN型不純物濃度が、バッファ領域113内の表面近傍におけるN型不純物濃度よりも高くなるような濃度分布にする。尚、表面近傍加速エネルギーで複数回、底面近傍加速エネルギーで複数回、イオン注入するように構成しても構わない。
又、上述では、最小値の加速エネルギーと、最大値の加速エネルギーとを設定して、両者のエネルギー差が一番大きくなるように二種類の加速エネルギーを設定した。一つのバッファ領域113のN型不純物の濃度分布を、バッファ領域113内の底面近傍におけるN型不純物濃度が、バッファ領域113内の表面近傍におけるN型不純物濃度よりも高くなるような濃度分布にできるのであれば、低加速エネルギーの範囲のうち、必ずしも最小値及び最大値の加速エネルギーを設定する必要はない。
当該イオン注入後に、例えば1000℃〜1250℃程度の高温熱処理を、上述した所定時間よりも長い時間施すことにより、バッファ領域113内のN型不純物の濃度分布が、SOI層103の表面から埋め込み酸化膜102の表面まで至るよう形成される。又、前記バッファ領域113の底面近傍における当該バッファ領域113と前記ドリフト領域104との界面が、前記バッファ領域113の表面近傍における前記界面に対してボディ領域105側の位置に形成される。
又、バッファ領域113の長手方向における先端部の形状は、レジスト膜113eにより半円状であり、更に、高温熱処理が施されたN型不純物は、その濃度が高い箇所から濃度の低い箇所へ向かって上下左右方向に均等に熱拡散する。そのため、バッファ領域113内の深さ方向に上述したN型不純物の濃度分布があれば、バッファ領域113の底面近傍における前記半円状の曲率半径が、当該バッファ領域113の表面近傍における半円状の曲率半径に対して同等であるか、大きい構成となる。
尚、図3(c)では、バッファ領域113とドリフト領域104との界面近傍において、第一のバッファ領域113cの表面近傍と、第二のバッファ領域113dの底面近傍とに、ボディ領域105側に突き出た界面ピークがそれぞれ存在し、第二のバッファ領域113dの底面近傍での界面ピークP2が、第一のバッファ領域113cの表面近傍での界面ピークP1よりもボディ領域105側に突き出るよう構成されていることが理解される。ここで、図3(c)には、第一のバッファ領域113cの表面近傍の界面ピークP1が緩やかなピークとして、第二のバッファ領域113dの底面近傍の界面ピークP2が鋭いピークとして示されている。
当該構成では、バッファ領域113内のうち、バッファ領域113の中間近傍のN型不純物の濃度が一番低くなる。尚、バッファ領域113の中間近傍は、第一のバッファ領域113cと第二のバッファ領域113dとの接触面に対応する。
次に、熱酸化法により、ドリフト領域104の表面の一部から、バッファ領域113の表面の一部までを覆うように、SOI層103の表面に、厚さが400〜700nm程度の第一のLOCOS酸化膜107aが形成される。又、第二のLOCOS酸化膜107bは、ボディ領域105の表面の一部を覆うように形成される。
そして、熱酸化法により、第一のLOCOS酸化膜107aの表面の一部と、ドリフト領域104の表面と、ボディ領域105の表面の一部とを覆うように、厚さが10〜30nm程度のゲート酸化膜108が形成される。このゲート酸化膜108の表面に、N型多結晶シリコン膜が堆積され、選択的にエッチングされて、ゲート電極109が形成される。
次に、図3(d)に示すように、バッファ領域113の表面部にボロンなどのP型不純物が比較的高濃度でイオン注入され、コレクタ領域114が形成される。当該P型不純物のドーズ量は、完成されたIGBTのコレクタ領域114におけるP型不純物の平均濃度が、比較的高い濃度、例えば、1×1019〜1×1020cm-3程度となるように適宜設定される。例えば、P型不純物がボロンである場合、イオン注入条件は、ドーズ量1×1015〜1×1016cm-2程度、加速エネルギー20〜80keV程度である。
更に、ボディ領域105の表面部にリンなどのN型不純物が比較的高濃度でイオン注入され、エミッタ領域106が形成される。当該N型不純物のドーズ量は、完成されたIGBTのエミッタ領域106におけるN型不純物の平均濃度が、比較的高い濃度、例えば、1×1019〜1×1020cm-3程度となるように適宜設定される。例えば、N型不純物がリンである場合、イオン注入条件は、ドーズ量1×1015〜1×1016cm-2程度、加速エネルギー20〜80keV程度である。
その後、ゲート電極109、第一のLOCOS酸化膜107a等の全面を覆うように、SOI層103の上面に、層間絶縁膜110が形成される。
次に、層間絶縁膜110のうち、エミッタ領域106に対応する部分が開口され、Al合金などのエミッタ電極111が形成される。更に、層間絶縁膜110のうち、コレクタ領域114に対応する部分が開口され、Al合金などのコレクタ電極112が形成される。エミッタ電極106がエミッタ領域106と、コレクタ電極112がコレクタ領域114と、それぞれの開口部を介して、電気的に接続される。
以上により、本発明の実施形態に係る高耐圧横型IGBTが完成する。
このように、本実施形態の高耐圧横型IGBTの製造方法では、バッファ領域を形成する工程において、まず、前記バッファ領域に対応する開口部を有するレジスト膜がSOI層の表面に形成される。そして、当該レジスト膜を用いて、SOI層内の表面近傍に不純物がイオン注入されるとともに、SOI層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、SOI層内の底面近傍に不純物がイオン注入される。
これにより、製造される高耐圧横型IGBTの構成は、前記バッファ領域が、前記SOI層の表面から前記埋め込み酸化膜の表面まで達する。更に、高耐圧横型IGBTの構成は、前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成される。そのため、第一の実施形態で説明したように、コレクタ電極に、エミッタ電極に対して正の電圧が印加されると、バッファ領域の底面近傍で発生する電界集中が緩和されることとなり、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。
又、当該高耐圧横型IGBTの構成は、前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有する。更に、高耐圧横型IGBTの構成は、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きい構成となる。そのため、第一の実施形態で説明した作用効果を奏する。
尚、第二の実施形態で説明した製造方法では、SOI層103の膜厚にバラツキが生じているSOI基板、又はSOI層103の膜厚が比較的大きいSOI基板に対しても、N型不純物のドーズ量、加速エネルギー、注入回数等を適宜設計変更し、N型不純物のイオン注入量を適宜調整することにより、本発明に係る高耐圧横型IGBTの構成を容易に製造することが出来るため、優れた製造方法である。
<第三の実施形態>
以下では、本発明に係る半導体装置の製造方法について、図面を参照しながら説明する。
以下では、本発明に係る半導体装置の製造方法について、図面を参照しながら説明する。
図4(a)〜(e)は本発明に係る高耐圧横型IGBTの製造工程を示す工程断面図である。尚、図4(a)から(d)は模式図であり、上下方向の縮尺と左右方向の縮尺とは同一ではない。
第二の実施形態と比較して、第三の実施形態の異なる点は、異なる開口部を有するレジスト膜を用いたイオン注入によりバッファ領域が形成される点である。その他の点については、第二の実施形態と同様である。
尚、以下では、半導体層内の表面近傍に不純物をイオン注入することにより形成されるバッファ領域を、第三のバッファ領域とし、半導体層内の底面近傍に不純物をイオン注入することにより形成されるバッファ領域を、第四のバッファ領域とする。
まず、図4(a)に示すように、高耐圧横型IGBTを形成するために、埋め込み酸化膜102と、P型のSOI層103とが形成された支持基板101が設けられる。当該支持基板101は、第二の実施形態の図3(a)に示す支持基板101と同様であるため、その説明は、割愛する。
次に、図4(b)に示すように、ドリフト領域104と、ボディ領域105とが形成されるが、当該ドリフト領域104と、当該ボディ領域105とを形成する方法は、第二の実施形態の図3(b)に示す方法と同様であるため、その説明は割愛する。
更に、ボディ領域105の表面から、ドリフト領域104の表面の一部までに、厚みが1〜3μm程度であり、第三のバッファ領域115に対応する部分に開口部が備えられた第一のレジスト膜115eが形成される。第一のレジスト膜115eをマスクとして、N型不純物が例えば2×1013〜5×1014cm-2程度のドーズ量で、その加速エネルギーが40〜200keV程度(低加速エネルギーとする)でSOI層103の上面にイオン注入され、第三の注入層115aが形成される。
次に、図4(c)に示すように、第三の注入層115aが形成された後に、第一のレジスト膜115eが除去される。更に、第一のレジスト膜115eが除去された後に、ボディ領域105の表面とから、ドリフト領域104の表面の一部までに、厚みが1〜5μm程度であり、第四のバッファ領域116に対応する部分に開口部が備えられた第二のレジスト膜116eが形成される。
第二のレジスト膜116eが形成された後に、第二のレジスト膜116eをマスクとして、高加速イオン注入法により、所定のドーズ量の範囲内(2×1013〜5×1014cm-2)で、SOI層103の厚さに応じて、N型不純物の加速エネルギーが例えば1.5〜4MeV程度(高加速エネルギーとする)に変更される。更に、当該高加速エネルギーで、SOI層103内の埋め込み酸化膜102の表面近傍に当該N型不純物がイオン注入され、第四の注入層116aが形成される。又、高加速エネルギーでN型不純物をイオン注入する場合、そのドーズ量は、低加速エネルギーにおけるドーズ量よりも多く設定する方が好ましい。
ここで、上述した第一のレジスト膜115eの開口部の形状と、第二のレジスト膜116eの開口部の形状とを詳細に説明する。
図5(b)には、図4(b)で使用した第一のレジスト膜115eの平面図を、図5(d)には、図4(c)で使用した第二のレジスト膜116eの平面図を示した。尚、図5(b)、図5(d)の左右方向は、第一のレジスト膜115eの開口部、または第二のレジスト膜116eの開口部の長手方向に対応する。更に、図5(b)、図5(d)の左方向に、ボディ領域105が形成される。又、参考として、図5(a)には、図4(b)に示す工程断面図を、図5(c)には、図4(c)に示す工程断面図とを示した。
図5(b)、図5(d)に示すように、形成される第三のバッファ領域115と第四のバッファ領域116とに対応して、第一のレジスト膜115eの開口部の形状も、第二のレジスト膜116eの開口部の形状も、平面視においてボディ領域105側に伸びた細長形状であり、当該細長形状の長手方向における先端部の形状が半円状であることが理解される。又、第二のレジスト膜116eの開口部が、第一のレジスト膜115eの開口部を包含している。
一方、第二のレジスト膜116eの開口部の長手方向における先端部が、第一のレジスト膜115eの開口部の長手方向における先端部に対して、ボディ領域105側に位置することが理解される。図5(b)、図5(d)では、第二のレジスト膜116eの開口部の長手方向における先端部が、第一のレジスト膜115eの開口部の長手方向における先端部よりも所定の距離D2だけボディ領域105側に突き出ることとなる。本発明の実施形態では、所定の距離D2は、例えば0.5〜5μm程度である。
更に、詳しくは、高加速エネルギーでN型不純物をイオン注入する際に使用される第二のレジスト膜116eの開口部における半円状の曲率半径(r6)は、低加速エネルギーで使用される第一のレジスト膜115eの開口部における半円状の曲率半径(r5)よりも大きいことが理解される。尚、低加速エネルギーでN型不純物をイオン注入することは、バッファ領域113に対応するSOI層103内の表面近傍にN型不純物をイオン注入することに対応する。又、高加速エネルギーでN型不純物をイオン注入することは、バッファ領域113に対応するSOI層103内の底面近傍にN型不純物をイオン注入することに対応する。
その後、図4(d)に示すように、1000℃〜1250℃程度の高温熱処理が所定時間施され、第三の注入層115aと、第四の注入層116aにおけるN型不純物がそれぞれの注入層から上下左右方向に均等に熱拡散され、第三の注入層115aに対応する第三のバッファ領域115と、第四の注入層116aに対応する第四のバッファ領域116とが形成される。所定時間は、半導体装置の仕様に応じて適宜設計変更される。
第三のバッファ領域115と第四のバッファ領域116とが高温熱処理により重なり合うことにより、一つのバッファ領域113が形成される。第三のバッファ領域115はSOI層103の最表面まで達し、第四のバッファ領域116は埋め込み酸化膜102の表面まで達する。更に、一つのバッファ領域113のN型不純物の濃度分布が、SOI層103の上面から埋め込み酸化膜102の上面まで至るよう形成される。又、前記バッファ領域113の底面近傍における当該バッファ領域113と前記ドリフト領域104との界面が、前記バッファ領域113の表面近傍における前記界面に対してボディ領域105側の位置に形成される。
尚、図4(b)、図4(c)では、二種類の異なるレジスト膜を用いて、二種類の異なるN型不純物の加速エネルギーを設定して、N型不純物の注入回数をそれぞれの加速エネルギー毎に1回するよう構成した。他の構成として、N型不純物の濃度を調整するために、第二のレジスト膜116eを用いて高加速エネルギーでN型不純物をイオン注入する回数を2回以上と設定しても構わない。又、第一のレジスト膜115eを用いて低加速エネルギーでN型不純物をイオン注入する回数を2回以上と設定しても構わない。
又、イオン注入設備の制約により、N型不純物を前記高加速エネルギーでイオン注入することが出来ない場合、第二の実施形態で説明したように、低加速エネルギーの範囲内で、二種類の加速エネルギーを設定して、両者のエネルギーの差を大きくすることによって、N型不純物がイオン注入されるSOI層103の深さ位置を変更しても構わない。その方法の詳細な説明は割愛する。
当該イオン注入後に、例えば1000℃〜1250℃程度の高温熱処理を、上述した所定時間よりも長い時間施すことにより、バッファ領域113内のN型不純物の濃度分布が、SOI層103の表面から埋め込み酸化膜102の表面まで至るよう形成される。
又、第一のレジスト膜115eの開口部の形状も、第二のレジスト膜116eの開口部の形状も、平面視においてボディ領域105側に伸びた細長形状であり、当該細長形状の長手方向における先端部の形状が半円状である。更に、第二のレジスト膜116eの開口部における半円状の曲率半径(r6)は、第一のレジスト膜115eの開口部における半円状の曲率半径(r5)よりも大きい。又、バッファ領域113は、レジスト膜の開口部に対応して形成されるから、上述した二種類のレジスト膜により、バッファ領域113の底面近傍における前記半円状の曲率半径が、当該バッファ領域113の表面近傍における前記半円状の曲率半径に対して大きい構成となる。
尚、当該構成を反映して、図4(d)では、第二の実施形態で示した図3(c)と同様に、バッファ領域113とドリフト領域104との界面近傍において、第三のバッファ領域115の表面近傍と、第四のバッファ領域116の底面近傍とに、ボディ領域105側に突き出た界面ピークがそれぞれ存在している。更に、第四のバッファ領域116の底面近傍での界面ピークP4が第三のバッファ領域115の表面近傍での界面ピークP3よりもボディ領域105側に突き出るよう構成されていることが理解される。ここで、図4(d)には、第三のバッファ領域115の表面近傍での界面ピークP3が聊か鋭いピークとして、第四のバッファ領域116の底面近傍での界面ピークP4が鋭いピークとして示されている。
当該構成では、バッファ領域113内のうち、バッファ領域113の中間近傍のN型不純物の濃度が一番低くなる。尚、バッファ領域113の中間近傍は、第三のバッファ領域115と第四のバッファ領域116との接触面に対応する。
次に、図4(d)に示すように、第三のバッファ領域115と第四のバッファ領域116とが形成された後に、第一のLOCOS酸化膜107a、第二のLOCOS酸化膜107b、ゲート酸化膜108、ゲート電極109が形成されるが、これらを形成する方法は、第二の実施形態の図3(c)に示す方法と同様であるため、その説明は割愛する。
次に、図4(e)に示すように、ゲート電極109等が形成された後に、コレクタ領域114、エミッタ領域106、層間絶縁膜110、エミッタ電極111、コレクタ電極112が形成されるが、これらを形成する方法は、第二の実施形態の図3(d)に示す方法と同様であるため、その説明は割愛する。
以上により、本発明の実施形態に係る高耐圧横型IGBTが完成する。
このように、本実施形態の高耐圧横型IGBTの製造方法では、前記バッファ領域を形成する工程において、平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記バッファ領域に対応する開口部を備えた第一のレジスト膜がSOI層の表面に形成される。当該第一のレジスト膜を用いたイオン注入により、SOI層内の表面近傍に不純物が導入される。また、第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜がSOI層の表面に形成される。当該第二のレジスト膜を用いたイオン注入により、SOI層内の底面近傍に不純物が導入される。
これにより、製造される高耐圧横型IGBTの構成は、前記バッファ領域が、前記SOI層の表面から前記埋め込み酸化膜の表面まで達する。更に、高耐圧横型IGBTの構成は、前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対してボディ領域側の位置に形成される。そのため、第一の実施形態で説明したように、コレクタ電極に、エミッタ電極に対して正の電圧が印加されると、バッファ領域の底面近傍で発生する電界集中が確実に緩和されることとなり、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。
又、当該高耐圧横型IGBTの構成は、前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有する。更に、高耐圧横型IGBTの構成は、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して大きい構成となる。そのため、第一の実施形態で説明した作用効果を奏する。
尚、第三の実施形態で示した製造方法では、第二の実施形態で示した製造方法と比較すると、本発明に係る高耐圧横型IGBTの構成を確実に再現することが可能となる。第二の実施形態で示した製造方法では、熱拡散によって、バッファ領域の底面近傍における前記界面を、前記バッファ領域の表面近傍における前記界面に対してドリフト領域側の位置に形成させる。一方、第三の実施形態で示した方法では、二種類の異なるレジスト膜を用いて、イオン注入されるN型不純物の位置を制御する。そのため、第三の実施形態で示した方法では、確実に、バッファ領域の底面近傍における前記界面を、前記バッファ領域の表面近傍における前記界面に対してボディ領域側の位置に形成させる。その結果、第三の実施形態で示した製造方法では、本発明に係る高耐圧横型IGBTの構成を精度よく製造することが可能となる。
尚、第三の実施形態で説明した製造方法では、SOI層の膜厚にバラツキが生じているSOI基板、又はSOI層の膜厚が比較的大きいSOI基板に対しても、二種類のレジスト膜を使用するとともに、N型不純物のドーズ量、加速エネルギー、注入回数等を適宜設計変更し、バッファ領域の表面近傍と、バッファ領域の底面近傍とに対するN型不純物の注入量を適宜調整することにより、本発明に係る高耐圧横型IGBTの構成を容易に製造することが出来るため、優れた製造方法である。
又、第二および第三の実施形態において、SOI層内の表面近傍に不純物を導入するイオン注入と、SOI層内の底面近傍に不純物を導入するイオン注入との順序は上記に限定されず、任意である。
尚、第一の実施形態乃至第三の実施形態では、高耐圧横型IGBTを一例として説明したが、本発明は、これに限定されるものではない。例えば、SOI基板に形成された高耐圧横型MOSFETにおけるドレイン部のバッファ領域、高耐圧ダイオードにおけるカソード部のバッファ領域,スーパージャンクション構造を有するMOS型トランジスタにおけるドレイン部のバッファ領域についても、本実施形態と同様の作用効果を得ることが可能である。
例えば、本発明を、ドレイン部のバッファ領域を有するMOS型トランジスタに適用すると、以下のような構成となる。尚、上述した高耐圧横型IGBTのバッファ領域が、MOS型トランジスタのドレイン領域に対応する。
図6は、当該MOS型トランジスタの構造を示す断面図である。尚、図6の上下方向が当該MOS型トランジスタの上下方向に対応し、図6の左右方向が当該MOS型トランジスタの左右方向に対応する。又、図6は模式図であり、上下方向の縮尺と左右方向の縮尺とは同一ではない。
当該MOS型トランジスタは、SOI基板601と、第1導電型のボディ領域605と、第2導電型のソース領域606と、ドリフト領域604と、ドレイン領域613と、ドレインコンタクト領域614と、ゲート電極609とを備えるMOS型トランジスタを前提とする。
SOI基板601は、埋め込み酸化膜602と、前記埋め込み酸化膜602上に形成された第1導電型のSOI層603とを有する。又、第1導電型のボディ領域605は、前記SOI層603に形成される。第2導電型のソース領域606は、前記ボディ領域605内の表面部に形成され、前記第1導電型に対して反対導電型である。ドリフト領域604は、前記ボディ領域605に隣接して前記SOI層603に形成された第2導電型の低濃度不純物領域である。ドレイン領域613は、前記ドリフト領域604と隣接して前記SOI層603に形成された第2導電型の高濃度不純物領域である。ドレインコンタクト領域614は、前記ドレイン領域613内の表面部に形成される。ゲート電極609は、前記ボディ領域605に対面し、ゲート酸化膜608を介して前記SOI層603上に形成される。
当該半導体装置において、前記ドレイン領域613が、前記SOI層603の表面から前記埋め込み酸化膜602の表面まで達し、前記ドレイン領域613の底面近傍における当該ドレイン領域613と前記ドリフト領域604との界面が、前記ドレイン領域613の表面近傍における前記界面に対して同等の位置か、ボディ領域605側の位置に形成される。
又、本発明の第一の実施形態に係る高耐圧横型IGBTの構造と、同様であるが、前記ドレイン領域613が、平面視においてボディ領域605側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有し、前記ドレイン領域613の底面近傍における前記半円状の曲率半径が、当該ドレイン領域613の表面近傍における前記半円状の曲率半径に対して同等であるか、大きい構成を採用できる。
又、本発明の第二の実施形態に係る高耐圧横型IGBTの製造方法と、同様であるが、ドレイン部のバッファ領域を有するMOS型トランジスタである半導体装置の製造方法において、前記ドレイン領域を形成する工程が、前記ドレイン領域に対応する開口部を有するレジスト膜を半導体層の表面に形成するステップと、前記レジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、半導体層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、前記レジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップとを有するよう構成できる。
又、本発明の第三の実施形態に係る高耐圧横型IGBTの製造方法と、同様であるが、ドレイン部のバッファ領域を有するMOS型トランジスタである半導体装置の製造方法において、前記ドレイン領域を形成する工程が、平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記ドレイン領域に対応する開口部を備えた第一のレジスト膜を半導体層の表面に形成するステップと、第一のレジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜を半導体層の表面に形成するステップと、第二のレジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップとを有するよう構成できる。
以上のように、本発明にかかる半導体装置は、高耐圧横型IGBTはもちろん、高耐圧横型MOSFET、高耐圧ダイオード、スーパージャンクション構造を有するMOS型トランジスタ等に有用であり、高耐圧化を可能とした半導体装置および半導体装置の製造方法として有効である。
101 支持基板
102 埋め込み酸化膜
103 SOI層
104 ドリフト領域
105 ボディ領域
106 エミッタ領域
107 LOCOS酸化膜
108 ゲート酸化膜
109 ゲート電極
110 層間絶縁膜
111 エミッタ電極
112 コレクタ電極
113 バッファ領域
114 コレクタ領域
102 埋め込み酸化膜
103 SOI層
104 ドリフト領域
105 ボディ領域
106 エミッタ領域
107 LOCOS酸化膜
108 ゲート酸化膜
109 ゲート電極
110 層間絶縁膜
111 エミッタ電極
112 コレクタ電極
113 バッファ領域
114 コレクタ領域
Claims (8)
- 絶縁層と、前記絶縁層上に形成された第1導電型の半導体層とを有するSOI基板と、前記半導体層に形成された第1導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第1導電型に対して反対導電型である第2導電型のエミッタ領域と、前記ボディ領域に隣接して前記半導体層に形成された第2導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第2導電型の高濃度不純物領域であるバッファ領域と、前記バッファ領域内の表面部に形成された第1導電型のコレクタ領域と、前記ボディ領域と前記ドリフト領域とに対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置において、
前記バッファ領域が、前記半導体層の表面から前記絶縁層の表面まで達し、
前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成されることを特徴とする半導体装置。 - 前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有し、
前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きいことを特徴とする請求項1に記載の半導体装置。 - 絶縁層と、前記絶縁層上に形成された第1導電型の半導体層とを有するSOI基板と、前記半導体層に形成された第1導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第1導電型に対して反対導電型である第2導電型のエミッタ領域と、前記ボディ領域に隣接して前記半導体層に形成された第2導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第2導電型の高濃度不純物領域であるバッファ領域と、前記バッファ領域内の表面部に形成された第1導電型のコレクタ領域と、前記ボディ領域と前記ドリフト領域とに対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置の製造方法において、
前記バッファ領域を形成する工程が、
前記バッファ領域に対応する開口部を有するレジスト膜を半導体層の表面に形成するステップと、
前記レジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、
半導体層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、前記レジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップと、
を有する、半導体装置の製造方法。 - 絶縁層と、前記絶縁層上に形成された第1導電型の半導体層とを有するSOI基板と、前記半導体層に形成された第1導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第1導電型に対して反対導電型である第2導電型のエミッタ領域と、前記ボディ領域に隣接して前記半導体層に形成された第2導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第2導電型の高濃度不純物領域であるバッファ領域と、前記バッファ領域内の表面部に形成された第1導電型のコレクタ領域と、前記ボディ領域と前記ドリフト領域とに対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置の製造方法において、
前記バッファ領域を形成する工程が、
平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記バッファ領域に対応する開口部を備えた第一のレジスト膜を半導体層の表面に形成するステップと、
第一のレジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、
第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜を半導体層の表面に形成するステップと、
第二のレジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップと、
を有する、半導体装置の製造方法。 - 絶縁層と、前記絶縁層上に形成された第1導電型の半導体層とを有するSOI基板と、前記半導体層に形成された第1導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第1導電型に対して反対導電型である第2導電型のソース領域と、前記ボディ領域に隣接して前記半導体層に形成された第2導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第2導電型の高濃度不純物領域であるドレイン領域と、前記ドレイン領域内の表面部に形成されたドレインコンタクト領域と、前記ボディ領域に対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置において、
前記ドレイン領域が、前記半導体層の表面から前記絶縁層の表面まで達し、
前記ドレイン領域の底面近傍における当該ドレイン領域と前記ドリフト領域との界面が、前記ドレイン領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成されることを特徴とする半導体装置。 - 前記ドレイン領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有し、
前記ドレイン領域の底面近傍における前記半円状の曲率半径が、当該ドレイン領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きいことを特徴とする請求項5に記載の半導体装置。 - 絶縁層と、前記絶縁層上に形成された第1導電型の半導体層とを有するSOI基板と、前記半導体層に形成された第1導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第1導電型に対して反対導電型である第2導電型のソース領域と、前記ボディ領域に隣接して前記半導体層に形成された第2導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第2導電型の高濃度不純物領域であるドレイン領域と、前記ドレイン領域内の表面部に形成されたドレインコンタクト領域と、前記ボディ領域に対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置の製造方法において、
前記ドレイン領域を形成する工程が、
前記ドレイン領域に対応する開口部を有するレジスト膜を半導体層の表面に形成するステップと、
前記レジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、
半導体層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、前記レジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップと、
を有する、半導体装置の製造方法。 - 絶縁層と、前記絶縁層上に形成された第1導電型の半導体層とを有するSOI基板と、前記半導体層に形成された第1導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第1導電型に対して反対導電型である第2導電型のソース領域と、前記ボディ領域に隣接して前記半導体層に形成された第2導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第2導電型の高濃度不純物領域であるドレイン領域と、前記ドレイン領域内の表面部に形成されたドレインコンタクト領域と、前記ボディ領域に対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置の製造方法において、
前記ドレイン領域を形成する工程が、
平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記ドレイン領域に対応する開口部を備えた第一のレジスト膜を半導体層の表面に形成するステップと、
第一のレジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、
第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜を半導体層の表面に形成するステップと、
第二のレジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップと、
を有する、半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008749A JP2010165978A (ja) | 2009-01-19 | 2009-01-19 | 半導体装置およびその製造方法 |
US12/689,627 US20100181596A1 (en) | 2009-01-19 | 2010-01-19 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008749A JP2010165978A (ja) | 2009-01-19 | 2009-01-19 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010165978A true JP2010165978A (ja) | 2010-07-29 |
Family
ID=42336220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009008749A Pending JP2010165978A (ja) | 2009-01-19 | 2009-01-19 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100181596A1 (ja) |
JP (1) | JP2010165978A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102376762B (zh) * | 2010-08-26 | 2013-09-11 | 上海华虹Nec电子有限公司 | 超级结ldmos器件及制造方法 |
CN102637719A (zh) * | 2011-02-10 | 2012-08-15 | 上海宏力半导体制造有限公司 | 半导体结构及其制备方法 |
RU2571175C2 (ru) * | 2011-09-28 | 2015-12-20 | Тойота Дзидося Кабусики Кайся | Биполярный транзистор с изолированным затвором (igbt) и способ его изготовления |
US8637381B2 (en) | 2011-10-17 | 2014-01-28 | International Business Machines Corporation | High-k dielectric and silicon nitride box region |
CN113594241A (zh) * | 2021-05-25 | 2021-11-02 | 广东美的白色家电技术创新中心有限公司 | 一种igbt器件 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008147318A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 高耐圧半導体装置及びその製造方法 |
JP5261927B2 (ja) * | 2006-12-11 | 2013-08-14 | パナソニック株式会社 | 半導体装置 |
JP4458112B2 (ja) * | 2007-04-18 | 2010-04-28 | 株式会社日立製作所 | 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ |
-
2009
- 2009-01-19 JP JP2009008749A patent/JP2010165978A/ja active Pending
-
2010
- 2010-01-19 US US12/689,627 patent/US20100181596A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100181596A1 (en) | 2010-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6135178B2 (ja) | 超接合半導体装置の製造方法 | |
CN106463503A (zh) | 半导体装置 | |
WO2007043170A1 (ja) | Soiトレンチ横型igbt | |
JP2011507300A (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
JP2008227441A (ja) | 半導体装置およびその製造方法 | |
JP2007095997A (ja) | 半導体装置及びその製造方法 | |
US20140048911A1 (en) | Lateral semiconductor device | |
KR20160064194A (ko) | 절연 게이트 바이폴러 트랜지스터 및 그 제조 방법 | |
JP2011129619A (ja) | 半導体装置の製造方法 | |
JP4308096B2 (ja) | 半導体装置及びその製造方法 | |
JP2010165978A (ja) | 半導体装置およびその製造方法 | |
JP2007088334A (ja) | 半導体装置およびその製造方法 | |
JP2008060152A (ja) | 半導体装置及びその製造方法 | |
JP4725040B2 (ja) | Soiトレンチ横型igbt | |
TW201601310A (zh) | 半導體裝置 | |
JP2006140250A (ja) | 半導体装置及びその製造方法 | |
JP2008147318A (ja) | 高耐圧半導体装置及びその製造方法 | |
US7875509B2 (en) | Manufacturing method of semiconductor apparatus and semiconductor apparatus, power converter using the same | |
CN110797305A (zh) | 一种半导体器件及其制备方法、电器设备 | |
JP2006173357A (ja) | 半導体装置およびその製造方法 | |
WO2016046901A1 (ja) | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 | |
JP5055722B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20150194424A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2010141339A (ja) | 半導体装置を製造するための方法 | |
KR20080068658A (ko) | Soi 트렌치 횡형 igbt |