JP2010147380A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010147380A JP2010147380A JP2008325348A JP2008325348A JP2010147380A JP 2010147380 A JP2010147380 A JP 2010147380A JP 2008325348 A JP2008325348 A JP 2008325348A JP 2008325348 A JP2008325348 A JP 2008325348A JP 2010147380 A JP2010147380 A JP 2010147380A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- contact
- insulating film
- contact hole
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】n+型エミッタ領域5やボデーp層6(p型ベース領域3)を露出させるために層間絶縁膜10に形成されるコンタクトホール10aの開口端を後退させ、コンタクトホール10aの開口幅を広げる。これにより、コンタクトホール10aの開口幅に対するコンタクト用トレンチ11の深さ+層間絶縁膜10の厚みで規定されるアスペクト比が従来と比較して小さくなる。このため、上部電極12が確実にコンタクト用トレンチ11内に埋め込まれるようにできる。したがって、上部電極12の電極材料に拘わらずコンタクト用トレンチ11内の埋込不良が発生することを抑制することが可能となる。
【選択図】図1
Description
本発明の第1実施形態について説明する。図1は、本実施形態にかかるIGBTとダイオードが一体化された半導体装置の断面構造を示した断面模式図である。以下、この図を参照して、本実施形態にかかるIGBTを有する半導体装置について説明する。
上記実施形態では、第1導電型をn型、第2導電型をp型とするnチャネルタイプのIGBTを例に挙げて説明したが、各部の導電型を反転させたpチャネルタイプのIGBTについても本発明を適用することができる。その場合、IGBT形成領域では、n++型コレクタ層となり、その上にpー型ドリフト層、n型ベース領域、p+型エミッタ領域が形成され、ダイオード形成領域では、p++型アノード領域およびpー型ドリフト層をアノード、n型ベース領域をカソードとするPN接合が形成されることになる。
1b n++型カソード層
2 n-型ドリフト層
3 p型ベース領域
4 ゲート用トレンチ
5 n+型エミッタ領域
6 ボデーp層
7 ゲート絶縁膜
8 ゲート電極
9 熱酸化膜
10 層間絶縁膜
10a〜10c コンタクトホール
11 コンタクト用トレンチ
12 上部電極
15 下部電極
20、21 マスク
Claims (4)
- ダイオード形成領域に備えられる第1導電型層(1b)およびIGBT形成領域に形成される第2導電型のコレクタ層(1a)と、
前記第1導電型層(1b)および前記コレクタ層(1a)の上に配置された第1導電型のドリフト層(2)と、
前記ドリフト層(2)の上に形成された第2導電型のベース領域(3)と、
前記ベース領域(3)を貫通して前記ドリフト層(2)に達するように形成されることにより前記ベース領域(3)を複数に分離するゲート用トレンチ(4)と、
複数に分離された前記ベース領域(3)に形成され、該ベース領域(3)内において前記ゲート用トレンチ(4)の側面に接するように形成された第1導電型のエミッタ領域(5)と、
前記ゲート用トレンチ(4)の表面上に形成されたゲート絶縁膜(7)と、
前記ゲート用トレンチ(4)内において、前記ゲート絶縁膜(7)の上に形成されたゲート電極(8)と、
前記ゲート電極(8)、前記エミッタ領域(5)および前記ベース領域(3)上に配置され、かつ、前記ゲート用トレンチ(4)とは異なる位置において、前記エミッタ領域(5)および前記ベース領域(3)を露出させるコンタクトホール(10a)が形成された層間絶縁膜(10)と、
前記コンタクトホール(10a)内に形成され、前記エミッタ領域(5)を貫通して前記ベース領域(3)を露出させるためのコンタクト用トレンチ(11)と、
前記コンタクト用トレンチ(11)内を埋め込むように備えられ、前記エミッタ領域(5)および前記ベース領域(3)に電気的に接続された上部電極(12)と、
前記コレクタ層(1a)の裏面側に形成された下部電極(15)とを備え、
前記IGBT形成領域に備えられた前記コレクタ層(1a)、前記ドリフト層(2)、前記ベース領域(3)、前記エミッタ領域(5)および前記ゲート用トレンチ(4)内に形成された前記ゲート電極(7)にてIGBTを構成すると共に、
前記第1導電型層(1b)および前記ドリフト層(2)と、第2導電型の前記ベース領域(3)とによるPN接合にてダイオードを構成し、前記IGBTと前記ダイオードとが一体化された半導体装置の製造方法であって、
前記ベース領域(3)、前記エミッタ領域(5)および前記ゲート用トレンチ(4)内に形成された前記ゲート電極(7)を含むMOSデバイスを形成したのち、前記層間絶縁膜(9)を成膜する工程と、
前記層間絶縁膜(9)の上に前記コンタクトホール(10a)と対応する部分が開口する第1マスク(20)を配置したのち、該第1マスク(20)で覆った状態でエッチングすることで前記層間絶縁膜(9)に対して前記コンタクトホール(10a)を形成する工程と、
前記第1マスク(20)を取り除いた後、前記層間絶縁膜(9)をマスクとしたエッチングを行うことで前記コンタクト用トレンチ(11)を形成する工程と、
前記コンタクト用トレンチ(11)を形成したのち、前記層間絶縁膜(9)に形成した前記コンタクトホール(10a)の開口端を後退させることにより、該コンタクトホール(10a)の開口幅を広げる工程と、
前記開口幅が広げられた前記コンタクトホール(10a)を通じて前記コンタクト用トレンチ(11)が埋め込まれるように前記上部電極(12)を形成する工程と、を含んでいることを特徴とする半導体装置の製造方法。 - 前記コンタクトホール(10a)を形成する工程では、前記第1マスク(20)を用いて等方性エッチングを行ったのち、前記コンタクトホール(10a)を形成するためのエッチングを行うことで、該コンタクトホール(10a)の開口端をテーパ状にすることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記コンタクトホール(10a)の開口幅を広げる工程では、前記層間絶縁膜(9)を露出させた状態でウェットまたはドライエッチングを行うことにより、前記層間絶縁膜(9)の薄膜化も同時に行うことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記コンタクトホール(10a)の開口幅を広げる工程を行った後、前記コンタクト用トレンチ(11)を露出させる開口部が形成された第2マスク(21)を配置し、該第2マスク(21)で覆った状態で前記コンタクト用トレンチ(11)の側面をエッチングすることでテーパ状とする工程を含んでいることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325348A JP2010147380A (ja) | 2008-12-22 | 2008-12-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325348A JP2010147380A (ja) | 2008-12-22 | 2008-12-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010147380A true JP2010147380A (ja) | 2010-07-01 |
Family
ID=42567465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008325348A Pending JP2010147380A (ja) | 2008-12-22 | 2008-12-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010147380A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014136478A1 (ja) * | 2013-03-08 | 2014-09-12 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JPWO2015093190A1 (ja) * | 2013-12-16 | 2017-03-16 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2018052099A1 (ja) * | 2016-09-14 | 2018-03-22 | 富士電機株式会社 | Rc-igbtおよびその製造方法 |
JP2019004091A (ja) * | 2017-06-19 | 2019-01-10 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019046834A (ja) * | 2017-08-29 | 2019-03-22 | 富士電機株式会社 | 半導体装置の製造方法 |
WO2020213254A1 (ja) | 2019-04-16 | 2020-10-22 | 富士電機株式会社 | 半導体装置および製造方法 |
WO2021038699A1 (ja) * | 2019-08-26 | 2021-03-04 | 株式会社デンソー | 半導体装置とその製造方法 |
JP2023017101A (ja) * | 2018-08-23 | 2023-02-02 | 富士電機株式会社 | 半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003092405A (ja) * | 2001-09-19 | 2003-03-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2005183547A (ja) * | 2003-12-17 | 2005-07-07 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2007214541A (ja) * | 2006-01-10 | 2007-08-23 | Denso Corp | 半導体装置 |
-
2008
- 2008-12-22 JP JP2008325348A patent/JP2010147380A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003092405A (ja) * | 2001-09-19 | 2003-03-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2005183547A (ja) * | 2003-12-17 | 2005-07-07 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2007214541A (ja) * | 2006-01-10 | 2007-08-23 | Denso Corp | 半導体装置 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014136478A1 (ja) * | 2013-03-08 | 2014-09-12 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
US9728607B2 (en) | 2013-03-08 | 2017-08-08 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device |
JPWO2015093190A1 (ja) * | 2013-12-16 | 2017-03-16 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10629685B2 (en) | 2016-09-14 | 2020-04-21 | Fuji Electric Co., Ltd. | RC-IGBT and manufacturing method thereof |
JPWO2018052099A1 (ja) * | 2016-09-14 | 2018-12-27 | 富士電機株式会社 | Rc−igbtおよびその製造方法 |
WO2018052099A1 (ja) * | 2016-09-14 | 2018-03-22 | 富士電機株式会社 | Rc-igbtおよびその製造方法 |
CN108780809A (zh) * | 2016-09-14 | 2018-11-09 | 富士电机株式会社 | Rc-igbt及其制造方法 |
CN108780809B (zh) * | 2016-09-14 | 2021-08-31 | 富士电机株式会社 | Rc-igbt及其制造方法 |
JP2019004091A (ja) * | 2017-06-19 | 2019-01-10 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019046834A (ja) * | 2017-08-29 | 2019-03-22 | 富士電機株式会社 | 半導体装置の製造方法 |
JP7069605B2 (ja) | 2017-08-29 | 2022-05-18 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2023017101A (ja) * | 2018-08-23 | 2023-02-02 | 富士電機株式会社 | 半導体装置の製造方法 |
JP7476947B2 (ja) | 2018-08-23 | 2024-05-01 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
WO2020213254A1 (ja) | 2019-04-16 | 2020-10-22 | 富士電機株式会社 | 半導体装置および製造方法 |
KR20210046773A (ko) | 2019-04-16 | 2021-04-28 | 후지 덴키 가부시키가이샤 | 반도체 장치 및 제조 방법 |
US11955540B2 (en) | 2019-04-16 | 2024-04-09 | Fuji Electric Co., Ltd. | Semiconductor device and production method |
WO2021038699A1 (ja) * | 2019-08-26 | 2021-03-04 | 株式会社デンソー | 半導体装置とその製造方法 |
JP7168094B2 (ja) | 2019-08-26 | 2022-11-09 | 株式会社デンソー | 半導体装置とその製造方法 |
JPWO2021038699A1 (ja) * | 2019-08-26 | 2021-11-25 | 株式会社デンソー | 半導体装置とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010147380A (ja) | 半導体装置の製造方法 | |
JP6354525B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6421570B2 (ja) | 半導体装置 | |
JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6740759B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US20100314678A1 (en) | Non-volatile memory device and method for fabricating the same | |
KR100988776B1 (ko) | 리세스드 게이트 트랜지스터의 제조 방법 | |
JP2009302091A (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR100403525B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2012009671A (ja) | 半導体装置およびその製造方法 | |
US20180204918A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2006059940A (ja) | 半導体装置 | |
JP2019175930A (ja) | 半導体装置及びその製造方法 | |
JP2010258252A (ja) | 半導体装置の製造方法 | |
JP2009246225A (ja) | 半導体装置 | |
JP4179139B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2009032967A (ja) | 半導体装置及びその製造方法 | |
JP5272323B2 (ja) | 半導体装置とその製造方法 | |
JP2009224660A (ja) | 半導体装置の製造方法 | |
JP2010147298A (ja) | 半導体装置 | |
JP5220988B2 (ja) | 半導体装置 | |
JP5738094B2 (ja) | 半導体装置の製造方法 | |
JP2023505401A (ja) | 半導体デバイスの製造方法 | |
JP5206104B2 (ja) | ツェナーダイオードの製造方法 | |
JP2009146946A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130924 |