CN114175139B - 像素驱动方法、显示驱动方法和显示基板 - Google Patents

像素驱动方法、显示驱动方法和显示基板 Download PDF

Info

Publication number
CN114175139B
CN114175139B CN202080000723.5A CN202080000723A CN114175139B CN 114175139 B CN114175139 B CN 114175139B CN 202080000723 A CN202080000723 A CN 202080000723A CN 114175139 B CN114175139 B CN 114175139B
Authority
CN
China
Prior art keywords
pixel unit
data
data writing
circuit
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000723.5A
Other languages
English (en)
Other versions
CN114175139A (zh
Inventor
袁粲
徐攀
李永谦
袁志东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114175139A publication Critical patent/CN114175139A/zh
Application granted granted Critical
Publication of CN114175139B publication Critical patent/CN114175139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种像素驱动方法，用于驱动像素单元，其中，像素单元包括：像素驱动电路，像素驱动电路包括：驱动晶体管(DTFT)、存储电容(C1)和数据写入电路(1)，驱动晶体管(DTFT)的控制极与数据写入电路(1)的第一端、存储电容(C1)的第一端连接，驱动晶体管(DTFT)的第一极与存储电容(C1)的第二端连接，数据写入电路(1)的第二端与数据线(Data)连接；像素驱动方法包括：向数据线(Data)中加载数据电压，并控制数据写入电路(1)的第一端与数据写入电路(1)的第二端之间导通(S101)；控制数据线(Data)处于浮接状态，并维持数据写入电路(1)的第一端与数据写入电路(1)的第二端之间导通(S102),以使得所述驱动晶体管(DTFT)的栅源电压(Vgs)下降；控制数据写入电路(1)的第一端与数据写入电路(1)的第二端之间断路(S103)。还提供了一种显示驱动方法和显示基板。

Description

像素驱动方法、显示驱动方法和显示基板
技术领域
本发明涉及显示领域，特别涉及一种像素驱动方法、显示驱动方法和显示基板。
背景技术
目前，有机电致发光二极管(Organic Light-Emitting Diodes，OLED)显示装置具有自发光、广视角、高对比度等优点，广泛应用于手机、电视、笔记本电脑等智能产品中。
在相关技术中，OLED显示装置内不同颜色通道的Gamma输入电压合并，整个芯片内只有一组Gamma电路，此时所有颜色的数据转换器(Digital to Analog Converter，简称DAC)连接同一组Gamma电路。在进行灰阶展开处理时，是以工作电压范围最大的一个颜色通道所对应的工作电压范围为基础，来确定各灰阶所对应的工作电压，即常说的数字式Gamma调节。这种方法会造成工作电压范围较小的颜色通道无法显示所有灰阶，即造成灰阶损失，并最终影响OLED显示装置的显示效果。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种像素驱动方法、显示驱动方法和显示基板。
第一方面，本公开实施例提供了一种像素驱动方法，用于驱动像素单元，其中，所述像素单元包括：像素驱动电路，所述像素驱动电路包括：驱动晶体管、存储电容和数据写入电路，所述驱动晶体管的控制极与所述数据写入电路的第一端、所述存储电容的第一端连接，所述驱动晶体管的第一极与所述存储电容的第二端连接，所述数据写入电路的第二端与数据线连接；
所述像素驱动方法包括：
向所述数据线中加载数据电压，并控制所述数据写入电路的第一端与所述数据写入电路的第二端之间导通；
控制所述数据线处于浮接状态，并维持所述数据写入电路的第一端与所述数据写入电路的第二端之间导通，以使得所述驱动晶体管的栅源电压下降；
控制所述数据写入电路的第一端与所述数据写入电路的第二端之间断路。
在一些实施例中，所述像素驱动电路还包括：阈值补偿电路，所述阈值补偿电路与所述驱动晶体管的控制极、所述驱动晶体管的第一极连接；
所述向所述数据线中加载数据电压的步骤之前，还包括：
控制所述阈值补偿电路获取所述驱动晶体管的阈值电压，并使得所述存储电容的第一端与所述存储电容的第二端之间的电压差等于所述阈值电压。
在一些实施例中，在所述控制所述数据线处于浮接状态，并维持所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤之前，还包括：
根据所述数据电压确定数据线处于浮接状态的时长。
在一些实施例中，不同数据电压所对应数据线处于浮接状态的时长相同；
或者，不同数据电压所对应数据线处于浮接状态的时长不同。
在一些实施例中，所述控制所述数据线处于浮接状态，并维持所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤的持续时长包括：0.5μs～1.5μs。
在一些实施例中，所述向所述数据线中加载数据电压，并控制所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤的持续时长为t1；
所述控制所述数据线处于浮接状态，并维持所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤的持续时长为t2，t2＝t1。
第二方面，本公开实施例还提供了一种显示驱动方法，用于驱动显示基板，其中，所述显示基板包括：阵列排布的多个像素单元，所述像素单元包括：像素驱动电路和发光元件，所述像素驱动电路包括：驱动晶体管、存储电容和数据写入电路，所述驱动晶体管的控制极与所述数据写入电路的第一端、所述存储电容的第一端连接，所述驱动晶体管的第一极与所述存储电容的第二端连接，所述数据写入电路的第二端与对应列数据线连接；
所述多个像素单元包括：第一类型像素单元和第二类型像素单元，所述第一类型像素单元中的发光元件的发光效率大于所述第二类型像素单元中发光元件的发光效率，所述显示驱动方法包括：
驱动所述第一类型像素单元，具体包括：
向该第一类型像素单元所连接的所述数据线中加载数据电压，并控制该第一类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通；
控制该第一类型像素单元所连接的所述数据线处于浮接状态，并维持该第一类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通，以使得所述驱动晶体管的栅源电压下降；
控制该第一类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间断路。
在一些实施例中，在驱动所述第一类型像素单元的过程中，在控制该第一类型像素单元所连接的所述数据线处于浮接状态，并维持该第一类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤之前，还包括：
根据所述数据电压确定数据线处于浮接状态的时长。
在一些实施例中，不同数据电压所对应数据线处于浮接状态的时长相同；
或者，不同数据电压所对应数据线处于浮接状态的时长不同。
在一些实施例中，所述像素驱动电路还包括：阈值补偿电路，所述阈值补偿电路与所述驱动晶体管的控制极、所述驱动晶体管的第一极连接；
在所述驱动所述第一类型像素单元的过程中，在所述向该第一类型像素单元所连接的所述数据线中加载数据电压，并控制该第一类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤之前，还包括：
控制该第一类型像素单元中所述阈值补偿电路获取所述驱动晶体管的阈值电压，并使得所述存储电容的第一端与所述存储电容的第二端之间的电压差等于所述阈值电压。
在一些实施例中，所述显示驱动方法还包括：
驱动所述第二类型像素单元，具体包括：
向该第二类型像素单元所连接的所述数据线中加载数据电压，并控制该第二类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通；
控制该第二类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间断路。
在一些实施例中，所述像素驱动电路还包括：阈值补偿电路，所述阈值补偿电路与所述驱动晶体管的控制极、所述驱动晶体管的第一极连接；
在所述驱动所述第二类型像素单元的过程中，在所述向该第二类型像素单元所连接的所述数据线中加载数据电压，并控制该第二类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤之前，还包括：
控制该第二类型像素单元中所述阈值补偿电路获取所述驱动晶体管的阈值电压，并使得所述存储电容的第一端与所述存储电容的第二端之间的电压差等于所述阈值电压。
在一些实施例中，所述多个像素单元包括：第一像素单元、第二像素单元和第三像素单元，
所述第一像素单元中所述发光元件的发光效率大于所述第二像素单元中所述发光元件的发光效率，所述第二像素单元中所述发光元件的发光效率大于所述第三像素单元中所述发光元件的发光效率；
所述第一类型像素单元包括所述第一像素单元和所述第二像素单元，所述第二类型像素单元包括所述第三像素单元。
在一些实施例中，所述第一像素单元中所述发光元件为红光发光元件，所述第二像素单元中所述发光元件为绿光发光元件，所述第三像素单元中所述发光元件为蓝光发光元件。
第三方面，本公开实施例还提供了一种显示基板，其中，包括：显示区域和位于显示区域周边的非显示区域，所述显示区域包括呈阵列排布的多个像素单元，所述像素单元包括：像素驱动电路和发光元件，所述像素驱动电路包括：驱动晶体管、存储电容和数据写入电路，所述驱动晶体管的控制极与所述数据写入电路的第一端、所述存储电容的第一端连接，所述驱动晶体管的第一极与所述存储电容的第二端连接，所述数据写入电路的第二端与对应列数据线连接，所述数据写入电路的第三端与对应行栅线连接；
所述多个像素单元包括：第一类型像素单元和第二类型像素单元，所述第一类型像素单元中的发光元件的发光效率大于所述第二类型像素单元中发光元件的发光效率；
所述非显示区设置有显示驱动模块，所述显示驱动模块配置为执行如第二方面提供的显示驱动方法。
在一些实施例中，所述多个像素单元包括：第一像素单元、第二像素单元和第三像素单元，
所述第一像素单元中所述发光元件的发光效率大于所述第二像素单元中所述发光元件的发光效率，所述第二像素单元中所述发光元件的发光效率大于所述第三像素单元中所述发光元件的发光效率；
所述第一类型像素单元包括所述第一像素单元和所述第二像素单元，所述第二类型像素单元包括所述第三像素单元；
每一行像素单元配置有2条栅线，对于任意一行像素单元，位于该行的全部所述第一像素单元连接该行所配置两2条栅线中的1条，位于该行的全部所述第二像素单元和第三像素单元连接该行所配置2条栅线中的另1条。
在一些实施例中，所述非显示区还设置有多个多路选择电路，每个所述多路选择电路对应至少两列像素单元；
所述多路选择电路配置有1个数据信号输入端和至少2个数据信号输出端，所述至少2个数据信号输出端分别与该多路选择电路所对应的至少2列像素单元配置的至少2条数据线连接，所述数据信号输出端与所述数据线一一对应。
在一些实施例中，所述发光元件包括OLED。
附图说明
图1为本公开实施例提供的一种像素驱动电路的电路结构示意图；
图2为本公开实施例提供的一种像素驱动方法的流程图；
图3a为本公开实施例提供的另一种像素驱动电路的电路结构示意图；
图3b为图3a所示像素驱动电路工作于栅源电压减小阶段时的等效电路图；
图4为图3a所示像素驱动电路的一种工作时序图；
图5为本公开实施例提供的另一种像素驱动方法的流程图；
图6为本公开实施例提供的一种显示驱动方法的流程图；
图7为本公开实施例提供的一种显示基板的电路结构示意图；
图8为图7所示显示基板的一种驱动时序图；
图9为图7所示显示基板中红色像素单元和蓝色像素单元采用现有像素驱动方法进行驱动时驱动晶体管的栅源电压波形模拟图；
图10为图7所示显示基板中红色像素单元采用本公开提供像素驱动方法进行驱动时驱动晶体管的栅源电压波形模拟图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种像素驱动方法、显示驱动方法和显示基板进行详细描述。
在OLED显示装置中，OLED中薄膜的沉积方法主要有真空蒸镀和溶液制程两种，其中，喷墨打印制备大尺寸顶发射OLED器件的发光层的技术由于具有材料利用率高、能耗低、成本低、器件结构简单并可用于大面积显示的制备等优势。
在通过喷墨打印工艺制备发出不同颜色光的OLED时，由于发光材料、膜厚等因素，导致发出不同颜色光的OLED的发光效率(Luminous Efficiency)不同。一般而言，红光OLED的发光效率大于绿光OLED的发光效率，绿光OLED的发光效率高于蓝光OLED的发光效率；即，施加有相同的驱动电流时，红光OLED的发光亮度高于绿光OLED的发光亮度，绿光OLED的发光亮度高于蓝光OLED的发光亮度。
以RGB型OLED显示装置进行灰阶展开处理为例，具体过程如下：
首先，通过测试来分别确定红光OLED、绿光OLED和蓝光OLED呈现预设最大亮度(根据需要来预先设定，例如150nit)时所需提供的数据电压，分别记为Vr_max、Vg_max、Vb_max，以作为包含红光OLED的像素单元(称为红光像素单元)、包含绿光OLED的像素单元(称为绿光像素单元)和包含蓝光OLED的像素单元(称为蓝光像素单元)的最大工作电压，即红光像素单元的工作电压范围：0～Vr_max，绿光像素单元的工作电压范围：0～Vg_max，蓝光像素单元的工作电压范围：0～Vb_max；由于红光OLED的发光效率大于绿光OLED的发光效率，且绿光OLED的发光效率高于蓝光OLED的发光效率，因此所测得的Vr_max＜Vg_max＜Vb_max，即蓝光像素单元的工作电压范围最大。
接着，以蓝光像素单元的工作电压范围：0～Vg_max为基础来进行灰阶划分，以采用8bit进行灰阶表示为例，则可以划分出28＝256个灰阶(L0～L255)。然后，基于一定的算法来确定各灰阶L0～L255在工作电压范围：0～Vg_max中所对应的电压大小，例如L0对应电压为0V，L255对应的电压为Vg_max。
在以蓝光像素单元的工作电压范围进行灰阶展开后，由于红光像素单元的最大工作电压Vr_max、绿光像素单元的最大工作电压Vg_max均小于蓝光像素单元的最大工作电压Vb_max，因此红光像素单元和绿光像素单元无法显示部分高灰阶，即红光像素单元和绿光像素单元存在灰阶损失。其中，Vr_max与Vb_max的电压差越大，则红光像素单元损失的灰阶数量越多；Vg_max与Vb_max的电压差越大，则绿光像素单元损失的灰阶数量越多。
针对相关技术中存在技术问题，本公开的技术方案提供了相应的解决方案。
本公开中的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。晶体管一般包括三个极：栅极、源极和漏极，晶体管中的源极和漏极在结构上是对称的，根据需要两者是可以互换的。在本公开中，控制极是指晶体管的栅极，第一极和第二极中的一者为源极，另一者为漏极。
此外，按照晶体管特性，可将晶体管分为N型晶体管和P型晶体管；当晶体管为N型晶体管时，其导通电压为高电平电压，截止电压为低电平电压；当晶体管为P型晶体管时，其导通电压为低电平电压，截止电压为高电平电压。
在下面各实施例的描述中，以各晶体管均为N型晶体管为例进行示例性说明。此时，有效电平是指高电平，非有效电平是指低电平。本领域技术人员应该知晓的是，下述实施例中的各晶体管还可替换为P型晶体管。
图1为本公开实施例提供的一种像素驱动电路的电路结构示意图，图2为本公开实施例提供的一种像素驱动方法的流程图，如图1和图2所示，该像素驱动方法用于驱动像素单元，像素单元包括：像素驱动电路和发光器件，像素驱动电路包括：驱动晶体管DTFT、存储电容C1和数据写入电路1，驱动晶体管DTFT的控制极与数据写入电路1的第一端、存储电容C1的第一端连接，驱动晶体管DTFT的第一极与存储电容C1的第二端连接，驱动晶体管DTFT的第二极与高电平电压供给端VDD连接，连接数据写入电路1的第二端与数据线Data连接；发光元件可以为OLED，该OLED可以为通过喷墨打印工艺制备出的顶发射型OLED。该像素驱动方法包括：
步骤S101、向数据线中加载数据电压，并控制数据写入电路的第一端与数据写入电路的第二端之间导通。
步骤S101为数据写入阶段，数据写入电路1可将数据线Data中的数据电压写入至驱动晶体管DTFT的控制极，完成数据写入；在步骤S101结束时，驱动晶体管DTFT的栅源电压(即，驱动晶体管DTFT的控制极与驱动晶体管DTFT的第一极的电压差)记为Vgs。
步骤S102、控制数据线处于浮接状态，并维持数据写入电路的第一端与数据写入电路的第二端之间导通，以使得驱动晶体管的栅源电压下降。
步骤S102为栅源电压减小阶段，由于数据线处于浮接状态，且数据写入电路1的第一端与数据写入电路1的第二端之间导通，此时数据线Data所对应的寄生电容与像素驱动电路内的存储电容C1之间构成串联，存储电容C1的第一端也处于浮接状态。与此同时，由于驱动晶体管DTFT处于导通状态，驱动晶体管DTFT输出的驱动电流会对存储电容C1的第二端进行充电，存储电容C1的第二端的电压会发生变化。
将存储电容C1的第二端的电压变化量记为△V，△V＞0；其中，△V与驱动晶体管DTFT输出的电流大小(由步骤S101中数据线提供给驱动晶体管DTFT的控制极)、步骤S102的持续时长、存储电容C1的电容大小、发光元件的等效电容大小等因素相关。其中，该电流大小越大、步骤S102的持续时长越长，则△V越大；存储电容C1的电容大小越小、发光元件的等效电容大小越小，则△V越大。
由于步骤S102的持续时长越长则驱动晶体管DTFT的栅源电压下降越多，像素单元的工作电压范围提升越大，但是对△V的控制难度越高；考虑到工作电压范围的提升和控制难度，在本公开实施例中步骤S102的持续时长t2包括0.5μs～1.5μs，优选为1μs。
在一些实施例中，步骤S101的持续时长t1与步骤S102的持续时长t2，两者相等。
在存储电容C1自举作用下，存储电容C1的第一端的电压也会发生变化；由于数据线Data所对应的寄生电容与像素驱动电路内的存储电容C1之间构成串联，因此根据电荷守恒可得，存储电容C1的第一端的电压变化量△V'：
△V'＝△V*C1/(C1+Cst)
其中，Cst为数据线Data所对应的寄生电容的电容大小，Cst是远大于C1。
在步骤S102结束时，驱动晶体管DTFT的栅源电压记为Vgs'：
Vgs'＝Vgs+△V'-△V
＝Vgs+△V*C1/(C1+Cst)-△V
＝Vgs-△V*Cst/(C1+Cst)
由于△V＞0，因此Vgs'＜Vgs。所以，经过步骤S102处理后得到的栅源电压Vgs'，相对于步骤S101结束时的栅源电压Vgs减小。
步骤S103、控制数据写入电路的第一端与数据写入电路的第二端之间断路。
步骤S103为稳定发光阶段，数据写入电路1的第一端与数据写入电路1的第二端之间断路，此时驱动晶体管DTFT在栅源电压记为Vgs'的作用下输出驱动电流，以驱动发光元件OLED发光。
在步骤S103中，虽然驱动晶体管DTFT输出的驱动电流会导致存储电容C1的第二端的电压发生变化，但是由于数据写入电路1的第一端与数据写入电路1的第二端之间断路，因此存储电容C1的第一端的电压会随着导致存储电容C1的第二端的电压的变化而同步变化，驱动晶体管DTFT的栅源电源Vgs'保持不变，驱动晶体管DTFT输出稳定的驱动电流，发光元件OLED能够稳定发光。
在本公开实施例中，当步骤S101所加载的数据电压为像素单元的现有最大工作电压时，由于通过步骤S102会使得驱动晶体管DTFT在栅源电压减小，因此在步骤S103过程中发光元件OLED的发光亮度会低于预设最大亮度。在采用本公开实施例提供的像素驱动方法来驱动像素单元时，为使得发光元件OLED的发光亮度到达发光元件OLED的预设最大亮度，则可对像素单元的现有最大工作电压进行提升，以提升步骤S101结束时驱动晶体管DTFT的栅源电源，然后通过步骤S102来使得驱动晶体管DTFT的栅源电压下降，并使得步骤S102结束时驱动晶体管DTFT的栅源电压等于发光元件OLED处于预设最大亮度时所匹配的栅源电压。
基于前面内容可见，采用本公开实施例提供的技术方案，可提升像素单元所对应的最大工作电压，即提升像素单元的工作电压范围，有利于减小像素单元的灰阶损失。
在一些实施例中，在步骤S102之前，还包括：
步骤S102a、根据数据电压确定数据线处于浮接状态的时长。
通过步骤S102a可获取后续执行步骤S102的持续时长t2。
作为一种可选实施方案，不同的数据电压所对应步骤S102的持续时长t2可以相同，该持续时长可根据实际需要来进行预先配置。
作为一个可选示例，像素驱动电路基于现有像素驱动方法来驱动发光元件OLED呈现预设最大亮度时所对应的现有最大工作电压(最大数据电压)为Vdata_max、驱动晶体管DTFT的栅源电压记为Vgs_max。在像素驱动电路基于本公开提供的新像素驱动方法驱动发光元件OLED呈现预设最大亮度时所设定的最大工作电压为Vdata_max’，Vdata_max’＞Vdata_max。可将最大工作电压提供至像素驱动电路，然后控制像素驱动电路采用本公开提供的新像素驱动方法来进行工作，来测得步骤S102所需的持续时长t2。其中，由于Vdata_max’＞Vdata_max，因此在步骤S101结束时驱动晶体管的栅源电压Vgs_max’＞Vgs_max；在进行步骤S102时，驱动晶体管的栅源电压Vgs_max’会持续下降，实时监测驱动晶体管DTFT的栅源电压，当Vgs_max’＝Vgs_max时，控制步骤S102结束，并测得步骤S102的持续时长t0。在实际的像素驱动过程中，不同的数据电压所对应步骤S102的持续时长t2均等于t0。
作为另一种可选实施方案，不同的数据电压所对应步骤S102的持续时长t2可以不同，各数据电压所对应步骤S102的持续时长可根据实际需要来进行预先配置。
作为一个可选示例，在像素驱动电路基于本公开提供的新像素驱动方法驱动发光元件OLED呈现预设最大亮度时所设定的最大工作电压为Vdata_max’，然后在新工作电压范围(0～Vdata_max’)进行灰阶展开，确定新工作电压范围可覆盖的灰阶Lm以及所覆盖的各灰阶对应的数据电压(也称为灰阶电压)Vdata_Lm，m为整数且小于或等于最大灰阶。
针对每一个灰阶Lm，预先配置有对应的驱动晶体管的栅源电压Vgs_Lm(可由人工来预先设定，用以输出不同灰阶实际所需的驱动电流)；下面以获取数据电压Vdata_Lm所对应步骤S102的持续时长t_Lm为例，进行示例性描述：
将数据电压Vdata_Lm提供至像素驱动电路，然后控制像素驱动电路采用本公开提供的新像素驱动方法来进行工作，在进行步骤S102时，实时监测驱动晶体管DTFT的栅源电压，当驱动晶体管DTFT的栅源电压等于Vgs_Lm时，控制步骤S102结束，并测得步骤S102的持续时长t_Lm。
基于相同的方式，可测得新工作电压范围内每一个数据电压各自所对应的步骤S102的持续时长，然后建立相应的对应关系表，该对应关系表中记载有不同数据电压及其所对应步骤S102的持续时长。在实际的像素驱动过程中，在进行步骤S102之前，在进行步骤S102a时通过查询对应关系表的方式来获取像素单元当前所加载数据电压对应步骤S102的持续时长。
需要说明的是，本公开实施例中对于步骤S102a中确定步骤S102的持续时长的具体实现方式不作限定。
图3a为本公开实施例提供的另一种像素驱动电路的电路结构示意图，图3b为图3a所示像素驱动电路工作于栅源电压减小阶段时的等效电路图，如图3a和图3b所示，该像素电路还包括：阈值补偿电路2，阈值补偿电路2与驱动晶体管DTFT的控制极、驱动晶体管DTFT的第一极连接。
在一些实施例中，数据写入电路1包括：第一晶体管M1；第一晶体管M1的控制极与栅线Gate连接，第一晶体管M1的第一极与数据线Data连接，第一晶体管M1的第二极与存储电容C1的第一端连接；
在一些实施例中，阈值补偿电路2包括：第二晶体管M2和第三晶体管M3；第二晶体管M2的控制极与第一控制信号线SC1连接，第二晶体管M2的第一极与第一电压供给端连接，第二晶体管M2的第二极与存储电容C1的第一端连接；第三晶体管M3的控制极与第二控制信号线SC2连接，第三晶体管M3的第一极与存储电容C1的第二端连接，第三晶体管M3的第二极与第二电压供给端连接。
图4为图3a所示像素驱动电路的一种工作时序图，图5为本公开实施例提供的另一种像素驱动方法的流程图，如图4和图5所示，下面将结合图4所所示的工作时序来对图5所示像素驱动方法进行详细描述，该像素驱动方法包括：
步骤S100、控制阈值补偿电路获取驱动晶体管的阈值电压，并使得存储电容的第一端与存储电容的第二端之间的电压差等于阈值电压。
步骤S100为重置及阈值电压捕获阶段t0，其包括重置子阶段ta和阈值电压捕获子阶段tb。
在重置子阶段ta，栅线Gate提供的扫描信号处于低电平状态，第一控制信号线SC1提供的第一控制信号处于高电平状态，第二控制信号线提供的第二控制信号处于高电平状态。第一晶体管M1处于截止状态，第二晶体管M2和第三晶体管M3处于导通状态；第一电压供给端提供的第一电压Vref、第二电压供给端提供的第二电压Vinit分别通过第二晶体管M2和第三晶体管M3分别写入至存储电容C1的第一端和第二端，以实现重置处理。
在阈值电压捕获子阶段tb，栅线Gate提供的扫描信号处于低电平状态，第一控制信号线SC1提供的第一控制信号处于高电平状态，第二控制信号线提供的第二控制信号处于低电平状态。第一晶体管M1和第三晶体管M3处于截止状态，第二晶体管M2处于导通状态，此时驱动晶体管DTFT处于导通状态并输出电流，以对存储电容C1的第二端进行充电，当存储电容C1的第二端的电压上升至Vref-Vth时，驱动晶体管DTFT截止，充电结束，其中Vth为驱动晶体管DTFT的阈值电压；此时，存储电容C1的两端电压差为Vth，即完成对驱动晶体管DTFT的阈值电压捕获。
步骤S101、向数据线中加载数据电压，并控制数据写入电路的第一端与数据写入电路的第二端之间导通。
步骤S101为数据写入阶段t1，栅线Gate提供的扫描信号处于高电平状态，第一控制信号线SC1提供的第一控制信号处于低电平状态，第二控制信号线提供的第二控制信号处于低电平状态。第一晶体管M1处于导通状态，第二晶体管M2和第三晶体管M3处于截止状态。
外部电路向数据线Data写入数据电压，该数据电压通过第一晶体管M1写入至驱动晶体管DTFT的控制(存储电容C1的第一端)，完成数据写入；此时，存储电容C1的第一端电压为Vdata，存储电容C1的第一端电压变化量为Vdata-Vref，在存储电容C1的自举作用下，存储电容C1的第二端电压为Vref-Vth+△V0；其中，由于存储电容C1与发光元件的等效电容Coled构成串联，因此根据电荷守恒可得：
△V0＝(Vdata-Vref)*C1/(C1+Coled)
在步骤S101结束时，驱动晶体管DTFT的栅源电压Vgs：
Vgs＝(Vdata-Vref)*Coled/(C1+Coled)+Vth
步骤S102、控制数据线处于浮接状态，并维持数据写入电路的第一端与数据写入电路的第二端之间导通。
参见图3b所示，步骤S102为栅源电压减小阶段t2，栅线Gate提供的扫描信号处于高电平状态，第一控制信号线SC1提供的第一控制信号处于低电平状态，第二控制信号线提供的第二控制信号处于低电平状态。
数据线Data与显示基板上的其他布线(例如，栅线、相邻数据线、信号感测线等)通过互容方式形成寄生电容Cst。
对于步骤S102的具体描述可参见前面实施例中相应内容，此处不再赘述。在步骤S102结束时，Vgs'＝Vgs-△V*Cst/(C1+Cst)，其中△V为在步骤S102过程中存储电容C1的第二端的电压变化量，△V＞0；△V的大小与驱动晶体管DTFT输出的电流大小、步骤S102的持续时长、存储电容C1的电容大小、发光元件的等效电容大小等因素相关；该电流大小越大、步骤S102的持续时长越长，则△V越大；存储电容C1的电容大小越小、发光元件的等效电容大小越小，则△V越大。
在实际应用中，可通过控制步骤S102的持续时长来控制△V的大小，从而实现对驱动晶体管DTFT的栅源电压在步骤S102中的减小量△V*Cst/(C1+Cst)进行控制。
步骤S103、控制数据写入电路的第一端与数据写入电路的第二端之间断路。
步骤S103为稳定发光阶段t3，数据写入电路1的第一端与数据写入电路1的第二端之间断路，此时驱动晶体管DTFT在栅源电压记为Vgs'的作用下输出驱动电流，以驱动发光元件发光。
根据驱动晶体管DTFT的饱和驱动电流公式可得：
I＝K*(Vgs'-Vth)2
＝K*[Vgs+△V*Cst/(C1+Cst)-Vth]2
＝K*[(Vdata-Vref)*Coled/(C1+Coled)+Vth+△V*Cst/(C1+Cst)-Vth]2
＝K*[(Vdata-Vref)*Coled/(C1+Coled)+△V*Cst/(C1+Cst)]2
其中，I为驱动晶体管DTFT输出的驱动电流，K为一个常量且与驱动晶体管DTFT的沟道宽长比和电子迁移率相关。通过上式可见，驱动晶体管DTFT在稳定发光阶段所输出的驱动电流与驱动晶体管DTFT的阈值电压无关，从而实现对驱动晶体管DTFT进行阈值补偿。
采用本公开实施例提供的像素驱动方法，不但可以实现对驱动晶体管DTFT的进行阈值补偿，还可提升像素单元所对应的最大工作电压，即提升像素单元的工作电压范围，有利于减小像素单元的灰阶损失。
图6为本公开实施例提供的一种显示驱动方法的流程图，如图6所示，该显示驱动方法用于驱动显示基板，其中，显示基板包括：阵列排布的多个像素单元，像素单元包括：像素驱动电路和发光元件，像素驱动电路包括：驱动晶体管、存储电容和数据写入电路，驱动晶体管的控制极与数据写入电路的第一端、存储电容的第一端连接，驱动晶体管的第一极与存储电容的第二端连接，数据写入电路的第二端与对应列数据线连接；多个像素单元包括：第一类型像素单元和第二类型像素单元，第一类型像素单元中的发光元件的发光效率大于第二类型像素单元中发光元件的发光效率，显示驱动方法包括：
步骤S1、驱动第一类型像素单元。
其中，步骤S1具体包括：
步骤S101、向该第一类型像素单元所连接的数据线中加载数据电压，并控制该第一类型像素单元中数据写入电路的第一端与数据写入电路的第二端之间导通。
步骤S102、控制该第一类型像素单元所连接的数据线处于浮接状态，并维持该第一类型像素单元中数据写入电路的第一端与数据写入电路的第二端之间导通。
步骤S103、控制该第一类型像素单元中数据写入电路的第一端与数据写入电路的第二端之间断路。
在一些实施例中，像素驱动电路还包括：阈值补偿电路，阈值补偿电路与驱动晶体管的控制极、驱动晶体管的第一极连接；在步骤S101之前，还包括：步骤S100。
步骤S100、控制该第一类型像素单元中阈值补偿电路获取驱动晶体管的阈值电压，并使得存储电容的第一端与存储电容的第二端之间的电压差等于阈值电压。
对于上述步骤S100～步骤S103的具体描述，可参见前面实施例中相应内容，此处不再赘述。
步骤S2、驱动第二类型像素单元。
其中，步骤S2具体包括：
步骤S201、向该第二类型像素单元所连接的数据线中加载数据电压，并控制该第二类型像素单元中数据写入电路的第一端与数据写入电路的第二端之间导通。
其中，步骤S201的执行过程与步骤S101的执行过程相同，具体可参见前面实施例中相应内容。
步骤S202、控制该第二类型像素单元中数据写入电路的第一端与数据写入电路的第二端之间断路。
其中，步骤S202的执行过程与步骤S103的执行过程相同，具体可参见前面实施例中相应内容。
在一些实施例中，像素驱动电路还包括：阈值补偿电路，阈值补偿电路与驱动晶体管的控制极、驱动晶体管的第一极连接；在步骤S201之前，还包括：步骤S200。
步骤S200、控制该第二类型像素单元中阈值补偿电路获取驱动晶体管的阈值电压，并使得存储电容的第一端与存储电容的第二端之间的电压差等于阈值电压。
其中，步骤S200的执行过程与步骤S100的执行过程相同，具体可参见前面实施例中相应内容。
在步骤S2中，不包含对驱动晶体管的栅源电压减小的处理过程。
需要说明的是，本公开的技术方案对步骤S1和步骤S2的执行顺序不作限定。在实际的显示驱动过程中，上述步骤S1和步骤S2会被多次执行。
在本公开实施例中，对于发光元件的发光效率较高的像素单元，通过步骤S102的处理，可使得驱动晶体管的栅源电压减小，驱动晶体管在稳定发光阶段所输出的电流减小，发光元件的亮度降低。在发光元件的预设最大亮度不变的情况下，该发光元件的发光效率较高的像素单元所对应的最大工作电压可以得到有效提升(工作电压范围可以提升，可呈现的灰阶数量增多)；在发光元件的发光效率较低的像素单元所对应的最大工作电压不变的情况下，发光元件的发光效率较高的像素单元所对应的最大工作电压与发光元件的发光效率较低的像素单元所对应的最大工作电压，两者电压差可以减小，此时发光元件的发光效率较高的像素单元的灰阶损失有效减小。
在一些实施例中，多个像素单元包括：第一像素单元、第二像素单元和第三像素单元；第一像素单元中发光元件的发光效率大于第二像素单元中发光元件的发光效率，第二像素单元中发光元件的发光效率大于第三像素单元中发光元件的发光效率；第一类型像素单元包括第一像素单元和第二像素单元，第二类型像素单元包括第三像素单元。
在一些实施例中，第一像素单元中发光元件为红光发光元件，第二像素单元中发光元件为绿光发光元件，第三像素单元中发光元件为蓝光发光元件。其中，红光发光元件的发光效率大于绿光发光元件的发光效率，绿光发光元件的发光效率大于蓝光发光元件的发光效率。为方便描述，将包含红光发光元件的像素单元称为红光像素单元，包含绿光发光元件的像素单元称为红光像素单元，包含蓝光发光元件的像素单元称为蓝光像素单元。
在一些实施例中，红光像素单元和绿光像素单元采用步骤S1的像素驱动方法进行驱动，蓝光像素单元采用步骤S2的像素驱动方法进行驱动，此时红光像素单元和绿光像素单元的最大工作电压Vr_max/Vg_max、工作电压范围均可得到一定提升，蓝光像素单元的最大工作电压Vb_max保持不变，Vr_max和Vg_max与Vb_max的电压差减小，红光像素单元和绿光像素单元损失的灰阶数量减少。
图7为本公开实施例提供的一种显示基板的电路结构示意图，如图7所示，该显示基板包括：显示区域和位于显示区域周边的非显示区域，显示区域包括呈阵列排布的多个像素单元，像素单元包括：像素驱动电路和发光元件，像素驱动电路包括：驱动晶体管DTFT、存储电容C1和数据写入电路1，驱动晶体管DTFT的控制极与数据写入电路1的第一端、存储电容C1的第一端连接，驱动晶体管DTFT的第一极与存储电容C1的第二端连接，数据写入电路1的第二端与对应列数据线连接，数据写入电路1的第三端与对应行栅线连接；多个像素单元包括：第一类型像素单元和第二类型像素单元，第一类型像素单元中的发光元件的发光效率大于第二类型像素单元中发光元件的发光效率；非显示区设置有显示驱动模块，显示驱动模块配置为执行前面实施例提供的显示驱动方法。
其中，显示驱动模块具体可包括源极驱动器和栅极驱动器，源极驱动器用于产生数据电压并能够输出给数据线，栅极驱动器用于产生扫描信号并能够输出给栅线。
在一些实施例中，显示区还设置有多个多路选择电路，每个多路选择电路对应至少两列像素单元；多路选择电路配置有1个数据信号输入端和至少2个数据信号输出端，至少2个数据信号输出端分别与该多路选择电路所对应的至少2列像素单元配置的至少2条数据线连接，数据信号输出端与数据线一一对应。此时，显示驱动模块还可以包括用于控制多路选择电路工作的控制芯片。
需要说明的是，图7仅示例性画出了1个多路选择电路，该1个多路选择电路具有3个数据信号输出端，该3个数据信号输出端分别连接3条不同的数据线。
在一些实施例中，像素单元内的像素驱动电路包含有阈值补偿电路2时，栅极驱动器不但包括用于为各条栅线提供的扫描信号的一套GOA电路，还包括分别用于为第一控制信号线SC1和第二控制信号线SC2提供控制信号的两套GOA电路。
在一些实施例中，多个像素单元包括：第一像素单元、第二像素单元和第三像素单元，第一像素单元中发光元件的发光效率大于第二像素单元中发光元件的发光效率，第二像素单元中发光元件的发光效率大于第三像素单元中发光元件的发光效率；第一类型像素单元包括第一像素单元和第二像素单元，第二类型像素单元包括第三像素单元；每一行像素单元配置有2条栅线，对于任意一行像素单元，位于该行的全部第一像素单元连接该行所配置两2条栅线中的1条，位于该行的全部第二像素单元和第三像素单元连接该行所配置2条栅线中的另1条。
在一些实施例中，第一像素单元为红光像素单元PIX_r，第二像素单元为绿光像素单元PIX_g，第三像素单元为蓝光像素单元PIX_b。红光像素单元PIX_r中的发光元件为红光发光元件OLED_r，绿光像素单元PIX_g中的发光元件为绿光发光元件OLED_g，蓝光像素单元PIX_b中的发光元件为蓝光发光元件OLED_b。
需要说明的是，附图6中仅示例性画出了位于同一行的1个红光像素单元PIX_r、1个绿光像素单元PIX_g和1个蓝光像素单元PIX_b。
图8为图7所示显示基板的一种驱动时序图，如图8所示，红光像素单元PIX_r、绿光像素单元PIX_g和蓝光像素单元PIX_b内像素驱动电路的电路结构采用图3中所示，位于同一行的像素单元连接同一条第一控制信号线SC1和同一条第二控制信号线SC2。另外，为方便描述，将连接红光像素单元PIX_r的栅线称为第一栅线Gate_1，将连接绿光像素单元PIX_g和蓝光像素单元PIX_b的栅线称为第二栅线Gate_2，将连接红光像素单元PIX_r的数据线称为第一数据线Data_r，将连接绿光像素单元PIX_g的数据线称为第二数据线Data_g，将连接蓝光像素单元PIX_b的数据线称为第三数据线Data_b。
多路选择电路包括第一选通晶体管T1、第二选通晶体管T2和第三选通晶体管T3；第一选通晶体管T1的控制极与第一选通控制信号线mux_1连接，第一选通晶体管T1的第一极与数据信号输入端连接，第一选通晶体管T1的第二极通过一个数据信号输出端与第一数据线Data_r连接；第二选通晶体管T2的控制极与第二选通控制信号线mux_2连接，第二选通晶体管T2的第一极与数据信号输入端连接，第二选通晶体管T2的第二极通过一个数据信号输出端与第二数据线Data_g连接；第三选通晶体管T3的控制极与第三选通控制信号线mux_3连接，第三选通晶体管T3的第一极与数据信号输入端连接，第三选通晶体管T3的第二极通过一个数据信号输出端与第三数据线Data_b连接。
针对该3个像素单元，驱动过程如下：
重置及阈值电压捕获阶段t0，其包括重置子阶段ta和阈值电压捕获子阶段tb。
重置子阶段ta，第一栅线Gate_1提供的第一扫描信号处于低电平状态，第二栅线Gate_2提供的第一扫描信号处于低电平状态，第一控制信号线SC1提供的第一控制信号处于高电平状态，第二控制信号线提供的第二控制信号处于高电平状态。
在红光像素单元PIX_r、绿光像素单元PIX_g以及蓝光像素单元PIX_b内，第一晶体管M1处于截止状态，第二晶体管M2和第三晶体管M3处于导通状态；第一电压供给端提供的第一电压Vref、第二电压供给端提供的第二电压Vinit分别通过第二晶体管M2和第三晶体管M3分别写入至存储电容C1的第一端和第二端，以实现重置处理。
阈值电压捕获子阶段tb，第一栅线Gate_1提供的第一扫描信号处于低电平状态，第二栅线Gate_2提供的第一扫描信号处于低电平状态，第一控制信号线SC1提供的第一控制信号处于高电平状态，第二控制信号线提供的第二控制信号处于低电平状态。
在红光像素单元PIX_r、绿光像素单元PIX_g以及蓝光像素单元PIX_b内，第一晶体管M1和第三晶体管M3处于截止状态，第二晶体管M2处于导通状态，此时驱动晶体管DTFT处于导通状态并输出电流，以对存储电容C1的第二端进行充电，当存储电容C1的第二端的电压上升至Vref-Vth时，驱动晶体管DTFT截止，充电结束；其中，Vth为驱动晶体管DTFT的阈值电压；此时，存储电容C1的两端电压差为Vth，即各像素单元完成对各自所包含的驱动晶体管DTFT的阈值电压捕获。
红光数据写入阶段s1，第一栅线Gate_1提供的第一扫描信号处于高电平状态，第二栅线Gate_2提供的第二扫描信号处于低电平状态，第一控制信号线SC1提供的第一控制信号处于低电平状态，第二控制信号线提供的第二控制信号处于低电平状态，源极驱动器向多路选择电路提供红光像素单元PIX_r所需的数据电压Vdata_r，第一选通控制信号线mux_1提供的第一选通信号处于高电平状态，第二选通控制信号线mux_2提供的第二选通信号处于低电平状态，第三选通控制信号线mux_3提供的第三选通信号处于低电平状态。
此时，第一选通晶体管T1导通，第二选通晶体管T2和第三选通晶体管T3均截止，源极驱动器通过第一选通晶体管T1向第一数据线Data_r写入数据电压Vdata_r。红光像素单元PIX_r内的第一晶体管M1导通，数据电压Vdata_r通过红光像素单元PIX_r内的第一晶体管M1写入至驱动晶体管DTFT的控制极。
红光栅源电压减小阶段s2，第一栅线Gate_1提供的第一扫描信号处于高电平状态，第二栅线Gate_2提供的第二扫描信号处于低电平状态，第一控制信号线SC1提供的第一控制信号处于低电平状态，第二控制信号线提供的第二控制信号处于低电平状态，源极驱动器向多路选择电路提供绿光像素单元PIX_g所需的数据电压Vdata_g，第一选通控制信号线mux_1提供的第一选通信号处于低电平状态，第二选通控制信号线mux_2提供的第二选通信号处于低电平状态，第三选通控制信号线mux_3提供的第三选通信号处于低电平状态。
此时，第一选通晶体管T1、第二选通晶体管T2和第三选通晶体管T3均截止。第一数据线Data_r处于浮接状态，在红光像素单元PIX_r内，驱动晶体管DTFT的栅源电压减小。
绿光数据写入及红光发光阶段s3，第一栅线Gate_1提供的第一扫描信号处于低电平状态，第二栅线Gate_2提供的第二扫描信号处于高电平状态，第一控制信号线SC1提供的第一控制信号处于低电平状态，第二控制信号线提供的第二控制信号处于低电平状态，源极驱动器向多路选择电路提供绿光像素单元PIX_g所需的数据电压Vdata_g，第一选通控制信号线mux_1提供的第一选通信号处于低电平状态，第二选通控制信号线mux_2提供的第二选通信号处于高电平状态，第三选通控制信号线mux_3提供的第三选通信号处于低电平状态。
此时，第二选通晶体管T2导通，第一选通晶体管T1和第三选通晶体管T3均截止；红光像素单元PIX_r内的第一晶体管M1截止，红光像素单元PIX_r内的驱动晶体管DTFT输出稳定的驱动电流，红光发光元件OLED_r稳定发光。源极驱动器通过第二选通晶体管T2向第二数据线Data_g写入数据电压Vdata_g，绿光像素单元PIX_g内的第一晶体管M1导通，数据电压Vdata_g通过绿光像素单元PIX_g内的第一晶体管M1写入至驱动晶体管DTFT的控制极。
绿光栅源电压减小及蓝光数据写入阶段s4，第一栅线Gate_1提供的第一扫描信号处于低电平状态，第二栅线Gate_2提供的第二扫描信号处于高电平状态，第一控制信号线SC1提供的第一控制信号处于低电平状态，第二控制信号线提供的第二控制信号处于低电平状态，源极驱动器向多路选择电路提供绿光像素单元PIX_g所需的数据电压Vdata_b，第一选通控制信号线mux_1提供的第一选通信号处于低电平状态，第二选通控制信号线mux_2提供的第二选通信号处于低电平状态，第三选通控制信号线mux_3提供的第三选通信号处于高电平状态。
此时，第三选通晶体管T3导通，第一选通晶体管T1和第二选通晶体管T2均截止，第二数据线Data_g处于浮接状态，在绿光像素单元PIX_g内，驱动晶体管DTFT的栅源电压减小。与此同时，源极驱动器通过第三选通晶体管T3向第三数据线Data_b写入数据电压Vdata_b，蓝光像素单元PIX_b内的第一晶体管M1导通，数据电压Vdata_b通过蓝光像素单元PIX_b内的第一晶体管M1写入至驱动晶体管DTFT的控制极。
绿光及蓝光发光阶段s5，第一栅线Gate_1提供的第一扫描信号处于低电平状态，第二栅线Gate_2提供的第二扫描信号处于低电平状态，第一控制信号线SC1提供的第一控制信号处于低电平状态，第二控制信号线提供的第二控制信号处于低电平状态，源极驱动器向多路选择电路提供绿光像素单元PIX_g所需的数据电压Vdata_b，第一选通控制信号线mux_1提供的第一选通信号处于低电平状态，第二选通控制信号线mux_2提供的第二选通信号处于低电平状态，第三选通控制信号线mux_3提供的第三选通信号处于低电平状态。
此时，第一选通晶体管T1、第二选通晶体管T2和第三选通晶体管T3均截止；绿光像素单元PIX_g和蓝光像素单元PIX_b内的第一晶体管M1均截止，绿光像素单元PIX_g和蓝光像素单元PIX_b内的驱动晶体管DTFT均输出稳定的驱动电流，绿光发光元件OLED_g和蓝光发光元件OLED_b稳定发光。
在上述实施例中，红光像素单元PIX_r和绿光像素单元PIX_g进行数据电压写入过程的持续时长与进行栅源电压减小过程的持续时长相等。
需要说明的是，在本公开实施例中，将红光像素单元PIX_r和绿光像素单元PIX_g分别采用不同的栅线进行驱动，以便于根据不同的应用场景来分别调节红光像素单元PIX_r所对应的栅源电压减小阶段的持续时长以及绿光像素单元PIX_g所对应的栅源电压减小阶段的持续时长。
作为一个示例，通过增大红光像素单元PIX_r所连接栅线内加载驱动信号的脉宽，使得红光像素单元PIX_r所对应的栅源电压减小阶段的持续时长增长，即红光像素单元PIX_r所对应的栅源电压减小阶段的持续时长大于绿光像素单元PIX_r所对应的栅源电压减小阶段的持续时长。
图7中所示显示基板内的像素驱动电路为图3中所示像素驱动电路的情况，仅起到示例性作用，其不会对本公开的技术方案产生限制，在本公开实施例中，像素驱动电路还可以采用其他电路结构；另外，图8所示的工作时序仅为实现图6所示显示驱动方法一种可选实施方案，其不会对本公开的技术方案产生限制。
图9为图7所示显示基板中红色像素单元和蓝色像素单元采用现有像素驱动方法进行驱动时驱动晶体管的栅源电压波形模拟图；图10为图7所示显示基板中红色像素单元采用本公开提供像素驱动方法进行驱动时驱动晶体管的栅源电压波形模拟图。参见图7和图8所示，以驱动晶体管的阈值电压为2V，控制红光像素单元PIX_r和蓝光像素单元PIX_b呈现预设最大亮度150nit的情况为例。
参见图9所示，以采用现有驱动方法驱动时，此时测得需要提供给红光像素单元PIX_r的数据电压Vdata_r＝4.72V，完成数据写入后节点r_g的电压Vr_g＝4.68V，节点r_s的电压Vr_s＝2.33V，此时驱动晶体管的栅源电压Vgs＝2.35V。需要提供给蓝光像素单元PIX_r的数据电压Vdata_r＝6.34V，完成数据写入后节点b_g的电压Vb_g＝6.33V，节点b_g的电压Vb_g＝2.94V。由此可见，此时得到红光像素单元PIX_r的最大工作电压为4.72V，蓝光像素单元PIX_b的最大工作电压为6.34V，蓝光像素单元PIX_b与红光像素单元PIX_r的最大工作电压的电压差为6.34V-4.72V＝1.62V。
参见图10所示，以采用本公开提供的像素驱动方法驱动红光像素单元PIX_r时，此时测得需要提供给红光像素单元PIX_r的数据电压Vdata_r＝5.12V，完成数据写入后驱动晶体管的栅源电压Vgs＝2.43V，在经过栅源电压减小阶段(设定栅源电压减小阶段的时长为1us)后节点r_g的电压Vr_g＝5.05V，节点r_s的电压Vr_s＝2.70V，驱动晶体管的栅源电压Vgs下降至2.35V(保证红光发光元件OLED_r的发光亮度为150nit)。蓝光像素单元PIX_b采用现有像素驱动方法进行驱动，提供给蓝光像素单元PIX_r的数据电压Vdata_r＝6.34V，完成数据写入后节点b_g的电压Vb_g＝6.33V，节点b_g的电压Vb_g＝2.94V。由此可见，此时得到红光像素单元PIX_r的最大工作电压为5.12V，蓝光像素单元PIX_b的最大工作电压为6.34V，蓝光像素单元PIX_b与红光像素单元PIX_r的最大工作电压的电压差为6.34V-5.12V＝1.22V。
由此可见，在采用本公开提供的像素驱动方法来驱动红光像素单元PIX_r后，可使得红光像素单元PIX_r的最大工作电压增大(工作电压范围增大)，蓝光像素单元PIX_b的最大工作电压与红光像素单元PIX_r的最大工作电压之间的电压差可以减小，在以蓝光像素单元的工作电压范围进行灰阶展开时，红光像素单元损失的灰阶数量可以有效减少。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (18)

1.一种像素驱动方法，用于驱动像素单元，其中，所述像素单元包括：像素驱动电路，所述像素驱动电路包括：驱动晶体管、存储电容和数据写入电路，所述驱动晶体管的控制极与所述数据写入电路的第一端、所述存储电容的第一端连接，所述驱动晶体管的第一极与所述存储电容的第二端连接，所述数据写入电路的第二端与数据线连接；
所述像素驱动方法包括：
向所述数据线中加载数据电压，并控制所述数据写入电路的第一端与所述数据写入电路的第二端之间导通；
控制所述数据线处于浮接状态，并维持所述数据写入电路的第一端与所述数据写入电路的第二端之间导通，所述数据线所对应的寄生电容与所述存储电容之间构成串联，所述驱动晶体管输出的电流对存储电容的第二端进行充电，所述存储电容的第二端和所述存储电容的第一端的电压均发生变化，且存储电容的第二端的电压变化量大于存储电容的第一端的电压变化量，以使得所述驱动晶体管的栅源电压下降；
控制所述数据写入电路的第一端与所述数据写入电路的第二端之间断路。
2.根据权利要求1所述的像素驱动方法，其中，所述像素驱动电路还包括：阈值补偿电路，所述阈值补偿电路与所述驱动晶体管的控制极、所述驱动晶体管的第一极连接；
所述向所述数据线中加载数据电压的步骤之前，还包括：
控制所述阈值补偿电路获取所述驱动晶体管的阈值电压，并使得所述存储电容的第一端与所述存储电容的第二端之间的电压差等于所述阈值电压。
3.根据权利要求1所述的像素驱动方法，其中，在所述控制所述数据线处于浮接状态，并维持所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤之前，还包括：
根据所述数据电压确定数据线处于浮接状态的时长。
4.根据权利要求3所述的像素驱动方法，其中，不同数据电压所对应数据线处于浮接状态的时长相同；
或者，不同数据电压所对应数据线处于浮接状态的时长不同。
5.根据权利要求1所述的像素驱动方法，其中，所述控制所述数据线处于浮接状态，并维持所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤的持续时长包括：0.5μs～1.5μs。
6.根据权利要求1-3中任一所述的像素驱动方法，其中，所述向所述数据线中加载数据电压，并控制所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤的持续时长为t1；
所述控制所述数据线处于浮接状态，并维持所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤的持续时长为t2，t2＝t1。
7.一种显示驱动方法，用于驱动显示基板，其中，所述显示基板包括：阵列排布的多个像素单元，所述像素单元包括：像素驱动电路和发光元件，所述像素驱动电路包括：驱动晶体管、存储电容和数据写入电路，所述驱动晶体管的控制极与所述数据写入电路的第一端、所述存储电容的第一端连接，所述驱动晶体管的第一极与所述存储电容的第二端连接，所述数据写入电路的第二端与对应列数据线连接；
所述多个像素单元包括：第一类型像素单元和第二类型像素单元，所述第一类型像素单元中的发光元件的发光效率大于所述第二类型像素单元中发光元件的发光效率，所述显示驱动方法包括：
驱动所述第一类型像素单元，具体包括：
向该第一类型像素单元所连接的所述数据线中加载数据电压，并控制该第一类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通；
控制该第一类型像素单元所连接的所述数据线处于浮接状态，并维持该第一类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通，所述数据线所对应的寄生电容与所述存储电容之间构成串联，所述驱动晶体管输出的电流对存储电容的第二端进行充电，所述存储电容的第二端和所述存储电容的第一端的电压均发生变化，且存储电容的第二端的电压变化量大于存储电容的第一端的电压变化量，以使得所述驱动晶体管的栅源电压下降；
控制该第一类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间断路。
8.根据权利要求7所述的显示驱动方法，其中，在驱动所述第一类型像素单元的过程中，在控制该第一类型像素单元所连接的所述数据线处于浮接状态，并维持该第一类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤之前，还包括：
根据所述数据电压确定数据线处于浮接状态的时长。
9.根据权利要求8所述的显示驱动方法，其中，不同数据电压所对应数据线处于浮接状态的时长相同；
或者，不同数据电压所对应数据线处于浮接状态的时长不同。
10.根据权利要求7所述的显示驱动方法，所述像素驱动电路还包括：阈值补偿电路，所述阈值补偿电路与所述驱动晶体管的控制极、所述驱动晶体管的第一极连接；
在所述驱动所述第一类型像素单元的过程中，在所述向该第一类型像素单元所连接的所述数据线中加载数据电压，并控制该第一类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤之前，还包括：
控制该第一类型像素单元中所述阈值补偿电路获取所述驱动晶体管的阈值电压，并使得所述存储电容的第一端与所述存储电容的第二端之间的电压差等于所述阈值电压。
11.根据权利要求7所述的显示驱动方法，其中，所述显示驱动方法还包括：
驱动所述第二类型像素单元，具体包括：
向该第二类型像素单元所连接的所述数据线中加载数据电压，并控制该第二类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通；
控制该第二类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间断路。
12.根据权利要求11所述的显示驱动方法，其中，所述像素驱动电路还包括：阈值补偿电路，所述阈值补偿电路与所述驱动晶体管的控制极、所述驱动晶体管的第一极连接；
在所述驱动所述第二类型像素单元的过程中，在所述向该第二类型像素单元所连接的所述数据线中加载数据电压，并控制该第二类型像素单元中所述数据写入电路的第一端与所述数据写入电路的第二端之间导通的步骤之前，还包括：
控制该第二类型像素单元中所述阈值补偿电路获取所述驱动晶体管的阈值电压，并使得所述存储电容的第一端与所述存储电容的第二端之间的电压差等于所述阈值电压。
13.根据权利要求7-12中任一所述的显示驱动方法，其中，所述多个像素单元包括：第一像素单元、第二像素单元和第三像素单元，
所述第一像素单元中所述发光元件的发光效率大于所述第二像素单元中所述发光元件的发光效率，所述第二像素单元中所述发光元件的发光效率大于所述第三像素单元中所述发光元件的发光效率；
所述第一类型像素单元包括所述第一像素单元和所述第二像素单元，所述第二类型像素单元包括所述第三像素单元。
14.根据权利要求13所述的显示驱动方法，其中，所述第一像素单元中所述发光元件为红光发光元件，所述第二像素单元中所述发光元件为绿光发光元件，所述第三像素单元中所述发光元件为蓝光发光元件。
15.一种显示基板，其中，包括：显示区域和位于显示区域周边的非显示区域，所述显示区域包括呈阵列排布的多个像素单元，所述像素单元包括：像素驱动电路和发光元件，所述像素驱动电路包括：驱动晶体管、存储电容和数据写入电路，所述驱动晶体管的控制极与所述数据写入电路的第一端、所述存储电容的第一端连接，所述驱动晶体管的第一极与所述存储电容的第二端连接，所述数据写入电路的第二端与对应列数据线连接，所述数据写入电路的第三端与对应行栅线连接；
所述多个像素单元包括：第一类型像素单元和第二类型像素单元，所述第一类型像素单元中的发光元件的发光效率大于所述第二类型像素单元中发光元件的发光效率；
所述非显示区设置有显示驱动模块，所述显示驱动模块配置为执行如上述权利要求7-14中任一所述的显示驱动方法。
16.根据权利要求15所述的显示基板，其中，所述多个像素单元包括：第一像素单元、第二像素单元和第三像素单元，
所述第一像素单元中所述发光元件的发光效率大于所述第二像素单元中所述发光元件的发光效率，所述第二像素单元中所述发光元件的发光效率大于所述第三像素单元中所述发光元件的发光效率；
所述第一类型像素单元包括所述第一像素单元和所述第二像素单元，所述第二类型像素单元包括所述第三像素单元；
每一行像素单元配置有2条栅线，对于任意一行像素单元，位于该行的全部所述第一像素单元连接该行所配置两2条栅线中的1条，位于该行的全部所述第二像素单元和第三像素单元连接该行所配置2条栅线中的另1条。
17.根据权利要求15所述的显示基板，其中，所述非显示区还设置有多个多路选择电路，每个所述多路选择电路对应至少两列像素单元；
所述多路选择电路配置有1个数据信号输入端和至少2个数据信号输出端，所述至少2个数据信号输出端分别与该多路选择电路所对应的至少2列像素单元配置的至少2条数据线连接，所述数据信号输出端与所述数据线一一对应。
18.根据权利要求15-17中任一所述的显示基板，其中，所述发光元件包括OLED。
CN202080000723.5A 2020-05-13 2020-05-13 像素驱动方法、显示驱动方法和显示基板 Active CN114175139B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/089984 WO2021226864A1 (zh) 2020-05-13 2020-05-13 像素驱动方法、显示驱动方法和显示基板

Publications (2)

Publication Number Publication Date
CN114175139A CN114175139A (zh) 2022-03-11
CN114175139B true CN114175139B (zh) 2023-04-18

Family

ID=78526170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000723.5A Active CN114175139B (zh) 2020-05-13 2020-05-13 像素驱动方法、显示驱动方法和显示基板

Country Status (3)

Country Link
US (1) US11335263B2 (zh)
CN (1) CN114175139B (zh)
WO (1) WO2021226864A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157238A (zh) * 2014-07-21 2014-11-19 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法和显示装置
CN104393018A (zh) * 2014-01-21 2015-03-04 苹果公司 具有底部屏蔽的有机发光二极管显示器
CN107516483A (zh) * 2017-09-28 2017-12-26 京东方科技集团股份有限公司 器件故障的电学检测方法、装置和显示模组

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002032051A (ja) * 2000-07-18 2002-01-31 Sony Corp 表示装置およびその駆動方法、ならびに携帯端末
KR100581810B1 (ko) * 2004-08-25 2006-05-23 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
JP4624153B2 (ja) * 2005-03-24 2011-02-02 ルネサスエレクトロニクス株式会社 表示装置用駆動装置および表示装置用駆動方法
JP2006267525A (ja) * 2005-03-24 2006-10-05 Renesas Technology Corp 表示装置用駆動装置および表示装置用駆動方法
KR100762138B1 (ko) * 2005-05-17 2007-10-02 엘지전자 주식회사 평판 디스플레이 패널의 구동 방법
CN101191923B (zh) * 2006-12-01 2011-03-30 奇美电子股份有限公司 可改善显示品质的液晶显示***及相关驱动方法
JP2008203358A (ja) * 2007-02-16 2008-09-04 Eastman Kodak Co アクティブマトリクス型表示装置
JP2008309910A (ja) * 2007-06-13 2008-12-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010145581A (ja) * 2008-12-17 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
KR101388286B1 (ko) * 2009-11-24 2014-04-22 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR101329964B1 (ko) * 2009-12-31 2013-11-13 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR101859474B1 (ko) * 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
KR101493226B1 (ko) * 2011-12-26 2015-02-17 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 구동 회로의 특성 파라미터 측정 방법 및 장치
KR101970574B1 (ko) * 2012-12-28 2019-08-27 엘지디스플레이 주식회사 Oled 표시 장치
CN103440840B (zh) * 2013-07-15 2015-09-16 北京大学深圳研究生院 一种显示装置及其像素电路
CN104715726A (zh) * 2015-04-07 2015-06-17 合肥鑫晟光电科技有限公司 像素驱动电路、像素驱动方法和显示装置
CN104751804A (zh) * 2015-04-27 2015-07-01 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
KR102456353B1 (ko) * 2015-04-29 2022-10-20 엘지디스플레이 주식회사 4원색 유기발광 표시장치와 그 구동방법
CN109215569B (zh) * 2017-07-04 2020-12-25 京东方科技集团股份有限公司 一种像素电路、驱动方法及显示装置
CN107393478B (zh) * 2017-08-24 2019-12-24 深圳市华星光电半导体显示技术有限公司 像素内部补偿电路及驱动方法
CN109686314B (zh) * 2019-03-01 2021-01-29 京东方科技集团股份有限公司 像素电路、显示基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393018A (zh) * 2014-01-21 2015-03-04 苹果公司 具有底部屏蔽的有机发光二极管显示器
CN104157238A (zh) * 2014-07-21 2014-11-19 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法和显示装置
CN107516483A (zh) * 2017-09-28 2017-12-26 京东方科技集团股份有限公司 器件故障的电学检测方法、装置和显示模组

Also Published As

Publication number Publication date
US20220122533A1 (en) 2022-04-21
US11335263B2 (en) 2022-05-17
CN114175139A (zh) 2022-03-11
WO2021226864A1 (zh) 2021-11-18

Similar Documents

Publication Publication Date Title
US11062655B2 (en) Pixel circuit, display panel and driving method thereof
US11398184B2 (en) Pixel driving circuit, display apparatus, and method for driving pixel driving circuit
CN107358915B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
US9589505B2 (en) OLED pixel circuit, driving method of the same, and display device
KR102350396B1 (ko) 유기발광 표시장치와 그의 열화 센싱 방법
US20170301293A1 (en) Organic Light-Emitting Pixel Driving Circuit, Driving Method And Organic Light-Emitting Display Panel
US7852298B2 (en) Method and system for driving a light emitting device display
CN1323383C (zh) 发光显示器、显示屏及其驱动方法
US10535299B2 (en) Pixel circuit, array substrate, display device and pixel driving method
CN108877611B (zh) 像素驱动电路感测方法及像素驱动电路
US8624880B2 (en) Light emitting apparatus, method of driving light emitting apparatus, and electronic apparatus
CN108492777B (zh) 像素驱动电路的驱动方法、显示面板和显示装置
CN111599308B (zh) 显示装置及其控制方法、电子设备
CN102959609B (zh) 显示装置及其制造方法
US20090243978A1 (en) Display apparatus
WO2019064487A1 (ja) 表示装置およびその駆動方法
CN110517641B (zh) 像素电路、参数检测方法、显示面板和显示装置
US11922881B2 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
CN101673509A (zh) 显示装置
US20170018225A1 (en) Display unit, display panel, and method of driving the same, and electronic apparatus
CN115116392A (zh) 发光显示设备及其驱动方法
CN114175139B (zh) 像素驱动方法、显示驱动方法和显示基板
CN113823226A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN113903308A (zh) 像素电路、驱动方法和显示装置
CN114512098A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant