JP2010136577A - 起動回路および電源装置 - Google Patents

Abstract

【課題】無駄な電力消費を抑制できるようにし、電源回路の変換効率の向上を図ることが可能である起動回路などを提供する。
【解決手段】この発明は、電源回路１を起動する起動回路２であり、電源回路１が起動制御を行うための起動信号Ｓ１を生成する。起動回路２は、起動信号生成回路３と、遅延回路４と、ラッチ回路５とを備えている。起動信号生成回路３と遅延回路４は、ラッチ回路５の出力信号Ｓ１によってオンオフ動作される電源スイッチ６を介して、入力電圧ＶＩＮが電源電圧として供給されている。ラッチ回路５は、起動信号Ｓ１を保持するために、電源と常に接続された状態になっている。
【選択図】図１

Description

本発明は、ＤＣ−ＤＣコンバータ、スイッチングレギュレータなどの電源回路に適用される起動回路などに関する。

従来、電源回路を起動する起動回路として、例えば特許文献１に記載の発明が知られている。
特許文献１に記載の起動回路（以下、従来の起動回路）は、電源装置の出力電圧から得られる帰還電圧と、起動時に緩やかに増加するソフトスタート用基準電圧との誤差電圧を増幅し、帰還電圧をソフトスタート用基準電圧に一致させるように動作させることで、起動時の電源回路の出力電圧を制御する誤差増幅器を備えている。電源回路は、ソフトスタート用基準電圧が増加して所定値に達したときに、起動動作が終了して通常動作の電源回路動作になる。

このように構成する電源回路の従来の起動回路では、電源回路をソフトスタート動作させることができる。
しかし、電源回路は、ソフトスタート動作（起動）が終了すると、通常動作に移行するが、その通常動作の期間にも起動回路は動作を継続することになる。このため、起動回路は、通常動作継続中も動作消費電流を消費することになる。この結果、電源回路は、ソフトスタート機能の追加に伴って電圧変換効率を低下させることになる。
このような背景の下では、電源回路のソフトスタート期間終了後の通常動作期間において、起動回路が消費する無駄な消費電力を抑制できるようにし、電源回路の損失を低減して変換効率を向上させることが望まれる。
特開２００７−３３６６２８号公報

そこで、本発明の目的は、ソフトスタート動作終了後の起動回路で通常動作時に消費される無駄な電力消費を抑制できるようにし、電源回路の変換効率の向上を図ることが可能である起動回路などを提供することにある。

上記の課題を解決し本発明の目的を達成するために、本発明は、以下のような態様からなる。
本発明の第１の態様は、電源回路を起動する起動回路であって、前記電源回路の起動時に、前記電源回路を起動させる起動信号を生成する起動信号生成回路と、前記起動信号生成回路から出力される前記起動信号を記憶するラッチ回路とを備え、前記起動信号生成回路は、前記ラッチ回路の出力に基づいて電源との接続が制御される。
本発明の第２の態様は、第１の態様において、前記起動信号生成回路は、前記ラッチ回路の出力に基づき、起動信号の生成中には電源電圧が供給され、前記起動信号の生成終了後には電源電圧の供給が遮断される。

本発明の第３の態様は、第１または第２の態様において、前記起動信号生成回路は、前記電源回路の起動時に、前記電源回路の出力電圧を検出する電圧検出回路と、前記電圧検出回路の検出電圧を基準電圧と比較し、当該比較結果に応じた信号を出力するコンパレータと、を備える。
本発明の第４の態様は、第１または第２の態様において、前記起動信号生成回路は、前記電源回路の起動時に、第１のキャパシタに電荷を蓄積し、前記第１のキャパシタの蓄積電荷を第２のキャパシタに転送し、当該転送電荷を前記第２キャパシタに累積的に蓄積するスイッチトキャパシタ積分回路と、前記スイッチトキャパシタ積分回路の出力を基準電圧と比較し、当該比較結果に応じた信号を出力するコンパレータと、を備える。

本発明の第５の態様は、第１〜第４の態様において、前記ラッチ回路は、リセット機能を有する。
本発明の第６の態様は、第１〜第５の態様において、前記起動信号生成回路と前記ラッチ回路との間に、信号を遅延させる遅延回路をさらに備える。
本発明の第７の態様は、第６の態様において、前記遅延回路は、フィルタ機能を有する。
本発明の第８の態様は、電源回路と、前記電源回路を起動する起動回路とを含む電源装置であって、前記起動回路は、第１の態様〜第７の態様のうちの何れかの起動回路である。
このような構成の本発明の態様によれば、ソフトスタート動作終了後の起動回路で通常動作時に消費される無駄な電力消費を抑制（低減）でき、電源回路の変換効率の向上を図ることが可能となる。

以下、本発明の実施形態について、図面を参照して説明する。
図１は、本発明の実施形態の概略構成を示すブロック図である。
この実施形態に係る電源装置は、図１に示すように、電源回路１と、この電源回路１を起動する起動回路２とを備えている。
電源回路１は、入力電圧ＶＩＮに基づいて所望の出力電圧ＶＯＵＴを出力する回路であり、ＤＣ−ＤＣコンバータ、スイッチングレギュレータなどからなる。ＤＣ−ＤＣコンバータとしては、昇圧型または降圧型のチャージポンプ回路などが挙げられる。
電源回路１は、電源投入時などの起動時に、起動回路２からの起動信号Ｓ１に基づいて起動制御を行うようになっている。例えば、電源回路１は、起動回路２からの起動信号Ｓ１に基づき、その起動開始時から所定時間だけソフトスタート動作し、電源回路１を突入電流などから保護し、その後は通常動作（定常動作）をするようになっている。

起動回路２は、電源回路１の起動時に、電源回路１を起動させるための起動信号Ｓ１を生成する。この起動信号Ｓ１は、電源回路１の起動時に、その起動開始から所定期間（起動期間）だけ電源回路１をソフトスタート動作（起動制御）し、所定時間の経過後は電源回路１を通常動作させるための信号である。
このため、起動回路２は、図１に示すように、起動信号生成回路３と、遅延回路４と、ラッチ回路５と、電源スイッチ６とを備えている。
起動信号生成回路３は、電源回路１の起動時に、電源回路１を起動させるための起動信号を生成し、遅延回路４に出力する。

遅延回路４は、起動信号生成回路３から出力される起動信号を所定時間だけ遅延させる。この遅延回路４は、その起動信号に含まれる短いパルスを除去するフィルタ機能を備えていても良い。
ラッチ回路５は、遅延回路４で遅延された起動信号を一時的に記憶する。ラッチ回路５から出力される起動信号Ｓ１は、電源回路１に供給されるとともに、電源スイッチ６のオンオフ制御に使用される。
電源スイッチ６は、例えばトランジスタなどのスイッチ素子からなる。スイッチ素子は、ラッチ回路５からの起動信号Ｓ１によってオンオフ制御される。

ここで、起動回路２を構成する各部は、無駄な電力消費をできるだけ抑制するために、以下のように構成される。
すなわち、起動信号生成回路３および遅延回路４は、ラッチ回路５からの起動信号Ｓ１によってオンオフ制御される電源スイッチ６を介して、入力電圧ＶＩＮが電源電圧として供給されている。このため、起動信号生成回路３および遅延回路４は、電源スイッチ６がオンのときに電源と接続されて動作し、電源スイッチ６のオフのときに電源との接続が遮断されて動作が停止するようになっている。
一方、ラッチ回路５は、起動信号Ｓ１を保持する必要があるので、電源と常に接続された状態になっている。

次に、このような構成の実施形態の動作例について、図１を参照して説明する。
いま、例えば電源が投入されると、入力電圧ＶＩＮが電源回路１に供給される。このときには、電源スイッチ６はオン状態にあるので、起動回路２を構成する起動信号生成回路３、遅延回路４、およびラッチ回路５には、入力電圧ＶＩＮが電源電圧として供給される。
これにより、電源回路１は、起動回路２から出力される起動信号Ｓ１に基づいて起動制御を開始する。
また、起動回路２は、電源回路１が起動制御を行うための起動信号Ｓ１の生成を開始する。すなわち、起動信号生成回路３は、電源回路１を起動させるための起動信号を生成し、遅延回路４に出力する。遅延回路４は、起動信号生成回路３から出力される起動信号を所定時間だけ遅延させる。ラッチ回路５は、遅延回路４で遅延された起動信号を一時的に記憶する。

この結果、起動回路２から出力される起動信号Ｓ１、すなわちラッチ回路５からの出力信号は、たとえば、電源回路１が起動を開始し、この開始から所定期間（起動期間）の間はＬレベルであり、その所定期間の経過後にはＬベルからＨレベルに立ち上がる信号となる。
このため、電源回路１は、起動回路２からの起動信号Ｓ１に基づき、例えば起動信号Ｓ１がＬレベルの期間だけソフトスタート動作し、電源回路１を突入電流などから保護し、Ｈレベルに変化すると通常動作を開始する。

ここで、ラッチ回路５から出力される起動信号Ｓ１がＨレベルになると、電源スイッチ６がオフとなるので、起動信号生成回路３および遅延回路４に対する電源電圧の供給が停止され、起動信号生成回路３および遅延回路４はその動作を停止する。この結果、起動信号生成回路３および遅延回路４は無駄な電力消費が抑制される。
一方、このときには、ラッチ回路５は電源電圧が供給されているので、起動信号Ｓ１をラッチした状態にあり、そのラッチ状態を維持する。このため、電源回路１は、ソフトスタート動作の終了後であっても通常動作を継続できる。
以上のように、実施形態によれば、起動信号生成回路３および遅延回路４の無駄な電力消費を抑制するようにしたので、電源回路１が起動回路２によって起動される場合でも、無駄な電力消費を抑制でき、もって、電源回路１の変換効率の向上を図ることができる。

次に、起動信号生成回路の第１の具体例について、図２を参照して説明する。
図２の起動信号生成回路３は、電源回路１の出力電圧ＶＯＵＴを使用して起動信号を生成する方式である。この起動信号生成回路３は、分圧回路３１と、コンパレータ３２と、を備えている。
分圧回路３１は、電源回路１の出力電圧ＶＯＵＴを抵抗Ｒ１、Ｒ２で分圧し、分圧電圧を出力する。分圧電圧３１は、ラッチ回路５からの起動信号Ｓ１によってオンオフ制御される電源スイッチ６Ａを介して、電源回路１の出力電圧ＶＯＵＴが供給されるようになっている。
コンパレータ３２は、分圧回路３１の分圧電圧を基準電圧ＶＲＥＦ１と比較し、この比較結果に応じた信号を生成し、この信号を起動信号として出力する。コンパレータ３２は、ラッチ回路５からの起動信号Ｓ１によってオンオフ制御される電源スイッチ６Ｂを介して、入力電圧ＶＩＮが電源電圧として供給されている。
このような構成により、図２の起動信号生成回路３では、無駄な電力消費を抑制することができる。

次に、起動信号生成回路の第２の具体例について、図３を参照して説明する。
図３の起動信号生成回路３は、電源回路１の入力電圧ＶＩＮとクロックを使用して起動信号を生成する方式である。この起動信号生成回路３は、スイッチトキャパシタ積分回路３３と、コンパレータ３４と、を備えている。
スイッチトキャパシタ積分回路３３は、電源回路１の起動時に、第１のキャパシタに電荷を蓄積し、第１のキャパシタの蓄積電荷を第２のキャパシタに転送し、この転送電荷を第２キャパシタに累積的に蓄積する。コンパレータ３４は、スイッチトキャパシタ積分回路３３の出力電圧を基準電圧ＶＲＥＦ２と比較し、この比較結果に応じた信号を生成し、この信号を起動信号として出力する。
スイッチトキャパシタ積分回路３３およびコンパレータ３４のそれぞれは、ラッチ回路５からの起動信号Ｓ１によってオンオフ制御される電源スイッチ６を介して、入力電圧ＶＩＮが電源電圧として供給されている。
このような構成により、図３の起動信号生成回路３では、無駄な電力消費を抑制することができる。

次に、遅延回路４の具体例について、図４を参照して説明する。
遅延回路４は、図４に示すように、ヒステリシス機能付きのインバータ４１と、複数のインバータ４２とを含み、これらを直列に接続して入力信号を遅延させる。
また、遅延回路４はキャパシタ４３を含み、このキャパシタ４３とインバータ４２または抵抗（図示せず）によってフィルタを構成し、起動信号生成回路３の出力信号に含まれる短いパルスを除去するフィルタ機能を備えている。

次に、ラッチ回路５の具体例について、図５を参照して説明する。
ラッチ回路５は、図５に示すように、ラッチ部５１とリセット部５２とを備え、ラッチ部５１で遅延回路４の出力をラッチするとともに、ラッチ部５１のラッチ（記憶）をリセット部５２でリセット（解除）できるようになっている。
ラッチ部５１は、２入力のノアゲート５１１と、２入力のノアゲート５１２とでラッチ構成にする。すなわち、ノアゲート５１１の一方の入力端子にはリセット部５２の出力信号（リセット信号）が供給され、ノアゲート５１２の一方の入力端子には遅延回路４の出力信号が供給される。また、２入力のノアゲート５１１の他方の入力端子はノアゲート５１２の出力端子に接続され、２入力のノアゲート５１２の他方の入力端子は２入力のノアゲート５１１の出力端子に接続される。

このようにラッチ部５１は、ノアゲート５１２の他方の入力端子が２入力のノアゲート５１１の出力端子に接続されている。このため、ラッチ部５１から出力される起動信号Ｓ１は、遅延回路４の出力信号によって一旦ＬレベルからＨレベルにラッチされると、以後はリセット部５２の出力信号（リセット信号）が供給されない限りＨレベルの状態を保持する。
従って、ソフトスタート期間終了後、起動信号生成回路３および遅延回路４に対する電源電圧の供給が停止され、起動信号生成回路３および遅延回路４の動作が停止して、遅延回路４の出力信号の供給がなくなっても、ソフトスタート動作が終了して定常動作に移行した時に、ラッチ回路５から出力される起動信号Ｓ１はＨレベルの状態が保持される。
リセット部５２は、図５に示すように、抵抗５２１と、キャパシタ５２２と、ＭＯＳトランジスタ５２３と、ヒステリシス機能付きのインバータ５２４と、オアゲート５２５とを備えている。

抵抗５２１とキャパシタ５２２は直列に接続され、抵抗の一端に入力電圧ＶＩＮが印加され、キャパシタ５２２の一端が接地されている。このため、キャパシタ５２２は、入力電圧ＶＩＮによって抵抗５２１とキャパシタ５２２による時定数で電荷が充電される。
ＭＯＳトランジスタ５２３は、パワーオフ信号によってオンオフ制御されるものであり、キャパシタ５２２の両端に接続されている。このため、ＭＯＳトランジスタ５２３は、パワーオフ信号に基づいてオンしたときに、キャパシタ５２２の電荷を放電させる。
インバータ５２４は、キャパシタ５２２の充電電圧が入力され、その充電電圧がしきい値電圧以上になるとＨレベルの信号を出力するようになっている。
オアゲート５２５は、２つの入力端子を有し、一方の入力端子にはパワーオフ信号が入力され、他方の入力端子にはインバータ５２４の出力信号が入力される。オアゲート５２５の出力信号は、リセット信号としてラッチ部５１のノアゲート５１１の一方の入力端子に入力される。

本発明の実施形態の構成を示すブロック図である。 起動信号生成回路の第１の具体的な構成を示す回路図である。 起動信号生成回路の第２の具体的な構成を示す回路図である。 遅延回路の具体的な構成を示す回路図である。 ラッチ回路の具体的な構成を示す回路図である。

符号の説明

１・・・電源回路、２・・・起動回路、３・・・起動信号生成回路、４・・・遅延回路、５・・・ラッチ回路、３１・・・分圧回路、３２、３４・・・コンパレータ、３３・・・スイッチトキャパシタ積分回路、５１・・・ラッチ部、５２・・・リセット部

Claims (8)

1. 電源回路を起動する起動回路であって、
   前記電源回路の起動時に、前記電源回路を起動させる起動信号を生成する起動信号生成回路と、
   前記起動信号生成回路から出力される前記起動信号を記憶するラッチ回路とを備え、
   前記起動信号生成回路は、前記ラッチ回路の出力に基づいて電源との接続が制御されることを特徴とすることを特徴とする起動回路。
2. 前記起動信号生成回路は、前記ラッチ回路の出力に基づき、起動信号の生成中には電源電圧が供給され、前記起動信号の生成終了後には電源電圧の供給が遮断されることを特徴とする請求項１に記載の起動回路。
3. 前記起動信号生成回路は、
   前記電源回路の起動時に、前記電源回路の出力電圧を検出する電圧検出回路と、
   前記電圧検出回路の検出電圧を基準電圧と比較し、当該比較結果に応じた信号を出力するコンパレータと、
   を備えることを特徴とする請求項１または請求項２に記載の起動回路。
4. 前記起動信号生成回路は、
   前記電源回路の起動時に、第１のキャパシタに電荷を蓄積し、前記第１のキャパシタの蓄積電荷を第２のキャパシタに転送し、当該転送電荷を前記第２キャパシタに累積的に蓄積するスイッチトキャパシタ積分回路と、
   前記スイッチトキャパシタ積分回路の出力を基準電圧と比較し、当該比較結果に応じた信号を出力するコンパレータと、
   を備えることを特徴とする請求項１または請求項２に記載の起動回路。
5. 前記ラッチ回路は、リセット機能を有することを特徴とする請求項１乃至請求項４のうちの何れかに記載の起動回路。
6. 前記起動信号生成回路と前記ラッチ回路との間に、信号を遅延させる遅延回路をさらに備えることを特徴とする請求項１乃至請求項５のうちの何れかに記載の起動回路。
7. 前記遅延回路は、フィルタ機能を有することを特徴とする請求項６に記載の起動回路。
8. 電源回路と、前記電源回路を起動する起動回路とを含む電源装置であって、
   前記起動回路は、請求項１乃至請求項７のうちの何れかに記載の起動回路であることを特徴とする電源装置。

Images