JP2010022077A - 電源装置 - Google Patents

Abstract

【課題】低電流時であっても電流の逆流を抑制することができる電源装置を提供することを目的とする。
【解決手段】同期整流式昇圧型のＤＣ／ＤＣコンバータ１３と、前記ＤＣ／ＤＣコンバータ１３の入力側端子１７にスイッチ１５を介して電気的に接続された主電源１８と、前記入力側端子１７にカソードが、前記主電源１８にアノードが、それぞれ電気的に接続されたダイオード１９と、前記ＤＣ／ＤＣコンバータ１３と前記スイッチ１５に電気的に接続された制御回路３５を備え、前記制御回路３５は、前記スイッチ１５をオフにした状態で前記ＤＣ／ＤＣコンバータ１３を同期整流にて起動し、前記ＤＣ／ＤＣコンバータ１３の出力側端子２９から前記入力側端子１７への逆流電流が流れない状態になれば前記スイッチ１５をオンにするようにしたものである。
【選択図】図１

Description

本発明は、電圧を変換するＤＣ／ＤＣコンバータを用いた電源装置に関するものである。

従来、電源電圧を機器が必要とする電圧に変換するための電源装置として、特に直流電圧を昇圧して出力するＤＣ／ＤＣ電圧変換装置が、例えば特許文献１に提案されている。図７はこのようなＤＣ／ＤＣ電圧変換装置のブロック回路図である。

図７において、前記ＤＣ／ＤＣ電圧変換装置１０１は次の構成を有する。電源電圧Ｖｄｄが印加されている電源ライン１０３は、前記ＤＣ／ＤＣ電圧変換装置１０１の昇圧回路１０５に接続されている。前記昇圧回路１０５は、コイル１０７とＦＥＴトランジスタ１０９の直列回路で構成され、この直列回路は前記電源ライン１０３とグランド１１１の間に接続されている。なお、前記コイル１０７に前記電源ライン１０３が接続される。また、前記ＦＥＴトランジスタ１０９と並列にダイオード１１３が接続されている。

前記コイル１０７と前記ＦＥＴトランジスタ１０９の節点１１５には、ゲート回路１１７が接続されている。前記ゲート回路１１７はＦＥＴトランジスタ１１９と、それに並列に接続されたダイオード１２１から構成される。前記ゲート回路１１７の出力は平滑回路１２３を介して出力端子１２５に接続される。

前記ＦＥＴトランジスタ１０９、１１９のオンオフを行う制御回路は次の構成を有する。オンオフ制御の基となる、のこぎり波発生回路１２７の出力は、ソフトスタート回路１２９とパルス幅制御回路１３１に入力される。ここで、前記ソフトスタート回路１２９は安定した初期動作を行うために、パルス幅が徐々に増大するように制御する。一方、前記パルス幅制御回路１３１は前記出力端子１２５の電圧Ｖｏに応じて、前記のこぎり波発生回路１２７の出力波形を変化させる。前記ソフトスタート回路１２９と前記パルス幅制御回路１３１の出力はアンド回路１３３に入力され、その出力が前記ＦＥＴトランジスタ１０９のゲートに入力される。これにより、前記ＦＥＴトランジスタ１０９がオンオフ動作を行う。さらに、前記アンド回路１３３の出力は反転回路１３５とステップアップ回路１３７を介して前記ＦＥＴトランジスタ１１９のゲートに入力される。ここで、前記ステップアップ回路１３７は前記ソフトスタート回路１２９とも接続され、初期動作を安定させるためのソフトスタート期間中は前記ＦＥＴトランジスタ１１９をオフにする動作を行う。

次に、このようなＤＣ／ＤＣ電圧変換装置１０１の初期動作について図８を用いて説明する。ここで、図８（ａ）はゲート回路１１７の出力電流Ｉｏにおける経時変化図を、図８（ｂ）はＦＥＴトランジスタ１０９のタイミングチャートを、図８（ｃ）はＦＥＴトランジスタ１１９のタイミングチャートを、図８（ｄ）はＤＣ／ＤＣ電圧変換装置１０１のタイミングチャートを、それぞれ示す。

まず、時刻ｔ３０からｔ３１では図８（ｄ）に示すように前記ＤＣ／ＤＣ電圧変換装置１０１の動作がオフの状態である。従って、図８（ａ）に示すように、出力電流Ｉｏは０である。

次に、時刻ｔ３１で図８（ｄ）に示すようにＤＣ／ＤＣ電圧変換装置１０１の動作がオンになったとする。これにより、図８（ｂ）に示すように、ＦＥＴトランジスタ１０９がオンオフ動作を始める。この時、前記したように安定した初期動作を行うために、ソフトスタート回路１２９によってパルス幅が徐々に増大するように制御されている。一方、図８（ｃ）に示すように、ＦＥＴトランジスタ１１９はステップアップ回路１３７によりオフの状態を維持する。この結果、ゲート回路１１７においては、ダイオード１２１が前記ＦＥＴトランジスタ１０９のオンオフ動作と反転したオンオフ動作を行い、ダイオード整流が行われる。このような動作により、電源ライン１０３から出力端子１２５に向かって流れる電流を正と定義すると、図８（ａ）に示すように、前記出力電流Ｉｏは正の電流のみが流れることになる。従って、前記出力電流Ｉｏの逆流が起こらない前記ＤＣ／ＤＣ電圧変換装置１０１を実現することができる。なお、図８（ａ）の破線は前記出力電流Ｉｏの平均値を示し、平滑回路１２３の出力に相当する。

次に、時刻ｔ３２で初期動作期間（ソフトスタート期間）が終了すると、図８（ａ）に示すように前記出力電流Ｉｏの平均値は安定する。その後、前記ステップアップ回路１３７は、図８（ｃ）に示すように、時刻ｔ３３で前記ＦＥＴトランジスタ１１９のオンオフ制御を開始し、同期整流を行う。この時点では、図８（ａ）に示すように、既に前記出力電流Ｉｏの平均値は安定しているので、ダイオード整流から同期整流に切り替えても、引き続き安定した前記出力電流Ｉｏを得ることができる。

このような構成、動作のＤＣ／ＤＣ電圧変換装置１０１とすることで、初期動作期間中の電流の逆流を防止することが可能となる。
特許第３１７５２２７号公報

上記のＤＣ／ＤＣ電圧変換装置によると、確かに初期動作期間中の電流の逆流を防止することができるのであるが、前記出力電流Ｉｏの平均値が小さいと、前記初期動作期間の終了後にダイオード整流から同期整流に切り替えた時に電流が逆流してしまう可能性があるという課題があった。この詳細について、図９を参照しながら説明する。なお、図９（ａ）〜（ｄ）の縦軸と横軸は、それぞれ図８（ａ）〜（ｄ）と同じである。

まず、時刻ｔ４０からｔ４１は図９（ｄ）に示すように前記ＤＣ／ＤＣ電圧変換装置１０１の動作がオフの状態である。その後、時刻ｔ４１で前記ＤＣ／ＤＣ電圧変換装置１０１の動作がオンになったとする。これにより、図９（ｂ）に示すように、前記ＦＥＴトランジスタ１０９がオンオフ動作を始める。時刻ｔ４１からｔ４２までは初期動作期間であるので、パルス幅は前記ソフトスタート回路１２９によって徐々に増大する。この時、図９（ｃ）に示すように、前記ＦＥＴトランジスタ１１９はオフのままであるので、ダイオード整流が行われる。

次に、時刻ｔ４２で初期動作期間が終了すると、図９（ａ）に示すように前記出力電流Ｉｏの平均値（破線）は安定するが、前記平均値が小さいと、前記出力電流Ｉｏの波形（実線）はダイオード整流により負の電流がカットされた状態となる。

その後、図９（ｃ）に示すように、時刻ｔ４３で前記ＦＥＴトランジスタ１１９のオンオフ制御を開始し、同期整流に切り替える。これにより、図９（ａ）に示すように、時刻ｔ４３まではカットされていた負の電流が流れることになるため、前記出力電流Ｉｏが負側に大きく流れてしまう。その結果、同期整流に切り替えた時に電流の逆流が発生することになる。その後、図９（ｂ）、（ｃ）に示すように、前記ＦＥＴトランジスタ１０９、１１９のパルス幅が本来の出力電流Ｉｏの前記平均値になるように変化することにより、前記出力電流Ｉｏが安定化する。このような前記出力電流Ｉｏの挙動は、ダイオード整流から同期整流に切り替えた時に、前記ＤＣ／ＤＣ電圧変換装置１０１の応答性の限界から、直ちにパルス幅を変えることができないために発生する。

以上の動作により、従来のＤＣ／ＤＣ電圧変換装置１０１（以下、ＤＣ／ＤＣコンバータという）では、出力電流Ｉｏの前記平均値が小さい低電流の際に、ダイオード整流から同期整流に切り替えると電流が逆流してしまう可能性があるという課題があった。

本発明は、前記従来の課題を解決するもので、低電流時であっても電流の逆流を抑制することができる電源装置を提供することを目的とする。

前記従来の課題を解決するために、本発明の電源装置は、同期整流式昇圧型のＤＣ／ＤＣコンバータと、前記ＤＣ／ＤＣコンバータの入力側端子にスイッチを介して電気的に接続された主電源と、前記入力側端子にカソードが、前記主電源にアノードが、それぞれ電気的に接続されたダイオードと、前記ＤＣ／ＤＣコンバータと前記スイッチに電気的に接続された制御回路を備え、前記制御回路は、前記スイッチをオフにした状態で前記ＤＣ／ＤＣコンバータを同期整流にて起動し、前記ＤＣ／ＤＣコンバータの出力側端子から前記入力側端子への逆流電流が流れない状態になれば前記スイッチをオンにするようにしたものである。

本発明の電源装置によれば、スイッチをオフにした状態で最初からＤＣ／ＤＣコンバータを同期整流で起動しているので、ダイオード整流から同期整流への切り替えが不要となる上、スイッチに並列に接続したダイオードにより起動時の電流の逆流を抑制し、ＤＣ／ＤＣコンバータの出力側端子から入力側端子への逆流電流が流れない状態になればスイッチをオンにするので、その時は既に安定した同期整流が行われており、低電流であっても安定した出力が可能な電源装置を実現できるという効果が得られる。

以下、本発明を実施するための最良の形態について図面を参照しながら説明する。なお、ここでは車両において回生電力を蓄電部に充電し、非回生時に放電する車両用回生システムに電源装置を適用した例について述べる。

（実施の形態１）
図１は、本発明の実施の形態１における電源装置のブロック回路図である。図２は、本発明の実施の形態１における電源装置の電流経時変化図であり、（ａ）はインダクタ電流Ｉの経時変化図を、（ｂ）は第１スイッチング素子のタイミングチャートを、（ｃ）は第２スイッチング素子のタイミングチャートを、（ｄ）はスイッチのタイミングチャートを、（ｅ）はＤＣ／ＤＣコンバータのタイミングチャートを、それぞれ示す。なお、図１において太線は電力系配線を、細線は信号系配線をそれぞれ示す。

図１において、電源装置１１はＤＣ／ＤＣコンバータ１３とスイッチ１５から構成される。前記ＤＣ／ＤＣコンバータ１３は、その入力側端子１７に前記スイッチ１５を介して主電源１８と電気的に接続されている。ここで、主電源１８は車両のバッテリである。

前記スイッチ１５は、前記入力側端子１７にカソードが、前記主電源１８にアノードが、それぞれ電気的に並列接続されたダイオード１９を有する。なお、本実施の形態１ではスイッチ１５を電界効果トランジスタ（以下、ＦＥＴという）で構成した。ここで、前記ＦＥＴにはソースとドレイン間に寄生ダイオードが形成されるので、この寄生ダイオードを前記ダイオード１９とする構成とした。これにより、回路構成が簡単になる。

前記ＤＣ／ＤＣコンバータ１３は次の構成を有する。前記入力側端子１７にはインダクタ２１の一端が接続されている。また、グランドとの間に平滑コンデンサ２３も接続されている。ここで、前記平滑コンデンサ２３には前記ＤＣ／ＤＣコンバータ１３で電圧変換した際の最大電圧が印加されるので、前記最大電圧より大きな耐電圧を有するコンデンサを用いている。

前記インダクタ２１の他端には、第１スイッチング素子２５と第２スイッチング素子２７の一端が、それぞれ接続されている。前記第１スイッチング素子２５の他端は前記グランドに、前記第２スイッチング素子２７の他端は出力側端子２９に、それぞれ接続されている。前記第１スイッチング素子２５と前記第２スイッチング素子２７には、いずれも前記ＦＥＴを用いた。従って、それぞれ図１に示す方向に寄生ダイオード３１が形成されている。また、前記グランドはグランド端子３３を介して車両のグランドと接続されている。このような回路構成から、前記ＤＣ／ＤＣコンバータ１３は前記入力側端子１７の電圧を昇圧して前記出力側端子２９から出力することができる、同期整流式昇圧型の構成となる。

前記スイッチ１５、前記第１スイッチング素子２５、および前記第２スイッチング素子２７は信号系配線にて制御回路３５に接続されている。前記制御回路３５はマイクロコンピュータと周辺回路で構成され、前記スイッチ１５、前記第１スイッチング素子２５、および前記第２スイッチング素子２７に対して、それぞれオンオフ信号ＰＳＷ、ＳＷ１、ＳＷ２を出力することで、オンオフ制御を行う。さらに、車両側制御回路（図示せず）とも接続されており、データ信号ｄａｔａにより様々な情報を送受信している。なお、本実施の形態１では、図１に示すように前記制御回路３５を前記ＤＣ／ＤＣコンバータ１３に内蔵した構成を示したが、これは別体でもよい。

このような電源装置１１は、前記車両の回生電力を充電し、非回生時に放電するために、前記スイッチ１５における前記ダイオード１９のアノードに前記主電源１８、負荷３９、および発電機４１が接続されている。ここで、前記負荷３９は前記車両に搭載された電装品である。また、前記発電機４１はエンジンの回転により電力を発生するもので、前記車両の制動時には前記回生電力を発電する。

一方、前記回生電力を充電するための蓄電部４３が前記出力側端子２９に接続されている。前記蓄電部４３は急峻に発生する前記回生電力を効率よく充電するために、急速充放電特性に優れる電気二重層キャパシタを用いた。

以上の構成により、前記発電機４１で前記回生電力が発電されれば、前記電源装置１１は昇圧して前記蓄電部４３を充電し、非回生時になると、前記蓄電部４３が蓄えた前記回生電力を降圧して前記主電源１８や前記負荷３９に放電する。これにより、前記回生電力を有効に利用することができ、前記車両の高効率化、低燃費化が可能となる。

次に、このような電源装置１１の特徴となる動作について、図２を参照しながら説明する。なお、図２（ａ）において、実線はインダクタ２１に流れるインダクタ電流Ｉを、破線はその平均値をそれぞれ示す。

まず、時刻ｔ０からｔ１において、図２（ｅ）に示すように、前記ＤＣ／ＤＣコンバータ１３がオフ、すなわち動作していない状態であるとする。従って、図２（ｂ）、（ｃ）に示すように、前記第１スイッチング素子２５と前記第２スイッチング素子２７はいずれもオフである。さらに、図２（ｄ）に示すように、前記制御回路３５は前記スイッチ１５もオフとしている。このように、前記ＤＣ／ＤＣコンバータ１３が停止している間は前記スイッチ１５をオフにすることで、前記主電源１８側と前記蓄電部４３側の接続をより確実に切ることができるので、両者間に予期しない電流が流れる可能性を低減でき、高信頼性が得られる。これらの動作により、図２（ａ）に示すように、時刻ｔ０からｔ１では前記インダクタ電流Ｉは流れない。

次に、時刻ｔ１で前記発電機４１が前記回生電力を発電したとする。この情報は前記車両側制御回路から前記データ信号ｄａｔａとして前記制御回路３５に入力される。これを受け、前記制御回路３５は前記回生電力を前記蓄電部４３に充電するために、図２（ｅ）に示すように前記ＤＣ／ＤＣコンバータ１３をオンにして起動する。この際、図２（ｂ）、（ｃ）に示すように、前記第１スイッチング素子２５と前記第２スイッチング素子２７の両方をオンオフ制御し、起動時から同期整流を行う。さらに、前記制御回路３５は時刻ｔ１では図２（ｄ）に示すように、前記スイッチ１５をオフのままとしている。

このようにして前記ＤＣ／ＤＣコンバータ１３を起動し、徐々にパルス幅が変化するように前記第１スイッチング素子２５と前記第２スイッチング素子２７をオンオフ制御する。具体的には、時刻ｔ１以降では、図２（ｂ）に示すように、パルス１周期における前記第１スイッチング素子２５のオン期間が経時的に大きくなるように制御する。また、前記第２スイッチング素子２７の動作は前記第１スイッチング素子２５の反転動作であるので、図２（ｃ）に示すように、前記第２スイッチング素子２７のオン期間が経時的に小さくなるように制御する。

このような動作により、前記インダクタ電流Ｉは、図２（ａ）に示すように、正負の値を往復するものの、その平均値は破線で示すように０を維持している。また、前記インダクタ電流Ｉが負になっても、前記スイッチ１５がオフであるので、前記ダイオード１９により前記蓄電部４３側から前記主電源１８側への電流の逆流が抑制される。

なお、前記ＤＣ／ＤＣコンバータ１３の起動直後、すなわち時刻ｔ１の直後は、図２（ａ）に示すように前記インダクタ電流Ｉの波形が大きく崩れる。これは、前記第２スイッチング素子２７がオンになることにより、前記蓄電部４３、前記インダクタ２１、および前記平滑コンデンサ２３による閉回路が形成され、さらに前記蓄電部４３と前記主電源１８の電圧差が前記閉回路に急に印加されるためである。すなわち、前記蓄電部４３は短期的には直流電圧源と等価になり、また前記閉回路全体の内部抵抗Ｒ、前記インダクタ２１のインダクタンスＬ、および前記平滑コンデンサ２３の容量Ｃから、前記閉回路は前記直流電圧源を有するＬＣＲ直列回路に相当する。従って、ここに前記電圧差が急に印加されると、前記ＬＣＲ直列回路によって決定される周波数を有する正弦波と、前記第１スイッチング素子２５や前記第２スイッチング素子２７のオンオフ動作による三角波が合成されることになる。ゆえに、前記第２スイッチング素子２７のオン期間が長い時刻ｔ１直後では、前記インダクタ電流Ｉの波形が崩れることになる。その後、前記第２スイッチング素子２７のオン期間が短くなるに従って、前記正弦波の影響が小さくなり、前記インダクタ電流Ｉの波形は前記三角波に移行する。

このようにして前記三角波が安定すると、図２（ａ）の破線で示すように、その平均値が徐々に上昇していく。そして、初期動作期間（ソフトスタート期間）が終了する時刻ｔ２に至ると、インダクタ電流Ｉの平均値が安定する。これにより、前記ＤＣ／ＤＣコンバータ１３の出力電流も安定する。

次に、前記初期動作期間が終了する時刻ｔ２の後、確実に前記インダクタ電流Ｉの平均値を安定させるためのマージンを加味した時刻ｔ３において、前記制御回路３５は図２（ｄ）に示すように、前記スイッチ１５をオンにする。この時点では、既に前記ＤＣ／ＤＣコンバータ１３が同期整流にて安定動作しているため、図２（ａ）に示すように、たとえ前記蓄電部４３への平均電流が低くても、電流が逆流することなく引き続き安定した低電流を出力する。ゆえに、前記制御回路３５は、前記ＤＣ／ＤＣコンバータ１３の前記出力側端子２９から前記入力側端子１７への逆流電流が流れない状態、すなわち、前記ＤＣ／ＤＣコンバータ１３の出力電流の安定後（時刻ｔ２以降）で既定期間以内の時刻ｔ３において、前記スイッチ１５をオンにするように制御している。その結果、前記ＤＣ／ＤＣコンバータ１３の起動時に電流の逆流を防止しながら、安定した低電流を出力することができる。

なお、時刻ｔ３で前記スイッチ１５をオンにすると、前記ダイオード１９による電圧降下Ｖｆがなくなるので、入力側端子電圧Ｖｔは前記電圧降下Ｖｆだけ大きくなる。これに伴って、図２（ａ）に示す前記インダクタ電流Ｉの平均値も上昇するが、前記電圧降下Ｖｆの大きさは前記入力側端子電圧Ｖｔに比べ小さいので、前記平均値の上昇も僅かである。また、前記平均値の上昇により、前記ＤＣ／ＤＣコンバータ１３は前記平均値を安定させるように動作するが、上記したように上昇幅が小さいため、前記平均値はすぐに安定する。これらのことから、図２（ａ）には前記平均値の変化を図示していない。

以上の構成、動作により、ダイオード整流から同期整流への切り替えが不要で電流が逆流しない前記電源装置１１を得ることができる。

なお、図２（ｄ）の時刻ｔ３で前記スイッチ１５をオンにしているが、これにより前記ダイオード１９による損失を低減することができる。従って、前記ＤＣ／ＤＣコンバータ１３の起動終了（時刻ｔ２）後で既定期間以内（例えば時刻ｔ３）に、前記スイッチ１５をオンにしている。

また、前記蓄電部４３に蓄えた前記回生電力は非回生時に前記主電源１８や前記負荷３９に放電するのであるが、具体的には以下のように制御している。

前記制御回路３５は、前記車両側制御回路からの前記データ信号ｄａｔａにより、現在前記車両が非回生時であると判断すると、前記蓄電部４３に十分な電力が蓄えられているか否か判断する。これは、図示しない蓄電部電圧検出回路から求めた前記蓄電部４３の電圧により判断する。

前記蓄電部４３が十分な電力を蓄えていない状態であれば、前記ＤＣ／ＤＣコンバータ１３をオフにしたままとし、次回の回生電力の充電まで待つ。

一方、前記蓄電部４３が十分な電力を蓄えていれば、前記制御回路３５は前記主電源１８や前記負荷３９に前記蓄電部４３の電力を放電するために、前記スイッチ１５をオンにした後、前記第１スイッチング素子２５と前記第２スイッチング素子２７をオンオフ制御して前記ＤＣ／ＤＣコンバータ１３を動作させる。これにより、前記蓄電部４３の電力が前記ＤＣ／ＤＣコンバータ１３により降圧されて前記主電源１８や前記負荷３９に供給される。

その後、前記蓄電部４３の電圧が前記主電源１８の電圧とほぼ等しくなるまで低下すれば、前記制御回路３５は前記ＤＣ／ＤＣコンバータ１３の動作を停止するとともに、前記スイッチ１５をオフにする。

このような動作により、前記回生電力を非回生時に前記主電源１８や前記負荷３９に供給できるので、前記回生電力を有効利用できる上、その間の前記発電機４１の発電が不要となるので、エンジンの負担が減り、燃費向上を図ることができる。

なお、本実施の形態１では、上記したように、前記ＤＣ／ＤＣコンバータ１３の動作を停止し、前記スイッチ１５をオフにする動作を行っているが、これは、前記電源装置１１の使用中は前記ＤＣ／ＤＣコンバータ１３を停止せずに、前記スイッチ１５をオンのままとするように制御してもよい。この場合、前記ＤＣ／ＤＣコンバータ１３の常時動作による電力消費が発生するものの、前記ＤＣ／ＤＣコンバータ１３を再起動する期間が不要となり、直ちに前記蓄電部４３を充放電することができる。

（実施の形態２）
図３は、本発明の実施の形態２における電源装置のブロック回路図である。図４は、本発明の実施の形態２における電源装置の電圧電流経時変化図であり、（ａ）は入力側端子電圧Ｖｔの経時変化図を、（ｂ）はインダクタ電流Ｉの経時変化図を、（ｃ）は第１スイッチング素子のタイミングチャートを、（ｄ）は第２スイッチング素子のタイミングチャートを、（ｅ）はスイッチのタイミングチャートを、（ｆ）はＤＣ／ＤＣコンバータのタイミングチャートを、それぞれ示す。なお、図３において太線は電力系配線を、細線は信号系配線をそれぞれ示す。

図３に示す電源装置の構成において、図１と同じ構成要素には同じ符号を付して詳細な説明を省略し、異なる点のみ述べる。すなわち、図３における特徴は以下の点である。

１）前記スイッチ１５において、前記主電源１８と接続されている端子に、主電源側電圧検出回路５１を電気的に接続した。

２）前記入力側端子１７に入力側端子電圧検出回路５３を電気的に接続した。

３）前記制御回路３５に前記主電源側電圧検出回路５１と前記入力側端子電圧検出回路５３を電気的に接続した。従って、前記主電源側電圧検出回路５１で検出された電圧は、主電源側電圧Ｖｂとして前記制御回路３５に読み込まれる。また、前記入力側端子電圧検出回路５３で検出された電圧は、入力側端子電圧Ｖｔとして前記制御回路３５に読み込まれる。

上記以外の構成は図１と同じである。

次に、このような電源装置１１の特徴となる動作について、図４を参照しながら説明する。なお、図４（ａ）は前記入力側端子電圧Ｖｔの平均値における経時変化を示す。また、図４（ｂ）において、実線はインダクタ２１に流れるインダクタ電流Ｉを、破線はその平均値をそれぞれ示す。また、前記ＤＣ／ＤＣコンバータ１３の起動後は、前記制御回路３５は、常に前記主電源側電圧Ｖｂと前記入力側端子電圧Ｖｔを、それぞれ読み込む動作を行っている。さらに、前記入力側端子電圧Ｖｔは前記第１スイッチング素子２５や前記第２スイッチング素子２７のオンオフ動作に起因して変動するので、前記制御回路３５は前記入力側端子電圧Ｖｔの平均値を求める動作も行っている。

まず、時刻ｔ１０からｔ１１において、図４（ｆ）に示すように、前記ＤＣ／ＤＣコンバータ１３がオフ、すなわち動作していない状態であるので、図４（ｃ）、（ｄ）に示すように、前記第１スイッチング素子２５と前記第２スイッチング素子２７はいずれもオフである。さらに、実施の形態１と同様の理由で、図４（ｅ）に示すように、前記制御回路３５は前記スイッチ１５もオフとしている。これらの動作により、図４（ｂ）に示すように、時刻ｔ１０からｔ１１では前記インダクタ電流Ｉは流れない。従って、図４（ａ）に示すように、前記入力側端子電圧Ｖｔは、主電源側電圧Ｖｂから前記ダイオード１９の電圧降下Ｖｆを差し引いた値（＝Ｖｂ−Ｖｆ）と等しい状態となる。

次に、時刻ｔ１１で前記発電機４１による前記回生電力の発電が起こると、前記制御回路３５は前記回生電力を前記蓄電部４３に充電するために、図４（ｆ）に示すように前記ＤＣ／ＤＣコンバータ１３をオンにして起動する。この際、図４（ｃ）、（ｄ）に示すように、前記第１スイッチング素子２５と前記第２スイッチング素子２７の両方をオンオフ制御し、起動時から同期整流を行う。さらに、前記制御回路３５は時刻ｔ１１では図４（ｅ）に示すように、前記スイッチ１５をオフのままとしている。

このようにして前記ＤＣ／ＤＣコンバータ１３を起動した時刻ｔ１１以降では、実施の形態１と同様、図４（ｃ）に示すように、前記第１スイッチング素子２５のオン期間が経時的に大きくなり、図４（ｄ）に示すように、前記第２スイッチング素子２７のオン期間は経時的に小さくなる。

その結果、前記インダクタ電流Ｉは、図４（ｂ）に示すように、正負の値を往復するものの、その平均値は破線で示すように０を維持している。また、前記インダクタ電流Ｉが負になっても、前記スイッチ１５がオフであるので、前記ダイオード１９により前記蓄電部４３側から前記主電源１８側への電流の逆流が抑制される。なお、時刻ｔ１１の直後で、図４（ｂ）に示すように前記インダクタ電流Ｉの波形が大きく崩れる理由は、実施の形態１で述べた通りである。

但し、従来のＤＣ／ＤＣコンバータでは起動時に逆流が発生する状態、すなわち前記蓄電部４３の電圧（以下、出力側端子電圧Ｖｃという）が前記主電源側電圧Ｖｂよりも高い状態であるので、前記第２スイッチング素子２７がオンになると、前記入力側端子電圧Ｖｔの瞬時値は、時刻ｔ１１以降で前記出力側端子電圧Ｖｃまで急上昇し、前記第２スイッチング素子２７がオフになると、時刻ｔ１１以前の電圧（＝Ｖｂ−Ｖｆ）まで急低下する。従って、図４（ａ）に示すように、前記入力側端子電圧Ｖｔの平均値は時刻ｔ１１以降で急上昇した後、前記第２スイッチング素子２７のオン期間が経時的に小さくなるとともに低下していく。

その後、時刻ｔ１２に至ると、図４（ｂ）の実線で示す前記インダクタ電流Ｉの前記三角波が安定し、図４（ａ）に示すように前記入力側端子電圧Ｖｔの平均値は起動時（時刻ｔ１０）の値（＝Ｖｂ−Ｖｆ）に至る。前記制御回路３５は上記したように、前記ＤＣ／ＤＣコンバータ１３の起動後に常に前記主電源側電圧Ｖｂと前記入力側端子電圧Ｖｔを、それぞれ読み込んでいるので、前記入力側端子電圧Ｖｔの平均値が起動時の値（＝Ｖｂ−Ｖｆ）に至ったか否かを判断することができる。なお、前記電圧降下Ｖｆはダイオード１９の電気的特性値として既知である。

前記制御回路３５は、時刻ｔ１２で前記入力側端子電圧Ｖｔの平均値が前記起動時の値（＝Ｖｂ−Ｖｆ）に至ったと判断すると、図４（ｅ）に示すように、前記スイッチ１５をオンにする。なお、前記入力側端子電圧Ｖｔの平均値が前記起動時の値に至ったとする判断基準は、前記主電源側電圧Ｖｂや前記入力側端子電圧Ｖｔの検出誤差や前記平均値演算誤差等における誤差範囲内で、実質的に前記入力側端子電圧Ｖｔの平均値と前記起動時の値が等しくなった状態とした。この場合、前記スイッチ１５の両端の電圧が実質的に等しいことになるので、ここで前記スイッチ１５をオンにしても前記ＤＣ／ＤＣコンバータ１３の前記出力側端子２９から前記入力側端子１７への逆流電流が流れない状態となる。

なお、前記入力側端子電圧Ｖｔの平均値と前記起動時の値とを、より正確に比較するため、図３に示すように前記入力側端子１７に前記平滑コンデンサ２３を電気的に接続しておく必要がある。これは、もし前記平滑コンデンサ２３がなければ、前記入力側端子電圧Ｖｔの瞬時変動が極めて大きくなり、前記起動時の値との比較において誤差が大きくなるためである。

時刻ｔ１２で前記スイッチ１５がオンになると、実施の形態１で述べたように、前記電圧降下Ｖｆがなくなるので、その分、前記入力側端子電圧Ｖｔの平均値が上昇し、前記インダクタ電流Ｉの平均値も増えるが、これらの変化は僅少であるので、図４（ａ）、（ｂ）には示していない。

その後、図４（ｂ）の破線で示すように、時刻ｔ１２以降で前記インダクタ電流Ｉの平均値が徐々に上昇し、前記ソフトスタート期間が終了する時刻ｔ１３に至ると、インダクタ電流Ｉの平均値が安定する。

このような動作を図２の動作と比較すると、前記スイッチ１５をオンにするタイミングが異なることがわかる。すなわち、図２の動作では、前記ソフトスタート期間が終了した後、前記既定期間以内に前記スイッチ１５をオンにしているが、図４の動作では、前記主電源側電圧Ｖｂから前記ダイオード１９の電圧降下Ｖｆを差し引いた値が、前記入力側端子電圧Ｖｔと実質的に等しくなれば、前記スイッチ１５をオンにしている。従って、本実施の形態２の構成の方が実施の形態１の構成よりも早く前記スイッチ１５をオンにすることができる。これは、上記したように前記入力側端子電圧Ｖｔが前記起動時の値（＝Ｖｂ−Ｖｆ）と実質的に等しくなれば、前記スイッチ１５をオンにしても電流の逆流が発生しないからである。このような動作により、実施の形態１に比べ前記主電源側電圧Ｖｂと前記入力側端子電圧Ｖｔを検出する必要があるため、回路構成が若干複雑になるものの、前記ダイオード１９による損失を最低限に抑制することができる。

なお、本実施の形態２の動作では、前記ＤＣ／ＤＣコンバータ１３の起動時に前記入力側端子電圧Ｖｔの平均値と前記起動時の値（＝Ｖｂ−Ｖｆ）を比較しているが、図４（ａ）からも明らかなように、前記ＤＣ／ＤＣコンバータ１３の起動直後は前記入力側端子電圧Ｖｔと前記起動時の値（＝Ｖｂ−Ｖｆ）が等しい状態であり、その後直ちに前記入力側端子電圧Ｖｔの平均値が上昇する挙動を示す。従って、起動直後に前記制御回路３５が、前記入力側端子電圧Ｖｔと前記起動時の値（＝Ｖｂ−Ｖｆ）が等しいと判断して、前記スイッチ１５をオンにしてしまう可能性がある。そこで、このような誤動作を回避するために、前記制御回路３５は、前記ＤＣ／ＤＣコンバータ１３が起動して既定時間（例えば確実に前記入力側端子電圧Ｖｔの平均値が上昇している数ミリ秒）経過後に、前記主電源側電圧検出回路５１と前記入力側端子電圧検出回路５３から、それぞれ主電源側電圧Ｖｂと入力側端子電圧Ｖｔを検出するようにしている。

以上の構成、動作により、ダイオード整流から同期整流への切り替えが不要で電流が逆流しない前記電源装置１１を得ることができる。

なお、本実施の形態２において、前記入力側端子電圧Ｖｔが前記起動時の値（＝Ｖｂ−Ｖｆ）と実質的に等しくなれば、前記スイッチ１５をオンにしているが、これは、前記ダイオード１９に直列に電流検出回路を接続し、前記制御回路３５が、前記ＤＣ／ＤＣコンバータ１３の起動後で、前記ダイオード１９のアノード側からカソード側に電流が流れたことを前記電流検出回路により検出すれば、前記スイッチ１５をオンにするようにしてもよい。すなわち、本実施の形態２では図４（ａ）に示すように、前記入力側端子電圧Ｖｔと前記起動時の値（＝Ｖｂ−Ｖｆ）が実質的に等しくなる時刻ｔ１２を、前記スイッチ１５をオンにするタイミングとしているが、この時、図４（ｂ）の破線に示すように、インダクタ電流Ｉの平均値も正の方向（前記入力側端子１７から前記出力側端子２９の方向）に流れ出す。これは、時刻ｔ１２以降では前記主電源側電圧Ｖｂから前記ダイオード１９の電圧降下Ｖｆを差し引いた値が前記入力側端子電圧Ｖｔより大きくなり、前記ダイオード１９がオンになるためである。従って、前記ダイオード１９に電流が流れたことを検出すれば、もはや前記ＤＣ／ＤＣコンバータ１３に逆流電流が流れない状態であるので、その時点（時刻ｔ１２）で前記スイッチ１５をオンにすればよい。

なお、このような構成においては、前記電流検出回路の出力は前記制御回路３５に接続されるとともに、前記主電源側電圧検出回路５１と前記入力側端子電圧検出回路５３は不要となる。従って、前記電流検出回路を設けた方が、回路構成が簡単になる。

また、前記スイッチ１５はＦＥＴで構成されているので、前記ダイオード１９が寄生ダイオードとなる。従って、前記電流検出回路は前記スイッチ１５と直列に接続すればよい。この場合でも前記ＤＣ／ＤＣコンバータ１３の起動直後は前記スイッチ１５がオフであるので、電気的には前記寄生ダイオードと前記電流検出回路が直列接続されたことになる。また、このような構成におけるタイミングチャートは図４（ｃ）〜（ｆ）と同じである。

（実施の形態３）
図５は、本発明の実施の形態３における電源装置のブロック回路図である。図６は、本発明の実施の形態３における電源装置の電流経時変化図であり、（ａ）はインダクタ電流Ｉの経時変化図を、（ｂ）は第１スイッチング素子のタイミングチャートを、（ｃ）は第２スイッチング素子のタイミングチャートを、（ｄ）はスイッチのタイミングチャートを、（ｅ）はＤＣ／ＤＣコンバータのタイミングチャートを、それぞれ示す。なお、図５において太線は電力系配線を、細線は信号系配線をそれぞれ示す。

図５に示す電源装置の構成において、図３と同じ構成要素には同じ符号を付して詳細な説明を省略し、これらと異なる点のみ述べる。すなわち、図５における特徴は以下の点である。

１）前記入力側端子電圧検出回路５３に替わって、前記ＤＣ／ＤＣコンバータ１３の前記出力側端子２９に出力側端子電圧検出回路５５を電気的に接続した。

２）前記制御回路３５に前記出力側端子電圧検出回路５５を電気的に接続した。従って、前記出力側端子電圧検出回路５５で検出された電圧は、高電圧端子側電圧Ｖｃとして前記制御回路３５に読み込まれる。

上記以外の構成は図３と同じである。

次に、このような電源装置１１の特徴となる動作について、図６を参照しながら説明する。なお、図６（ａ）において、実線はインダクタ２１に流れるインダクタ電流Ｉを、破線はその平均値をそれぞれ示す。

まず、時刻ｔ２０からｔ２１において、図６（ｅ）に示すように、前記ＤＣ／ＤＣコンバータ１３がオフ、すなわち動作していない状態であるので、図６（ｂ）、（ｃ）に示すように、前記第１スイッチング素子２５と前記第２スイッチング素子２７はいずれもオフである。さらに、実施の形態１と同様の理由で、図６（ｄ）に示すように、前記制御回路３５は前記スイッチ１５もオフとしている。これらの動作により、図６（ａ）に示すように、時刻ｔ２０からｔ２１では前記インダクタ電流Ｉは流れない。

次に、時刻ｔ２１で前記発電機４１による前記回生電力の発電が起こると、前記制御回路３５は、まず前記ＤＣ／ＤＣコンバータ１３を起動する前に、前記主電源側検出回路５１と前記出力側端子電圧検出回路５５から、それぞれ主電源側電圧Ｖｂと出力側端子電圧Ｖｃを検出する。従って、前記制御回路３５は、前記主電源１８と前記蓄電部４３の電圧をそれぞれ求めることになる。

次に、前記制御回路３５は前記主電源側電圧Ｖｂと前記出力側端子電圧Ｖｃから既定時比率Ｄｓを求める。具体的には、前記第２スイッチング素子２７に対する時比率（パルス１周期における前記第２スイッチング素子２７のオン期間の比率で、以下、時比率Ｄという）の場合、既定時比率Ｄｓは、Ｄｓ＝Ｖｂ／Ｖｃで求められる。なお、上記したように、前記第１スイッチング素子２５は前記第２スイッチング素子２７の反転動作を行うので、前記第１スイッチング素子２５に対する時比率Ｄ１は、Ｄ１＝１−Ｄの関係がある。従って、この場合の既定時比率Ｄｓ１はＤｓ１＝１−Ｄｓ＝１−Ｖｂ／Ｖｃとなる。

以下の説明では、前記第２スイッチング素子２７に対する時比率Ｄ、および既定時比率Ｄｓの場合について説明する。

前記制御回路３５は、前記既定時比率Ｄｓを求めた後、前記回生電力を前記蓄電部４３に充電するために、図６（ｅ）に示すように前記ＤＣ／ＤＣコンバータ１３をオンにして起動する。この際、図６（ｂ）、（ｃ）に示すように、前記第１スイッチング素子２５と前記第２スイッチング素子２７の両方をオンオフ制御し、起動時から同期整流を行う。さらに、前記制御回路３５は時刻ｔ２１では図６（ｄ）に示すように、前記スイッチ１５をオフのままとしている。

このようにして前記ＤＣ／ＤＣコンバータ１３を起動した後は、実施の形態１と同様に、時刻ｔ２１以降では前記制御回路３５は、図６（ｂ）に示すように、前記第１スイッチング素子２５のオン期間が経時的に大きくなるように制御し、図６（ｃ）に示すように、前記第２スイッチング素子２７のオン期間が経時的に小さくなるように制御する。これらを前記時比率Ｄ、Ｄ１で述べると、前記第１スイッチング素子２５の時比率Ｄ１は経時的に大きくなり、前記第２スイッチング素子２７の時比率Ｄは経時的に小さくなる。

このような動作により、前記インダクタ電流Ｉは、図６（ａ）に示すように、正負の値を往復するものの、その平均値は破線で示すように０を維持している。また、前記インダクタ電流Ｉが負になっても、前記スイッチ１５がオフであるので、前記ダイオード１９により前記蓄電部４３側から前記主電源１８側への電流の逆流が抑制される。なお、時刻ｔ２１の直後で、図６（ａ）に示すように前記インダクタ電流Ｉの波形が大きく崩れる理由は、実施の形態１で述べた通りである。

その後、時刻ｔ２２に至ると、図６（ａ）の実線で示す前記インダクタ電流Ｉの前記三角波が安定する。その後、破線で示すように、前記インダクタ電流Ｉの平均値は上昇していくのであるが、上昇する直前の時刻ｔ２２においては、前記制御回路３５により制御されている前記時比率Ｄが前記既定時比率Ｄｓと誤差範囲内で実質的に等しくなる。この状態では、前記ＤＣ／ＤＣコンバータ１３は前記入力側端子１７と前記出力側端子２９の間で電流が流れない状態となるので、前記出力側端子２９から前記入力側端子１７への逆流電流も流れない状態である。

従って、前記制御回路３５は、前記ＤＣ／ＤＣコンバータ１３の起動後に、現在の前記時比率Ｄと前記既定時比率Ｄｓを比較し、両者が実質的に等しくなる時刻ｔ２２で、図６（ｄ）に示すように、前記スイッチ１５をオンにする。この時、上記したように前記ＤＣ／ＤＣコンバータ１３は電流が流れない状態であるので、前記スイッチ１５をオンにしても電流はほとんど逆流しない。

時刻ｔ２２で前記スイッチ１５がオンになると、実施の形態１で述べたように、前記ダイオード１９の電圧降下Ｖｆがなくなるので、その影響で前記インダクタ電流Ｉの平均値も変化するが、この変化は僅少であるので、図６（ａ）には示していない。

その後、図６（ａ）の破線で示すように、時刻ｔ２２以降で前記インダクタ電流Ｉの平均値が徐々に上昇し、前記ソフトスタート期間が終了する時刻ｔ２３に至ると、インダクタ電流Ｉの平均値が安定する。

このような動作を図４の動作と比較すると、前記スイッチ１５をオンにするタイミングは同じであることがわかる。従って、本実施の形態３の構成によっても実施の形態１の構成よりも早く前記スイッチ１５をオンにすることができ、実施の形態１に比べ前記主電源側電圧Ｖｂと前記出力側端子電圧Ｖｃを検出する必要があるため、回路構成が若干複雑になるものの、前記ダイオード１９による損失を最低限に抑制することができる。

さらに、実施の形態２は、起動後、常に前記主電源側電圧Ｖｂと前記入力側端子電圧Ｖｔを検出しなければならないが、本実施の形態３では、起動後は現在の前記時比率Ｄ（前記制御回路３５の内部で知ることができる）と前記既定時比率Ｄｓを比較するだけで、電圧を検出する必要がない。従って、本実施の形態３の方が制御が容易になる。

また、実施の形態２では起動直後における前記スイッチ１５の誤動作を回避する制御が必要であったが、本実施の形態３においては、起動後の電圧検出が不要のため、上記の誤動作回避制御が不要となる。

以上の構成、動作により、ダイオード整流から同期整流への切り替えが不要で電流が逆流しない前記電源装置１１を得ることができる。

なお、本実施の形態３では、前記第２スイッチング素子２７における前記時比率Ｄと前記既定時比率Ｄｓの比較により前記スイッチ１５のオン制御を行っているが、これは、前記第１スイッチング素子２５における前記時比率Ｄ１と前記既定時比率Ｄｓ１の比較によってもよい。この場合、前記時比率Ｄ１が前記既定時比率Ｄｓ１と実質的に等しいか否かを判断することになるが、上記したように、Ｄ１＝１−Ｄ、Ｄｓ１＝１−Ｄｓの関係があるので、Ｄ１＝Ｄｓ１が成立した時、Ｄ１＝１−Ｄ、Ｄｓ１＝１−Ｄｓを代入すると、１−Ｄ＝１−Ｄｓとなり、ゆえにＤ＝Ｄｓとなる。従って、前記第１スイッチング素子２５における前記時比率Ｄ１と前記既定時比率Ｄｓ１の比較は、前記第２スイッチング素子２７における前記時比率Ｄと前記既定時比率Ｄｓの比較と同等である。このことから、いずれのスイッチング素子における時比率、既定時比率を用いて前記スイッチ１５のオン制御を行ってもよい。

また、実施の形態１〜３では、前記スイッチ１５に前記ＦＥＴを用いたので、前記ダイオード１９を前記ＦＥＴの前記寄生ダイオードとしているが、電源装置１１に流れる電流の大きさによっては、ダイオード１９を別体で接続する構成としてもよい。また、スイッチ１５は前記制御回路３５によりオンオフ制御が可能な構成のもの、例えばリレーでもよい。但し、この場合はリレーの両端にダイオード１９を並列接続する必要がある。

また、実施の形態１〜３において、前記主電源１８の極性が逆に接続された場合は、前記制御回路３５が前記スイッチ１５をオフにする制御を付加してもよい。これにより、前記主電源１８の逆接続による想定外の電圧、電流等から前記ＤＣ／ＤＣコンバータ１３の回路素子等を保護することができ、高信頼性が得られる。なお、前記主電源１８の逆接続は、前記制御回路３５が前記主電源側電圧検出回路５１の出力を監視することにより検出してもよいし、前記車両側制御回路からのデータ信号ｄａｔａにより認識してもよい。

また、実施の形態１〜３では、前記蓄電部４３に電気二重層キャパシタを用いたが、これは電気化学キャパシタ等の他のキャパシタでもよい。

また、実施の形態１〜３では、前記電源装置１１を前記車両用回生システムに適用した例について述べたが、これに限定されるものではなく、車両用以外も含め、主電源電圧を昇圧して出力する電源装置全般に適用することができる。

本発明にかかる電源装置は、低電流時であっても電流の逆流を抑制することができるので、電圧を変換するＤＣ／ＤＣコンバータを用いた電源装置等として有用である。

本発明の実施の形態１における電源装置のブロック回路図 本発明の実施の形態１における電源装置の電流経時変化図であり、（ａ）はインダクタ電流Ｉの経時変化図、（ｂ）は第１スイッチング素子のタイミングチャート、（ｃ）は第２スイッチング素子のタイミングチャート、（ｄ）はスイッチのタイミングチャート、（ｅ）はＤＣ／ＤＣコンバータのタイミングチャート 本発明の実施の形態２における電源装置のブロック回路図 本発明の実施の形態２における電源装置の電圧電流経時変化図であり、（ａ）は入力側端子電圧Ｖｔの経時変化図、（ｂ）はインダクタ電流Ｉの経時変化図、（ｃ）は第１スイッチング素子のタイミングチャート、（ｄ）は第２スイッチング素子のタイミングチャート、（ｅ）はスイッチのタイミングチャート、（ｆ）はＤＣ／ＤＣコンバータのタイミングチャート 本発明の実施の形態３における電源装置のブロック回路図 本発明の実施の形態３における電源装置の電流経時変化図であり、（ａ）はインダクタ電流Ｉの経時変化図、（ｂ）は第１スイッチング素子のタイミングチャート、（ｃ）は第２スイッチング素子のタイミングチャート、（ｄ）はスイッチのタイミングチャート、（ｅ）はＤＣ／ＤＣコンバータのタイミングチャート 従来のＤＣ／ＤＣ電圧変換装置のブロック回路図 従来のＤＣ／ＤＣ電圧変換装置の電流経時変化図であり、（ａ）はゲート回路の出力電流Ｉｏにおける経時変化図、（ｂ）はＦＥＴトランジスタ１０９のタイミングチャート、（ｃ）はＦＥＴトランジスタ１１９のタイミングチャート、（ｄ）はＤＣ／ＤＣ電圧変換装置のタイミングチャート 従来のＤＣ／ＤＣ電圧変換装置の低電流時の電流経時変化図であり、（ａ）はゲート回路の出力電流Ｉｏにおける経時変化図、（ｂ）はＦＥＴトランジスタ１０９のタイミングチャート、（ｃ）はＦＥＴトランジスタ１１９のタイミングチャート、（ｄ）はＤＣ／ＤＣ電圧変換装置のタイミングチャート

符号の説明

１１ 電源装置
１３ ＤＣ／ＤＣコンバータ
１５ スイッチ
１７ 入力側端子
１９ ダイオード
３５ 制御回路
５１ 主電源側電圧検出回路
５３ 入力側端子電圧検出回路
５５ 出力側端子電圧検出回路

Claims (9)

1. 同期整流式昇圧型のＤＣ／ＤＣコンバータと、
   前記ＤＣ／ＤＣコンバータの入力側端子にスイッチを介して電気的に接続された主電源と、
   前記入力側端子にカソードが、前記主電源にアノードが、それぞれ電気的に接続されたダイオードと、
   前記ＤＣ／ＤＣコンバータと前記スイッチに電気的に接続された制御回路を備え、
   前記制御回路は、前記スイッチをオフにした状態で前記ＤＣ／ＤＣコンバータを同期整流にて起動し、
   前記ＤＣ／ＤＣコンバータの出力側端子から前記入力側端子への逆流電流が流れない状態になれば前記スイッチをオンにするようにした電源装置。
2. 前記制御回路は、前記ＤＣ／ＤＣコンバータの出力電流の安定後で既定期間以内に、前記スイッチをオンにするようにした請求項１に記載の電源装置。
3. 前記スイッチは電界効果トランジスタで構成し、前記ダイオードは前記電界効果トランジスタのソースとドレイン間の寄生ダイオードからなる構成とした請求項１に記載の電源装置。
4. 前記スイッチは、前記ダイオードを並列接続したリレーで構成した請求項１に記載の電源装置。
5. 前記制御回路は、前記ＤＣ／ＤＣコンバータが停止している間、前記スイッチをオフにするようにした請求項１に記載の電源装置。
6. 前記主電源に電気的に接続された主電源側電圧検出回路と、
   前記入力側端子に電気的に接続された入力側端子電圧検出回路、および平滑コンデンサを、さらに備え、
   前記主電源側電圧検出回路と前記入力側端子電圧検出回路は前記制御回路と電気的に接続された構成を有し、
   前記制御回路は、前記ＤＣ／ＤＣコンバータが起動して既定時間経過後に、前記主電源側電圧検出回路と前記入力側端子電圧検出回路から、それぞれ主電源側電圧（Ｖｂ）と入力側端子電圧（Ｖｔ）を検出し、
   前記主電源側電圧（Ｖｂ）から前記ダイオードの電圧降下（Ｖｆ）を差し引いた値が、前記入力側端子電圧（Ｖｔ）と実質的に等しくなれば、前記スイッチをオンにするようにした請求項１に記載の電源装置。
7. 前記ダイオードに直列接続された電流検出回路を、さらに備え、
   前記電流検出回路は前記制御回路と電気的に接続された構成を有し、
   前記制御回路は、前記ＤＣ／ＤＣコンバータの起動後で、前記ダイオードのアノード側からカソード側に電流が流れたことを前記電流検出回路により検出すれば、前記スイッチをオンにするようにした請求項１に記載の電源装置。
8. 前記主電源に電気的に接続された主電源側電圧検出回路と、
   前記出力側端子に電気的に接続された出力側端子電圧検出回路とを、さらに備え、
   前記入力側端子電圧検出回路と前記出力側端子電圧検出回路は前記制御回路と電気的に接続された構成を有し、
   前記制御回路は、前記ＤＣ／ＤＣコンバータの起動前に、前記入力側端子電圧検出回路と前記出力側端子電圧検出回路から、それぞれ入力側電圧（Ｖｂ）と出力側端子電圧（Ｖｃ）を検出し、
   前記入力側電圧（Ｖｂ）と前記出力側端子電圧（Ｖｃ）から既定時比率（Ｄｓ）を求め、
   前記ＤＣ／ＤＣコンバータの起動後における時比率（Ｄ）が前記既定時比率（Ｄｓ）と実質的に等しくなれば、前記スイッチをオンにするようにした請求項１に記載の電源装置。
9. 前記制御回路は、前記主電源が逆接続された場合に前記スイッチをオフにすることにより、前記ＤＣ／ＤＣコンバータを保護するようにした請求項１に記載の電源装置。

Images