JP2010135607A - プリント回路板 - Google Patents
プリント回路板 Download PDFInfo
- Publication number
- JP2010135607A JP2010135607A JP2008310937A JP2008310937A JP2010135607A JP 2010135607 A JP2010135607 A JP 2010135607A JP 2008310937 A JP2008310937 A JP 2008310937A JP 2008310937 A JP2008310937 A JP 2008310937A JP 2010135607 A JP2010135607 A JP 2010135607A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pattern
- circuit board
- printed circuit
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】プリント回路板内におけるコモンモードノイズに対する耐ノイズ性を向上させる。
【解決手段】信号源1から送信される信号を受信する受信回路4の信号線2、シグナルグランド線3にそれぞれ第1、第2の回路素子15、16を実装し、これらを、接地された第3、第4の回路素子17、18を介して受信回路4の入力端5、基準端6に接続する。受信回路4の前段にブリッジ回路を構成し、このブリッジ回路の平衡条件に近づけるように、回路素子15〜18のインピーダンスを調整することで、受信回路4に加わるノイズ電圧を低減する。
【選択図】図1
【解決手段】信号源1から送信される信号を受信する受信回路4の信号線2、シグナルグランド線3にそれぞれ第1、第2の回路素子15、16を実装し、これらを、接地された第3、第4の回路素子17、18を介して受信回路4の入力端5、基準端6に接続する。受信回路4の前段にブリッジ回路を構成し、このブリッジ回路の平衡条件に近づけるように、回路素子15〜18のインピーダンスを調整することで、受信回路4に加わるノイズ電圧を低減する。
【選択図】図1
Description
本発明は、コモンモードノイズに対する耐ノイズ性を向上させたプリント回路板に関するものである。
近年の電子機器の高機能化に伴って、プリント回路板は動作の高速化や配線の高密度化により、回路の動作に影響を与える各種ノイズの問題が複雑化している。
プリント回路板の高密度化はグランド面積の減少に繋がり、電子機器の筐体やケーブルからプリント回路板に侵入するコモンモードノイズが回路の動作に大きく影響する。
特に高周波では、信号伝送における平衡度のずれや、筐体や大地等との浮遊容量、浮遊インダクタンスの影響によって、コモンモードノイズの一部が形態を変えて回路に悪影響を与え、誤動作の要因にもなる。
従来、コモンモードノイズの対策として、図8に示すように、信号源101の信号線102とシグナルグランド線103の両方に相互インダクタンスを有する部品123を取り付けてコモンモードノイズを抑制する方法が知られている(非特許文献1参照)。
また、図9に示すように、信号線102とシグナルグランド線103をそれぞれコンデンサ124,125で筐体へバイパスする方法が知られている。
村田製作所ウェブ ノイズ対策ノウハウ集20〜30頁
上記従来の技術では、図8に示すように、相互インダクタンスを有する部品123として、例えばコモンチョークコイルを使用する。
コモンチョークコイルは、ノーマルモードの電流が流れると2個のコイルは磁束が打ち消されるように働くのに対して、コモンモードの電流が流れるとコイルは互いに磁束を強めあうため、コモンモードノイズだけを効率的に抑制することが可能である。
しかしながら、コモンチョークコイルは、抵抗、コンデンサ、インダクタといった回路素子に比べて高価であり、ノイズ対策に要するコストを増大させるといった問題があった。
また、コモンチョークコイルと同様の効果が期待できるものとして、ケーブルに磁性体コアを周回して設ける技術がある。
磁性体コアは、コモンチョークコイルと比較してコストは安価であるため、比較的低コストのノイズ対策が可能であるが、磁性体コアを設けるためにはそれなりのスペースが必要となり、電子機器の小型化の弊害になるといった問題があった。
また、ケーブルに磁性体コアを周回するにあたっては、ケーブルにストレスを掛けることとなり、ケーブルやコネクタの接続の信頼性を低下させるという問題があった。
さらに、これら相互インピーダンスを有する対策部品を設ける技術の共通の課題として、特定の狭い高周波のノイズ成分は減衰できるものの、静電気のような広帯域に渡るノイズには十分な対策ができないという問題があった。
他方、図9に示すように、信号線とシグナルグランド線とをそれぞれコンデンサを介して筐体へ接続する構成では、信号源に発生したコモンモードノイズに対して、コンデンサを追加するだけでノイズを筐体へバイパスすることができる。従って、安価で省スペースなコモンモードノイズの対策が可能となる。
筐体を介して進入するコモンモードノイズに対しては、受信回路に加わるノイズ電圧が筐体へバイパスするコンデンサの容量と浮遊容量の比により決定するため、バイパスコンデンサはより大きな容量が好ましい。
しかしながら、バイパスコンデンサは漏洩電流に大きな影響を及ぼすため、あまり大きな容量とすることができない。このため、容量結合により筐体を介して信号線やシグナルグランド線に重畳するノイズには十分な減衰効果を得ることができないという問題があった。
また、信号線とシグナルグランド線にバイパスコンデンサを追加しても、信号線とシグナルグランド線の平衡度のずれを改善することはできないため、受信回路に加わるコモンモード成分を十分に低減することはできないという問題があった。
本発明は、プリント回路板に実装した安価な回路素子を用いて、コモンモードノイズに対する耐ノイズ性を十分に高くすることができるプリント回路板を提供することを目的とするものである。
上記目的を達成するために、本発明のプリント回路板は、 信号源から送信される信号の受信回路を備えるプリント回路板において、前記信号源からの信号線に接続され、前記受信回路の入力端に接続された第1の配線パターンと、前記信号源からのGND線に接続され、前記受信回路の基準端に接続された第2の配線パターンと、接地された筐体と接続する第1のGNDパターンと、前記受信回路の基準端と接続する第2のGNDパターンと、前記第1の配線パターンに実装された第1の回路素子と、前記第2の配線パターンに実装された第2の回路素子と、一端が前記第1の配線パターンにおける前記第1の回路素子よりも入力端側に実装され、他端が前記第1のGNDパターンに実装された第3の回路素子と、一端が前記第2の配線パターンにおける前記第2の回路素子よりも基準端側に実装され、他端が前記第1のGNDパターンに実装された第4の回路素子とを有することを特徴とする。
上記構成によれば、筐体から侵入するノイズ電圧に対して、受信回路の入力端と基準端を中間点とするブリッジ回路を安価な回路素子だけで構成することができる。
これにより、信号源のコモンモードのみならず、信号源の信号線やGND線に重畳するノイズに対しても同様の減衰効果を得ることができる。
回路素子のインピーダンスをブリッジ回路の平衡条件に近づけるよう調整することで、受信回路に加わるノイズ電圧を十分に低減することが可能である。
本発明を実施するための最良の形態を図面に基づいて説明する。
図1は本発明の実施例1を示すもので、プリント回路板7はネジ穴9のネジを介して筐体8に取り付けられている。プリント回路板7には受信回路4が実装されており、プリント回路板7の外部に設けられた信号源1と受信回路4は電気的に接続され、信号源1から受信回路4へ信号が送信される。受信回路4は、入力端5、基準端6等の端子を有している。
信号源1と接続された信号線2は、受信回路4の入力端5に接続された、プリント回路板7上の第1のパターン(第1の配線パターン)10と接続されている。また、信号源1と接続されたGND線であるシグナルグランド線3は、受信回路4の基準端6に接続された、プリント回路板7上の第2のパターン11(第2の配線パターン)と接続されている。
また、プリント回路板7は、接地された筐体8と接続される第1のGNDパターン13と、第1のGNDパターン13とは分離され、受信回路4の基準端6と接続される第2のGNDパターン14と、を有する。
第1のパターン10の途中に第1の回路素子15が実装されており、第2のパターン11の途中に第2の回路素子16が実装されている。
さらに、第1のパターン10の第1の回路素子15よりも入力端側には、第3の回路素子17の一端が実装され、第3の回路素子17の他端は第1のGNDパターン13に実装されている。また、第2のパターン12の第2の回路素子16よりも基準端側には、第4の回路素子18の一端が実装され、第4の回路素子18の他端は第1のGNDパターン13に実装されている。
図2(a)は、プリント回路板7の接続構造を示す回路図であって、第1のGNDパターン13を基準とする電圧源に対しては、図2(b)に示すようブリッジ回路を構成している。コモンモードノイズ20の減衰作用を計算する場合は、重ね合せの原理により、図2(b)に示すように、信号源1をショートして考えることができる。
ここで、第1の回路素子15のインピーダンスをZ1、第2の回路素子16のインピーダンスをZ2、第3の回路素子17のインピーダンスをZ3、第4の回路素子18のインピーダンスをZ4とする。
このとき、Vcomで示すコモンモードノイズ20が加わると、Vinで示した受信回路4の入力端5と基準端6の間に現れるノイズ電圧は次式で表される。
Vin=Vcom*|Z3/(Z1+Z3)-Z2/(Z2+Z4)|
ここで、図2(b)におけるブリッジ回路の平衡条件はZ1*Z4=Z2*Z3で表され、平衡条件を満足するように各回路素子のインピーダンスを決定することでVin=0となる。
また、概略Z1*Z4=Z2*Z3となるように各回路素子のインピーダンスを決定することで、Vcomに対してVinを十分に小さくすることができ、受信回路4の入力端5と基準端6の間に現れるノイズ電圧は十分に低減することが可能である。
Vcomで示すコモンモードノイズ20が、Vinで示した受信回路の入力端5と基準端6の間に現れるノーマルモードノイズに変換される割合を示すCMRR(同相ノイズ除去比)は次式で表される。
CMRR=20*log(Vcom/Vin)=20*log|{(Z1+Z3)*(Z2+Z4)}/(Z3*Z4-Z1*Z2)|
このとき、CMRRの値が大きいほどコモンモードノイズ20の影響を受けにくくなり、Z1、Z2、Z3、Z4の関係もCMRRをできるだけ大きく、例えば60dB以上とすることが望ましい。
以上のことから、受信回路4の前段にブリッジ回路を設けることで、信号源1のコモンモードノイズのみならず、容量結合や誘導結合により筐体8を介して信号線2やシグナルグランド線3に重畳するノイズに対しても十分な減衰効果を得ることができる。
さらに、第3の回路素子17と第4の回路素子18をコンデンサとすることで、信号線2とシグナルグランド線3にはフィルタ回路としても作用し、ブリッジ回路の作用効果と併せて耐ノイズ性をさらに高めることが可能となる。
図3は実施例2を示すもので、第1のGNDパターン13と第2のGNDパターン14が抵抗素子である1kΩ以上の高抵抗の回路素子21で接続されている点のみが実施例1と異なる。第1のGNDパターン13と第2のGNDパターン14を十分に分離できるため、信号源1から送信される信号波形の減衰を抑制することが可能となる。
図4は実施例3を示すもので、第1のGNDパターン13と第2のGNDパターン14がパターン幅の十分に小さなグランド間接続部22で接地間接続されている点のみが実施例1と異なる。第1のGNDパターン13と第2のGNDパターン14間のインピーダンスを低減でき、プリント回路板上のノイズ放射を抑制することが可能となる。
このとき、ブリッジ回路のインピーダンスの平衡条件にできるだけ影響を与えないように、ブリッジ回路とはできるだけ遠い位置で接続されることが好ましい。
図5は実施例4を示すもので、第1のパターン10と第2のパターン11がコンデンサ23で接続されている点のみが実施例1と異なる。ブリッジ回路の前段で信号線2と接続される第1のパターン10とシグナルグランド線3と接続される第2のパターン11の平衡度を高めることが可能である。
このとき、コンデンサ23とブリッジ回路の二段階でコモンモードノイズに対する対策が可能であり、コモンモードノイズに対する耐ノイズ性をさらに高めることができる。
図6は実施例5を示すもので、信号源1とプリント回路板7が信号線2とシグナルグランド線3とを有するケーブルで接続されており、かつケーブルに磁性体コア24を周回している。この構成によれば、ケーブルにおいて信号線2とシグナルグランド線3の平衡度を高めることが可能となる。
このとき、磁性体コア24とブリッジ回路の二段階でコモンモードノイズに対する対策が可能であり、コモンモードノイズに対する耐ノイズ性をさらに高めることができる。
図7は実施例6を示すもので、信号源1と受信回路4が同一プリント回路板上に配置されている点のみが実施例1と異なる。受信回路4の前段にブリッジ回路を構成する回路素子を設けることにより、受信回路4に加わるノイズ電圧を低減することが可能となる。
1 信号源
2 信号線
3 シグナルグランド線
4 受信回路
5 入力端
6 基準端
7 プリント回路板
8 筐体
9 ネジ穴
10 第1のパターン
11 第2のパターン
13 第1のGNDパターン
14 第2のGNDパターン
15 第1の回路素子
16 第2の回路素子
17 第3の回路素子
18 第4の回路素子
19 高抵抗の回路素子
23 コンデンサ
24 磁性体コア
2 信号線
3 シグナルグランド線
4 受信回路
5 入力端
6 基準端
7 プリント回路板
8 筐体
9 ネジ穴
10 第1のパターン
11 第2のパターン
13 第1のGNDパターン
14 第2のGNDパターン
15 第1の回路素子
16 第2の回路素子
17 第3の回路素子
18 第4の回路素子
19 高抵抗の回路素子
23 コンデンサ
24 磁性体コア
Claims (6)
- 信号源から送信される信号の受信回路を備えるプリント回路板において、
前記信号源からの信号線に接続され、前記受信回路の入力端に接続された第1の配線パターンと、
前記信号源からのGND線に接続され、前記受信回路の基準端に接続された第2の配線パターンと、
接地された筐体と接続する第1のGNDパターンと、
前記受信回路の基準端と接続する第2のGNDパターンと、
前記第1の配線パターンに実装された第1の回路素子と、
前記第2の配線パターンに実装された第2の回路素子と、
一端が前記第1の配線パターンにおける前記第1の回路素子よりも入力端側に実装され、他端が前記第1のGNDパターンに実装された第3の回路素子と、
一端が前記第2の配線パターンにおける前記第2の回路素子よりも基準端側に実装され、他端が前記第1のGNDパターンに実装された第4の回路素子と、
を有することを特徴とするプリント回路板。 - 前記第1の回路素子のインピーダンスをZ1、前記第2の回路素子のインピーダンスをZ2、前記第3の回路素子のインピーダンスをZ3、前記第4の回路素子のインピーダンスをZ4としたとき、Z1*Z4=Z2*Z3であることを特徴とする請求項1に記載のプリント回路板。
- 前記第3の回路素子と前記第4の回路素子は、それぞれコンデンサであることを特徴とする請求項1又は2に記載のプリント回路板。
- 前記第1のGNDパターンと前記第2のGNDパターンは、抵抗素子を介して接続されていることを特徴とする請求項1又は2に記載のプリント回路板。
- 前記第1の配線パターンと前記第2の配線パターンは、コンデンサを介して接続されていることを特徴とする請求項1又は2に記載のプリント回路板。
- 前記信号線と前記GND線を有するケーブルが設けられ、前記ケーブルに磁性体コアを周回したことを特徴とする請求項1又は2に記載のプリント回路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310937A JP2010135607A (ja) | 2008-12-05 | 2008-12-05 | プリント回路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310937A JP2010135607A (ja) | 2008-12-05 | 2008-12-05 | プリント回路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010135607A true JP2010135607A (ja) | 2010-06-17 |
Family
ID=42346592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008310937A Pending JP2010135607A (ja) | 2008-12-05 | 2008-12-05 | プリント回路板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010135607A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016103811A (ja) * | 2014-11-28 | 2016-06-02 | 古河電気工業株式会社 | 通信システムおよび通信方法 |
JP2016143697A (ja) * | 2015-01-30 | 2016-08-08 | 本田技研工業株式会社 | 回路基板 |
JP2017002732A (ja) * | 2015-06-04 | 2017-01-05 | 本田技研工業株式会社 | 複数の微小信号が入力される電子装置 |
WO2021029194A1 (ja) * | 2019-08-09 | 2021-02-18 | パナソニックIpマネジメント株式会社 | 電子基板 |
-
2008
- 2008-12-05 JP JP2008310937A patent/JP2010135607A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016103811A (ja) * | 2014-11-28 | 2016-06-02 | 古河電気工業株式会社 | 通信システムおよび通信方法 |
JP2016143697A (ja) * | 2015-01-30 | 2016-08-08 | 本田技研工業株式会社 | 回路基板 |
JP2017002732A (ja) * | 2015-06-04 | 2017-01-05 | 本田技研工業株式会社 | 複数の微小信号が入力される電子装置 |
WO2021029194A1 (ja) * | 2019-08-09 | 2021-02-18 | パナソニックIpマネジメント株式会社 | 電子基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5034453B2 (ja) | 電子部品内蔵型多層基板 | |
US7545652B2 (en) | Printed circuit board and differential signaling structure | |
WO2015181883A1 (ja) | コモンモードフィルタ | |
JP2010135607A (ja) | プリント回路板 | |
WO2011142079A1 (ja) | 差動信号伝送線路、icパッケージおよびそれらの試験方法 | |
JP5754779B2 (ja) | 雑音抑制回路および雑音抑制方法 | |
JP6173180B2 (ja) | マイクロホン及びマイクロホン装置 | |
JP2003018224A (ja) | 差動信号伝送方式および差動信号伝送における送信および受信に使用するic | |
JP2011129996A (ja) | ノイズフィルタ部品,ノイズフィルタ構造及びノイズフィルタ部品の使用方法 | |
JP2007234864A (ja) | 装置及び接続方法 | |
US20060078134A1 (en) | In-line microphone filter | |
JP2006179596A (ja) | 半導体装置 | |
US8035461B1 (en) | Inductive filter and method of reducing vibration sensitivity | |
TW201725853A (zh) | 網路信號濾波電路 | |
TWI484693B (zh) | 數位電子元件 | |
JP2016165081A (ja) | ノイズフィルタ | |
TWI597940B (zh) | 雜訊濾波器構裝構造 | |
CN106162435A (zh) | 一种抑制谐振的麦克风单体 | |
JPH05327264A (ja) | 半導体装置 | |
JP2014203976A (ja) | プリント回路板 | |
US9190978B2 (en) | Differential transmission circuit and printed circuit board | |
JP5459550B2 (ja) | ノイズ対策回路 | |
JP2018078175A (ja) | コモンモードノイズフィルタの実装構造 | |
JP6025438B2 (ja) | 差動伝送回路及びプリント回路板 | |
JPH088657A (ja) | 増幅器のノイズ耐性改善回路 |