JP2010135572A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010135572A JP2010135572A JP2008310361A JP2008310361A JP2010135572A JP 2010135572 A JP2010135572 A JP 2010135572A JP 2008310361 A JP2008310361 A JP 2008310361A JP 2008310361 A JP2008310361 A JP 2008310361A JP 2010135572 A JP2010135572 A JP 2010135572A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- contact
- semiconductor device
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000002955 isolation Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 8
- 238000003475 lamination Methods 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 17
- 230000001681 protective effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- -1 polysiloxane Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】第1コンタクト202及び第2コンタクト222は、素子分離膜102上に位置しており、互いに対向しており、水平方向の長さが高さより長い。第1導電パターン204は第1コンタクト202上に位置し、少なくとも一層の配線層に形成されている。第2導電パターン224は第2コンタクト222上に位置し、第1導電パターン204に対向している。配線400は、第1導電パターン204及び第2導電パターン224より上に位置する上層の配線層に形成されており、第1導電パターン204及び第2導電パターン224の上方に位置する領域に位置している。
【選択図】図1
Description
前記素子分離膜上に位置しており、互いに対向しており、水平方向の長さが高さより長い第1コンタクト及び第2コンタクトと、
前記第1コンタクト上に位置し、少なくとも一層の配線層に形成された第1導電パターンと、
前記第2コンタクト上に位置し、前記第1導電パターンに対向しており、前記少なくとも一層の配線層に形成された第2導電パターンと、
前記第1導電パターン及び前記第2導電パターンより上に位置する上層の配線層と、
を備え、
前記上層の配線層のうち前記第1導電パターン及び前記第2導電パターンの上方に位置する領域には、絶縁膜、又は前記第1導電パターン及び前記第2導電パターンとは異なるパターンの第3導電パターンが位置している半導体装置が提供される。
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。
102 素子分離膜
120 絶縁膜
140 絶縁膜
142 保護絶縁膜
160 絶縁膜
180 保護絶縁膜
200 電極
202 第1コンタクト
204 第1導電パターン
206 第1下層導電パターン
220 電極
222 第2コンタクト
224 第2導電パターン
226 第2下層導電パターン
230 配線
302 ビア
304 配線
324 配線
400 配線
500 トランジスタ
502 ゲート電極
Claims (7)
- 基板に形成された素子分離膜と、
前記素子分離膜上に位置しており、互いに対向しており、水平方向の長さが高さより長い第1コンタクト及び第2コンタクトと、
前記第1コンタクト上に位置し、少なくとも一層の配線層に形成された第1導電パターンと、
前記第2コンタクト上に位置し、前記第1導電パターンに対向しており、前記少なくとも一層の配線層に形成された第2導電パターンと、
前記第1導電パターン及び前記第2導電パターンより上に位置する上層の配線層と、
を備え、
前記上層の配線層のうち前記第1導電パターン及び前記第2導電パターンの上方に位置する領域には、絶縁膜、又は前記第1導電パターン及び前記第2導電パターンとは異なるパターンの第3導電パターンが位置している半導体装置。 - 請求項1に記載の半導体装置において、
前記第1コンタクトの下端及び前記第2コンタクトの下端は前記素子分離膜に接している半導体装置。 - 請求項1に記載の半導体装置において、
上面が前記第1コンタクトに接していて下面が前記素子分離膜に接しており、水平方向の長さが高さより長い第1下層導電パターンと、
上面が前記第2コンタクトに接していて下面が前記素子分離膜に接しており、前記第1下層導電パターンに対向しており、水平方向の長さが高さより長い第2下層導電パターンと、
を備える半導体装置。 - 請求項3に記載の半導体装置において、
前記基板に形成され、ゲート電極を有するトランジスタを備え、
前記第1下層導電パターン及び前記第2下層導電パターンは、前記ゲート電極と同一の層構造を有している半導体装置。 - 請求項1〜4のいずれか一つに記載の半導体装置において、
前記第1コンタクト及び前記第1導電パターンと、前記第2コンタクト及び前記第2導電パターンの間に位置する第1絶縁膜と、
前記第1導電パターン及び前記第2導電パターンの上に位置する第2絶縁膜と、
を備え、
前記第2絶縁膜は、前記第1絶縁膜より誘電率が低い半導体装置。 - 請求項1〜5のいずれか一つに記載の半導体装置において、
前記第1コンタクトと前記第2コンタクトの間隔は、140nm以下である半導体装置。 - 請求項6に記載の半導体装置において、前記第1コンタクトと前記第2コンタクトの間隔は、当該半導体装置の最小デザインルールに規定された最小の間隔である半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310361A JP2010135572A (ja) | 2008-12-05 | 2008-12-05 | 半導体装置 |
US12/632,342 US8013385B2 (en) | 2008-12-05 | 2009-12-07 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310361A JP2010135572A (ja) | 2008-12-05 | 2008-12-05 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013258856A Division JP5775139B2 (ja) | 2013-12-16 | 2013-12-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010135572A true JP2010135572A (ja) | 2010-06-17 |
Family
ID=42230102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008310361A Pending JP2010135572A (ja) | 2008-12-05 | 2008-12-05 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8013385B2 (ja) |
JP (1) | JP2010135572A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120131098A (ko) | 2011-05-24 | 2012-12-04 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
JP2015046549A (ja) * | 2013-08-29 | 2015-03-12 | 三菱電機株式会社 | 半導体装置 |
JP2017076815A (ja) * | 2013-03-05 | 2017-04-20 | クアルコム,インコーポレイテッド | キャパシタンスを高めた金属−酸化物−金属(mom)キャパシタ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150137201A1 (en) * | 2013-11-20 | 2015-05-21 | Qualcomm Incorporated | High density linear capacitor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124575A (ja) * | 2000-08-31 | 2002-04-26 | Texas Instr Inc <Ti> | チップ上のキャパシタ |
JP2008103527A (ja) * | 2006-10-19 | 2008-05-01 | Renesas Technology Corp | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5858865A (en) * | 1995-12-07 | 1999-01-12 | Micron Technology, Inc. | Method of forming contact plugs |
JP2001085630A (ja) | 1999-07-14 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
KR100328598B1 (ko) * | 1999-10-05 | 2002-03-15 | 윤종용 | 정션 다이오드가 구비된 반도체 소자 및 그 제조방법 |
JP2004241762A (ja) | 2003-01-16 | 2004-08-26 | Nec Electronics Corp | 半導体装置 |
US6806579B2 (en) * | 2003-02-11 | 2004-10-19 | Infineon Technologies Ag | Robust via structure and method |
US7348652B2 (en) * | 2003-03-07 | 2008-03-25 | Micron Technology, Inc. | Bulk-isolated PN diode and method of forming a bulk-isolated PN diode |
TWI241659B (en) * | 2003-06-03 | 2005-10-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for manufacturing the same |
US7173338B2 (en) * | 2004-03-06 | 2007-02-06 | International Business Machines Corporation | Suppression of localized metal precipitate formation and corresponding metallization depletion in semiconductor processing |
JP2006261455A (ja) | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | 半導体装置およびmimキャパシタ |
JP2008124449A (ja) | 2006-10-16 | 2008-05-29 | Nec Electronics Corp | 半導体装置およびその製造方法 |
-
2008
- 2008-12-05 JP JP2008310361A patent/JP2010135572A/ja active Pending
-
2009
- 2009-12-07 US US12/632,342 patent/US8013385B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124575A (ja) * | 2000-08-31 | 2002-04-26 | Texas Instr Inc <Ti> | チップ上のキャパシタ |
JP2008103527A (ja) * | 2006-10-19 | 2008-05-01 | Renesas Technology Corp | 半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120131098A (ko) | 2011-05-24 | 2012-12-04 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
US9000503B2 (en) | 2011-05-24 | 2015-04-07 | Renesas Electronics Corporation | Semiconductor device |
US9230969B2 (en) | 2011-05-24 | 2016-01-05 | Renesas Electronics Corporation | Semiconductor device |
JP2017076815A (ja) * | 2013-03-05 | 2017-04-20 | クアルコム,インコーポレイテッド | キャパシタンスを高めた金属−酸化物−金属(mom)キャパシタ |
JP2015046549A (ja) * | 2013-08-29 | 2015-03-12 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20100140677A1 (en) | 2010-06-10 |
US8013385B2 (en) | 2011-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4577687B2 (ja) | 半導体装置 | |
JP5731904B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5876249B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006303220A (ja) | 半導体装置 | |
TWI650844B (zh) | 具有測試鍵結構的半導體晶圓 | |
JP2009099991A (ja) | 半導体素子のスタックキャパシタ及びその形成方法 | |
JP2009111013A (ja) | 半導体装置 | |
JP4280204B2 (ja) | 半導体装置 | |
JP2007207878A (ja) | 半導体装置 | |
JP2010135572A (ja) | 半導体装置 | |
JP5521422B2 (ja) | 半導体装置 | |
JP2004241762A (ja) | 半導体装置 | |
JP5708124B2 (ja) | 半導体装置 | |
JP5775139B2 (ja) | 半導体装置 | |
TWI501294B (zh) | 具有嵌埋式低介電係數金屬化的半導體裝置 | |
JP2010225880A (ja) | 半導体装置及びその製造方法 | |
JP2015135991A (ja) | 半導体装置 | |
JP2007013211A (ja) | 半導体装置 | |
JP2006134939A (ja) | 半導体装置 | |
JP2010135515A (ja) | 半導体装置およびその製造方法 | |
KR100947923B1 (ko) | 반도체 소자의 캐패시터 및 그 형성 방법 | |
KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
JP2006108583A (ja) | 半導体装置 | |
JP6101162B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131001 |