JP2010123829A - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP2010123829A JP2010123829A JP2008297554A JP2008297554A JP2010123829A JP 2010123829 A JP2010123829 A JP 2010123829A JP 2008297554 A JP2008297554 A JP 2008297554A JP 2008297554 A JP2008297554 A JP 2008297554A JP 2010123829 A JP2010123829 A JP 2010123829A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- printed wiring
- board according
- core substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は産業用および民生用などの各種電子機器に広く用いられているプリント配線板およびその製造方法に関するものである。 The present invention relates to a printed wiring board widely used in various electronic devices for industrial use and consumer use and a method for manufacturing the same.
近年、電子機器の小型化、高性能化に伴い、産業用にとどまらず、広く民生用機器の分野においても、LSI等の半導体チップを高密度に実装できる多層配線基板が安価に供給されることが強く要望されている。このような多層配線基板では微細に配線ピッチで形成された複数層の配線パターン間を高い接続信頼性で電気的に接続できることが重要である。このような市場の要望に対して、多層配線基板の任意の電極を任意の配線パターン位置において、層間接続できるインナービアホール接続法すなわち全層IVH構造多層基板と呼ばれるものがある。 In recent years, with the downsizing and higher performance of electronic devices, multilayer wiring boards capable of mounting LSI chips and other semiconductor chips at a high density have been supplied at a low cost not only for industrial use but also in the field of consumer equipment. Is strongly demanded. In such a multilayer wiring board, it is important that a plurality of wiring patterns finely formed at a wiring pitch can be electrically connected with high connection reliability. In response to such market demands, there is an inner via hole connection method in which an arbitrary electrode of a multilayer wiring board can be interlayer-connected at an arbitrary wiring pattern position, that is, an all-layer IVH structure multilayer board.
一方、上記の全層IVH構造多層基板では、ビアホール内にペーストを充填しているため、最外層における微細な配線層の形成およびビアホールの小径化に限界があった。そこで、図3に示すような、全層IVH構造多層基板の特徴である任意の電極を任意の配線パターン位置において層間接続できる点を活かしつつ、めっきにより最外層の微細な配線およびビアホール内に金属層を充填して形成することにより、小径穴の実現を可能にしたビルドアップ構造のプリント配線板が開発されている。 On the other hand, in the above all-layer IVH structure multilayer substrate, since the paste is filled in the via hole, there is a limit to the formation of a fine wiring layer in the outermost layer and the diameter reduction of the via hole. Therefore, as shown in FIG. 3, while making use of the fact that any electrode, which is a feature of an all-layer IVH structure multilayer substrate, can be interlayer-connected at any wiring pattern position, metal is formed in the finest wiring and via hole of the outermost layer by plating. A printed wiring board having a build-up structure has been developed in which a small-diameter hole can be realized by filling the layers.
図3において、絶縁層1にビアホールが形成され、これらのビアホール内に導電性ペースト2が充填された第1のビア3を有するコア基板4を内層とし、このコア基板4の外側に別の絶縁層としてビルドアップ層7が形成され、このビルドアップ層7は層間接続するための金属層5がめっきによって充填されたフィルドビアによる第2のビア6を備えている。さらに絶縁層のそれぞれの面に所望の配線パターン8が形成されることによって、ビルドアップ構造のプリント配線板が構成されている。
In FIG. 3, a
さらに、基板の高周波特性を向上させるために、コア基板4を構成する全層IVH構造多層基板の銅箔に、低粗化銅箔を用いたビルドアップ配線板が開発されている。
Furthermore, in order to improve the high frequency characteristics of the substrate, a build-up wiring board using a low-roughened copper foil as a copper foil of an all-layer IVH structure multilayer substrate constituting the
なお、この発明の出願に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
上記のような低粗化銅箔を用いたコア基板である全層IVH構造多層基板上にビアホール内にめっきにより金属層を充填したフィルドビアを有するビルドアップ層を形成したとき、コア基板のビアの導電性ペーストとビルドアップ層の金属層との間に低粗化銅箔による配線パターンが介在することになり、コア基板のビアの導電性ペーストと低粗化銅箔との密着性が十分でないため、熱衝撃による収縮ストレスでコア基板のビアの導電性ペーストとビルドアップ層のめっきビアとの接続抵抗が上昇する可能性も有していた。 When a build-up layer having a filled via filled with a metal layer by plating in a via hole is formed on an all-layer IVH structure multilayer substrate that is a core substrate using a low-roughened copper foil as described above, The wiring pattern of the low-roughened copper foil is interposed between the conductive paste and the metal layer of the build-up layer, and the adhesion between the conductive paste of the core substrate via and the low-roughened copper foil is not sufficient. For this reason, there is a possibility that the connection resistance between the conductive paste of the via of the core substrate and the plated via of the buildup layer is increased due to shrinkage stress due to thermal shock.
上記目的を達成するために、本発明は、第1のビアを有する絶縁層と前記第1のビア上の領域を除いて前記絶縁層に形成された配線パターンとを備えたコア基板と、前記コア基板の表層に形成されたビルドアップ層と、前記ビルドアップ層の表層に形成された配線パターンと、前記ビルドアップ層に形成された導電性めっきからなる第2のビアとを備え、前記第2のビアは前記第1のビアの直上に形成され、前記第2のビアと前記第1のビアとは電気的に接続されていることを特徴とするプリント配線板である。 To achieve the above object, the present invention provides a core substrate including an insulating layer having a first via and a wiring pattern formed in the insulating layer excluding a region on the first via; A build-up layer formed on a surface layer of the core substrate; a wiring pattern formed on a surface layer of the build-up layer; and a second via made of conductive plating formed on the build-up layer, 2 is a printed wiring board, wherein the second via is formed immediately above the first via, and the second via and the first via are electrically connected.
この構成により、コア基板の第1のビア内の導電性ペーストとビルドアップ層の第2のビア内のフィルドビアの金属層とが直接電気的に結合されるので、熱衝撃に対しても接続抵抗が上昇せず、ビア接続信頼性に優れたビルドアップ構造のプリント配線板を得ることができる。 With this configuration, since the conductive paste in the first via of the core substrate and the metal layer of the filled via in the second via of the buildup layer are directly electrically coupled, the connection resistance against thermal shock As a result, a printed wiring board having a built-up structure with excellent via connection reliability can be obtained.
以上のように本発明は、フィルドビアのビア内の金属層がコア基板のビア内の導電性ペースト上に直接形成されることで互いに直接電気的に結合されるので、熱衝撃に対して優れた特性を有し、ビア接続信頼性および高密度配線に適したビルドアップ構造のプリント配線板を実現することができる。 As described above, the present invention is excellent in thermal shock because the metal layer in the via of the filled via is directly formed on the conductive paste in the via of the core substrate and is directly electrically coupled to each other. It is possible to realize a printed wiring board having a characteristic and having a built-up structure suitable for via connection reliability and high-density wiring.
(実施の形態1)
以下、本発明の実施の形態1について、図面を参照しながら説明する。
(Embodiment 1)
図1は、本発明の実施の形態1におけるプリント配線板の断面図である。図1に示すように、本実施の形態のプリント配線板は、例えばガラス織布と熱硬化性樹脂の複合材からなる絶縁層11で形成されたコア基板14と、このコア基板14の外側の一方または両方の面の表層に、例えばエポキシ樹脂などの熱硬化性樹脂からなる絶縁層19で構成されたビルドアップ層17が形成されたビルドアップ構造のプリント配線板である。
FIG. 1 is a cross-sectional view of a printed wiring board according to
コア基板14は、絶縁層11にビアホールが形成され、このビアホール内に層間接続するための導電性ペースト12が充填された第1のビア13を有し、さらに一方または両方の面に所望の配線パターン18が形成されている。
The
ビルドアップ層17は、絶縁層19にビアホールが形成され、このビアホール内に層間接続するための金属層15が導電性めっきによって充填されたフィルドビアによる第2のビアを有し、さらに外側の面の表層に所望の配線パターン18が形成されている。なお、前記の導電性めっきは無電解銅めっきあるいは無電解銅めっきと電解銅めっきを採用することが望ましい。
The
本実施の形態において、コア基板14の表面には配線パターン18が形成されているが、図1に示すように、第1のビア13上を含むビア13が形成された領域の少なくとも一部においては配線パターン18が除去されている。
In the present embodiment, the
このように、ビルドアップ層17に形成されかつ第1のビア13の直上に形成された第2のビア16の金属層15は、第1のビア13が形成された領域の少なくとも一部の配線パターン18が除去されているので、第1のビア13内の導電性ペースト12上に配線パターンが介在することなく直接形成されることになる。これによって、第2のビア16内の金属層15と第1のビア13内の導電性ペースト12とが直接電気的に接続されるので、強固に結合されることになり、熱衝撃に強く、高いビア接続信頼性を得ることができる。
As described above, the
また、エッチングやレーザ加工によって導電性ペースト12の金属層15と接触する部分において樹脂成分が除去されているので、直接結合される領域が大きくなり、より強固で安定した結合を形成することができる。
In addition, since the resin component is removed at the portion of the
また、金属層15と導電性ペースト12とが金属結合を形成することで、より強固な結合を形成することができる。
Further, a stronger bond can be formed by forming a metal bond between the
さらに、第1のビア13の導電性ペースト12と第2のビアの金属層15とが接触する領域における両者の接触界面が凹凸を有する構成であれば、その凹凸面は導電性ペーストの界面形状に起因して形成されたものであることで両者の結合をさらに強固なものにすることができる。本発明における凹凸の粗さは、導電性ペーストの界面形状に起因して形成されるため、0.2〜20μmの範囲で形成される。
Furthermore, if the contact interface between the
また、第1のビア13上の除去された配線パターン18の領域は、第1のビア13の中心を含む第1のビア13の直径の1/2以上の領域であることが望ましい。
Further, it is desirable that the region of the removed
例えば第1のビア13の直径が100μmである場合、第1のビア13上において直径50μm以上の領域であれば、熱衝撃に対しても導電性ペースト12と金属層15の粒子間相互の直接的な電気的結合を確保することができ、この数値の領域ならば第1のビア13上の全領域であっても一部の領域であってもよい。除去された配線パターン18の領域が直径50μm未満ならば、導電性ペースト12と金属層15のそれぞれの粒子間相互の電気的な結合が不十分となり、熱衝撃のストレスを受けやすくなることがある。
For example, when the diameter of the first via 13 is 100 μm and the region of the diameter of 50 μm or more on the first via 13, the direct contact between the particles of the
なお、本発明のプリント配線板に使用される導電性ペースト12は、銅、銀、金、パラジウム、ビスマス、錫およびこれらの合金の内から構成され、粒径は1〜20μmであることが好ましい。この粒径により、金属層15との強固な結合を得ることができる。
The
以上のような構造により、第1のビア13内の導電性ペースト12と第2のビア16内の金属層15とが直接電気的に結合されることになるので、強固な金属結合を形成することができ、この強固な結合によって熱衝撃によるストレスを抑制することができるので、その結果熱衝撃に対しても接続抵抗が上昇せず、ビア接続信頼性に優れたビルドアップ配線板を得ることができる。
With the structure as described above, the
次に、本発明のビルドアップ配線板の製造方法について、図面を参照しながら説明する。 Next, the manufacturing method of the buildup wiring board of this invention is demonstrated, referring drawings.
図2は、本発明の実施の形態におけるビルドアップ配線板の製造方法の工程を示す断面図である。 FIG. 2 is a cross-sectional view showing the steps of the method for manufacturing the build-up wiring board in the embodiment of the present invention.
まず、図2(a)に示すように、例えばガラス織布と熱硬化性樹脂との複合材からなる絶縁層11に、例えば炭酸ガスやUVなどのレーザ等にて層間接続をとるためのビアホール10を形成し、次に図2(b)に示すように、このビアホール10に導電性ペースト12を充填して第1のビア13を形成する。
First, as shown in FIG. 2 (a), a via hole for making an interlayer connection with, for example, a carbon dioxide gas or a laser such as UV in an
次に、絶縁層11に銅箔等の金属箔(図示せず)を積層し加熱加圧して銅張積層板を形成した後、図2(c)に示すように、絶縁層11の表面に例えばエッチングによって配線パターン18を形成して、コア基板14を完成し準備する。このとき、第1のビア13上の配線パターン18は、第1のビア13内の導電性ペースト12と後に形成する金属層15とを直接電気的に結合させるために、第1のビア13の中心を含みかつ第1のビア13上の少なくとも1/2以上の領域、例えば直径100μmならば、直径50μm以上の領域の配線パターン18を除去して表面が露出した第1のビア13を形成する。
Next, after a metal foil (not shown) such as a copper foil is laminated on the insulating
除去する領域が直径の1/2以上であれば、第1のビア13上の全領域であっても一部の領域であってもよい。エッチングで配線パターン18を形成することにより、導電性ペースト12の特に表層面の一部に残存する樹脂成分をある程度除去することができ、金属層15との直接的な結合を容易にできる。配線パターン形成後、例えば過マンガン酸カリウムなどの酸化剤で第1のビア13を処理することにより、樹脂成分をさらに除去することができる。
As long as the area to be removed is not less than ½ of the diameter, it may be the entire area or a part of the area on the first via 13. By forming the
その後、図2(d)に示すように、コア基板14の少なくとも一方の配線パターン18を含む面に、例えばエポキシ樹脂などの熱硬化性樹脂からなる絶縁層で構成されたビルドアップ層17を積層形成する。なお、本実施の形態においては、コア基板14上にビルドアップ層17のみを積層する場合を示したが、ビルドアップ層と銅箔等の金属箔、あるいは樹脂付き銅箔等の金属箔を有するビルドアップ層をコア基板14上に積層することも可能である。この場合は、後述する配線パターンの形成工程とは異なり、金属箔をエッチングすることにより行う。
Thereafter, as shown in FIG. 2D, a build-up
次に、図2(e)に示すように、ビルドアップ層17に、例えば炭酸ガスやUVなどのレーザ光の照射によるレーザ加工によって、層間接続をとるためのビアホール20を形成する。このとき、レーザ光はビルドアップ層17を貫通して第1のビア13上に照射すなわち第1のビア13の表面の導電性ペースト12上にも直接照射することになり、導電性ペースト12に残存する樹脂成分をほぼまんべんなく除去するとともに、導電性ペースト12の表面はレーザによって凹凸が形成される。
Next, as shown in FIG. 2E, via
次に、図2(f)に示すように、導電性めっきによりビルドアップ層17の表面に配線パターン18を析出、およびビアホール20内に導電性めっきにより金属層15を充填して第2のビア16を第1のビア13の直上に接触して形成する。
Next, as shown in FIG. 2 (f), the
なお、ビルドアップ層17に第1のビア13直上を含めて第2のビア16を形成するにあたっては、ビアホール20内と第1のビア13の表面を酸化剤で処理する工程を設けてもよい。これにより、導電性めっきの付きまわりを向上させるとともに、第1のビア13に導電性ペースト12の表面に凹凸を形成することができる。
In forming the second via 16 including the portion directly above the first via 13 in the
次に、図2(g)に示すように、エッチング等により所望の配線パターン18をビルドアップ層17の表層に形成することで、本発明のビルドアップ構造のプリント配線板を完成させる。
Next, as shown in FIG. 2G, a desired
このとき、第1のビア13上の少なくとも第1のビア13の中心を含みかつ第1のビア13上の少なくとも1/2以上の領域の配線パターン18を除去するので、第2のビア16内に形成された金属層15が、配線パターン18を介在せずに第1のビア13内に形成された導電性ペースト12と直接電気的に結合されることになり、これによって強固な金属結合を形成することができ、ビア接続信頼性に優れたビルドアップ配線板を得ることができる。
At this time, the
さらに、導電性ペースト12の表面に凹凸を形成していることにより、金属層15との結合をより強固なものにすることができ、また表面の樹脂成分を除去することにより両者の電気的な結合をより確実なものとすることができる。
Further, by forming irregularities on the surface of the
なお、本実施の形態において、コア基板14を両面基板で説明したが、3層以上の多層基板で構成していてもよく、コア基板14の厚みは特に限定されるものではない。
In the present embodiment, the
また、図1、2において、第2のビア16の金属層15をビア内全てに充填した形態のフィルドビアとして説明したが、金属層をビア内壁と底面に形成する形態のコンフォーマルビアであってもよい。
1 and 2, the filled via is described as being filled with the
また、コア基板14に用いる絶縁材料について、ガラス織布とエポキシ系樹脂の複合材について説明したが、ガラス織布の他、ガラス不織布、アラミド織布、アラミド不織布のいずれか一つの熱硬化性樹脂との複合材を用いて形成してもよい。熱硬化性樹脂としては、エポキシ樹脂、ポリブタジエン樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、およびシアネート樹脂から選ばれる少なくとも一つの熱硬化性樹脂を利用することができる。
Further, the insulating material used for the
また、他にコア基板14に用いる絶縁材料として、ガラス織布、ガラス不織布、アラミド織布、アラミド不織布のいずれか一つと熱可塑性樹脂との複合材、あるいはフィルム材料を用いて形成することも可能である。
In addition, as an insulating material used for the
また、ビルドアップ層17に用いる絶縁材料について、熱硬化性樹脂について説明したが、感光性樹脂、樹脂付き銅箔、あるいはフィルム材料のいずれを用いて形成してもよい。コア基板14に含まれる絶縁材料は織布または不織布などの繊維を含んでいるのに対して、ビルドアップ層17に含まれる絶縁材料は樹脂あるいはフィルムのみであって繊維を含んでいない。ビルドアップ層17は、コア基板14上に複数層積層することも可能であり、厚みも特に限定されるものではない。
Moreover, although the thermosetting resin was demonstrated about the insulating material used for the
以上のように、本発明の実施の形態によれば、第1のビア13上の配線パターン18を除去することで、第2のビア16内の金属層15が第1のビア13内の導電性ペースト12上に樹脂形成されることになるので、それによって互いに直接電気的に結合されるので強固な結合となり、熱衝撃に対して優れた特性を有し、ビア接続信頼性および高密度配線に適したビルドアップ構造のプリント配線板を実現することができる。
As described above, according to the embodiment of the present invention, by removing the
本発明にかかるプリント配線板は、高い層間接続信頼性を得ることができるため、微細な配線パターンや半導体実装等の高い信頼性基準を満足する必要のあるパソコン、デジタルカメラ、携帯電話など小型、薄型、軽量、高精細、多機能化等に対応するためのパッケージ基板に関する用途に適用できる。 Since the printed wiring board according to the present invention can obtain high interlayer connection reliability, it is necessary to satisfy a high reliability standard such as a fine wiring pattern and semiconductor mounting. The present invention can be applied to a use related to a package substrate in order to cope with thinness, light weight, high definition, and multi-functionality.
10 ビアホール
11 絶縁層
12 導電性ペースト
13 第1のビア
14 コア基板
15 金属層
16 第2のビア
17 ビルドアップ層
18 配線パターン
19 絶縁層
20 ビアホール
DESCRIPTION OF
Claims (21)
前記コア基板の表層に形成されたビルドアップ層と、
前記ビルドアップ層の表層に形成された配線パターンと、
前記ビルドアップ層に形成された導電性めっきからなる第2のビアとを備え、
前記第2のビアは前記第1のビアの直上に形成され、前記第2のビアと前記第1のビアとは電気的に接続されていることを特徴とするプリント配線板。 A core substrate comprising an insulating layer having a first via and a wiring pattern formed in the insulating layer excluding a region on the first via;
A build-up layer formed on the surface layer of the core substrate;
A wiring pattern formed on the surface layer of the build-up layer;
A second via made of conductive plating formed in the build-up layer,
The printed wiring board, wherein the second via is formed immediately above the first via, and the second via and the first via are electrically connected.
前記ビアホール内に導電性ペーストを充填して第1のビアを形成する工程と、
前記第1のビア上の領域を除いて前記絶縁層に配線パターンを形成してコア基板を準備する工程と、
前記配線パターンを含む前記コア基板上にビルドアップ層を積層する工程と、
前記ビルドアップ層に前記第1のビア直上を含めてビアホールを形成する工程と、
前記ビルドアップ層のビアホールに導電性めっきにより第2のビアを形成する工程と、
前記ビルドアップ層の表層に配線パターンを形成する工程とを備え、
前記第2のビアは前記第1のビアの直上に接触して形成されていることを特徴とするプリント配線板の製造方法。 Forming a via hole in the insulating layer;
Filling the via hole with a conductive paste to form a first via;
Preparing a core substrate by forming a wiring pattern in the insulating layer except for a region on the first via; and
Laminating a build-up layer on the core substrate including the wiring pattern;
Forming a via hole in the build-up layer including immediately above the first via;
Forming a second via in the via hole of the build-up layer by conductive plating;
And a step of forming a wiring pattern on the surface layer of the build-up layer,
The method for manufacturing a printed wiring board, wherein the second via is formed in contact with the first via.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008297554A JP2010123829A (en) | 2008-11-21 | 2008-11-21 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008297554A JP2010123829A (en) | 2008-11-21 | 2008-11-21 | Printed wiring board and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010123829A true JP2010123829A (en) | 2010-06-03 |
Family
ID=42324890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008297554A Pending JP2010123829A (en) | 2008-11-21 | 2008-11-21 | Printed wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010123829A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011152312A1 (en) * | 2010-06-04 | 2011-12-08 | イビデン株式会社 | Wiring board production method |
JP2014232862A (en) * | 2013-05-29 | 2014-12-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board |
KR20150001126A (en) * | 2013-06-26 | 2015-01-06 | 삼성전기주식회사 | Core substrate and method for manufacturing of the same |
KR20180051253A (en) * | 2016-11-08 | 2018-05-16 | 삼성전기주식회사 | Printed circuit board and method for manufacturing the same |
JP2018101776A (en) * | 2016-12-21 | 2018-06-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board and package |
WO2020203724A1 (en) * | 2019-03-29 | 2020-10-08 | 株式会社村田製作所 | Resin multilayer substrate and method for producing resin multilayer substrate |
-
2008
- 2008-11-21 JP JP2008297554A patent/JP2010123829A/en active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011152312A1 (en) * | 2010-06-04 | 2013-08-01 | イビデン株式会社 | Wiring board manufacturing method |
WO2011152312A1 (en) * | 2010-06-04 | 2011-12-08 | イビデン株式会社 | Wiring board production method |
JP2014232862A (en) * | 2013-05-29 | 2014-12-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board |
KR20150001126A (en) * | 2013-06-26 | 2015-01-06 | 삼성전기주식회사 | Core substrate and method for manufacturing of the same |
KR102080665B1 (en) * | 2013-06-26 | 2020-04-14 | 삼성전기주식회사 | Core substrate and method for manufacturing of the same |
JP7163549B2 (en) | 2016-11-08 | 2022-11-01 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | Printed circuit board and printed circuit board manufacturing method |
KR20180051253A (en) * | 2016-11-08 | 2018-05-16 | 삼성전기주식회사 | Printed circuit board and method for manufacturing the same |
JP2018078291A (en) * | 2016-11-08 | 2018-05-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board and manufacturing method of the same |
KR102597172B1 (en) * | 2016-11-08 | 2023-11-02 | 삼성전기주식회사 | Printed circuit board and method for manufacturing the same |
JP2018101776A (en) * | 2016-12-21 | 2018-06-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board and package |
JP7131740B2 (en) | 2016-12-21 | 2022-09-06 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | Printed circuit boards and packages |
JPWO2020203724A1 (en) * | 2019-03-29 | 2021-12-16 | 株式会社村田製作所 | Resin multilayer board and method for manufacturing resin multilayer board |
JP7259942B2 (en) | 2019-03-29 | 2023-04-18 | 株式会社村田製作所 | Resin multilayer substrate and method for manufacturing resin multilayer substrate |
WO2020203724A1 (en) * | 2019-03-29 | 2020-10-08 | 株式会社村田製作所 | Resin multilayer substrate and method for producing resin multilayer substrate |
US11856713B2 (en) | 2019-03-29 | 2023-12-26 | Murata Manufacturing Co., Ltd. | Multilayer resin substrate and method of manufacturing multilayer resin substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI482542B (en) | Multilayer wiring substrate | |
TWI345438B (en) | ||
JP3969192B2 (en) | Manufacturing method of multilayer wiring board | |
WO2004103039A1 (en) | Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board | |
JP2015122545A (en) | Multilayer wiring board and manufacturing method of the same | |
JP2009088469A (en) | Printed circuit board and manufacturing method of same | |
JP2003031952A (en) | Core substrate and multilayer circuit board using the same | |
JP2009088474A (en) | Inter layer conduction method for printed circuit board | |
JP2016063130A (en) | Printed wiring board and semiconductor package | |
JP5221887B2 (en) | Wiring board manufacturing method | |
JP2010123829A (en) | Printed wiring board and manufacturing method thereof | |
JP2009099619A (en) | Core substrate and its manufacturing method | |
JP2000077800A (en) | Wiring board and manufacture thereof | |
US20160042861A1 (en) | Printed wiring board | |
JP2005236067A (en) | Wiring substrate, its manufacturing method and semiconductor package | |
JP4857433B2 (en) | Metal laminate, metal laminate manufacturing method and printed circuit board manufacturing method | |
JPH10190232A (en) | Multilayer interconnection board and its manufacture | |
JP5141084B2 (en) | Electronic component mounting wiring board and method for preventing peeling of electronic component in electronic component mounting wiring board | |
JP2010123830A (en) | Printed wiring board and manufacturing method thereof | |
JP4207885B2 (en) | Printed wiring board | |
JP2006156617A (en) | Wiring board and its manufacturing method | |
JP4082995B2 (en) | Wiring board manufacturing method | |
JP2013080823A (en) | Printed wiring board and manufacturing method of the same | |
JP2009026898A (en) | Method of manufacturing multilayer printed wiring board, and multilayer printed wiring board | |
JP2016009763A (en) | Multilayer printed wiring board and method of manufacturing the same |