JP4082995B2

JP4082995B2 - Wiring board manufacturing method

Info

Publication number: JP4082995B2
Application number: JP2002346120A
Authority: JP
Inventors: 純雄太田; 幸広木村
Original assignee: NGK Spark Plug Co Ltd
Current assignee: NGK Spark Plug Co Ltd
Priority date: 2001-11-30
Filing date: 2002-11-28
Publication date: 2008-04-30
Anticipated expiration: 2022-11-28
Also published as: JP2003229662A

Description

【０００１】
【発明の属する技術分野】
本発明は、コア基板の表面上方のみ(片面)にビルドアップ層を形成している配線基板の製造方法に関する。
【０００２】
【従来の技術】
コア基板の表面上方にのみビルドアップ層を形成した配線基板の製造方法として、例えば特許文献１に示す方法が開示されている。
また、上記のような配線基板を、平坦なビルドアップ層で且つ効率良く製造する方法として、以下のものが提案されている。
即ち、予め表面および裏面に所定パターンの配線層を形成した２枚のコア基板を重ね合わせ、それらの外側面に絶縁樹脂付き銅箔を積層し且つプレスして積層体を形成し、かかる積層体の両面(表面)に樹脂絶縁層および配線層を有するビルドアップ配線層を形成する。その後、積層していたコア基板を互いに分離することにより、片面ビルドアップ配線基板をからなる多層プリント基板を２枚同時に製造する方法である。
【０００３】
【特許文献１】
特開平１１−２０４９４０号公報 (図１)
【０００４】
【発明が解決すべき課題】
しかしながら、上記の製造方法では、２枚のコア基板を重ね合わせ、それぞれの配線層自体を互いに接触させて積層するため、かかる配線層が損傷するおそれがある。しかも、ビルドアップ配線層を形成した後、上記積層体を分離した個別のコア基板において、ビルドアップ配線層と反対側のコア基板の表面(裏面)では、当初の配線層の上に更にソルダーレジスト層やランド形成用などの開口部を更に形成する工程が必要となるため、生産性を低下させる、という問題があった。
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板の表面(片面)に平坦なビルドアップ層を形成できると共に、高い生産性をもって製造可能とする配線基板の製造方法を提供する、ことを課題とする。
【０００５】
【課題を解決するための手段】
本発明は、上記課題を解決するため、予め表面および裏面に配線層を形成した一対のコア基板の裏面に、追ってソルダーレジスト層となるプリプレグおよび金属箔を貼り付けた状態で、上記一対のコア基板を積層し且つそれぞれの表面にビルドアップ層を形成する、ことに着想して成されたものである。
即ち、本発明の配線基板の製造方法(請求項１)は、表面および裏面に配線層をそれぞれ有するコア基板における裏面の下方に、プリプレグおよび金属箔を形成する工程と、上記プリプレグおよび金属箔を形成した一対のコア基板を、それぞれの金属箔を面接触させて積層した状態で、上記一対のコア基板の表面上方に複数の絶縁層および複数の配線層を含むビルドアップ層をそれぞれ形成する工程と、上記ビルドアップ層を形成した一対のコア基板を分離した後、個別のコア基板における上記プリプレグに当該コア基板の裏面に形成した配線層を露出させる開口部を形成する工程と、を含む、ことを特徴とする。
【０００６】
これによれば、プリプレグにより各コア基板の裏面に形成した配線層を保護でき、且つ一対のコア基板に形成した金属箔同士が面接触するため、かかる一対のコア基板を厚み方向に沿って積層しても互いに接着するおそれがない。このため、各コア基板の表面上方に平坦なビルドアップ層を確実に形成できる共に、その後において、積層していた一対のコア基板を容易に分離できる。
しかも、分離した個々のコア基板に裏面に形成されたプリプレグは、かかる裏面側のソルダーレジスト層として活用できるため、コア基板の裏面に形成した配線層を露出させることにより、当該配線基板の裏面側における接続端子を容易に形成できるので、配線基板の生産性を高めることにも寄与することができる。
【０００７】
尚、上記コア基板には、樹脂またはセラミックの単一の絶縁層からなる形態の他、複数の絶縁層とその間に配置した配線層とを有する多層基板の形態も含まれる。また、上記プリプレグには、接着性、弾力性(柔軟性)、および絶縁性を有する熱硬化性樹脂などが含まれる。更に、上記金属箔には、銅箔の他、アルミニウム箔も含まれる。
付言すれば、本発明の配線基板の製造方法は、表面および裏面に配線層をそれぞれ有すると共に、かかる表面および裏面の間を貫通し且つ表面の配線層と裏面の配線層とを導通するスルーホール導体を有するコア基板における裏面の下方に、プリプレグおよび金属箔を形成する工程と、かかるプリプレグおよび金属箔を形成した一対のコア基板を、それぞれの金属箔を面接触させて積層した状態で、上記一対のコア基板の表面上方に複数の絶縁層および複数の配線層を含むビルドアップ層をそれぞれ形成する工程と、かかるビルドアップ層を形成を形成した一対のコア基板を分離した後、個別のコア基板における上記プリプレグに当該コア基板の裏面に形成した配線層を露出させる開口部を形成する工程と、を含む、とすることも可能である。
【０００８】
また、本発明には、前記一対のコア基板は、それぞれ平面方向に沿って追ってコア基板となる複数の製品エリアを有するパネルであり、かかる複数の製品エリアを跨って前記プリプレグおよび金属箔が形成されている、配線基板の製造方法(請求項２)も含まれる。これによれば、縦横の平面方向に沿って複数のコア基板を内包する多数個取りのパネルにおいて、かかるパネルの裏面における上記コア基板となる複数の製品エリアの全体に、プリプレグおよび金属箔が形成される。このため、配線基板の生産性を一層高めることができる。
【０００９】
更に、本発明には、前記プリプレグに開口部を形成する工程は、前記金属箔を除去した前記プリプレグ、または上記金属箔およびプリプレグに対し、それらの厚み方向に沿ってレーザ加工を施すことにより行われる、配線基板の製造方法(請求項３)も含まれる。これによれば、プリプレグのみや、金属箔およびプリプレグにおける任意の位置にレーザ加工することにより、コア基板の裏面における配線層を所望の面積で容易に露出させ、当該配線基板自体を搭載するマザーボードなどのプリント基板との接続端子を精度および効率良く形成することができる。
【００１０】
また、本発明には、前記プリプレグに開口部を形成する工程の後に残る金属箔の面積は、当初の面積の６０％以上である、配線基板の製造方法(請求項４)も含まれる。これによれば、コア基板の裏面側に当初の金属箔の６０％以上が残るため、かかるコア基板の表面上方にビルドアップ層を形成した後でも、上記金属箔によって、当該配線基板がビルドアップ層側に反る、即ちビルドアップ層の中央付近が凹む形態の変形を防止できる。この結果、ビルドアップ層の平坦性を更に良好に保てるため、当該配線基板の信頼性を高めることができる。
しかも、残った金属箔により、配線基板の第２主面側における耐水性や耐湿性を高められ、且つ周辺から発せられる高周波ノイズを遮蔽することもできる。
尚、残る金属箔の面積が当初の６０％未満になると、上述した反り防止の効果が不十分になる危険があるため、かかる範囲を除外したものであり、金属箔の好ましい残留面積(比)は、当初の８０％またはこれ以上である。
【００１１】
更に、本発明には、前記プリプレグに開口部を形成する工程の後に、かかる開口部の底面に露出する前記コア基板における裏面の配線層に導体ピンまたはハンダボールを接続する工程を更に有する、配線基板の製造方法を含めることも可能である。これによる場合、ピングリッドアレイ(ＰＧＡ)型やボールグリッドアレイ(ＢＧＡ)型の配線基板を容易に形成できる。尚、導体ピンには、銅系合金または鉄系合金(例えば、コバール)からなるピンが含まれる。
また、本発明には、前記プリプレグに開口部を形成する工程の後に、かかる開口部内および上記プリプレグの裏面下に跨る導体層を形成し、且つかかる導体層をフォトリソグラフィ技術により上記開口部付近のランドとして形成する、配線基板の製造方法を含めることも可能である。これによる場合、ランドグリッドアレイ(ＬＧＡ)型の配線基板を容易に形成できる。
【００１２】
更に、本発明には、前記導体層を形成する際に、予め前記プリプレグに形成された開口部の内面および底面とかかる開口部に隣接する上記プリプレグの裏面下とに跨って、断面ほぼハット形の金属メッキ層を形成する、配線基板の製造方法を含めることも可能である。これによる場合、上記金属メッキ層にハンダなどの低融点合金を容易に接合できるため、上記ハンダなどを介して、導体ピンやハンダボールを接合して、マザーボートなどとの導通を自在に行うことが可能となる。尚、上記金属メッキ層は、例えばＮｉメッキおよびＡｕメッキの順序で形成した２層構造のメッキ層が含まれる。
【００１３】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図１(Ａ)は、コア基板２の断面を示す。かかるコア基板２は、厚さ約８００μｍのガラス−エポキシ樹脂からなる単一の絶縁層であり、その表面２ａおよび裏面２ｂに厚さ約１６μｍの銅箔１０ａ，１１ａが予め貼り付けられている。
上記コア基板２の所定の位置にレーザを照射するか、細径のドリルにて穿孔する。その結果、図１(Ｂ)に示すように、コア基板２における表面２ａと裏面２ｂとの間を貫通し且つ内径が約１００μｍのスルーホール５が複数形成される。
【００１４】
次に、複数のスルーホール５を有するコア基板２の全面に対し、無電解銅メッキおよび電解銅メッキを施す。尚、各スルーホール５の内壁には、予めＰｄを含むメッキ触媒を塗布しておく。また、上記スルーホール５の穿孔および銅メッキは、複数のコア基板２(製品単位)を含むパネル(多数個取りの基板)の状態で行っても良い。その結果、図１(Ｃ)に示すように、各スルーホール５の内壁表面に沿って厚みが約３０μｍのスルーホール導体６がそれぞれ形成される。また、銅箔１０ａ，１１ａは、厚めの銅メッキ層１０ｂ，１１ｂ(便宜上厚みは銅箔１０ａ，１１ａと同じとする)となる。
【００１５】
次いで、図１(Ｄ)に示すように、各スルーホール導体６の内側に、シリカフィラなどの無機フィラ入りのエポキシ系樹脂からなる充填樹脂７を充填する。尚、充填樹脂７に替え、多量の金属粉末を含む導電性樹脂または金属粉末を含む非導電性樹脂を用いても良い。更に、表面２ａおよび裏面２ｂの銅メッキ層１０ｂ，１１ｂの上に、全面銅メッキを行い充填樹脂７の表面に蓋メッキを行う。
そして、公知のフォトリソグラフィ技術により、所定のパターンを有する図示しないエッチングレジストを銅メッキ層１０ｂ，１１ｂの上に形成した後、かかるエッチングレジストのパターン間の隙間から露出する銅メッキ層１０ｂ，１１ｂをエッチング(公知のサブトラクティブ法)する。
【００１６】
その結果、図２(Ａ)に示すように、コア基板２の表面２ａおよび裏面２ｂに、上記レジストのパターンに倣った配線層１０，１１が形成される。かかる配線層１０，１１の厚みは約１５μｍであり、これらの配線層１０，１１は、スルーホール導体７を介して互いに導通している。
次に、図２(Ｂ)に示すように、コア基板２の裏面２ｂおよび配線層１１の下に、プリプレグ１２および銅箔(金属箔)１４を形成する。かかるプリプレグ１２は、接着性、弾力性、および絶縁性を有する厚さ数１０μｍの熱硬化性樹脂(例えばエポキシ、ビスマレイミド・トリアジン、フェノール、ポリイミド、ポリエステルなど)からなる。また、銅箔１４の厚みは、約２０μｍである。
【００１７】
尚、前記銅箔１４などを形成する工程は、複数のコア基板２を平面方向に沿って多数有する多数個取り用のパネルの裏面側において、各コア基板２となる複数の製品エリアに跨って、プリプレグ１２と銅箔１４とを順次形成しても良い。
次いで、図２(Ｃ)に示すように、プリプレグ１２および銅箔１４を裏面２ｂ側に形成した一対のコア基板２，２を、それらの銅箔１４同士を面接触させた状態で積層し且つ固定する。この際、積層した一対のコア基板２をそれぞれの厚み方向に沿って若干のプレスを行っても良い。
【００１８】
次に、図３(Ａ)に示すように、積層された何れかのコア基板２の表面２ａおよび配線層１０の上方に、絶縁層１６，２２および配線層２０，２６を交互に積層したビルドアップ層ＢＵを形成する。絶縁層１６などは、シリカフィラなどの無機フィラを含む厚さ約３０μｍのエポキシ系樹脂からなる。また、配線層２０などは、厚さ約１５μｍの銅メッキ層からなる。更に、絶縁層１６，２２には、配線層１０，２０，２６の相互間を接続するビア導体(フィルドビア)１８，２４が形成される。尚、ビルドアップ層ＢＵは、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術など)により形成される。
また、残りのコア基板２の表面２ａの上方にも、上記と同様にしてビルドアップ層ＢＵを形成する。
【００１９】
次いで、各コア基板２における絶縁層２２および配線層２６の上に、厚さが約２５μｍのソルダーレジスト層(絶縁層)２８を形成する。
図３(Ａ)に示すように、配線層２６上の適所には、第１主面２９よりも高く突出するハンダバンプ(ＩＣ接続端子)３０を複数形成する。ハンダバンプ３０は、Ｓｎ−Ａｇ系、Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系など(本実施形態ではＳｎ−Ａｇ系)の低融点合金からなり、第１主面２９上に実装される図示しないＩＣチップなどの接続端子と個別に接続される。また、複数のハンダバンプ３０とＩＣチップなどの接続端子とは、アンダーフィル材により埋設され且つ保護される。尚、他方のコア基板２にも、上記と同じ工程が施される。また、以上のビルドアップ工程なども前記パネルの状態で行っても良い。
【００２０】
更に、図３(Ｂ)に示すように、銅箔１４，１４において面接触してビルドアップ層ＢＵを形成したコア基板２を、個別に分離する。この分離工程は、銅箔１４同士が高い離型性を有するため、極めて容易に行える。また、コア基板２の裏面２ｂの配線層１１は、プリプレグ１２により、前記積層工程およびビルドアップ工程の双方においても当初のパターンのまま保護されている。更に、プリプレグ１２は、コア基板２の裏面２ｂ側におけるソルダーレジスト層を形成する。
尚、前記ハンダバンプ３０の形成は、上述した分離工程の後に行っても良い。
【００２１】
これ以降の工程では、施す工程ごとにより異なる形態の配線基板が得られる。
例えば、図４(Ａ)に示すように、銅箔１４を公知のエッチングで除去した後、露出したプリプレグ１２における所定の位置に、図示で垂直方向に沿って、レーザを照射する。この結果、コア基板２の裏面２ｂに形成された配線層１１が露出する開口部１３が形成される。かかる開口部１３の底面に露出する配線１１ｃは、その表面に図示しないＮｉおよびＡｕメッキが被覆され、マザーボードなどのプリント基板と接続するための接続端子(ランド)となる。これにより、図４(Ａ)に示すような配線基板１が得られる。
尚、図４(Ａ)中の中央に示すように、配線１１ｃには、ハンダｈを介して例えばコバール製の導体ピンｐが接続される。また、上記レーザには、炭酸ガスレーザ、ＹＡＧレーザ、あるいはエキシマレーザなどが用いられる。
【００２２】
また、図４(Ｂ)に示すように、銅箔１４およびプリプレグ１２おける所定の位置に対して、図示で垂直方向に沿って、レーザを照射することにて、配線層１１が露出する開口部１３を形成しても良い。かかる開口部１３の底面に露出する配線１１ｃは、ＮｉおよびＡｕメッキが被覆され、前記同様の接続端子(ランド)となる。この結果、図４(Ｂ)に示すような配線基板１ａが得られる。
【００２３】
尚、上記レーザには、前述した何れかのレーザを用いるが、銅箔１４とプリプレグ１２とで、その出力を変更するなどの調整を行う。また、上記開口部１３を形成した後に残る銅箔１４は、当初の平面視における面積の少なくとも６０％以上、望ましくは８０％以上とする。これにより、配線基板１ａ全体がビルドアップ層ＢＵ側に反る変形を防止でき、ビルドアップ層ＢＵの平坦性を更に良好に保てるため、当該配線基板１ａの信頼性を高めることができる。しかも、残った銅箔１４により、配線基板１ａの第２主面(裏面２ｂ)側における耐水性などを高められ、且つ周辺の機器などから発生する高周波ノイズを遮蔽することもできる。
【００２４】
更に、図５(Ａ)に示すように、前記銅箔１４の下側に、所定パターンのエッチングレジスト(図示せず)を形成した後、当該レジストの間から露出する銅箔１４を上記パターンに倣ってエッチングして除去することにより、所定パターンの銅箔１４ａを形成する。次に、図５(Ｂ)に示すように、かかる銅箔１４ａの隙間からコア基板２の裏面２ｂに形成した配線層１１に達する開口部１３を、前記レーザの照射により形成する。次いで、図５(Ｃ)に示すように、開口部１３の内面および周囲の銅箔１４ａに、ＮｉメッキおよびＡｕメッキからなる断面ほぼハット形の金属メッキ層１５を形成した後、その下側にハンダなどからなるロウ材１７を形成する。この結果、図５(Ｃ)に示す配線基板１ｂが得られる。
尚、上記ロウ材１７には、図示しないハンダボールまたは前記導体ピンｐなどが接続されたり、あるいはマザーボード側の接続端子が直に接続される。
【００２５】
以上に説明した本発明の配線基板の製造方法によれば、プリプレグ１２により各コア基板２の裏面２ｂに形成した配線層１１を保護でき、且つ一対のコア基板２に形成した銅箔１４同士が面接触するため、これらのコア基板２を厚み方向に沿って積層しても互いに接着しない。この結果、各コア基板２の表面２ａ上方に平坦なビルドアップ層ＢＵを確実に形成できる共に、その後に一対のコア基板２を容易に分離できる。しかも、分離した個々のコア基板２に裏面２ｂに形成したプリプレグ１２は、かかる裏面２ｂ側のソルダーレジスト層として活用できる。この結果、コア基板２の裏面２ｂに形成した配線層１１を露出させることで、配線基板１，１ａ，１ｂの裏面２ｂ側における接続端子(配線)１１ｃなどを容易に形成できるため、配線基板の生産性を高めることも可能となる。
【００２６】
図６は、異なる形態の配線基板１ｃの製造方法に関する。尚、以下において、前記形態と共通する部分や要素には、前記と共通の符号を用いるものとする。
図６(Ａ)は、一対の多層基板のコア基板Ｋを互いに積層して固定した状態を示す。コア基板Ｋは、図６(Ａ)に示すように、絶縁層２と、その表面２ａおよび裏面２ｂ上に形成した配線層８，９と、これらの上に形成した絶縁層３，４とからなる多層基板である。絶縁層２は、平面視がほぼ正方形で且つ厚みが５００μｍ未満のガラスクロスまたはガラス繊維入りのエポキシ樹脂からなる。また、配線層８，９は、厚さ約１５μｍの銅メッキ層であり、絶縁層３，４は、ガラスフィラなどの無機フィラを含む厚さ数１０μｍのエポキシ系樹脂からなる。かかるコア基板Ｋの全体の厚みは、約６００〜８００μｍである。
【００２７】
コア基板Ｋは、絶縁層２の表面２ａおよび裏面２ｂに予め形成された銅箔を、フォトリソグラフィ技術およびエッチングにより所定パターンの配線層８，９とし、その上に樹脂フィルムを圧着して絶縁層３，４を形成することで得られる。
かかるコア基板Ｋの表面３ａと裏面４ａとの間に、図６(Ａ)に示すように、スルーホール５、スルーホール導体６、および充填樹脂７を、前述した方法により複数形成する。尚、各スルーホール導体６は、その中間で配線層８，９と接続する。また、コア基板Ｋの表面３ａおよび裏面４ａには、銅メッキ、フォトリソグラフィ技術、およびエッチングにより、所定パターンの配線層１０，１１が形成され、これには各スルーホール導体６を介して互いに導通する。
【００２８】
図６(Ａ)に示すように、裏面４ａおよび配線層１１に隣接してプリプレグ１２および銅箔１４を形成した一対のコア基板Ｋ，Ｋを、それらの銅箔１４同士を面接触させた状態で積層し且つ固定する。かかる積層状態で、前記同様にして、何れかのコア基板Ｋの表面３ａ上方に、前記同様にしてビルドアップ層ＢＵ、ソルダーレジスト層２８、およびハンダバンプ３０を形成する。また、他方のコア基板にも、同様にしてビルドアップ層ＢＵなどを形成する。
次に、図６(Ｂ)に示すように、個別に分離したコア基板Ｋにおいて、その銅箔１４をエッチングにより除去した後、露出したプリプレグ１２に前記同様のレーザを照射して、開口部１３を形成する。かかる開口部１３の底面に露出する配線１１ｃは、ＮｉおよびＡｕメッキが被覆されて、マザーボードなどのプリント基板と接続するための接続端子(ランド)となる。
これにより、図６(Ｂ)に示すような配線基板１ｃが得られる。
【００２９】
以上のような配線基板１ｃの製造方法においても、平坦なビルドアップ層ＢＵを形成できると供に、プリプレグ１２をソルダーレジスト層として流用できるため、製造工数を少なくすることができる。しかも、コア基板Ｋには、配線層８，９が内設されているため、配線の高密度化にも対応することも容易である。
尚、前記配線１１ｃには、ハンダを介して前記導体ピンｐを接続したり、ハンダボールを接続しても良い。あるいは、図４(Ｂ)に示したように、前記銅箔１４を６０％以上残して、開口部１３および配線１１ｃを形成しても良い。更には、図５(Ａ)〜(Ｃ)に示したように、所定パターンの銅箔１４ａ、開口部１３、金属メッキ層１５、およびロウ材１７を形成しても良い。
【００３０】
本発明は以上において説明した形態に限定されるものではない。
前記金属箔には、純アルミニウム系のアルミニウム箔を用いても良い。
また、前記コア基板２やコア基板Ｋの絶縁層２の材質は、前記ガラス−エポキシ樹脂系の複合材料の他、ビスマレイミド・トリアジン(ＢＴ)樹脂、エポキシ樹脂、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂などの樹脂との複合材料であるガラス繊維−樹脂系の複合材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることも可能である。
【００３１】
あるいは、前記コア基板２やコア基板Ｋの絶縁層２〜４などの材質をセラミックとすることもできる。かかるセラミックには、アルミナ、珪酸、ガラスセラミック、窒化アルミニウムなどが含まれ、更には約１０００℃以下の比較的低温で焼成が可能な低温焼成セラミックを用いることもできる。セラミックからなる前記コア基板２やコア基板Ｋには、パンチングやレーザ加工によりスルーホール５が穿孔され、それらの表面２ａ，３ａ上には、樹脂フィルムからなる絶縁層１６などがラミネートされると共に、前述したビルドアップ工程によりビルドアップ層ＢＵが形成される。
尚、前記コア基板Ｋの場合、上記セラミックからなる３枚のグリーンシートを用意し、これらのグリーンシートの表面および裏面の少なくとも一方にＷ、Ｍｏ、またはＣｕなどからなるメタライズインクで所定パターンの配線層を形成した後、これらのグリーンシートを積層し且つ焼成する。また、上記メタライズには、Ａｇ、Ａｕ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄなどの素材を用いても良い。
【００３２】
更に、前記絶縁層１６，２２などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性等を有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。尚また、絶縁層に混入するガラス布またはガラスフィラの組成は、Ｅガラス、Ｄガラス、Ｑガラス、Ｓガラスの何れか、またはこれらのうちの２種類以上を併用したものとしても良い。
【００３３】
また、前記配線層１０などやスルーホール導体６などの材質は、前記Ｃｕ(銅)の他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕ系などにしても良く、あるいは、これら金属のメッキ層を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
更に、ビア導体は、前記フィルドビア導体１８などでなく、内部が完全に導体で埋まってない逆円錐形状のコンフォーマルビア導体とすることもできる。あるいは、各ビア導体の軸心をずらしつつ積み重ねるスタッガードの形態でも良いし、途中で平面方向に延びる配線層が介在する形態としても良い。
【００３４】
【発明の効果】
以上に説明した本発明の配線基板の製造方法(請求項１)によれば、コア基板の裏面に形成した配線層をプリプレグにより保護でき、且つ一対のコア基板に形成した金属箔同士が面接触するため、これらを厚み方向に沿って積層しても互いに接着しない。この結果、各コア基板の表面上方に平坦なビルドアップ層ＢＵを確実に形成できる共に、その後に各コア基板を容易に分離できる。しかも、分離したコア基板に裏面に形成したプリプレグは、ソルダーレジスト層として活用できるため、コア基板の裏面に形成した配線層を露出させることで、配線基板の裏面側における接続端子(配線)を容易に形成できるので、配線基板の生産性を高めることも可能となる。
【００３５】
また、請求項２の配線基板の製造方法よれば、複数のコア基板を併有する多数個取りのパネルにおいて、かかるパネルの裏面における上記コア基板となる複数の製品エリアの全体に、プリプレグおよび金属箔が形成されるため、配線基板の生産性を更に高めることができる。
更に、請求項３の配線基板の製造方法よれば、プリプレグのみや、金属箔およびプリプレグの双方にレーザ加工することで、コア基板の裏面における配線層を所望の面積で容易に露出し、当該配線基板自体を搭載するマザーボードなどとの接続端子を、精度および効率良く形成することができる。
【００３６】
また、請求項４の配線基板の製造方法よれば、コア基板にビルドアップ層を形成した後でも、残った金属箔により、当該配線基板がビルドアップ層側に反る変形を防止できる。この結果、ビルドアップ層の平坦性を一層良好に保てるため、当該配線基板の信頼性を高めることができる。しかも、残った金属箔により、配線基板の第２主面(コア基板の裏面)側における耐水性や耐湿性を高められ、且つ周辺から発せられる高周波ノイズを遮蔽することもできる。
【図面の簡単な説明】
【図１】 (Ａ)〜(Ｄ)は本発明の製造方法における各工程を示す概略図。
【図２】 (Ａ)〜(Ｃ)は図１(Ｄ)に続く本発明の製造方法における各工程を示す概略図。
【図３】 (Ａ)，(Ｂ)は図２(Ｃ)に続く本発明の製造方法における各工程を示す概略図。
【図４】 (Ａ)，(Ｂ)は本発明の製造方法に得られた各配線基板を示す断面図。
【図５】 (Ａ)〜(Ｃ)は図３(Ｂ)続く製造方法における各工程またはこれにより得られた配線基板を示す断面図。
【図６】 (Ａ)，(Ｂ)は異なる形態の配線基板の製造工程またはこれにより得られた配線基板を示す断面図。
【符号の説明】
１，１ａ〜１ｃ……………配線基板
２，Ｋ………………………コア基板
２ａ，３ａ…………………表面
２ｂ，４ａ…………………裏面
１０，１１，２０，２６…配線層
１２…………………………プリプレグ
１３…………………………開口部
１４…………………………銅箔(金属箔)
１６，２２…………………絶縁層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a wiring board in which a buildup layer is formed only on the upper surface (one side) of a core substrate.
[0002]
[Prior art]
As a method for manufacturing a wiring board in which a buildup layer is formed only above the surface of the core substrate, for example, a method disclosed in Patent Document 1 is disclosed.
In addition, the following has been proposed as a method for efficiently manufacturing the above wiring board with a flat buildup layer.
That is, two core substrates on which a wiring layer having a predetermined pattern is previously formed on the front surface and the back surface are overlapped, and a copper foil with an insulating resin is stacked on the outer surface and pressed to form a stacked body. A build-up wiring layer having a resin insulating layer and a wiring layer is formed on both surfaces (surfaces). Thereafter, the laminated core substrates are separated from each other to simultaneously manufacture two multilayer printed circuit boards composed of single-sided build-up wiring boards.
[0003]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-204940 (FIG. 1)
[0004]
[Problems to be Solved by the Invention]
However, in the manufacturing method described above, two core substrates are stacked and the respective wiring layers themselves are brought into contact with each other and stacked, so that the wiring layers may be damaged. In addition, after forming the build-up wiring layer, in the individual core substrate from which the laminate is separated, on the front surface (back surface) of the core substrate opposite to the build-up wiring layer, a solder resist is further formed on the original wiring layer. There is a problem that productivity is lowered because a process of further forming openings for forming layers and lands is required.
The present invention solves the problems in the conventional techniques described above, and provides a method of manufacturing a wiring board that can form a flat buildup layer on the surface (one side) of a core board and can be manufactured with high productivity. The issue is to provide.
[0005]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a pair of cores in a state in which a prepreg and a metal foil, which will later become solder resist layers, are attached to the back surfaces of a pair of core substrates in which wiring layers are previously formed on the front and back surfaces. The idea is that the substrates are stacked and a build-up layer is formed on each surface.
That is, the method for manufacturing a wiring board according to the present invention (Claim 1) includes a step of forming a prepreg and a metal foil below the back surface of the core substrate having wiring layers on the front surface and the back surface, and the prepreg and the metal foil. Forming a build-up layer including a plurality of insulating layers and a plurality of wiring layers above the surfaces of the pair of core substrates in a state where the formed pair of core substrates are laminated in contact with the respective metal foils; And, after separating the pair of core substrates on which the build-up layer is formed, forming an opening that exposes the wiring layer formed on the back surface of the core substrate in the prepreg in the individual core substrate, It is characterized by that.
[0006]
According to this, since the wiring layer formed on the back surface of each core substrate can be protected by the prepreg and the metal foils formed on the pair of core substrates are in surface contact, the pair of core substrates are laminated along the thickness direction. However, there is no risk of bonding to each other. For this reason, a flat buildup layer can be reliably formed above the surface of each core substrate, and after that, the pair of stacked core substrates can be easily separated.
Moreover, since the prepreg formed on the back surface of each separated core substrate can be used as the solder resist layer on the back surface side, by exposing the wiring layer formed on the back surface of the core substrate, the back surface side of the wiring substrate Since the connection terminal can be easily formed, it is possible to contribute to increasing the productivity of the wiring board.
[0007]
The core substrate includes a multilayer substrate having a plurality of insulating layers and a wiring layer disposed between them, in addition to a single insulating layer made of resin or ceramic. The prepreg includes a thermosetting resin having adhesiveness, elasticity (flexibility), and insulation. Furthermore, the metal foil includes aluminum foil in addition to copper foil.
In other words, the method of manufacturing a wiring board according to the present invention has a wiring layer on each of the front surface and the back surface, and penetrates between the front surface and the back surface and electrically connects the wiring layer on the front surface and the wiring layer on the back surface. A step of forming a prepreg and a metal foil under the back surface of the core substrate having a conductor, and a pair of core substrates on which the prepreg and the metal foil are formed, in a state where the respective metal foils are in surface contact and laminated, Forming a buildup layer including a plurality of insulating layers and a plurality of wiring layers above the surfaces of the pair of core substrates, and separating the pair of core substrates on which the buildup layers are formed, and then separating individual cores. Forming an opening that exposes the wiring layer formed on the back surface of the core substrate in the prepreg of the substrate.
[0008]
Further, in the present invention, the pair of core substrates are panels each having a plurality of product areas that become core substrates along the planar direction, and the prepreg and the metal foil are formed across the plurality of product areas. Also included is a method of manufacturing a wiring board (claim 2). According to this, in a multi-panel that includes a plurality of core substrates along vertical and horizontal plane directions, a prepreg and a metal foil are formed on the entire plurality of product areas to be the core substrate on the back surface of the panel. Is done. For this reason, the productivity of the wiring board can be further increased.
[0009]
Further, in the present invention, the step of forming an opening in the prepreg is performed by performing laser processing along the thickness direction of the prepreg from which the metal foil has been removed or the metal foil and the prepreg. A method for manufacturing a wiring board (claim 3) is also included. According to this, by carrying out laser processing only on the prepreg, or at an arbitrary position on the metal foil and prepreg, the wiring layer on the back surface of the core substrate can be easily exposed in a desired area, and the motherboard on which the wiring substrate itself is mounted. The connection terminal with the printed circuit board can be formed with high accuracy and efficiency.
[0010]
The present invention also includes a method of manufacturing a wiring board (claim 4), wherein the area of the metal foil remaining after the step of forming the opening in the prepreg is 60% or more of the original area. According to this, since 60% or more of the original metal foil remains on the back surface side of the core substrate, even after the buildup layer is formed above the surface of the core substrate, the wiring substrate is built up by the metal foil. It is possible to prevent deformation in a form of warping to the layer side, that is, a shape in which the vicinity of the center of the buildup layer is recessed. As a result, since the flatness of the build-up layer can be kept better, the reliability of the wiring board can be improved.
In addition, the remaining metal foil can improve water resistance and moisture resistance on the second main surface side of the wiring board, and can also shield high frequency noise emitted from the periphery.
In addition, when the area of the remaining metal foil is less than 60% of the original, there is a risk that the above-described effect of preventing warpage is insufficient, so this range is excluded, and the preferred residual area (ratio) of the metal foil Is 80% or more of the original.
[0011]
Furthermore, the present invention further includes a step of connecting a conductor pin or a solder ball to the wiring layer on the back surface of the core substrate exposed on the bottom surface of the opening after the step of forming the opening in the prepreg. It is also possible to include a method for manufacturing the substrate. In this case, a pin grid array (PGA) type or ball grid array (BGA) type wiring board can be easily formed. The conductor pin includes a pin made of a copper alloy or an iron alloy (for example, Kovar).
In the present invention, after the step of forming the opening in the prepreg, a conductor layer straddling the opening and under the back surface of the prepreg is formed, and the conductor layer is formed in the vicinity of the opening by photolithography. It is also possible to include a method of manufacturing a wiring board formed as a land. In this case, a land grid array (LGA) type wiring board can be easily formed.
[0012]
Furthermore, in the present invention, when the conductor layer is formed, the cross-section is substantially hat-shaped across the inner and bottom surfaces of the opening formed in advance in the prepreg and under the back surface of the prepreg adjacent to the opening. It is also possible to include a method of manufacturing a wiring board that forms a metal plating layer. In this case, since a low melting point alloy such as solder can be easily joined to the metal plating layer, a conductor pin or a solder ball is joined via the solder or the like so as to be freely connected to a mother boat or the like. Is possible. The metal plating layer includes a two-layer plating layer formed in the order of Ni plating and Au plating, for example.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
In the following, preferred embodiments of the present invention will be described with reference to the drawings.
FIG. 1A shows a cross section of the core substrate 2. The core substrate 2 is a single insulating layer made of glass-epoxy resin having a thickness of about 800 μm, and copper foils 10 a and 11 a having a thickness of about 16 μm are bonded in advance to the front surface 2 a and the back surface 2 b.
A predetermined position of the core substrate 2 is irradiated with a laser or drilled with a small diameter drill. As a result, as shown in FIG. 1B, a plurality of through-holes 5 penetrating between the front surface 2a and the back surface 2b of the core substrate 2 and having an inner diameter of about 100 μm are formed.
[0014]
Next, electroless copper plating and electrolytic copper plating are performed on the entire surface of the core substrate 2 having the plurality of through holes 5. A plating catalyst containing Pd is previously applied to the inner wall of each through hole 5. Further, the perforation of the through hole 5 and the copper plating may be performed in a state of a panel (multiple substrate) including a plurality of core substrates 2 (product units). As a result, as shown in FIG. 1C, through-hole conductors 6 having a thickness of about 30 μm are formed along the inner wall surface of each through-hole 5. Copper foils 10a and 11a are thick copper plating layers 10b and 11b (thickness is the same as copper foils 10a and 11a for convenience).
[0015]
Next, as shown in FIG. 1D, a filling resin 7 made of an epoxy resin containing an inorganic filler such as a silica filler is filled inside each through-hole conductor 6. Instead of the filling resin 7, a conductive resin containing a large amount of metal powder or a non-conductive resin containing metal powder may be used. Further, on the copper plating layers 10b and 11b on the front surface 2a and the back surface 2b, the entire surface is subjected to copper plating, and the surface of the filling resin 7 is subjected to lid plating.
Then, after an etching resist (not shown) having a predetermined pattern is formed on the copper plating layers 10b and 11b by a known photolithography technique, the copper plating layers 10b and 11b exposed from the gaps between the etching resist patterns are formed. Etching (known subtractive method).
[0016]
As a result, as shown in FIG. 2A, wiring layers 10 and 11 are formed on the front surface 2a and the back surface 2b of the core substrate 2 in accordance with the resist pattern. The wiring layers 10 and 11 have a thickness of about 15 μm, and these wiring layers 10 and 11 are electrically connected to each other through the through-hole conductor 7.
Next, as shown in FIG. 2B, a prepreg 12 and a copper foil (metal foil) 14 are formed under the back surface 2 b of the core substrate 2 and the wiring layer 11. The prepreg 12 is made of a thermosetting resin (for example, epoxy, bismaleimide / triazine, phenol, polyimide, polyester, etc.) having a thickness of several tens of μm and having adhesiveness, elasticity, and insulation. Further, the thickness of the copper foil 14 is about 20 μm.
[0017]
In addition, the process of forming the said copper foil 14 etc. straddles the several product area used as each core board | substrate 2 in the back surface side of the panel for multi-pieces which has many several core board | substrates 2 along a plane direction. The prepreg 12 and the copper foil 14 may be formed sequentially.
Next, as shown in FIG. 2 (C), a pair of core substrates 2 and 2 on which the prepreg 12 and the copper foil 14 are formed on the back surface 2b side are laminated in a state where the copper foils 14 are in surface contact with each other; Fix it. At this time, the pair of laminated core substrates 2 may be slightly pressed along their thickness directions.
[0018]
Next, as shown in FIG. 3A, the insulating layers 16 and 22 and the wiring layers 20 and 26 are alternately stacked above the surface 2a of any of the stacked core substrates 2 and the wiring layer 10. The up layer BU is formed. The insulating layer 16 and the like are made of an epoxy resin having a thickness of about 30 μm including an inorganic filler such as a silica filler. The wiring layer 20 and the like are made of a copper plating layer having a thickness of about 15 μm. Furthermore, via conductors (filled vias) 18 and 24 that connect the wiring layers 10, 20, and 26 are formed in the insulating layers 16 and 22. The build-up layer BU is formed by a known build-up process (semi-additive method, full additive method, subtractive method, formation of an insulating layer by laminating a film-like resin material, photolithography technique, etc.).
Further, the build-up layer BU is also formed above the surface 2a of the remaining core substrate 2 in the same manner as described above.
[0019]
Next, a solder resist layer (insulating layer) 28 having a thickness of about 25 μm is formed on the insulating layer 22 and the wiring layer 26 in each core substrate 2.
As shown in FIG. 3A, a plurality of solder bumps (IC connection terminals) 30 protruding higher than the first main surface 29 are formed at appropriate positions on the wiring layer 26. The solder bump 30 is made of a low melting point alloy such as Sn—Ag, Pb—Sn, Sn—Ag—Cu, Sn—Cu, Sn—Zn, etc. (Sn—Ag in this embodiment). They are individually connected to connection terminals such as an IC chip (not shown) mounted on the main surface 29. In addition, the plurality of solder bumps 30 and connection terminals such as IC chips are embedded and protected by an underfill material. The other core substrate 2 is subjected to the same process as described above. Further, the above build-up process and the like may be performed in the state of the panel.
[0020]
Further, as shown in FIG. 3 (B), the core substrate 2 on which the build-up layer BU is formed in surface contact with the copper foils 14 and 14 is separated individually. This separation process can be performed very easily because the copper foils 14 have high releasability. Further, the wiring layer 11 on the back surface 2b of the core substrate 2 is protected by the prepreg 12 with the original pattern in both the laminating process and the build-up process. Further, the prepreg 12 forms a solder resist layer on the back surface 2 b side of the core substrate 2.
The solder bump 30 may be formed after the above-described separation step.
[0021]
In the subsequent steps, a wiring board having a different form is obtained depending on the applied steps.
For example, as shown in FIG. 4A, after the copper foil 14 is removed by known etching, a laser is irradiated along a vertical direction in the drawing to a predetermined position in the exposed prepreg 12. As a result, an opening 13 is formed through which the wiring layer 11 formed on the back surface 2b of the core substrate 2 is exposed. The wiring 11c exposed on the bottom surface of the opening 13 is coated with Ni and Au plating (not shown) on its surface, and serves as a connection terminal (land) for connection to a printed board such as a motherboard. Thereby, the wiring board 1 as shown in FIG. 4A is obtained.
As shown in the center of FIG. 4A, a conductor pin p made of, for example, Kovar is connected to the wiring 11c through solder h. As the laser, a carbon dioxide laser, a YAG laser, an excimer laser, or the like is used.
[0022]
Further, as shown in FIG. 4B, an opening through which the wiring layer 11 is exposed by irradiating a predetermined position in the copper foil 14 and the prepreg 12 with a laser along the vertical direction in the figure. 13 may be formed. The wiring 11c exposed on the bottom surface of the opening 13 is covered with Ni and Au plating, and becomes a connection terminal (land) similar to the above. As a result, a wiring board 1a as shown in FIG. 4B is obtained.
[0023]
Note that any one of the lasers described above is used as the laser, but the copper foil 14 and the prepreg 12 make adjustments such as changing the output. Further, the copper foil 14 remaining after the opening 13 is formed is at least 60% or more, preferably 80% or more of the area in the original plan view. Thereby, the deformation | transformation which the whole wiring board 1a warps to the buildup layer BU side can be prevented, and since the flatness of the buildup layer BU can be kept still more favorable, the reliability of the said wiring board 1a can be improved. Moreover, the remaining copper foil 14 can improve water resistance and the like on the second main surface (back surface 2b) side of the wiring board 1a, and can also shield high-frequency noise generated from peripheral devices and the like.
[0024]
Further, as shown in FIG. 5A, after forming an etching resist (not shown) having a predetermined pattern on the lower side of the copper foil 14, the copper foil 14 exposed from between the resist is formed into the above pattern. The copper foil 14a having a predetermined pattern is formed by removing it by etching. Next, as shown in FIG. 5B, an opening 13 reaching the wiring layer 11 formed on the back surface 2b of the core substrate 2 through the gap between the copper foils 14a is formed by the laser irradiation. Next, as shown in FIG. 5 (C), a substantially hat-shaped metal plating layer 15 made of Ni plating and Au plating is formed on the inner surface of the opening 13 and the surrounding copper foil 14a. A brazing material 17 made of solder or the like is formed. As a result, a wiring board 1b shown in FIG. 5C is obtained.
The brazing material 17 is connected to a solder ball (not shown), the conductor pin p, or the like, or directly connected to a connection terminal on the mother board side.
[0025]
According to the method for manufacturing a wiring board of the present invention described above, the wiring layer 11 formed on the back surface 2b of each core board 2 can be protected by the prepreg 12, and the copper foils 14 formed on the pair of core boards 2 can be connected to each other. Because of the surface contact, these core substrates 2 are not bonded to each other even if they are laminated along the thickness direction. As a result, the flat buildup layer BU can be reliably formed above the surface 2a of each core substrate 2, and the pair of core substrates 2 can be easily separated thereafter. Moreover, the prepreg 12 formed on the back surface 2b of each separated core substrate 2 can be used as a solder resist layer on the back surface 2b side. As a result, by exposing the wiring layer 11 formed on the back surface 2b of the core substrate 2, the connection terminals (wiring) 11c on the back surface 2b side of the wiring substrates 1, 1a, 1b can be easily formed. Productivity can also be increased.
[0026]
FIG. 6 relates to a method of manufacturing a wiring board 1c having a different form. In the following description, the same reference numerals are used for portions and elements that are common to the above-described embodiments.
FIG. 6A shows a state in which a core substrate K of a pair of multilayer substrates is stacked and fixed. As shown in FIG. 6A, the core substrate K includes an insulating layer 2, wiring layers 8 and 9 formed on the front surface 2a and the back surface 2b, and insulating layers 3 and 4 formed thereon. A multilayer substrate. The insulating layer 2 is made of a glass cloth or glass fiber-containing epoxy resin having a substantially square shape in plan view and a thickness of less than 500 μm. The wiring layers 8 and 9 are copper plating layers having a thickness of about 15 μm, and the insulating layers 3 and 4 are made of epoxy resin having a thickness of several tens of μm including an inorganic filler such as a glass filler. The total thickness of the core substrate K is about 600 to 800 μm.
[0027]
The core substrate K is formed by forming copper foils formed in advance on the front surface 2a and the back surface 2b of the insulating layer 2 into wiring layers 8 and 9 having a predetermined pattern by a photolithography technique and etching, and pressing a resin film thereon to insulate the insulating layer It is obtained by forming 3 and 4.
As shown in FIG. 6 (A), a plurality of through holes 5, through hole conductors 6 and filling resin 7 are formed between the front surface 3a and the back surface 4a of the core substrate K by the method described above. Each through-hole conductor 6 is connected to the wiring layers 8 and 9 in the middle thereof. In addition, the wiring layers 10 and 11 having a predetermined pattern are formed on the front surface 3a and the back surface 4a of the core substrate K by copper plating, photolithography technique, and etching, which are electrically connected to each other through the through-hole conductors 6. To do.
[0028]
As shown in FIG. 6A, a pair of core substrates K, K on which a prepreg 12 and a copper foil 14 are formed adjacent to the back surface 4a and the wiring layer 11 are in surface contact with each other. Laminate and fix with. In this laminated state, the build-up layer BU, the solder resist layer 28, and the solder bumps 30 are formed in the same manner as described above above the surface 3a of any core substrate K in the same manner as described above. Similarly, the build-up layer BU and the like are formed on the other core substrate.
Next, as shown in FIG. 6B, after the copper foil 14 is removed by etching in the individually separated core substrate K, the exposed prepreg 12 is irradiated with the same laser as described above, and the opening 13 is formed. Form. The wiring 11c exposed on the bottom surface of the opening 13 is covered with Ni and Au plating to serve as a connection terminal (land) for connection to a printed board such as a motherboard.
Thereby, a wiring substrate 1c as shown in FIG. 6B is obtained.
[0029]
Also in the manufacturing method of the wiring board 1c as described above, since the flat buildup layer BU can be formed and the prepreg 12 can be used as the solder resist layer, the number of manufacturing steps can be reduced. Moreover, since the wiring layers 8 and 9 are provided in the core substrate K, it is easy to cope with higher wiring density.
The conductor 11 may be connected to the wiring 11c via solder or a solder ball may be connected to the wiring 11c. Alternatively, as shown in FIG. 4B, the opening 13 and the wiring 11c may be formed leaving 60% or more of the copper foil 14. Furthermore, as shown in FIGS. 5A to 5C, a predetermined pattern of copper foil 14a, opening 13, metal plating layer 15, and brazing material 17 may be formed.
[0030]
The present invention is not limited to the embodiment described above.
As the metal foil, a pure aluminum-based aluminum foil may be used.
In addition, the material of the insulating layer 2 of the core substrate 2 or the core substrate K includes the glass-epoxy resin composite material, bismaleimide / triazine (BT) resin, epoxy resin, similar heat resistance, mechanical strength, A glass fiber-resin composite material that is a composite material of a glass woven fabric having flexibility and processability, or a glass fiber such as a glass woven fabric and a resin such as an epoxy resin, a polyimide resin, or a BT resin. It may be used. Alternatively, a composite material of an organic fiber such as a polyimide fiber and a resin, or a resin-resin composite material obtained by impregnating a resin such as an epoxy resin with a three-dimensional network structure fluorine resin such as PTFE having continuous pores is used. It is also possible.
[0031]
Alternatively, the material of the core substrate 2 or the insulating layers 2 to 4 of the core substrate K can be ceramic. Such ceramics include alumina, silicic acid, glass ceramic, aluminum nitride, and the like, and low-temperature fired ceramics that can be fired at a relatively low temperature of about 1000 ° C. or lower can also be used. Through holes 5 are punched in the core substrate 2 and the core substrate K made of ceramic by punching or laser processing, and an insulating layer 16 made of a resin film is laminated on the surfaces 2a and 3a. The buildup layer BU is formed by the buildup process described above.
In the case of the core substrate K, three green sheets made of the ceramic are prepared, and a predetermined pattern of wiring is formed on at least one of the front and back surfaces of these green sheets with metallized ink made of W, Mo, Cu, or the like. After forming the layers, these green sheets are laminated and fired. For the metallization, materials such as Ag, Au, Ag—Pt, and Ag—Pd may be used.
[0032]
Furthermore, the material of the insulating layers 16 and 22 has a polyimide resin, a BT resin, a PPE resin, or continuous pores having the same heat resistance and pattern formability in addition to the epoxy resin as a main component. A resin-resin composite material in which a fluororesin having a three-dimensional network structure such as PTFE is impregnated with a resin such as an epoxy resin can also be used. The insulating layer can be formed by a method of applying a liquid resin with a roll coater in addition to a method of thermocompression bonding an insulating resin film. In addition, the composition of the glass cloth or glass filler mixed in the insulating layer may be any of E glass, D glass, Q glass, S glass, or a combination of two or more of these.
[0033]
Further, the material such as the wiring layer 10 and the through-hole conductor 6 may be made of Ag, Ni, Ni—Au, etc. in addition to the Cu (copper), or without using a plating layer of these metals, You may form by the method of apply | coating a conductive resin.
Further, the via conductor may be an inverted conical conformal via conductor that is not completely filled with the conductor, instead of the filled via conductor 18 or the like. Alternatively, a staggered configuration in which the via conductors are stacked while shifting the axial center may be used, or a wiring layer extending in the plane direction may be interposed in the middle.
[0034]
【The invention's effect】
According to the method for manufacturing a wiring board of the present invention described above (Claim 1), the wiring layer formed on the back surface of the core board can be protected by the prepreg, and the metal foils formed on the pair of core boards are in surface contact with each other. Therefore, even if they are laminated along the thickness direction, they are not bonded to each other. As a result, a flat build-up layer BU can be reliably formed above the surface of each core substrate, and each core substrate can be easily separated thereafter. Moreover, since the prepreg formed on the back surface of the separated core substrate can be used as a solder resist layer, connecting terminals (wiring) on the back surface side of the wiring substrate can be easily made by exposing the wiring layer formed on the back surface of the core substrate. Therefore, it is possible to increase the productivity of the wiring board.
[0035]
According to the method for manufacturing a wiring board according to claim 2, in a multi-piece panel having a plurality of core substrates, a prepreg and a metal foil are formed over the entire plurality of product areas to be the core substrate on the back surface of the panel. Therefore, the productivity of the wiring board can be further increased.
Furthermore, according to the method of manufacturing a wiring board according to claim 3, the wiring layer on the back surface of the core substrate is easily exposed in a desired area by laser processing only on the prepreg, or on both the metal foil and the prepreg, and the wiring A connection terminal with a mother board or the like on which the substrate itself is mounted can be formed with high accuracy and efficiency.
[0036]
According to the method for manufacturing a wiring board of claim 4, even after the buildup layer is formed on the core substrate, the remaining metal foil can prevent the wiring board from being warped toward the buildup layer. As a result, since the flatness of the build-up layer can be kept better, the reliability of the wiring board can be improved. In addition, the remaining metal foil can improve water resistance and moisture resistance on the second main surface (back surface of the core substrate) side of the wiring board, and can also shield high-frequency noise emitted from the periphery.
[Brief description of the drawings]
1A to 1D are schematic views showing each step in the production method of the present invention.
FIGS. 2A to 2C are schematic views showing each step in the production method of the present invention following FIG. 1D.
FIGS. 3A and 3B are schematic views showing each step in the production method of the present invention following FIG. 2C.
4A and 4B are cross-sectional views showing each wiring board obtained by the manufacturing method of the present invention.
5A to 5C are cross-sectional views showing each step in the manufacturing method continued from FIG. 3B or a wiring board obtained by the steps.
6A and 6B are cross-sectional views showing a manufacturing process of a wiring board of a different form or a wiring board obtained by the manufacturing process.
[Explanation of symbols]
1,1a ~ 1c ……………… Wiring board
2, K ………………………… Core substrate
2a, 3a ………………… Surface
2b, 4a ………………… Back side
10, 11, 20, 26 ... wiring layer
12 ………………………… Prepreg
13 ………………………… Opening
14 ………………………… Copper foil (metal foil)
16, 22 ... Insulating layer

Claims

表面および裏面に配線層をそれぞれ有するコア基板における裏面の下方に、プリプレグおよび金属箔を形成する工程と、
上記プリプレグおよび金属箔を形成した一対のコア基板を、それぞれの金属箔を面接触させて積層した状態で、上記一対のコア基板の表面上方に複数の絶縁層および複数の配線層を含むビルドアップ層をそれぞれ形成する工程と、
上記ビルドアップ層を形成した一対のコア基板を分離した後、個別のコア基板における上記プリプレグに当該コア基板の裏面に形成した配線層を露出させる開口部を形成する工程と、を含む、ことを特徴とする配線基板の製造方法。Forming a prepreg and a metal foil below the back surface of the core substrate each having a wiring layer on the front surface and the back surface;
Build-up including a plurality of insulating layers and a plurality of wiring layers above the surface of the pair of core substrates in a state where the pair of core substrates on which the prepreg and the metal foil are formed are stacked in contact with the respective metal foils. Forming each layer;
Separating the pair of core substrates on which the build-up layer is formed, and forming an opening that exposes the wiring layer formed on the back surface of the core substrate in the prepreg in the individual core substrate. A method for manufacturing a wiring board.

前記一対のコア基板は、それぞれ平面方向に沿って追ってコア基板となる複数の製品エリアを有するパネルであり、かかる複数の製品エリアを跨って前記プリプレグおよび金属箔が形成されている、
ことを特徴とする請求項１に記載の配線基板の製造方法。The pair of core substrates are panels each having a plurality of product areas that become core substrates following the planar direction, and the prepreg and metal foil are formed across the plurality of product areas.
The method for manufacturing a wiring board according to claim 1.

前記プリプレグに開口部を形成する工程は、前記金属箔を除去した前記プリプレグ、または上記金属箔およびプリプレグに対し、それらの厚み方向に沿ってレーザ加工を施すことにより行われる、
ことを特徴とする請求項１または２に記載の配線基板の製造方法。The step of forming the opening in the prepreg is performed by performing laser processing along the thickness direction of the prepreg from which the metal foil has been removed, or the metal foil and the prepreg.
The method for manufacturing a wiring board according to claim 1, wherein:

前記プリプレグに開口部を形成する工程の後に残る金属箔の面積は、当初の面積の６０％以上である、
ことを特徴とする請求項３に記載の配線基板の製造方法。The area of the metal foil remaining after the step of forming the opening in the prepreg is 60% or more of the original area.
The method for manufacturing a wiring board according to claim 3.