JP2010118382A - Method of reducing crystal defect of simox wafer - Google Patents
Method of reducing crystal defect of simox wafer Download PDFInfo
- Publication number
- JP2010118382A JP2010118382A JP2008288612A JP2008288612A JP2010118382A JP 2010118382 A JP2010118382 A JP 2010118382A JP 2008288612 A JP2008288612 A JP 2008288612A JP 2008288612 A JP2008288612 A JP 2008288612A JP 2010118382 A JP2010118382 A JP 2010118382A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon layer
- ions
- implanted
- crystal defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
Description
本発明は、SIMOX(Separation by IMplanted OXygen)ウェーハの結晶欠陥の低減方法に係り、特に、SIMOXウェーハの埋め込み酸化膜下のシリコン層に存在する結晶欠陥を改善する技術に関する。 The present invention relates to a method for reducing crystal defects in a SIMOX (Separation by IM planted Oxygen) wafer, and more particularly to a technique for improving crystal defects existing in a silicon layer under a buried oxide film of a SIMOX wafer.
従来、SOI(Silicon On Insulator)ウェーハの製造方法の一つとして、シリコンウェーハの少なくとも一方の表面から酸素イオンを注入し、引き続き高温熱処理を行うことにより、注入された酸素イオンから埋め込み酸化膜(以下、BOX(Buried Oxide)層という。)を形成するSIMOX法が知られている。このようにして製造されたSIMOXウェーハは、通常、表面の酸化膜が除去された状態でデバイスメーカに出荷され、SOI層とその下のBOX層がデバイス製造のプロセスにおいて活用されている。 Conventionally, as one method for manufacturing an SOI (Silicon On Insulator) wafer, oxygen ions are implanted from at least one surface of a silicon wafer and subsequently subjected to a high-temperature heat treatment, whereby a buried oxide film (hereinafter referred to as an oxide film) is implanted. , A BOX (Buried Oxide) layer) is known. The SIMOX wafer manufactured in this manner is usually shipped to a device manufacturer with the surface oxide film removed, and the SOI layer and the BOX layer below the SOI layer are utilized in the device manufacturing process.
ところで、近年、SIMOXウェーハの製造工程の高温熱処理プロセスにおいて、ウェーハ内の酸素析出物が消滅する際に多数の結晶欠陥、つまり空孔型の積層欠陥(SF:Stacking Fault)がBOX層下のシリコン層(シリコン基板)の所定の深さ領域に残留することが報告されている(例えば、非特許文献1参照。)。 By the way, in recent years, in the high-temperature heat treatment process of the manufacturing process of a SIMOX wafer, when oxygen precipitates in the wafer disappear, many crystal defects, that is, vacancy-type stacking faults (SF: Stacking Fault) are generated under the BOX layer. It has been reported that it remains in a predetermined depth region of the layer (silicon substrate) (see, for example, Non-Patent Document 1).
これに対し、従来、シリコン層は、デバイス製造のプロセスにおいて殆ど活用されることがなかったため、このようなシリコン層に残留する結晶欠陥について特に対策が講じられることはなかった。 On the other hand, conventionally, since the silicon layer has hardly been utilized in the device manufacturing process, no particular countermeasure has been taken against such crystal defects remaining in the silicon layer.
しかしながら、上述したシリコン層に残留する結晶欠陥は、デバイスの微細化に伴い、無視できない問題となってきている。その第1の理由としては、デバイスの製造プロセスにおいて、ウェーハの活用領域がそれまでのSOI層とBOX層に限らず、シリコン層にまで広がってきていることが挙げられる。これは、例えばBOX層の層厚の極薄化に伴って見られる傾向である。 However, the above-described crystal defects remaining in the silicon layer have become a problem that cannot be ignored with the miniaturization of devices. The first reason is that in the device manufacturing process, the wafer application area is not limited to the conventional SOI layer and BOX layer, but extends to the silicon layer. This tends to be seen with, for example, an extremely thin BOX layer.
また、第2の理由としては、デバイスの微細化が進み、その設計基準の寸法が例えば45nm以降になってくると、デバイスの製造プロセスの高温熱処理時において、ウェーハ全体の温度を制御して拡散距離を短くするため、熱処理時間の短いレーザスパイクアニール(以下、LSAという。)等の極短時間(数sec)の熱処理が導入されるようになってきたことが挙げられる。 Also, as a second reason, when the miniaturization of the device progresses and the design standard dimension becomes 45 nm or more, for example, the temperature of the entire wafer is controlled and diffused during the high temperature heat treatment in the device manufacturing process. In order to shorten the distance, it can be mentioned that an extremely short time (several seconds) heat treatment such as laser spike annealing (hereinafter referred to as LSA) having a short heat treatment time has been introduced.
このLSAにより熱処理が施されたウェーハは、ウェーハ表面にレーザ光が照射されて熱が与えられ、急速に昇降温がなされるため、ウェーハの厚さ方向の温度差に伴って熱応力が生じ、結晶欠陥、特にスリップ転位が生じ易くなる。ここで、SOIウェーハのシリコン層に結晶欠陥が多く残存していると、その後のLSAの熱処理時においてシリコン層にスリップ転位が多く発生し、結果として内部歪によるウェーハの反り変形が生じるおそれがある。このようなウェーハの反り変形は、デバイスプロセスに悪影響を与え、歩留まりを低下させる要因となる。 The wafer that has been heat-treated by this LSA is irradiated with laser light on the wafer surface and given heat, and the temperature is rapidly raised and lowered, so that a thermal stress is generated with a temperature difference in the thickness direction of the wafer, Crystal defects, particularly slip dislocations, are likely to occur. Here, if many crystal defects remain in the silicon layer of the SOI wafer, a lot of slip dislocations occur in the silicon layer during the subsequent heat treatment of the LSA, and as a result, warpage deformation of the wafer due to internal strain may occur. . Such warp deformation of the wafer adversely affects the device process and causes a decrease in yield.
これに対し、本発明者らは、特願2008−229584(以下、先願という。)において、SOIウェーハのBOX層下のシリコン層に存在する結晶欠陥を低減するため、ウェーハの表面からBOX層下のシリコン層にイオンを注入する工程と、この工程で得られたウェーハを加熱してイオンが注入された部位の結晶性を回復させる工程とを含むSIMOXウェーハの結晶欠陥の低減方法について提案している。 On the other hand, in the Japanese Patent Application No. 2008-229854 (hereinafter referred to as the prior application), the present inventors reduced the BOX layer from the surface of the wafer in order to reduce crystal defects existing in the silicon layer under the BOX layer of the SOI wafer. Proposed a method for reducing crystal defects in a SIMOX wafer, including a step of implanting ions into the underlying silicon layer and a step of heating the wafer obtained in this step to recover the crystallinity of the site where the ions were implanted. ing.
上記の先願は、シリコン層に注入したイオンを結晶欠陥と衝突させることにより、その後の熱処理において結晶欠陥の結晶性を回復し易くすることを特徴としている。例えば、イオンドーズ量を1×1016atoms/cm2、注入エネルギを216keVとして、シリコンウェーハに酸素イオンを注入した後、このウェーハを1200℃で1時間熱処理することにより、シリコン層の所定の深さ領域の結晶欠陥密度を1×107/cm2以下まで低減することが可能となる。 The above-mentioned prior application is characterized in that the crystallinity of the crystal defect is easily recovered in the subsequent heat treatment by causing the ions implanted into the silicon layer to collide with the crystal defect. For example, oxygen ions are implanted into a silicon wafer at an ion dose of 1 × 10 16 atoms / cm 2 and an implantation energy of 216 keV, and then the wafer is heat-treated at 1200 ° C. for 1 hour to obtain a predetermined depth of the silicon layer. It is possible to reduce the crystal defect density in the vertical region to 1 × 10 7 / cm 2 or less.
このように、先願の発明によれば、シリコン層の結晶欠陥を所定のレベルまで低減することができる。しかしながら、その後の調査によると、シリコン層にはわずかな結晶欠陥が依然として残存していることが確認され、この残存する結晶欠陥がデバイスの製造プロセスへ与える影響が懸念される。そのため、先願の発明については、さらなる改良の余地がある。 Thus, according to the invention of the prior application, crystal defects in the silicon layer can be reduced to a predetermined level. However, subsequent investigations have confirmed that slight crystal defects still remain in the silicon layer, and there is concern about the influence of the remaining crystal defects on the device manufacturing process. Therefore, the invention of the prior application has room for further improvement.
本発明は、SIMOXウェーハのBOX層下のシリコン層に存在する結晶欠陥を低減することを課題とする。 An object of the present invention is to reduce crystal defects present in a silicon layer under a BOX layer of a SIMOX wafer.
本発明者らは、先願のイオン注入条件について評価するため、先願のイオンの注入条件に基づいてウェーハの表面からシリコン層まで酸素イオンを注入し、このイオンが注入されたウェーハについて、BOX層とシリコン層の境界から200nmの深さ領域の酸素濃度の分布を調べたところ、深さ方向における酸素濃度の分布に偏りが生じていることが判明した。このことから、本発明者らは、シリコン層の深さ方向で酸素濃度の分布を均一にすることができれば、結晶欠陥をさらに低減できるものと考え、本発明をするに至った。 In order to evaluate the ion implantation conditions of the prior application, the present inventors implanted oxygen ions from the wafer surface to the silicon layer based on the ion implantation conditions of the prior application. When the oxygen concentration distribution in the depth region of 200 nm from the boundary between the layer and the silicon layer was examined, it was found that the oxygen concentration distribution in the depth direction was biased. Therefore, the present inventors have considered that crystal defects can be further reduced if the oxygen concentration distribution can be made uniform in the depth direction of the silicon layer, and the present invention has been achieved.
すなわち、本発明は、イオン注入を複数回に分け、それぞれのイオン注入時の注入エネルギを異ならせることを特徴とする。このようにすれば、シリコン層の所定の深さ領域において、イオンを深さ方向で均一に供給できるため、深さ方向における酸素濃度の分布を均一にすることができる。 That is, the present invention is characterized in that ion implantation is divided into a plurality of times and the implantation energy at the time of each ion implantation is made different. In this way, since ions can be supplied uniformly in the depth direction in a predetermined depth region of the silicon layer, the oxygen concentration distribution in the depth direction can be made uniform.
ここで、本発明による結晶欠陥の低減効果を確認するため、先ず、本発明の各イオン注入時のドーズ量の合計を先願のイオン注入時のドーズ量と一致させると共に異なる注入エネルギでイオンの注入を複数回行った。その後、シリコン層の所定の深さ領域における深さ方向の酸素濃度の分布を調査し、酸素濃度の分布が均一化されていることを確認した。次に、このウェーハを熱処理し、シリコン層の所定の深さ領域の結晶欠陥密度を調査したところ、先願の結晶欠陥密度よりも減少していることが確認された。このことから、シリコン層の所定の深さ領域に対し異なる注入エネルギでイオンを分割して注入し、深さ方向における酸素濃度の分布を均一化させることにより、結晶欠陥をより高い効率で低減できることが明らかになった。また、このように異なる注入エネルギで複数回のイオン注入を行うことにより、酸素濃度の分布を均一にすることができるため、結晶欠陥を低減するために注入する合計のドーズ量を低減できるという効果も確認された。 Here, in order to confirm the effect of reducing crystal defects according to the present invention, first, the total dose amount at the time of each ion implantation of the present invention is made to coincide with the dose amount at the time of ion implantation of the prior application, and ions with different implantation energies are used. Multiple injections were made. Thereafter, the distribution of oxygen concentration in the depth direction in a predetermined depth region of the silicon layer was investigated, and it was confirmed that the oxygen concentration distribution was uniform. Next, when this wafer was heat-treated and the crystal defect density in a predetermined depth region of the silicon layer was investigated, it was confirmed that the wafer had decreased from the crystal defect density of the prior application. From this, it is possible to reduce the crystal defects with higher efficiency by dividing and implanting ions with different implantation energies into a predetermined depth region of the silicon layer and making the oxygen concentration distribution in the depth direction uniform. Became clear. Further, by performing ion implantation a plurality of times with different implantation energies, the oxygen concentration distribution can be made uniform, so that the total dose to be implanted to reduce crystal defects can be reduced. Was also confirmed.
すなわち、本発明は、SIMOXウェーハの埋め込み酸化膜下のシリコン層に存在する結晶欠陥を低減する方法であって、ウェーハの表面から埋め込み酸化膜よりも設定深さの範囲のシリコン層までイオンを注入する第1の工程と、この第1の工程で得られたウェーハを加熱してイオンが注入された部位の結晶性を回復させる第2の工程とを含み、第1の工程は、異なる注入エネルギでイオンを複数回注入することを特徴とする。このように、異なる注入エネルギでイオン注入を複数回行うことにより、シリコン層の深さ方向に分布する結晶欠陥に対し、注入したイオンを均等に衝突させることができるため、熱処理によって、より多くの結晶欠陥の結晶性を回復させることができる。 That is, the present invention is a method for reducing crystal defects existing in a silicon layer under a buried oxide film of a SIMOX wafer, and ions are implanted from the wafer surface to a silicon layer within a set depth range from the buried oxide film. And a second step of heating the wafer obtained in the first step to recover the crystallinity of the site where the ions are implanted, the first step comprising different implantation energies In this case, ions are implanted a plurality of times. In this way, by performing ion implantation multiple times with different implantation energies, the implanted ions can collide evenly with crystal defects distributed in the depth direction of the silicon layer. The crystallinity of crystal defects can be recovered.
また、本発明は、SIMOXウェーハの埋め込み酸化膜下のシリコン層に存在する結晶欠陥を低減する方法であって、ウェーハの表面からシリコン層に注入したイオンを結晶欠陥に衝突させてこの結晶欠陥を壊す第1の工程と、この第1の工程で得られたウェーハを加熱してシリコン層を再結晶させる第2の工程とを含み、第1の工程は、異なる注入エネルギでイオンを複数回注入することを特徴とする。 In addition, the present invention is a method for reducing crystal defects existing in a silicon layer under a buried oxide film of a SIMOX wafer, and the ions implanted into the silicon layer from the surface of the wafer collide with the crystal defects to cause the crystal defects to be reduced. A first step of breaking, and a second step of recrystallizing the silicon layer by heating the wafer obtained in the first step, the first step implanting ions multiple times with different implantation energies It is characterized by doing.
この場合において、第1の工程は、例えば、シリコン層に注入するイオンを酸素イオンとするとき、SIMOXウェーハの温度が50℃以下の状態からイオンの注入を開始し、各イオン注入時の条件は、イオンドーズ量を1×1015〜1.5×1016、注入エネルギを150keV〜220keVとする。ここで、イオンドーズ量は、シリコン層に残存する結晶欠陥の密度やイオン注入の回数等に応じて定められ、注入エネルギは、注入するイオンの元素の種類や注入する深さ等によって定められる。このような条件で第1の工程を処理することにより、シリコン層に存在する結晶欠陥を効率的に壊すことができる。また、第1の工程においては、結晶欠陥にイオンを衝突させて壊れた形態を保持するため、イオン注入前のウェーハの温度は低い方が好ましく、例えば50℃以下に設定することが望ましい。 In this case, for example, when the ions to be implanted into the silicon layer are oxygen ions, the ion implantation is started from a state where the temperature of the SIMOX wafer is 50 ° C. or lower. The ion dose is 1 × 10 15 to 1.5 × 10 16 and the implantation energy is 150 keV to 220 keV. Here, the ion dose is determined according to the density of crystal defects remaining in the silicon layer, the number of ion implantations, and the like, and the implantation energy is determined by the type of ion element to be implanted, the depth of implantation, and the like. By processing the first step under such conditions, crystal defects existing in the silicon layer can be efficiently broken. Further, in the first step, in order to maintain a broken form by causing ions to collide with crystal defects, it is preferable that the temperature of the wafer before ion implantation is low, for example, set to 50 ° C. or lower.
また、第1の工程でシリコン層に注入するイオンは、特に限定されるものではないが、注入設備のコストやデバイス品質に与える影響などを考慮して、元素周期表の水素からアルゴンまでの元素のうちいずれかのイオンであることが望ましい。 In addition, ions to be implanted into the silicon layer in the first step are not particularly limited, but elements from hydrogen to argon in the periodic table of elements are considered in consideration of the cost of the implantation facility and the effect on device quality. Of these, any one of the ions is desirable.
また、第2の工程は、ウェーハを1150℃〜1350℃の温度に加熱するものとする。このような高温状態にウェーハを加熱することにより、熱力学的にも結晶欠陥の再結晶化が容易に進行し、短時間で結晶性の回復を行うことが可能となる。 Moreover, a 2nd process shall heat a wafer to the temperature of 1150 degreeC-1350 degreeC. By heating the wafer to such a high temperature state, recrystallization of crystal defects easily proceeds thermodynamically, and crystallinity can be recovered in a short time.
本発明によれば、SIMOXウェーハのBOX層下のシリコン層に存在する結晶欠陥を低減することができる。 According to the present invention, crystal defects existing in a silicon layer under a BOX layer of a SIMOX wafer can be reduced.
以下、本発明の好適な実施形態について図面を参照して説明する。 Preferred embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明を適用したSIMOXウェーハの結晶欠陥の低減方法を説明する図である。本発明の結晶欠陥の低減方法は、SIMOX法により製造されたSIMOXウェーハを対象としている。SIMOXウェーハの製造方法は、シリコンウェーハに酸素イオンを注入する工程と、このウェーハに所定の熱処理を行う工程とを含んで構成され、これらの工程を含んで製造されたSIMOXウェーハであれば、各工程の条件が異なるものであっても、本発明の対象とすることができる。したがって、MLD(Modified Low Dose)法やITOX(Internal Thermal OXidation)法等によって製造されたSIMOXウェーハにおいても、本発明の対象とすることができる。 FIG. 1 is a diagram for explaining a method for reducing crystal defects in a SIMOX wafer to which the present invention is applied. The crystal defect reducing method of the present invention is intended for a SIMOX wafer manufactured by the SIMOX method. The manufacturing method of a SIMOX wafer includes a step of implanting oxygen ions into a silicon wafer and a step of performing a predetermined heat treatment on the wafer. If the SIMOX wafer is manufactured including these steps, Even if the process conditions are different, they can be the subject of the present invention. Therefore, a SIMOX wafer manufactured by an MLD (Modified Low Dose) method, an ITOX (Internal Thermal Oxidation) method, or the like can also be an object of the present invention.
本実施の形態では、MLD−SIMOX法により製造されたSIMOXウェーハを例として説明する。MLD法−SIMOX法については周知の技術であるため、ここでは、その製造方法について簡単に述べ、具体的な製造条件については適宜省略する。 In the present embodiment, a SIMOX wafer manufactured by the MLD-SIMOX method will be described as an example. Since the MLD method-SIMOX method is a well-known technique, its manufacturing method will be briefly described here, and specific manufacturing conditions will be omitted as appropriate.
MLD−SIMOX法では、酸素イオン注入を2回に分けて、各回異なる温度のウェーハに酸素原子を注入することで、ウェーハ内に高濃度の酸素層とアモルファス層という状態の異なる2つのイオン注入層を形成し、このウェーハを混合ガス雰囲気中で高温酸化処理するものである。 In the MLD-SIMOX method, oxygen ion implantation is divided into two times, and oxygen atoms are implanted into wafers at different temperatures each time, so that two ion implantation layers having different states of a high concentration oxygen layer and an amorphous layer are formed in the wafer. The wafer is subjected to high temperature oxidation treatment in a mixed gas atmosphere.
まず、1回目のイオン注入工程では、シリコンウェーハを加熱した状態で、酸素イオンを所定量注入し、ウェーハ内部に高濃度の第1イオン注入層を形成する。次に、このウェーハを冷却した状態で、酸素イオンを所定量注入し、第1イオン注入層のウェーハの表面側に連続するようにアモルファス状態の第2イオン注入層を形成する。そしてこのウェーハを所定量の酸素を含むアルゴン等の不活性ガス雰囲気中で昇温した後、酸素の濃度を高くした不活性ガス雰囲気中で高温に保持することにより、第1イオン注入層はBOX層となる。また、昇温時に第2イオン注入層は、アモルファス層内部に高濃度の酸素を含むため再結晶化が順調に進まず高密度の欠陥層となる。この欠陥層が形成された領域には、酸素が析出し易いため、酸素雰囲気中で高温保持することにより、雰囲気中の酸素がウェーハ内部に拡散し、欠陥層に酸素析出物となって集まることで、BOX層となる。この方法によれば、注入酸素量から予想されるよりも厚みのあるBOX層を形成することができる。 First, in the first ion implantation step, a predetermined amount of oxygen ions is implanted while the silicon wafer is heated, thereby forming a high concentration first ion implantation layer inside the wafer. Next, with this wafer cooled, a predetermined amount of oxygen ions is implanted to form a second ion implantation layer in an amorphous state so as to continue to the surface side of the wafer of the first ion implantation layer. The wafer is heated in an inert gas atmosphere such as argon containing a predetermined amount of oxygen, and then held at a high temperature in an inert gas atmosphere with a high oxygen concentration, whereby the first ion-implanted layer becomes BOX. Become a layer. Further, when the temperature is raised, the second ion-implanted layer contains a high concentration of oxygen inside the amorphous layer, so that recrystallization does not proceed smoothly and becomes a high-density defect layer. Since oxygen tends to precipitate in the region where this defect layer is formed, oxygen in the atmosphere diffuses inside the wafer and collects as oxygen precipitates in the defect layer by maintaining at a high temperature in an oxygen atmosphere. Thus, it becomes a BOX layer. According to this method, it is possible to form a BOX layer that is thicker than expected from the amount of implanted oxygen.
このような工程を経て製造されたウェーハの内部には、BOX層が形成され、BOX層の上(表面側)にはSOI層、BOX層の下(裏面側)にはシリコン基板となるシリコン層がそれぞれ形成される。なお、SOI層の上、つまりウェーハの表面部分には表面酸化膜が形成される。 A BOX layer is formed inside the wafer manufactured through these processes, and an SOI layer is formed on the BOX layer (front side), and a silicon layer serving as a silicon substrate is placed under the BOX layer (back side). Are formed respectively. A surface oxide film is formed on the SOI layer, that is, on the surface portion of the wafer.
ところで、このようなSIMOX法の製造時において、ウェーハに注入された酸素は、ウェーハの内部で酸化物となって析出し、ウェーハの高温熱処理時に酸素が拡散して析出物が消滅することで、BOX層下のシリコン層には、結晶格子が抜けた状態の空孔型の積層欠陥(SF:Stacking Fault)が発生することが報告されている。このような結晶欠陥、つまり、空孔型の積層欠陥(以下、SFと略す。)は、デバイスプロセスに悪影響を与え、歩留まりを低下させる要因となることについては、既に述べたとおりである。 By the way, at the time of manufacturing such a SIMOX method, oxygen injected into the wafer is precipitated as an oxide inside the wafer, and oxygen diffuses during high-temperature heat treatment of the wafer, and the precipitate disappears. It has been reported that, in the silicon layer under the BOX layer, a vacancy-type stacking fault (SF: Stacking Fault) with a crystal lattice missing is generated. As described above, such crystal defects, that is, vacancy-type stacking faults (hereinafter abbreviated as SF) adversely affect the device process and cause a reduction in yield.
そこで、本発明者らは、先ず、上述した方法により得られたSIMOXウェーハについて、シリコン層の断面をTEM(透過型電子顕微鏡)により観察したところ、BOX層とシリコン層との境界から約200nmまでのシリコン層の深さ範囲にSFが集中して形成されることが確認された。これらの構造を詳しく調べてみると、SFは、約50nmの四角錐型と約10nmの四面体型の2種類からなり、SF密度は、四角錐型が2〜4×106/cm2、四面体型が5〜10×108/cm2となっていた。ここで、SF密度とは、上記の深さ領域のうち、任意の深さにおいて、ウェーハの平面方向と平行な面における単位面積当りの結晶欠陥の個数を示す。 Therefore, the inventors first observed the cross section of the silicon layer with a TEM (transmission electron microscope) for the SIMOX wafer obtained by the above-described method, and found that the boundary between the BOX layer and the silicon layer was about 200 nm. It was confirmed that SF was concentrated in the depth range of the silicon layer. Examining these structures in detail, SF consists of two types, a quadrangular pyramid type of about 50 nm and a tetrahedral type of about 10 nm, and the SF density is 2-4 × 10 6 / cm 2 for the quadrangular pyramid type. The body shape was 5 to 10 × 10 8 / cm 2 . Here, the SF density indicates the number of crystal defects per unit area in a plane parallel to the planar direction of the wafer at an arbitrary depth in the above-described depth region.
本発明では、このようなSF密度を低減してシリコン層の品質を改善させるため、以下の方法を提供するものである。すなわち、本発明の空孔型SFの低減方法は、ウェーハの表面からBOX層よりも設定深さのシリコン層の深さ領域に向けてイオンを複数回注入するイオン注入工程と、イオン注入工程で得られたウェーハを加熱してイオンが注入された部位の結晶性を回復させる熱処理工程とを含んで構成される。ここで、イオン注入工程では、各イオン注入時における注入エネルギがそれぞれ異なるように設定する。 The present invention provides the following method for reducing the SF density and improving the quality of the silicon layer. That is, the method for reducing vacancy-type SF of the present invention includes an ion implantation process in which ions are implanted a plurality of times from a wafer surface toward a depth region of a silicon layer having a set depth than the BOX layer, and an ion implantation process. And a heat treatment step for recovering the crystallinity of the portion where ions are implanted by heating the obtained wafer. Here, in the ion implantation process, the implantation energy at the time of each ion implantation is set to be different.
以下、本発明が適用される実施形態について各工程別に詳細に説明する。図1(a)に示すように、SIMOXウェーハは、上面側から表面酸化膜10、SOI層11、BOX層12、シリコン層13(シリコン基板)より構成される。シリコン層13には、BOX層12とシリコン層13との境界より設定深さ範囲に、四角錐型のSF14と、四面体型のSF15が層状に点在している。この場合、例えば、表面酸化膜厚0〜200nm、SOI層厚10〜100nm、BOX層厚10〜200nmとする。
Hereinafter, an embodiment to which the present invention is applied will be described in detail for each step. As shown in FIG. 1A, the SIMOX wafer includes a
(表面酸化膜)
表面の酸化膜はなくてもよいが、パーティクルのマスクとしてあった方が好ましい。また、酸化膜厚は注入する深さに合わせて調整することも可能である。表面酸化膜は、SIMOXを形成するアニール時に形成された酸化膜をエッチングして用いることもできるが、新たに形成することも可能である。
(Surface oxide film)
There may be no oxide film on the surface, but it is preferable to have it as a mask for particles. The oxide film thickness can be adjusted in accordance with the implantation depth. The surface oxide film can be used by etching the oxide film formed at the time of annealing to form SIMOX, but can also be newly formed.
(イオン注入工程)
イオン注入工程は、得られたSIMOXウェーハを洗浄、乾燥した後にイオン注入装置に収容し、真空状態で、図1(b)に示すように、ウェーハ表面からウェーハ内部に酸素イオン16を注入することにより、酸素イオンをSF14,15と衝突させて、その結晶構造を壊すものである。
(Ion implantation process)
In the ion implantation step, the obtained SIMOX wafer is cleaned and dried, and then accommodated in an ion implantation apparatus, and in a vacuum state,
ここで、酸素イオン16は、ウェーハ内に注入された後に、シリコン層13に存在するSF14,15と衝突させるため、少なくともシリコン層13の深さ領域13aに到達するために必要なエネルギが付与される。深さ領域13aは、BOX層12とシリコン層13との境界から例えば200nmの深さ領域を示している。このため、酸素イオン16の注入エネルギは、例えば150〜220keVの範囲で設定することが好ましい。このような注入エネルギを酸素イオンに付与することにより、酸素イオンは、深さ領域13aに到達し、その一部がSF14,15と衝突する。これにより、空孔型の積層欠陥を有するSFの結晶構造が少なからず崩され、望ましくは、SFの欠陥構造が完全に破壊される。
Here, since the
酸素イオン16のドーズ量は、深さ領域13aに存在するSF14,15の欠陥密度によって定められるが、各イオン注入時において、例えば、1×1015〜1.5×1016atoms/cm2の範囲で設定することが好ましい。これは、ドーズ量が1×1015atoms/cm2未満では、注入量が少ないため、結晶の壊れ方が不十分であり、後工程の熱処理を行っても、結晶欠陥が改善されないSFが多く残るという不具合が生じ、ドーズ量が1.5×1016atoms/cm2を超えると、シリコン層13に注入される酸素イオンが多くなり、例えば、熱処理後においてもシリコン層13に酸素析出物が残存するという不具合が生じるおそれがあるためである。
The dose amount of the
また、酸素イオン16の注入時(注入前)において、ウェーハの温度は、例えば50℃以下の低温状態とすることが好ましい。これはイオン注入が開始されると、ウェーハの温度が上昇し、注入中に再結晶化が進むために、十分に欠陥を消滅させることができなくなるためである。 In addition, at the time of implantation of oxygen ions 16 (before implantation), the wafer temperature is preferably set to a low temperature state of, for example, 50 ° C. or less. This is because when the ion implantation is started, the temperature of the wafer rises and recrystallization proceeds during the implantation, so that the defects cannot be sufficiently eliminated.
ここで、酸素イオン16の注入は、複数回、好ましくは3回に分けて注入し、注入エネルギは、毎回異なるように設定する。注入エネルギは、上述した範囲で、段階的に小さくなるように設定してもよいし、段階的に大きくなるように設定してもよい。このように注入エネルギを変化させてイオン注入を繰り返すことにより、深さ領域13aにおいて、酸素イオン16を深さ方向に分散させて注入することができるため、深さ方向で均一な酸素イオン16の注入量を確保することができる。これにより、酸素イオン16とSF14,15との衝突効率が向上し、熱処理後のSFの低減率を向上させることができる。
Here, the
また、本実施形態では、酸素イオンを注入する例について述べたが、イオン注入の目的はウェーハに注入したイオンをSFと衝突させてその結晶構造を壊すことにあるため、酸素以外の元素のイオンを注入しても同様の効果を得ることが可能である。この場合、Si元素そのものを注入することが最も好ましいが、デバイスに影響を与えない不活性ガスのアルゴンやネオンの元素をイオン注入することが好適である。ここで、選択した元素には、少なくともシリコン層13の深さ領域13aに到達するだけの注入エネルギを与える必要があり、例えば、酸素よりも重い元素の場合は、酸素イオンの場合よりも注入エネルギを多く与える必要があり、反対に軽い元素の場合は、酸素イオンの場合よりも注入エネルギを少なくすることができる。そして、結晶を壊すためにはドーズ量等で調整する必要がある。なお、本実施形態では、注入エネルギは、150keV〜220keVとしたが、SOI層とBOX層の薄膜化が進むことにより必要な深さが浅くなるため、注入エネルギもその深さに応じて下げることが必要となる。
In this embodiment, an example in which oxygen ions are implanted has been described. However, since the purpose of ion implantation is to cause the ions implanted into the wafer to collide with SF and break the crystal structure, ions of elements other than oxygen are implanted. It is possible to obtain the same effect even if it is injected. In this case, it is most preferable to implant the Si element itself, but it is preferable to ion-implant an inert gas such as argon or neon that does not affect the device. Here, it is necessary to give the selected element an implantation energy sufficient to reach at least the
(熱処理工程)
熱処理工程は、イオン注入装置から取り出されたSIMOXウェーハを洗浄、乾燥した後、熱処理炉内に収容し、酸素含有雰囲気中でウェーハに高温熱処理を施して、欠陥構造が壊れたSF14,15の結晶性を回復、つまりシリコン層13の正常な結晶構造に変化させるものである。
(Heat treatment process)
In the heat treatment process, the SIMOX wafer taken out from the ion implanter is cleaned and dried, then placed in a heat treatment furnace, subjected to high-temperature heat treatment in an oxygen-containing atmosphere, and the crystals of SF14 and 15 whose defect structure is broken. The property is restored, that is, the
ここで、熱処理工程は、少なくとも欠陥構造が壊れたSF14,15の結晶性を回復させるのに必要な温度に加熱する必要があり、例えば、シリコン層13の再結晶温度に加熱する。具体的には、炉内を1150℃〜シリコン融点未満、好ましくは、1150℃〜1350℃まで昇温し、この温度を保持した状態でウェーハを1〜5時間保持し、その後室温まで冷却することにより行われる。これは、熱処理温度が1150℃未満では、シリコン層13の加熱温度が低いため、酸素析出物が残ったり、結晶性の回復が不十分になるという不具合が生じるからである。また昇温中の炉内雰囲気は、0〜5.0容積%の酸素を含むアルゴン又は窒素等の不活性ガスの混合雰囲気である。このようにイオン注入後のウェーハに高温熱処理を施すことにより、イオン注入工程により少なくとも元の結晶構造が崩れた状態となっているSFは、高温熱処理を施すことで、図1(c)に示すように、欠陥構造がシリコン層の正常な結晶構造に回復される。
Here, the heat treatment step needs to be heated to a temperature necessary to restore at least the crystallinity of the
このように本実施形態によれば、異なる注入エネルギでイオンを複数回注入することにより、SIMOXウェーハのシリコン層の深さ領域13aに存在する空孔型のSFを、深さ方向で均一にシリコン層の正常な結晶構造に回復させ、結晶欠陥を大幅に低減することができるため、デバイスの製造プロセスにおいて、シリコン層がデバイスに活用されても、不具合が生じることがなく、また、デバイスの製造工程でウェーハにLSAのような極短時間の熱処理を施してもスリップの発生を抑制してウェーハの反り変形を抑制することができ、デバイスの歩留まり低下を抑制することができる。
Thus, according to the present embodiment, by implanting ions multiple times with different implantation energies, the vacant SF existing in the
以下、本発明の実施例について具体的に説明するが、本発明はこれらに限定されるものではない。 Examples of the present invention will be specifically described below, but the present invention is not limited thereto.
(実施例1)
本実施例では、はじめに、シリコンウェーハに酸素イオンの注入回数が異なる3種類のウェーハについて、熱処理前の状態で、シリコン層の所定の深さ領域における深さ方向の酸素濃度分布を調査した。図2は、酸素イオン注入後、熱処理前のウェーハのシリコン層の深さ方向における酸素濃度の分布を説明する図であり、横軸は、BOX層とシリコン層の境界からの深さ(nm)、縦軸は、酸素濃度(/cm3)をそれぞれ表している。図中の矢印Aで示した領域は、BOX層とシリコン層の境界から200nmの深さ領域(以下、SF発生領域Aという。)を示している。
Example 1
In this example, first, the oxygen concentration distribution in the depth direction in a predetermined depth region of the silicon layer was investigated for three types of wafers with different numbers of oxygen ion implantations into the silicon wafer before the heat treatment. FIG. 2 is a diagram for explaining the oxygen concentration distribution in the depth direction of the silicon layer of the wafer after the oxygen ion implantation and before the heat treatment, and the horizontal axis represents the depth (nm) from the boundary between the BOX layer and the silicon layer. The vertical axis represents the oxygen concentration (/ cm 3 ). A region indicated by an arrow A in the figure indicates a region having a depth of 200 nm from the boundary between the BOX layer and the silicon layer (hereinafter referred to as SF generation region A).
ここで、上記の3種類のウェーハの作製方法について説明する。先ず、用意したシリコンウェーハを洗浄、乾燥した後にイオン注入装置に収容し、ウェーハの温度を50℃に保温する。そして、注入エネルギを216keVに固定し、イオンドーズ量を1.3×1016atoms/cm2として、酸素イオンを注入する。このとき、イオン注入時にイオン注入装置の電流検出部より検出された電流値は30mAであった。このようにして得られたウェーハをウェーハaとする。 Here, a method for manufacturing the above three types of wafers will be described. First, the prepared silicon wafer is cleaned and dried, and then stored in an ion implantation apparatus, and the temperature of the wafer is kept at 50 ° C. Then, the implantation energy is fixed to 216 keV, and the ion dose is set to 1.3 × 10 16 atoms / cm 2 to implant oxygen ions. At this time, the current value detected by the current detector of the ion implantation apparatus at the time of ion implantation was 30 mA. The wafer thus obtained is designated as wafer a.
一方、ウェーハaとは別に、注入エネルギを216keV、180keVの順に段階的に減らし、各イオン注入時のイオンドーズ量をいずれも6.5×1015atoms/cm2とし、2回のイオン注入の合計のイオンドーズ量をウェーハaのイオンドーズ量と同じにして酸素イオンを注入する。その他の条件は、ウェーハaの場合と同じである。このようにして得られたウェーハをウェーハbとする。 On the other hand, separately from wafer a, the implantation energy is reduced stepwise in the order of 216 keV and 180 keV, and the ion dose amount at each ion implantation is 6.5 × 10 15 atoms / cm 2 . Oxygen ions are implanted with the total ion dose equal to the ion dose of wafer a. Other conditions are the same as those for wafer a. The wafer thus obtained is designated as wafer b.
さらに、ウェーハa、bとは別に、注入エネルギを216keV、180keV、150keVの順に段階的に減らし、各イオン注入時のイオンドーズ量をそれぞれ7×1015atoms/cm2、3×1015atoms/cm2、3×1015atoms/cm2とし、3回のイオン注入の合計のイオンドーズ量をウェーハaのイオンドーズ量と同じにして酸素イオンを注入する。その他の条件は、ウェーハaの場合と同じである。このようにして得られたウェーハをウェーハcとする。 In addition to the wafers a and b, the implantation energy is decreased stepwise in the order of 216 keV, 180 keV, and 150 keV, and the ion dose during each ion implantation is 7 × 10 15 atoms / cm 2 , 3 × 10 15 atoms / cm 2 and 3 × 10 15 atoms / cm 2, and oxygen ions are implanted with the total ion dose of the three ion implantations being the same as the ion dose of the wafer a. Other conditions are the same as those for wafer a. The wafer thus obtained is designated as wafer c.
このようにして得られたウェーハa,ウェーハb,ウェーハcについて、シリコン層の深さ方向における酸素濃度の分布を、SIMSを用いて測定した。SIMSは、2次イオン質量分析装置であり、試料に1次イオンビームを照射して、質量分離された二次イオンの数を数えることによって、試料の化学組成や同位体組成を調べることができる。また、1次イオンのスパッタリング効果により、試料の深さ方向の組成分析が可能となる。測定した結果を図2に示す。ここで、ウェーハa,ウェーハb,ウェーハcの酸素濃度分布をそれぞれ線a,線b,線cで示す。図2の結果から、イオン注入が1回のウェーハaは、SF発生領域Aにおいて、酸素濃度のピークが発生し山型に分布しているのに対し、イオン注入の回数が多くなると、深さ方向における酸素濃度の変化率が小さくなる傾向がみられた。この傾向から、注入エネルギの異なるイオン注入の回数が増えるほど、酸素イオンが深さ方向で均一に分散して供給されることがわかる。 With respect to the wafer a, wafer b, and wafer c thus obtained, the oxygen concentration distribution in the depth direction of the silicon layer was measured using SIMS. SIMS is a secondary ion mass spectrometer, and the chemical composition and isotope composition of a sample can be examined by irradiating the sample with a primary ion beam and counting the number of secondary ions separated by mass. . Moreover, the composition analysis of the depth direction of a sample is attained by the sputtering effect of a primary ion. The measurement results are shown in FIG. Here, the oxygen concentration distributions of the wafer a, the wafer b, and the wafer c are indicated by a line a, a line b, and a line c, respectively. From the result of FIG. 2, the wafer a in which ion implantation is performed once has a peak in the oxygen concentration in the SF generation region A and is distributed in a mountain shape, whereas the depth increases as the number of ion implantations increases. There was a tendency for the rate of change of oxygen concentration in the direction to decrease. From this tendency, it can be seen that as the number of ion implantations with different implantation energies increases, oxygen ions are uniformly distributed in the depth direction.
次に、ウェーハaとウェーハcについて、SF発生領域AにおけるSF密度を評価するため、上述した条件でイオン注入して得られたウェーハa,ウェーハcをイオン注入装置から取り出し、それぞれ洗浄、乾燥した後に熱処理炉に収容し、1200℃まで昇温した状態で1時間保持し、その後室温まで冷却した。続いて、熱処理炉から取り出したウェーハa,ウェーハcについて、それぞれSF発生領域Aにおけるシリコン層の横断面及び縦断面をTEMにより観察(約6万倍)し、TEM像により確認されたSFの個数からSF密度を求めた。その結果、ウェーハaについては、1×107/cm2よりも小さく1×106/cm2よりも大きい値であったのに対し、ウェーハcについては、TEM像からSFが完全に消失し、1×106/cm2未満の値であることが確認された。 Next, for wafer a and wafer c, in order to evaluate the SF density in the SF generation region A, the wafer a and wafer c obtained by ion implantation under the above-described conditions were taken out from the ion implantation apparatus, washed and dried, respectively. It accommodated in the heat processing furnace later, and hold | maintained for 1 hour in the state heated up to 1200 degreeC, and cooled to room temperature after that. Subsequently, for the wafers a and c taken out from the heat treatment furnace, the cross section and the vertical section of the silicon layer in the SF generation region A are observed by TEM (about 60,000 times), and the number of SFs confirmed by the TEM image. From this, the SF density was determined. As a result, for wafer a, the value was smaller than 1 × 10 7 / cm 2 and larger than 1 × 10 6 / cm 2 , whereas for wafer c, SF completely disappeared from the TEM image. It was confirmed that the value was less than 1 × 10 6 / cm 2 .
(実施例2)
本実施例では、ウェーハcの3回のイオン注入の合計のイオンドーズ量を少なくした条件で酸素イオンを注入した後、熱処理して得られたウェーハについて、SF密度を評価した。ここで、注入エネルギは、ウェーハcと同様、216keV、180keV、150keVの順に段階的に減らし、各イオン注入時のイオンドーズ量はいずれも2×1015atoms/cm2とし、3回のイオン注入の合計のイオンドーズ量を6×1015atoms/cm2とした。その他の熱処理を含めた条件は、実施例1のウェーハa,ウェーハcの場合と同じである。このようにして得られたウェーハをウェーハdとする。
(Example 2)
In this example, the SF density was evaluated for a wafer obtained by performing heat treatment after implanting oxygen ions under the condition that the total ion dose of three times of ion implantation of the wafer c was reduced. Here, the implantation energy is reduced stepwise in the order of 216 keV, 180 keV, and 150 keV, as in the wafer c, and the ion dose amount at each ion implantation is 2 × 10 15 atoms / cm 2, and the ion implantation is performed three times. The total ion dose was 6 × 10 15 atoms / cm 2 . The other conditions including the heat treatment are the same as those of the wafer a and the wafer c in the first embodiment. The wafer thus obtained is designated as wafer d.
ここで、ウェーハdのSF密度を求めた結果を熱処理後のウェーハcのSF密度と共に□の記号で表して図3に示す。図3は、ウェーハに注入する酸素イオンのドーズ量とSF密度の関係を説明する図であり、横軸は、酸素イオンドーズ量(atoms/cm2)、縦軸はシリコン層の深さ領域のSF密度(/cm2)をそれぞれ表している。各ウェーハの酸素イオンドーズ量は、3回のイオン注入の合計量を示している。また、SF密度の深さ領域とは、図2のSF発生領域Aを意味する。□の記号の下向きの矢印はSF密度が1×106/cm2未満であることを表している。この結果から、ウェーハdは、ウェーハcと同様、SF密度が1×106/cm2未満となることがわかった。 Here, the result of obtaining the SF density of the wafer d is represented by the symbol □ together with the SF density of the wafer c after the heat treatment, and is shown in FIG. FIG. 3 is a diagram for explaining the relationship between the dose amount of oxygen ions implanted into the wafer and the SF density. The horizontal axis represents the oxygen ion dose amount (atoms / cm 2 ), and the vertical axis represents the depth region of the silicon layer. Each SF density (/ cm 2 ) is shown. The oxygen ion dose amount of each wafer indicates the total amount of three ion implantations. The SF density depth region means the SF generation region A in FIG. The downward arrow of □ represents that the SF density is less than 1 × 10 6 / cm 2 . From this result, it was found that the wafer d had an SF density of less than 1 × 10 6 / cm 2 , similar to the wafer c.
(比較例1)
本比較例では、注入エネルギを216keVに固定し、イオンドーズ量が異なる5種類のイオン注入条件で、それぞれ1回だけイオン注入した後、熱処理して得られたウェーハについて、SF密度を評価した。ここで、イオンドーズ量は、4×1015atoms/cm2、6×1015atoms/cm2、8×1015atoms/cm2、1×1016atoms/cm2、2×1016atoms/cm2の5種類とした。その他の熱処理を含めた条件は、実施例1のウェーハa,ウェーハcの場合と同じである。このようにして得られた5種類のウェーハについて、それぞれSF密度を求めた結果を○の記号で表して図3に示す。○の記号の下向きの矢印は、SF密度が1×107/cm2未満、1×106/cm2以上の範囲であることを表している。
(Comparative Example 1)
In this comparative example, the SF density was evaluated for wafers obtained by heat-implanting after ion implantation was performed only once for each of five types of ion implantation conditions with different ion doses, with the implantation energy fixed at 216 keV. Here, the ion dose is 4 × 10 15 atoms / cm 2 , 6 × 10 15 atoms / cm 2 , 8 × 10 15 atoms / cm 2 , 1 × 10 16 atoms / cm 2 , 2 × 10 16 atoms / cm 2 . Five types of cm 2 were used. The other conditions including the heat treatment are the same as those of the wafer a and the wafer c in the first embodiment. The results obtained for the SF density for the five types of wafers thus obtained are represented by the symbol “◯” and shown in FIG. The downward arrow of the symbol O indicates that the SF density is less than 1 × 10 7 / cm 2 and in the range of 1 × 10 6 / cm 2 or more.
図3の結果から、SF密度は酸素イオンのドーズ量の増加と共に減少する傾向がみられたが、酸素イオンのドーズ量を2×1016atoms/cm2まで増やしても、SF密度を1×106/cm2未満に減少させることはできなかった。 From the results shown in FIG. 3, the SF density tended to decrease as the dose of oxygen ions increased. However, even if the dose of oxygen ions was increased to 2 × 10 16 atoms / cm 2 , the SF density was increased to 1 ×. It could not be reduced to less than 10 6 / cm 2 .
以上の結果から明らかなように、イオン注入を1回で行った場合には、イオンドーズ量を増やしてもSF密度が1×106/cm2未満にならないのに対し、異なる注入エネルギで複数回のイオン注入を行い、イオンドーズ量を分散させて注入すれば、複数回のイオン注入の合計のイオンドーズ量を減らしても、SF密度を1×106/cm2未満まで低減できることがわかった。このように、異なる注入エネルギでイオンを分割して注入することにより、注入したイオンをより効率的に結晶欠陥の低減に利用することができる。 As is clear from the above results, when ion implantation is performed once, the SF density does not become less than 1 × 10 6 / cm 2 even if the ion dose is increased. It is found that if the ion implantation is performed once and the ion dose is dispersed and implanted, the SF density can be reduced to less than 1 × 10 6 / cm 2 even if the total ion dose of the plurality of ion implantations is reduced. It was. Thus, by dividing and implanting ions with different implantation energies, the implanted ions can be used more efficiently for reducing crystal defects.
10 表面酸化膜
11 SOI層
12 BOX層
13 シリコン層
13a 深さ領域
14 SF(四角錐型)
15 SF(四面体型)
16 酸素イオン
A SFの発生領域
DESCRIPTION OF
15 SF (tetrahedron type)
16 Oxygen ion A SF generation region
Claims (5)
前記ウェーハの表面から前記埋め込み酸化膜よりも設定深さの範囲の前記シリコン層までイオンを注入する第1の工程と、該第1の工程で得られた前記ウェーハを加熱して前記イオンが注入された部位の結晶性を回復させる第2の工程とを含み、
前記第1の工程は、異なる注入エネルギで前記イオンを複数回注入することを特徴とするSIMOXウェーハの結晶欠陥の低減方法。 A method for reducing crystal defects existing in a silicon layer under a buried oxide film of a SIMOX wafer,
A first step of implanting ions from the surface of the wafer to the silicon layer in a range of a set depth than the buried oxide film; and the ions implanted by heating the wafer obtained in the first step A second step of restoring the crystallinity of the formed site,
In the first step, the ions are implanted a plurality of times with different implantation energies, and a method for reducing crystal defects in a SIMOX wafer.
前記ウェーハの表面から前記シリコン層に注入したイオンを前記結晶欠陥に衝突させて該結晶欠陥を壊す第1の工程と、該第1の工程で得られた前記ウェーハを加熱して前記シリコン層を再結晶させる第2の工程とを含み、
前記第1の工程は、異なる注入エネルギで前記イオンを複数回注入することを特徴とするSIMOXウェーハの結晶欠陥の低減方法。 A method for reducing crystal defects existing in a silicon layer under a buried oxide film of a SIMOX wafer,
A first step of causing ions implanted from the surface of the wafer to collide with the crystal defects to break the crystal defects; and heating the wafer obtained in the first step to form the silicon layer A second step of recrystallization,
In the first step, the ions are implanted a plurality of times with different implantation energies, and a method for reducing crystal defects in a SIMOX wafer.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288612A JP2010118382A (en) | 2008-11-11 | 2008-11-11 | Method of reducing crystal defect of simox wafer |
US12/551,958 US8030183B2 (en) | 2008-09-08 | 2009-09-01 | Method for reducing crystal defect of SIMOX wafer and SIMOX wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288612A JP2010118382A (en) | 2008-11-11 | 2008-11-11 | Method of reducing crystal defect of simox wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118382A true JP2010118382A (en) | 2010-05-27 |
JP2010118382A5 JP2010118382A5 (en) | 2012-02-16 |
Family
ID=42305893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008288612A Ceased JP2010118382A (en) | 2008-09-08 | 2008-11-11 | Method of reducing crystal defect of simox wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010118382A (en) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6169145A (en) * | 1984-09-12 | 1986-04-09 | Toshiba Corp | Manufacture of semiconductor substrate |
JPS6417444A (en) * | 1987-06-15 | 1989-01-20 | Commissariat Energie Atomique | Manufacture of insulation buried in semiconductor substrate by ion implantation and construction of semiconductor containing the insulation |
JPH04162618A (en) * | 1990-10-26 | 1992-06-08 | Hitachi Ltd | Manufacture of semiconductor device; ion implantation apparatus; semiconductor device |
JPH06283421A (en) * | 1993-03-18 | 1994-10-07 | Mitsubishi Materials Corp | Soi substrate and manufacturing method thereof |
JPH07201975A (en) * | 1993-12-28 | 1995-08-04 | Nippon Steel Corp | Manufacture of semiconductor device and manufacturing apparatus |
JPH1126390A (en) * | 1997-07-07 | 1999-01-29 | Kobe Steel Ltd | Method for preventing generation of defect |
JP2002289552A (en) * | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Simox wafer and production method therefor |
JP2007005563A (en) * | 2005-06-23 | 2007-01-11 | Sumco Corp | Manufacturing method of simox wafer |
JP2010062503A (en) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Method for reducing crystal defect of simox wafer and simox wafer |
-
2008
- 2008-11-11 JP JP2008288612A patent/JP2010118382A/en not_active Ceased
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6169145A (en) * | 1984-09-12 | 1986-04-09 | Toshiba Corp | Manufacture of semiconductor substrate |
JPS6417444A (en) * | 1987-06-15 | 1989-01-20 | Commissariat Energie Atomique | Manufacture of insulation buried in semiconductor substrate by ion implantation and construction of semiconductor containing the insulation |
JPH04162618A (en) * | 1990-10-26 | 1992-06-08 | Hitachi Ltd | Manufacture of semiconductor device; ion implantation apparatus; semiconductor device |
JPH06283421A (en) * | 1993-03-18 | 1994-10-07 | Mitsubishi Materials Corp | Soi substrate and manufacturing method thereof |
JPH07201975A (en) * | 1993-12-28 | 1995-08-04 | Nippon Steel Corp | Manufacture of semiconductor device and manufacturing apparatus |
JPH1126390A (en) * | 1997-07-07 | 1999-01-29 | Kobe Steel Ltd | Method for preventing generation of defect |
JP2002289552A (en) * | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Simox wafer and production method therefor |
JP2007005563A (en) * | 2005-06-23 | 2007-01-11 | Sumco Corp | Manufacturing method of simox wafer |
JP2010062503A (en) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Method for reducing crystal defect of simox wafer and simox wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6022793A (en) | Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers | |
JP5061489B2 (en) | SIMOX wafer manufacturing method | |
US7727867B2 (en) | Method for manufacturing SIMOX wafer | |
TWI534306B (en) | Manufacturing method for epitaxial wafer and epitaxial wafer | |
JP2007005563A (en) | Manufacturing method of simox wafer | |
JP2005094006A (en) | Method improving quality of defective semiconductor material | |
JPH0582525A (en) | Simox substrate and manufacture thereof | |
JP2010062503A (en) | Method for reducing crystal defect of simox wafer and simox wafer | |
EL‐Ghor et al. | Formation of low dislocation density silicon‐on‐insulator by a single implantation and annealing | |
US6518150B1 (en) | Method of manufacturing semiconductor device | |
US8030183B2 (en) | Method for reducing crystal defect of SIMOX wafer and SIMOX wafer | |
WO2016166930A1 (en) | Method for manufacturing semiconductor device and method for evaluating semiconductor device | |
JP2010118382A (en) | Method of reducing crystal defect of simox wafer | |
JPS58180028A (en) | Treating method for semiconductor wafer | |
JP3912956B2 (en) | Silicon substrate manufacturing method | |
WO2018020961A1 (en) | Semiconductor device manufacturing method and semiconductor device evaluation method | |
JP2943369B2 (en) | Semiconductor substrate manufacturing method | |
JP2685384B2 (en) | Semiconductor substrate manufacturing method | |
JPS6042839A (en) | Method for processing semiconductor wafer | |
JP2018148128A (en) | Manufacturing method of epitaxial silicon wafer, epitaxial silicon wafer and manufacturing method of solid state imaging device | |
JPH0590272A (en) | Semiconductor device and manufacture thereof | |
JPH0529243A (en) | Manufacture of semiconductor device | |
JP2003188110A (en) | Doping method and ion implantation apparatus | |
JPH0529239A (en) | Impurity adding method | |
JP2020155447A (en) | Method of forming semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20140826 |