JP2010115039A - スイッチング回路 - Google Patents
スイッチング回路 Download PDFInfo
- Publication number
- JP2010115039A JP2010115039A JP2008286367A JP2008286367A JP2010115039A JP 2010115039 A JP2010115039 A JP 2010115039A JP 2008286367 A JP2008286367 A JP 2008286367A JP 2008286367 A JP2008286367 A JP 2008286367A JP 2010115039 A JP2010115039 A JP 2010115039A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- switching
- circuit
- voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
【課題】大型化を招くことなく損失を低減できるスイッチング回路を提供する。
【解決手段】主及び従MOSFET1a,3aはソース端子s同士、ゲート端子g同士が接続され、ボディダイオード2aと同極性に外付けダイオード5が接続されるとともに、駆動回路6aにより主及び従MOSFET1a,3aが同時にスイッチング制御される。主ボディダイオード2aに環流する電流は従ボディダイオード4aによって遮断されるので、環流電流及びリカバリ電流はともに外付けダイオード5に流れることになり、全体の損失を低減できる。また、従MOSFET3aには電圧吸収手段が施されているので、外付けダイオード5の導通直後に従MOSFET3aに印加されるサージ電圧を吸収でき、従MOSFET3aのドレイン端子d、ソース端子s間の耐電圧を低くできるので、従MOSFET3aの損失を軽減できる。
【選択図】図1
【解決手段】主及び従MOSFET1a,3aはソース端子s同士、ゲート端子g同士が接続され、ボディダイオード2aと同極性に外付けダイオード5が接続されるとともに、駆動回路6aにより主及び従MOSFET1a,3aが同時にスイッチング制御される。主ボディダイオード2aに環流する電流は従ボディダイオード4aによって遮断されるので、環流電流及びリカバリ電流はともに外付けダイオード5に流れることになり、全体の損失を低減できる。また、従MOSFET3aには電圧吸収手段が施されているので、外付けダイオード5の導通直後に従MOSFET3aに印加されるサージ電圧を吸収でき、従MOSFET3aのドレイン端子d、ソース端子s間の耐電圧を低くできるので、従MOSFET3aの損失を軽減できる。
【選択図】図1
Description
本発明は、ボディダイオードを有するスイッチング素子を組合せて構成されるスイッチング回路に関するものである。
特許文献1による従来のスイッチング回路では、複数のMOSFETを直列に接続し、各々のMOSFETに構造上寄生するボディダイオードによって負荷から回生される電流を環流していた。
また、特許文献2による従来のスイッチング回路では、環流用ダイオードに逆電圧印加回路を別途設けてダイオードを低電圧でリカバリさせ、損失を低減していた。
特開2007−014059号公報
特開2006−141167号公報
しかしながら、従来のスイッチング回路では正ラインと負ラインとの間に、複数のMOSFETを含む直列回路が接続されており、負荷からの回生電流は、これらMOSFETのボディダイオードを通して環流している。通常、何れか一方のMOSFETがオフすると、他方のMOSFETのボディダイオードに電流が環流し、環流電流によって他方のボディダイオードが導通している期間にもう一方のMOSFETが再びオンすると、他方のボディダイオードにはリカバリ電流が流れることによるリカバリ損失、リカバリノイズが発生するという問題点があった。
MOSFETとして、そのボディダイオードのリカバリ速度が速いものを用いれば上記問題は解決されるが、ボディダイオードはMOSFETの構成上生じる寄生ダイオードであって、寄生ダイオードのリカバリ速度を速くすることは製造上、コスト上ともに困難である。
また、他方のボディダイオードが非導通の期間にもう一方のMOSFETをオンさせればリカバリ電流は流れずリカバリ損失も、リカバリノイズも発生しないが、環流電流を検出するための電流センサーやMOSFETの制御回路が必要になるので、部品点数が増加しスイッチング回路の信頼性が低下するとともにスイッチング回路が大型化し、また、高コストとなる。また、オン時間の制御に制約を生じるため、スイッチング回路の効率が低下するとともに、負荷の駆動制御にも支障をきたす。
さらに、ボディダイオードのリカバリ時の逆方向印加電圧が小さければリカバリ損失も低くなるが、ボディダイオードのリカバリ直前に逆電圧を印加するためには、スイッチング回路ごとに大電流、高速応答の電源回路が必要となり、コスト高となる。
本発明は、上記のような問題点を解決するためになされたものであり、大型化を招くことなく損失を低減できるスイッチング回路を得ることを目的としている。
上記課題を解決するために、本発明に係るスイッチング回路は、開閉される回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第1及び第2のスイッチング素子とで構成されるスイッチング回路において、ボディダイオードが逆直列になるようにして直列に接続された直列回路と、直列回路に第1のスイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、第1及び第2のスイッチング素子を同じタイミングで開閉制御する制御信号を制御信号用端子に与える制御手段と、第2のスイッチング素子に並列に接続された電圧吸収回路と、を備えたことを特徴とするものである。
本発明によれば、開閉される回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第1及び第2のスイッチング素子が、ボディダイオードが逆直列になるようにして直列に接続された直列回路と、直列回路に第1のスイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、第1及び第2のスイッチング素子をほぼ同じタイミングで開閉制御する制御信号を制御信号用端子に与える制御手段と、第2のスイッチング素子に並列に接続された電圧吸収回路と、を備えたものであるので、第1のスイッチング素子のボディダイオードに環流する電流を第2のスイッチング素子のボディダイオードによって遮断でき、環流電流は外付けダイオードに流れ、リカバリ電流もまた外付けダイオードに流れるので、ボディダイオードよりも高性能な外付けダイオードを自由に選択でき、高性能な外付けダイオードを使用することにより大型化を招くことなく全体の損失を低減できるとともに、第2のスイッチング素子に電圧吸収手段が施されているので、外付けダイオードの導通直後に第2のスイッチング素子に印加されるサージ電圧を吸収でき、第2のスイッチング素子のドレイン端子、ソース端子間の耐電圧を低くできるので、第2のスイッチング素子の損失を軽減できるといった顕著な効果を奏するものである。
実施の形態1.
図1及び図2は、本発明を実施するための実施の形態1を示すものであり、図1は本発明のスイッチング回路を用いた三相インバータ回路の構成を示す構成図、図2は動作を説明するための要部抽出図である。
図1において、三相インバータ回路は、本発明に係る6つのスイッチング回路8(以下、説明及び図において個別に区別を要するときは符号8a〜8fを付して区別し、共通的に表すときは単にスイッチング回路8と称する、スッイチング回路の構成要素についても同じ)を三相ブリッジに構成したものである。第1のスイッチング素子である主MOSFET1は、回路開閉端子であるドレイン端子dとソース端子sと、制御信号用端子であるゲート端子gと、主MOSFET1に寄生する主ボディダイオード2とを有する。第2のスイッチング素子である従MOSFET3は、回路開閉端子であるドレイン端子dとソース端子sと、ゲート端子gと、従MOSFET3に寄生する従ボディダイオード4を有する。主MOSFET1のドレイン端子dとソース端子sには浮遊容量であるCos10がある。従MOSFET3のドレイン端子dとソース端子s間には並列に電圧吸収回路として、この例ではゼナーダイオード11を有している。
図1及び図2は、本発明を実施するための実施の形態1を示すものであり、図1は本発明のスイッチング回路を用いた三相インバータ回路の構成を示す構成図、図2は動作を説明するための要部抽出図である。
図1において、三相インバータ回路は、本発明に係る6つのスイッチング回路8(以下、説明及び図において個別に区別を要するときは符号8a〜8fを付して区別し、共通的に表すときは単にスイッチング回路8と称する、スッイチング回路の構成要素についても同じ)を三相ブリッジに構成したものである。第1のスイッチング素子である主MOSFET1は、回路開閉端子であるドレイン端子dとソース端子sと、制御信号用端子であるゲート端子gと、主MOSFET1に寄生する主ボディダイオード2とを有する。第2のスイッチング素子である従MOSFET3は、回路開閉端子であるドレイン端子dとソース端子sと、ゲート端子gと、従MOSFET3に寄生する従ボディダイオード4を有する。主MOSFET1のドレイン端子dとソース端子sには浮遊容量であるCos10がある。従MOSFET3のドレイン端子dとソース端子s間には並列に電圧吸収回路として、この例ではゼナーダイオード11を有している。
スイッチング回路8は、主MOSFET1と従MOSFET3とがそのボディダイオード3とボディダイオード4とが逆極性になるようにして直列に接続されるとともに、各ソース端子s同士及びゲート端子g同士が接続されている。また、直列に接続された主及び従両MOSFET1,3の直列回路に並列に接続された外付けダイオード5を有する。外付けダイオード5は、カソードkが主MOSFET1のドレイン端子dに、アノードaが従MOSFET3のドレイン端子dに接続されて、ボディダイオード2と同極性(同じ導通方向)になるようにして接続されている。制御回路としての駆動回路6が各ソース端子sの電位を基準として各ゲート端子gに制御信号としての開閉信号を与え開閉制御する。従MOSFET3のドレイン端子dとソース端子s間にはゼナーダイオード11が、従MOSFET3の従ボディダイオード4と同じ向きに並列接続されている。コンデンサ7は正ラインPと負ラインNの間に接続され、主及び従MOSFET1,3のスイッチングによって生じる高周波電流をバイパスしている。
各スイッチング回路8は、正ラインPと負ラインNの間に直列に接続された3組のハーフブリッジを構成し、各ハーフブリッジの中性点Oに負荷モータ9が接続されている。
各スイッチング回路8は、正ラインPと負ラインNの間に直列に接続された3組のハーフブリッジを構成し、各ハーフブリッジの中性点Oに負荷モータ9が接続されている。
次に動作について説明する。図2は、スイッチング回路8の動作についての説明を簡素化するためにスイッチング回路8a,8dで構成される一組のハーフブリッジを抜き出したものである。図2において、今、スイッチング回路8aの主MOSFET1aと従MOSFET3aが共にオフし、また、スイッチング回路8dの主MOSFET1dと従MOSFET3dも共にオフしており、負荷からの環流電流J2が、負ライン側の外付けダイオード5dを介して流れているとする。
このとき、負ライン側のスイッチング回路8dの主MOSFET1dと従MOSFET3dはオフしているために主MOSFET1dのボディダイオード2dは導通することはない。
このとき、負ライン側のスイッチング回路8dの主MOSFET1dと従MOSFET3dはオフしているために主MOSFET1dのボディダイオード2dは導通することはない。
ここで、負荷からの順方向電流としての環流電流J2が負ライン側の外付けダイオード5dを介して流れている期間中に、主MOSFET1aと従MOSFET3aがともにオンすると、負荷への電流は環流電流J12から順電流J11に転流すると同時に外付けダイオード5dのリカバリ特性によって、外付けダイオード5の導通方向とは逆向きのリカバリ電流J13が流れる。主ボディダイオード2dには従MOSFET3dによって遮断され一切の電流が流れていないのでリカバリは生じず、従ってボディダイオードのリカバリ電流J14も流れない。主MOSFET1aの寄生ダイオードである主ボディダイオード2aに環流する電流を、従MOSFET3aの寄生ダイオードである従ボディダイオード4aによって遮断するので、環流電流は外付けダイオード5に流れ、リカバリ電流もまた外付けダイオード5に流れることになる。
外付けダイオード5を流れるリカバリ電流J13は外付けダイオード5dにリカバリ損失を生じさせるが、外付けダイオード5dに使用するダイオードの特性は主MOSFET1dの特性に関係なく設定することができ、主ボディダイオード2dと比較して高性能なすなわち十分に高速、かつ、ソフトリカバリ特性を有するダイオードを選択することが可能になり、環流電流を検出するための電流センサーやMOSFETの制御回路を必要としないので大型化を招くことなくリカバリ損失やリカバリノイズを抑制することができる。また、2つのスイッチング素子である主及び従MOSFET1d及び3dを直列に接続して使用する際に、一方はスイッチング素子である従MOSFET3dは通常の性能のものを使用することができる。
以上、スイッチング回路8dについて説明したが、スイッチング回路8a〜8c、スイッチング回路8e,8fにおいても同様の動作となる。
以上、スイッチング回路8dについて説明したが、スイッチング回路8a〜8c、スイッチング回路8e,8fにおいても同様の動作となる。
ここで、一般にMOSFETの寄生ダイオードはリカバリが速く特性の良いダイオードが得られないので、主MOSFET1dの主ボディダイオード2dでリカバリが発生すると、リカバリ損失は極めて大きくなる。
従MOSFET3dを使用せず、従MOSFET3dと従ボディダイオード4dの代わりにショットキーバリアダイオードの様な低損失ダイオードを用いても同様の効果が得られるが、その場合、ショットキーバリアダイオードの順方向電圧降下による損失が主MOSFET3dのオン抵抗損失と同等の大きさで生じてしまう。しかし、本実施の形態では、従MOSFET3dのオンにより従ボディダイオード4dに電流は流れず、従MOSFET3dを流れる同期整流動作となるので損失は極めて小さくなる。
従MOSFET3dを使用せず、従MOSFET3dと従ボディダイオード4dの代わりにショットキーバリアダイオードの様な低損失ダイオードを用いても同様の効果が得られるが、その場合、ショットキーバリアダイオードの順方向電圧降下による損失が主MOSFET3dのオン抵抗損失と同等の大きさで生じてしまう。しかし、本実施の形態では、従MOSFET3dのオンにより従ボディダイオード4dに電流は流れず、従MOSFET3dを流れる同期整流動作となるので損失は極めて小さくなる。
また、従MOSFET3dのドレインソース間電圧は、主MOSFET1dが遮断することによってほとんど印加されない。仮に主MOSFET1dと従MOSFET3dのオンオフ動作に多少のずれを生じたとしても、外付けダイオードの順方向電圧によってクランプされるため僅少となり、回路配線のインダクタンスによるサージ電圧を考慮しても従MOSFET3dのドレインソース間耐電圧は20〜60Vもあれば十分である。
低耐圧品であれば低オン抵抗のMOSFETを安価で調達できるうえ、本実施の形態では主MOSFET1dと従MOSFET3dの各ソース端子s同士及びゲート端子g同士を接続し、ゲート端子に駆動回路6dから開閉信号を与えるようにしたので、主MOSFET1dと従MOSFET3dの駆動は同じ駆動回路6dでできるので、従MOSFET3dの追加によるコストアップは僅かですむ。
低耐圧品であれば低オン抵抗のMOSFETを安価で調達できるうえ、本実施の形態では主MOSFET1dと従MOSFET3dの各ソース端子s同士及びゲート端子g同士を接続し、ゲート端子に駆動回路6dから開閉信号を与えるようにしたので、主MOSFET1dと従MOSFET3dの駆動は同じ駆動回路6dでできるので、従MOSFET3dの追加によるコストアップは僅かですむ。
また、主MOSFET1dに600V程度のドレインソース間耐電圧のものを使用する必要がある場合には、主MOSFET1dと従MOSFET3dの耐電圧差は10倍以上となり、それぞれのオン抵抗差は20倍以上に設定することが可能である。すなわち、MOSFET3dのオン抵抗を、MOSFET1dのオン抵抗よりも十分に低いものにすることで、MOSFET1d単体の時と比較しても、MOSFET1d及び3dを合わせた全オン損失の上昇をわずかに抑えることができる。従って、従MOSFET3dの追加によるオン抵抗損失増加は5%程度に抑えることができ、従MOSFET3dの代わりにショットキーバリアダイオードを用いた場合と比較して損失を極めて小さくすることができる。
以上のように外付けダイオード5dを設け、主MOSFET1dの主ボディダイオード2dへの電流を遮断する従MOSFET3dを設けることによって、リカバリが遅く特性の悪い主ボディダイオード2dによるリカバリ損失やリカバリノイズを回避できる。
また、従MOSFET3dを主MOSFET1dよりも耐圧の低い、すなわち、オン抵抗の小さいMOSFETとすることで、従MOSFET3dの追加による損失やコストの増大を効果的に抑制することができる。すなわち、従MOSFET3dの追加による損失や外付けダイオード5dの損失があっても、主MOSFET1dの主ボディダイオード2dのリカバリ損失をなくすことにより、全体の損失を低減できる。また、高性能の外付けダイオード5dを使用することにより、リカバリノイズを低減できる。
また、従MOSFET3dを主MOSFET1dよりも耐圧の低い、すなわち、オン抵抗の小さいMOSFETとすることで、従MOSFET3dの追加による損失やコストの増大を効果的に抑制することができる。すなわち、従MOSFET3dの追加による損失や外付けダイオード5dの損失があっても、主MOSFET1dの主ボディダイオード2dのリカバリ損失をなくすことにより、全体の損失を低減できる。また、高性能の外付けダイオード5dを使用することにより、リカバリノイズを低減できる。
なお、本発明では外付けダイオードの5dのリカバリ損失やリカバリノイズは、外付けダイオード5dの性能に依存するが、例えば、外付けダイオード5dを複数のn個のダイオードを直列にして構成することで、ダイオードのリカバリ電圧、リカバリ電流をそれぞれ1/nにできるため、リカバリ損失、及びリカバリノイズを軽減できる。さらに、主MOSFET1dと従MOSFET3dのソース端子同士をそれぞれ接続し、基準電位を共通にして同じ電圧で主MOSFET1dと従MOSFET3dを駆動することによって、新たに駆動回路を追加する必要がないのでスイッチング回路が小型、安価になる。
以上の動作説明は、負荷からの環流電流J12が、負ライン側の外付けダイオード5dを介して流れている状態から説明したが、環流電流J12が、負ライン側の外付けダイオード5dを介して流れ出す直前は、主MOSFET1dの浮遊容量Cos10には、ドレイン電圧V11が印加されているため、浮遊容量Cos10には、式(1)のエネルギーWが蓄えられている。
W=1/2・Cos・V112 [J] (1)
負荷からの環流電流J12が、負ライン側の外付けダイオード5dを介して流れだした直後、すなわち、負ライン側の外付けダイオード5dが導通した直後に、エネルギーWによって従MOSFET3dにはドレイン電圧V12が過渡的に印加される。このドレイン電圧V12が従MOSFET3dのドレインとソース間の耐電圧を超えると、従MOSFET3dを破壊する恐れがあるが、本実施例では、あらかじめ従MOSFET3dのドレインとソース間の耐電圧よりも低いゼナー電圧のゼナーダイオード11dが並列接続されており、ドレイン電圧V12が従MOSFET3dの耐電圧より低い電圧でクランプされるとともに、エネルギーWはゼナーダイオード11dにて消費され、従MOSFET3dの従ボディダイオード4dで消費されることはない。したがって、従MOSFET3dの耐電圧は、過渡的に印加されるドレイン電圧V12を見越した十分に高い耐電圧のMOSFETを選定する必要がなく、また、従ボディダイオードの許容エネルギーの大きなMOSFETを選定する必要もなく、低い耐耐圧の、すなわち低い導通オン抵抗で、安価なMOSFETを選定できるので、低コストで低損失化が可能となる。
W=1/2・Cos・V112 [J] (1)
負荷からの環流電流J12が、負ライン側の外付けダイオード5dを介して流れだした直後、すなわち、負ライン側の外付けダイオード5dが導通した直後に、エネルギーWによって従MOSFET3dにはドレイン電圧V12が過渡的に印加される。このドレイン電圧V12が従MOSFET3dのドレインとソース間の耐電圧を超えると、従MOSFET3dを破壊する恐れがあるが、本実施例では、あらかじめ従MOSFET3dのドレインとソース間の耐電圧よりも低いゼナー電圧のゼナーダイオード11dが並列接続されており、ドレイン電圧V12が従MOSFET3dの耐電圧より低い電圧でクランプされるとともに、エネルギーWはゼナーダイオード11dにて消費され、従MOSFET3dの従ボディダイオード4dで消費されることはない。したがって、従MOSFET3dの耐電圧は、過渡的に印加されるドレイン電圧V12を見越した十分に高い耐電圧のMOSFETを選定する必要がなく、また、従ボディダイオードの許容エネルギーの大きなMOSFETを選定する必要もなく、低い耐耐圧の、すなわち低い導通オン抵抗で、安価なMOSFETを選定できるので、低コストで低損失化が可能となる。
本実施の形態1では、従MOSFET3dのドレイン電圧V12の電圧吸収回路にゼナーダイオード4dを用いた例を示したが、ゼナーダイオード以外の電圧吸収素子や、電圧吸収回路、またはコンデンサを用いてもよい。電圧吸収回路にコンデンサを用いる場合は、前記の主MOSFET1dのCos10に蓄えられたエネルギーWが、電圧吸収回路コンデンサに充電されても従MOSFET3dの耐電圧を超えないように容量を選定すればよい。
例えば、主MOSFET1dの浮遊容量をCos10、ドレイン電圧をV11、従MOSFET3dに並列接続する電圧吸収回路コンデンサの容量をCd3、従MOSFET3dのドレインとソース間の浮遊容量をCos3d、ドレイン電圧をV12とすると、電圧吸収回路コンデンサの容量Cd3は、式(2)を満足するように選べばよい。
1/2・Cos・V112 > 1/2・(Cd3+Cos3d)・V122 (2)
実際には、機器を構成する上で生じる浮遊容量の影響やエネルギーWがCosから(Cd3+Cos3d)に移動する際に生じるロスがあるため、従MOSFET3dのドレイン電圧V11が、従MOSFET3dの耐電圧より小さくなるように選定すればよく、必ずしもこの条件を満たさなくても、Cd3がCosよりも大きければ概ねエネルギーWによるドレイン電圧V12の上昇を緩和できる。
1/2・Cos・V112 > 1/2・(Cd3+Cos3d)・V122 (2)
実際には、機器を構成する上で生じる浮遊容量の影響やエネルギーWがCosから(Cd3+Cos3d)に移動する際に生じるロスがあるため、従MOSFET3dのドレイン電圧V11が、従MOSFET3dの耐電圧より小さくなるように選定すればよく、必ずしもこの条件を満たさなくても、Cd3がCosよりも大きければ概ねエネルギーWによるドレイン電圧V12の上昇を緩和できる。
なお、(Cd3+Cos3d)に蓄えられたエネルギーWは、従MOSFET3dのオン時に従MOSFET3dで消費されるが、従MOSFET3dの許容エネルギーは、通常、従ボディダイオード4dの許容エネルギーよりも大きいため問題はない。
また、電圧吸収回路コンデンサに抵抗器を直列接続することによってエネルギーWの消費を抵抗器で行い、従MOSFET3dでエネルギーWを消費させないことも可能である。
また、電圧吸収回路コンデンサに抵抗器を直列接続することによってエネルギーWの消費を抵抗器で行い、従MOSFET3dでエネルギーWを消費させないことも可能である。
また、本実施の形態1では従MOSFET3dのドレイン、ソース間に電圧吸収回路を並列接続してドレイン電圧V12をクランプする方法について示したが、ドレイン電圧V12を検出して、ドレイン電圧V12が従MOSFET3dのドレインとソース間の耐電圧以下で従MOSFET3dをオンさせても同様の効果を得られる。
以上の動作説明は、三相インバータの1アームの内、外付けダイオード5dのリカバリ損失と、ローサイド側の主MOSFET1dと従MOSFET3dの動作について説明をしたが、ハイサイド側の主MOSFET1aと従MOSFET3a,外付けダイオード5aについても同様である。
なお、主MOSFET1,従MOSFET3の各ソース端子同士、各ゲート端子同士がそれぞれ接続されており、駆動回路6が各ソース端子を基準として各ゲート端子を駆動する例を示したが、駆動回路6は主MOSFET1,従MOSFET3それぞれ個別に設けてもよく、それぞれの駆動制御のタイミングに多少のずれがあってもよく、同様の効果を奏する。
また、主MOSFET1dと従MOSFET3dをオフすることで、外付けダイオード5dに環流電流J12が流れる例を示したが、外付けダイオード5dに環流電流J12を流すのは、主MOSFET1aと従MOSFET3aがオンする直前のみでよく、環流電流J12の導通時間が長い場合には、主MOSFET1aと従MOSFET3aがオンする直前まで主MOSFET1dと従MOSFET3dをオンさせておけば、外付けダイオード5dに環流電流J12が流れて生じる損失を低減することができる。
また、本実施の形態1では、本発明によるスイッチング回路を6回路用いた三相インバータの1アームを例にとって動作を示したが、必ずしも6回路全てを本発明によるスイッチング回路にしなくても、MOSFETのボディダイオードによるリカバリが発生するMOSFETについてのみ本発明を適用してもよい。
また、三相インバータ以外の例であっても、例えば、バックコンバータ、ブーストコンバータのように本発明によるスイッチング回路が直列に接続されて構成されるものや、あるいは、本スイッチング回路と別途MOSFETなどのスイッチング素子が直列に接続されて構成されるものでも同様の効果を奏する。
また、スイッチング素子は、MOSFETに限らず寄生ダイオードであるボディダイオードを有するものであれば、同様にリカバリ損失やリカバリノイズを軽減することができる。
また、スイッチング素子は、MOSFETに限らず寄生ダイオードであるボディダイオードを有するものであれば、同様にリカバリ損失やリカバリノイズを軽減することができる。
実施の形態2.
図3は、本発明を実施するための実施の形態2を示すものであり、図2に示す動作説明用の要部抽出図のうち、さらにローサイドアームのスイッチング回路8のみを抽出したものである。12dは主MOSFET1d、及び従MOSFET3dのゲート端子gを駆動するドライバで、2つの入力端子A,Bと出力端子Yを有する論理和回路である。13dは、従MOSFET3dのドレイン、ソース間耐電圧よりも低いゼナー電圧を有する電圧検出用ゼナーダイオード、14dはドライバ12dの入力端子Bをプルダウンするプルダウン抵抗器である。15dはドライバ12dの入力端子Aの入力信号、16dはドライバ12dの電源コモンを示している。本実施の形態2ではで、実施の形態1で示した電圧吸収回路を従MOSFETd3のドレイン、ソース間に並列接続せずに、従MOSFET3自体に電圧吸収回路の機能を持たせている。
図3は、本発明を実施するための実施の形態2を示すものであり、図2に示す動作説明用の要部抽出図のうち、さらにローサイドアームのスイッチング回路8のみを抽出したものである。12dは主MOSFET1d、及び従MOSFET3dのゲート端子gを駆動するドライバで、2つの入力端子A,Bと出力端子Yを有する論理和回路である。13dは、従MOSFET3dのドレイン、ソース間耐電圧よりも低いゼナー電圧を有する電圧検出用ゼナーダイオード、14dはドライバ12dの入力端子Bをプルダウンするプルダウン抵抗器である。15dはドライバ12dの入力端子Aの入力信号、16dはドライバ12dの電源コモンを示している。本実施の形態2ではで、実施の形態1で示した電圧吸収回路を従MOSFETd3のドレイン、ソース間に並列接続せずに、従MOSFET3自体に電圧吸収回路の機能を持たせている。
次に動作について説明する。実施の形態2においては、上記、エネルギーWによって従MOSFET3dのドレイン電圧V12が上昇した際に、電圧検出用ゼナーダイオード13dが導通し、ドライバ12dの入力端子Bをハイレベルにするのでドライバ13dの入力端子Aの信号レベルの如何にかかわらず出力端子Yがハイレベルとなって、主MOSFET1d、及び従MOSFET3dのそれぞれのゲート端子gを駆動する。この結果、従MOSFET3dがオンしてドレイン電圧V12はクランプされる。ドレイン電圧V12が従MOSFET3dの耐電圧を超えないように電圧検出用ゼナーダイオード13dのゼナー電圧を選定すれば、エネルギーWは、許容エネルギーの大きな従MOSFET3dにて消費され許容エネルギーの小さな従ボディダイオード4dで消費されない。
電圧検出用ゼナーダイオード13dのゼナー電圧の選定は、MOSFET3dのドレイン、ソース間耐電圧をVd、電圧検出用ゼナーダイオード13dのゼナー電圧をVz、ドライバ12dの入力端子Bのしきい値電圧をVBとすると、Vd>Vz+VBとすればよい。なお、電圧検出用ゼナーダイオード13dが導通しないときはドライバ12dの入力端子Bはプルダウン抵抗器14dによりドライバ12dの電源コモンへプルダウンされて、ローレベルになっているので、主MOSFET1d、及び従MOSFET3dのそれぞれのゲート端子gを駆動する信号は、ドライバ12dの入力端子Aの信号と等しくなる。
このように構成することで、実施の形態1では電圧吸収回路用に必要となる高価な小、中電力用ゼナーダイオードが不要となり、安価な小信号用の電圧検出用ゼナーダイオードを使用することができるので、低コスト化と小型化が可能になる。
本実施の形態2の説明では、ローサイドアームのスイッチング回路8のみを抽出して動作を説明しているが、この説明以外の部分の動作と効果については、実施の形態1と同様である。
なお、図中、同一符号は、同一または相当部分を示す。
1a〜1f 主MOSFET
2a〜2f 主ボディダイオード
3a〜3f 従MOSFET
4a〜4f 従ボディダイオード
5a〜5f 外付けダイオード
6a〜6f 駆動回路、
8,8a〜8f スイッチング回路
10a〜10f 浮遊容量Cos
11a〜11f ゼナーダイオード
12 ドライバ
13d 電圧検出用ゼナーダイオード
14d プルダウン抵抗器
15d ドライバ12dの入力端子Aの信号入力
16 ドライバ12dの電源コモン
2a〜2f 主ボディダイオード
3a〜3f 従MOSFET
4a〜4f 従ボディダイオード
5a〜5f 外付けダイオード
6a〜6f 駆動回路、
8,8a〜8f スイッチング回路
10a〜10f 浮遊容量Cos
11a〜11f ゼナーダイオード
12 ドライバ
13d 電圧検出用ゼナーダイオード
14d プルダウン抵抗器
15d ドライバ12dの入力端子Aの信号入力
16 ドライバ12dの電源コモン
Claims (7)
- 開閉される回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第1及び第2のスイッチング素子とで構成されるスイッチング回路において、
前記ボディダイオードが逆直列になるようにして直列に接続された直列回路と、
前記直列回路に前記第1のスイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、
前記第1及び第2のスイッチング素子を同じタイミングで開閉制御する制御信号を前記制御信号用端子に与える制御手段と、
前記第2のスイッチング素子に並列に接続された電圧吸収回路と、を備えたことを特徴とするスイッチング回路。 - 第1及び第2のスイッチング素子の制御信号用端子は共通に接続されたものであり、制御手段は前記共通に接続された前記御信号用端子に制御信号を与えるものであることを特徴とする請求項1に記載のスイッチング回路。
- 第2のスイッチング素子の主開閉端子間耐電圧は、第1のスイッチング素子の主開閉端子間耐電圧よりも低いものであることを特徴とする請求項1に記載のスイッチング回路。
- 電圧吸収回路に、コンデンサを用い、前記コンデンサの容量は第1のスイッチング素子の回路開閉端子間の容量以上としたことを特徴とする請求項1〜3のいずれかに記載のスイッチング回路。
- 電圧吸収回路に、第2のスイッチング素子の回路開閉端子間耐電圧よりも低い電圧の電圧クランプ素子を用いたことを特徴とする請求項1〜3のいずれかに記載のスイッチング回路。
- 第2のスイッチング素子の回路開閉端子間に、前記回路開閉端子間耐電圧よりも低い電圧が印加されると、前記第2のスイッチング素子の制御信号端子を駆動して、前記第2のスイッチング素子を導通させることを特徴とする請求項1〜3のいずれかに記載のスイッチング回路。
- 制御手段は、外付けダイオードに順方向電流が流れている期間中に、前記第1及び第2のスイッチング素子をともに閉路するように制御信号を与えるものであることを特徴とする請求項1〜6のいずれかに記載のスイッチング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286367A JP2010115039A (ja) | 2008-11-07 | 2008-11-07 | スイッチング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286367A JP2010115039A (ja) | 2008-11-07 | 2008-11-07 | スイッチング回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010115039A true JP2010115039A (ja) | 2010-05-20 |
Family
ID=42303140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008286367A Pending JP2010115039A (ja) | 2008-11-07 | 2008-11-07 | スイッチング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010115039A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012110123A (ja) * | 2010-11-17 | 2012-06-07 | Mitsubishi Electric Corp | スイッチング回路、ハーフブリッジ回路および三相インバータ回路 |
CN109257031A (zh) * | 2018-08-01 | 2019-01-22 | 电子科技大学 | 一种基于多mos管串联的精确幅度高压方波产生电路 |
-
2008
- 2008-11-07 JP JP2008286367A patent/JP2010115039A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012110123A (ja) * | 2010-11-17 | 2012-06-07 | Mitsubishi Electric Corp | スイッチング回路、ハーフブリッジ回路および三相インバータ回路 |
CN109257031A (zh) * | 2018-08-01 | 2019-01-22 | 电子科技大学 | 一种基于多mos管串联的精确幅度高压方波产生电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11025163B2 (en) | Boost power conversion circuit | |
US9356516B2 (en) | Driving apparatus and electric power converter | |
JP4772542B2 (ja) | 電力変換装置 | |
TWI229970B (en) | PWM-based DC-DC converter with assured dead time control exhibiting no shoot-through current and independent of type of FET used | |
US9627973B2 (en) | Switching power supply device, and inverter, converter, and solar power controller including same | |
CN105811373A (zh) | 免受功率开关处的硬换向事件的损害的保护 | |
US20120212270A1 (en) | Signal transmission circuit and switch driving device using the same | |
JP2013516155A (ja) | ゲート・プルダウンを備えたmosfet | |
CN105811374A (zh) | 免受功率开关处的硬换向事件的损害的保护 | |
JP2009273230A (ja) | スイッチング電源装置 | |
JP5009680B2 (ja) | 開閉装置 | |
EP2871765A1 (en) | NPC converter for use in power module, and power module incorporating same | |
JP2013070530A (ja) | ゲート駆動回路、電力変換回路、3相インバータ、及びゲート駆動方法 | |
JP2018007403A (ja) | 電力変換装置 | |
JP2011019358A (ja) | 電力変換回路の制御装置 | |
JP4204534B2 (ja) | 電力変換装置 | |
JP2006296148A (ja) | 電圧変換器 | |
EP2672617B1 (en) | A buck converter with reverse current protection, and a photovoltaic system | |
US9705423B1 (en) | Controlled bootstrap driver for high side electronic switching device | |
JP2010115039A (ja) | スイッチング回路 | |
JP6758486B2 (ja) | 半導体素子の駆動装置および電力変換装置 | |
JP5644403B2 (ja) | スイッチング回路、ハーフブリッジ回路および三相インバータ回路 | |
JP2015080321A (ja) | 降圧チョッパ回路 | |
JP2001309647A (ja) | チョッパ回路 | |
JP6819249B2 (ja) | 3レベルチョッパ回路 |