JP2010114483A - 通信装置及び通信システム - Google Patents

Abstract

【課題】ディジタル回路とアナログ回路が混在する通信装置においてそのインタフェース部分で発生するノイズのアナログ回路部分へ与える影響の抑制と津新装置の小型化とを両立する。
【解決手段】通信用半導体デバイスのような通信部（１０２）とこれを制御する制御用半導体デバイスのような制御部（１０１）とを備え、通信部と制御部は非同期動作され、前記通信部はアナログ回路（１０９）を備え、制御部とインタフェースされる通信部のインタフェース回路（１１４）は前記通信部から供給されるクロック信号（Ｓ＿ＣＬＫ）を受け同期インタフェースを行い、前記制御部は前記通信部によるアナログ回路の動作中には上記クロック信号の供給を停止する。
【選択図】図１

Description

本発明は、通信装置及びこれを用いた通信システムに係り、例えばアナログ回路を有する通信用半導体装置とこれを制御する別の半導体装置とを搭載した通信モジュールに適用して有効な技術に関する。

近年の通信技術の発展はめざましく、インターネットや携帯電話など、多種多様な通信サービスが提供されている。また近い将来には、あらゆる機器がネットワークに接続されて自律的に連携して動作し、人間の生活をバックアップする、ユビキタス社会が実現すると考えられている。このようなユビキタス社会では、通信機を様々なものに埋め込むため、超小型の通信機が必須となる。

通信方式は、アナログ通信ではなく、ディジタル通信が主流となってきている。ディジタル通信は、アナログ通信と比較し、伝送途中で加わるノイズの影響が小さい、情報の圧縮が可能、情報の保存が容易、といったメリットがあるためである。ディジタル通信では、送信機ではディジタル信号をアナログ信号に変換して送信し、受信機では受信したアナログ信号をディジタル信号に変換する。従って、ディジタル通信機は、必然的に、ディジタル回路とアナログ回路が混在する機器となる。

アナログ回路とディジタル回路が混在する機器では、一般に、ディジタル回路からアナログ回路へのノイズを抑制する必要があることが知られている。非特許文献１には、アナログ回路とディジタル回路が混在するプリント回路基板の設計方法について開示されている。部品の配置、インピーダンスのコントロール、電源およびグランドの分離によりノイズを減らす効果があることが開示されている。

また、特許文献１には、クロック信号によるディジタルノイズをアナログ回路が受けて、アナログ信号の品質が劣化してしまう不都合を抑止する方法として、ＩＣチップ内をレイアウト上アナログ回路領域とディジタル回路領域とに分け、クロック信号を発生するクロック発生回路をディジタル回路領域内に配置するとともに、クロック信号によりスイッチング動作するスイッチング回路もディジタル回路領域内に配置することにより、クロック発生回路からスイッチング回路まで引かれるクロックラインの配線長を短くし、クロックラインからアナログ回路領域内のアナログ回路までの距離をできるだけ遠く離すことができるようにして、クロックライン上を流れるクロック信号によるディジタルノイズがアナログ回路内に飛び込んでしまう不都合を抑制する方法が開示されている。

Ｅａｓｔｍａｎ， Ｎ．Ｌ．， "Ｃｏｎｓｉｄｅｒａｔｉｏｎｓ ｆｏｒ ｍｉｘｅｄ ａｎａｌｏｇ／ｄｉｇｉｔａｌ ＰＣＢ ｄｅｓｉｇｎ，" ＷＥＳＣＯＮ／96 ， ｐｐ．２９７−３０１， ２２−２４ Ｏｃｔ １９９６ 特開２００３−３７１７２号公報

アナログ回路へ回り込むディジタルノイズを削減する方法として、前記非特許文献１および特許文献１に開示されているように、アナログ回路とディジタル回路との物理的な距離を離すことが効果的であることが知られている。また、アナログ回路とディジタル回路の電源、および、グランドの分離を行い、グランドは一点で接続する方法も知られている。しかしながら、そのような技術は、アナログ回路を有する通信用半導体装置とこれを制御する制御用半導体装置とのインタフェース部分におけるスプリアスノイズの発生に関して有効な対策となり得ないことが本発明者によって明らかにされた。即ち、クロック同期の通信用半導体装置と別のクロック同期の制御用半導体装置とのインタフェース部分では、例えば通信用半導体装置が制御用半導体装置の同期クロック信号を用いて双方の間で同期的にデータやコマンドの受け渡しが行われる。このとき、通信用半導体装置のインタフェース部分では、制御用半導体装置と同期的に入出力動作を行う必要があるため、制御用半導体装置の同期クロック信号で同期動作する回路部分と、通信用半導体装置の同期クロック信号で同期動作する回路部分が混在するのでスプリアスノイズの発生は避けられず、その上、インタフェース回路部分では駆動能力の大きな回路が動作するので、それによって発生するノイズも大きい。このとき、上記文献記載の技術では対策を講じ得ない。通信用半導体装置と制御用半導体装置をいくら離してもスプリアスノイズの発生は避けられず、通信用半導体装置内部においてインタフェース回路と通信回路との距離を大きく採ったり電磁的分離を行なうにしても限界があり、チップそれ自体も大きくなり、コストアップに繋がる。チップの大型化若しくは面積増加は、例えばユビキタスネットワーク向けの機器のように、小型化が必須である通信機器にとっては望ましくない。

本発明の目的は、ディジタル回路とアナログ回路が混在する通信装置においてそのインタフェース部分で発生するノイズのアナログ回路部分へ与える影響の抑制と小型化とを両立することができる通信装置を提供することにある。

本発明の別の目的は、非同期動作される回路間のインタフェース部分における同期化に起因して発生するスプリアスノイズによる通信誤動作を抑制でき且つスプリアスノイズ対策によってもシステムの小型化を維持することができる通信システムを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、通信用半導体デバイスのような通信部とこれを制御する制御用半導体デバイスのような制御部とを備え、通信部と制御部は非同期動作され、前記通信部はアナログ回路を備え、制御部とインタフェースされる通信部のインタフェース回路は前記通信部から供給されるクロック信号を受け同期インタフェースを行い、前記制御部は前記通信部によるアナログ回路の動作中には上記クロック信号の供給を停止する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、ディジタル回路とアナログ回路が混在する通信装置においてそのインタフェース部分で発生するノイズのアナログ回路部分へ与える影響を抑制でき、アナログ回路とディジタル回路の物理的距離を大きくすることを要件としないから小型化を阻害しない。このような通信装置を通信システムに採用することにより、非同期動作される回路間のインタフェース部分における同期化に起因して発生するスプリアスノイズによる通信誤動作を抑制でき且つスプリアスノイズ対策によってもシステムの小型化を維持することができる。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕本発明に係る通信装置（１００，５００，９００）は、相互に非同期動作される通信部（１０２、５０２，９０２）と制御部（１０１）を有する。前記通信部は通信用のアナログ回路（１０９，１１２）と、前記制御部に接続されるインタフェース回路（１１４）とを有する。前記インタフェース回路は前記制御部から出力される第１のクロック信号（Ｓ＿ＣＬＫ）に同期して前記制御部との間の同期インタフェースを行う。前記制御部は、通信部に通信動作の指示を行った後、その指示に係る通信動作の終了を前記通信部から受取るまで通信部に対する前記第１のクロック信号の供給を停止する。これにより、インタフェース回路で発生するノイズのアナログ回路へ与える影響を抑制でき、アナログ回路とディジタル回路の物理的距離を大きくすることを要件としないから通信装置の小型化を阻害しない。このような通信装置を通信システムに採用することにより、非同期動作される回路間のインタフェース部分における同期化に起因して発生するスプリアスノイズによる通信誤動作を抑制でき且つシステムの小型化を維持することができる。

〔２〕項１記載の通信装置において、前記通信部は送信部（１０２）である。

〔３〕項２記載の通信装置において、前記制御部は送信動作の指示とは別に送信データを前記送信部に与える。

〔４〕項２記載の通信装置において、前記送信部は送信動作状態を前記制御部に通知するための通知信号（Ｓ＿ＴＸＭＮＴ）を出力し、前記制御部は前記通知信号によって前記送信動作の終了を受取る。

〔５〕項１記載の通信装置において、前記通信部は受信部（５０２）である。

〔６〕項５記載の通信装置において、前記受信部は受信データをデータバッファ（１１０）に格納した後、受信動作の終了を前記制御部に与える。

〔７〕項５記載の通信装置において、前記受信部は受信動作状態を前記制御部に通知するための通知信号（Ｓ＿ＲＸＭＮＴ）を出力し、前記制御部は前記通知信号によって前記受信動作の終了を受取る。

〔８〕項１記載の通信装置において、前記通信部は送受信部（９０２）である。

〔９〕項８記載の通信装置において、前記送受信部は通信動作状態を前記制御部に通知するための通知信号（Ｓ＿ＭＮＴ）を出力し、前記制御部は前記通知信号によって前記通信動作の終了を受取る。前記通知信号は、第１のレベルによって送受信部が送信動作中又は受信動作中であることを示し、第２のレベルによって送受信部が送信動作中又は受信動作中の何れでもないことを示す。

〔１０〕項１記載の通信装置において、前記インタフェース回路は、前記制御部から入力バッファ（２００）に供給された信号を前記第１のクロック信号に同期してラッチする第１のラッチ回路（２０２Ａ）と、前記第1のラッチ回路のラッチ信号を前記通信部で生成される第２のクロック信号（Ｔ＿ＣＬＫ）に同期してラッチする第２のラッチ回路（２０３Ａ）と、前記制御部に出力すべき信号を前記第２のクロック信号に同期してラッチする第３のラッチ回路（２０３Ｂ）と、前記第３のラッチ回路のラッチ信号を前記第１のクロック信号に同期してラッチし、ラッチ信号を出力バッファ（２０１）に与える第４のラッチ回路（２０２Ｂ）と、を有する。

〔１１〕項１０記載の通信装置において、前記第１のクロック信号の周波数と第２のクロック信号の周波数が異なる。

〔１２〕項１記載の通信装置は、前記制御部を構成する半導体集積回路チップと前記通信部を構成する別の半導体集積回路チップが搭載されてモジュール化されている。

〔１３〕本発明に係る通信システムは、複数の通信装置（１４００，１４０１）を備え、少なくとも一つの通信装置は相互に非同期動作される通信部と制御部を有する。前記通信部は通信用のアナログ回路と、前記制御部に接続されるインタフェース回路とを有する。前記インタフェース回路は前記制御部から出力される第１のクロック信号に同期して前記制御部との間の同期インタフェースを行う。前記制御部は、通信部に通信動作の指示を行ったとき、前記アナログ回路の動作中は前記通信部に対する前記第１のクロック信号の供給を停止する。通信システムに上記通信装置を採用することにより、非同期動作される回路間のインタフェース部分における同期化に起因して発生するスプリアスノイズによる通信誤動作を抑制でき且つシステムの小型化を維持することができる。

〔１４〕項１３記載の通信システムにおいて、前記制御部は、通信部に通信動作の指示を行った後、その指示に係る通信動作の終了を前記通信部から受取るまで通信部に対する前記第１のクロック信号の供給を停止する。

〔１５〕項１３記載の通信システムにおいて、前記複数の通信装置のうち少なくとも一つは基地局（１４０１）であり、その他の通信装置は端末（１４００）であり、前記端末は、センサ（１４０８）を備え、前記センサで取得したデータを前記基地局に送信する。

〔１６〕項１５記載の通信システムは更に、前記基地局がネットワーク（１４０２）を介して接続されるサーバ（１４０３）を有する。

２．実施の形態の詳細
実施の形態について更に詳述する。

《実施の形態１》
本発明の第１の実施の形態について、図１乃至図４を用いて説明する。図１は本発明の第１の実施の形態に係る通信システムおよび送信端末の構成を示す。第１の実施の形態に係る通信システムは、送信端末（ＴＸＮＯＤ）１００、受信端末（ＲＸＮＯＤ）５００から構成される。送信端末１００は、受信端末５００に、データ送信を行う。

送信端末１００は、マイクロコントローラ（ＭＣＵ）１０１および送信機（ＴＸ）１０２から構成される。マイクロコントローラ１０１は、1個の半導体チップに、中央演算処理装置（ＣＰＵ）１０３、メモリ（ＭＥＭ）１０４、クロック生成器（ＣＬＫ）１０５、及びインタフェース（Ｉ／Ｆ）１０６を備えた、半導体装置として構成される。送信機１０２は、１個の半導体チップに、送信用バッファ（ＴＸＢＵＦ）１０７、送信用ディジタル回路（ＴＸＤＩＧ）１０８、送信用アナログ回路（ＴＸＡＬＧ）１０９、クロック生成器（ＣＬＫ）１１３、及びインタフェース回路（Ｉ／Ｆ）１１４を備えた、通信用半導体装置として構成される。

マイクロコントローラ１０１と送信機１０２は、クロック信号（Ｓ＿ＣＬＫ）、読み込みか書き込みかを選択するリード・ライト信号線（Ｓ＿ＲＷ）、アドレス線（Ｓ＿ＡＤＤ）、データ線（Ｓ＿ＤＡＴ）、送信モニタ信号（Ｓ＿ＴＸＭＮＴ）により接続される。それら信号及び信号線はインタフェース回路１０６とインタフェース回路１１４との間を結合する。クロック信号Ｓ＿ＣＬＫはマイクロコントローラ１０１から送信機１０２に与えられ、マイクロコントローラ１０１と送信機１０２との間の通信時にクロックとして用いられる。アドレス線Ｓ＿ＡＤＤは、アクセスするレジスタまたはバッファのアドレスを示す。データ線Ｓ＿ＤＡＴは、アドレス線Ｓ＿ＡＤＤで指定されたアドレスに書き込むデータ、または指定されたアドレスから読み込んだデータが出力される。データを読み込むか書き込むかは、Ｓ＿ＲＷによって指定される。また、モニタ線Ｓ＿ＴＸＭＮＴは、送信機１０２の動作状態をマイクロコントローラ１０１に知らせる信号線である。

本実施の形態に係る送信端末１００は、アナログ回路とディジタル回路とが混在する機器である。アナログ回路は、送信機１０２の送信用アナログ回路１０９である。また、ディジタル回路は、マイクロコントローラ１０１、送信機１０２の送信用バッファ１０７、送信用ディジタル回路１０８、クロック生成器１１３、インタフェース１１４、である。

一般に、アナログ回路はディジタル回路に起因するノイズの影響を受けやすいことが知られている。従って、アナログ回路とディジタル回路が混載する機器では、ディジタル回路からアナログ回路へのノイズの影響を十分に抑制する必要がある。アナログ回路へのディジタルノイズの削減技術としては、一般的には、物理的な距離を離すことが効果的である。より具体的には、アナログ領域とディジタル領域の距離を離し、電源、グランドの分離を行い、グランドは一点で接続する方法が知られている。アナログ・ディジタル混載半導体集積回路である通信機１０２においてはそのような一般的な技術を適用して送信用ディジタル回路１０８等のディジタル回路から送信用アナログ回路１０９へのノイズの伝播を抑制する対策が施されているところ、本発明者は、アナログ回路を有する通信用半導体装置としての通信機１０２とこれを制御する制御用半導体装置としてのマイクロコントローラ１０１とのインタフェース部分におけるスプリアスノイズの発生に着目した。特に、マイクロコントローラ１０１のクロックの周波数と通信機１０２のクロックの周波数が異なる場合においては、両クロックを掛け合わせた成分のスプリアスが生じ、通信性能が大きく劣化する場合がある。これに対して上記一般技術を採用しようとすれば、マイクロコントローラ１０１と通信機１０２の間に大きな物理的距離を採らなければならず、小型化が必須となる機器の要請に反することに成る。例えば、ユビキタスネットワーク用の通信端末は、様々な場所に埋め込むため、超小型化が要求される一方で、ノイズ抑制のために機器を小型化できないというトレードオフが生じる。従って、送信端末１００には、従来の一般的な技術とは異なるノイズ抑制方式が採用されている。これについて詳細に説明する。

マイクロコントローラ１０１は、送信機１０２の制御を行う。その制御方法の一例を示せば、クロック信号Ｓ＿ＣＬＫ、アドレス線Ｓ＿ＡＤＤ、データ線Ｓ＿ＤＡＴ、および読み書きを選択する信号線Ｓ＿ＲＷ、を用いたバス接続方式である。マイクロコントローラ１０１から送信機１０２にデータを書き込む際には、マイクロコントローラ１０１から送信機１０２に、クロックＳ＿ＣＬＫ、アドレスＳ＿ＡＤＤ、データＳ＿ＤＡＴを供給することで、送信機１０２内の指定したアドレスにデータを書き込む。マイクロコントローラ１０１から送信機１０２のデータを読み出す際には、マイクロコントローラ１０１から送信機１０２に、クロックＳ＿ＣＬＫ、アドレスＳ＿ＡＤＤを供給することで、送信機１０２内の指定したアドレスに対応するデータがＳ＿ＤＡＴに書き出される。

マイクロコントローラ１０１から送信機１０２へのデータ読み書きの際に、そのクロックはマイクロコントローラ１０１内のクロック生成器１０５で生成されたクロック信号が用いられる。一方、送信機１０２の動作には、送信機１０２内のクロック生成器１１３で生成されたクロックが用いられる。したがって、被制御回路としての通信機１０２のインタフェース回路１１４はマイクロコントローラ１０１からクロック信号Ｓ＿ＣＬＫが供給される。このようにマイクロコントローラ１０１と送信機１０２で用いているクロックが異なる場合には、両クロックを掛け合わせた周波数成分のスプリアスノイズが生じる。このノイズが送信機１０２の送信用アナログ回路１０９に影響を与えることになれば、ビットエラーレートやパケットエラーレートの劣化が生じ、通信性能を劣化させる。

特に、高速な通信になる場合、マイクロコントローラ１０１と送信機１０２間の通信速度の高速化のため、クロック信号Ｓ＿ＣＬＫの周波数を高くする必要がある。また、データ線Ｓ＿ＤＡＴを増やすことになる。このような場合、マイクロコントローラ１０１と送信機１０２間のインタフェース回路１１４の回路規模は大きくなり、また、動作速度が速くなるため、このインタフェース回路１１４に起因するノイズがより大きくなる。

図１５にはインタフェース回路１１４の一例が示される。２００は入力バッファ、２０１は出力バッファ、２０２Ａ，２０２Ｂはマイクロコントローラ１０１から供給されるクロック信号Ｓ＿ＣＬＫに同期動作するラッチ回路、２０３Ａ，２０３Ｂは送信器１０２内部のクロック生成回路１１３で生成されるクロック信号Ｔ＿ＣＬＫに同期動作するラッチ回路である。ここでは直列２段のラッチ回路２０２Ａと２０３Ａ又はラッチ回路２０２Ｂと２０３Ｂを通ることによって非同期動作されるマイクロコントローラ１０１と通信装置１０２との間でデータ等の受け渡しが行われる。図１５の例からも明らかなように、インタフェース回路１１４には異なるクロック信号Ｓ＿ＣＬＫ、Ｔ＿ＣＬＫで動作される回路が並設され、しかも駆動電流の大きなバッファ２００，２０１も近くに配置されている。この例からも明らかなように、被制御側インタフェース回路１１４においては大きなスプリアスノイズが発生することが予想される。

上記スプリアスノイズによるアナログ回路への影響を抑制するために、マイクロコントローラ１０１は送信機１０２に送信動作の指示と送信データを与えた後、送信機１０２から信号Ｓ＿ＴＸＭＮＴにより送信動作の終了が通知されるまで、クロック信号Ｓ＿ＣＬＫの送信機１０２への出力を停止する制御を行う。以下これについて詳細に説明する。

図２ないし図４を用いて、送信端末１００が、受信端末５００に、データを送信する場合の動作について説明する。図２は、本発明第１の実施形態に係る送信端末１００が、受信端末５００に、データを送信する場合のフローチャートである。送信端末１００では、マイクロコントローラ１０１から送信機１０２に送信するデータを送り、送信機１０２内の送信用バッファ１０７に一度格納する。送信するデータが送信用バッファ１０７に格納された後、送信機１０２は、受信端末５００にデータの送信を開始する。その際、マイクロコントローラ１０１は、マイクロコントローラ１０１と送信機１０２間のインタフェースのクロックＳ＿ＣＬＫを停止し、マイクロコントローラ１０１のインタフェース回路１０６および送信機１０２のインタフェース回路１１４の動作を停止する。送信端末１００から受信端末５００にデータを送信し終わった後、クロックＳ＿ＣＬＫの動作を開始し、通常のようにマイクロコントローラ１０１と送信機１０２間で通信を行う。特に制限されないが、インタフェース回路１１４はクロック信号Ｓ＿ＣＬＫが停止されると、入力バッファ２００の入力動作をディスエーブルとし、入力バッファ２００の誤動作によってノイズが発生することも抑制する。この機能はクロック信号Ｓ＿ＣＬＫ停止に対して補助的に機能するに過ぎない。

このように、送信機１０２が他の受信端末５００にデータを送信している間、マイクロコントローラ１０１と送信機１０２間の通信を停止することで、マイクロコントローラ１０１と送信機１０２とのインタフェース回路に起因するディジタルノイズの影響を抑制し、送信端末１００と受信端末５００との通信性能、すなわち、ビットエラーレートやパケットエラーレートの劣化を防ぐことが可能となる。

図３は、本発明第１の実施の形態に係る送信端末１００が、受信端末５００に、データを送信する場合の、マイクロコントローラ１０１と送信機１０２との制御シーケンスを示すシーケンス図である。まず、マイクロコントローラ１０１から送信機１０２に送信するデータを設定する。その後、マイクロコントローラ１０１は送信機１０２にデータ送信開始の指示を与える。この指示により、送信機１０２はデータ送信を開始する。マイクロコントローラ１０１は、送信機１０２に送信開始の指示を与えた後、インタフェースのクロックＳ＿ＣＬＫを停止する。送信機１０２は、受信端末５００への送信を終了した後、マイクロコントローラ１０１に送信が終了したというメッセージを信号Ｓ＿ＴＸＭＮＴにより通知する。このメッセージを受け取ったマイクロコントローラ１０１はインタフェース回路のクロックＳ＿ＣＬＫの動作を開始する。

このように、送信開始の指示をマイクロコントローラ１０１から送信機１０２に出した後、マイクロコントローラ１０１はクロックＳ＿ＣＬＫを停止することで、インタフェース回路に起因するディジタルノイズの影響を抑制することが可能になる。また、データ送信完了後、送信機１０２からマイクロコントローラ１０１に送信完了の通知を出すことで、マイクロコントローラ１０１がクロックＳ＿ＣＬＫの動作を再開し、マイクロコントローラ１０１と送信機１０２間で通信を再開することが可能となる。

図４は、本発明第１の実施形態に係る送信端末１００が、受信端末５００に、データを送信する場合の送信端末１００の動作タイミングチャートの一例である。マイクロコントローラ１０１から送信機１０２に送信するデータの設定および送信開始の指示を行う間は、クロックＳ＿ＣＬＫを動作させ、マイクロコントローラ１０１と送信機１０２間のインタフェース回路を動作させ、所定のアドレスに所定のデータの書き込みを行う。また、必要に応じて所定のアドレスからデータを読み込む。なお、図にはデータ書き込みの例を示す。

マイクロコントローラ１０１は、送信開始の指示を出した後、クロックＳ＿ＣＬＫを停止する。これに伴い、アドレス線、データ線の動作も停止する。送信機１０２は、マイクロコントローラ１０１からの指示を受け、送信動作を開始する。この際、送信中であることをマイクロコントローラ１０１に伝えるため、送信モニタ信号Ｓ＿ＴＸＭＮＴの値をハイレベル（ＨＩレベル）にする。送信が完了した後、送信機１０２は、送信モニタ信号Ｓ＿ＴＸＭＮＴの値をローレベル（ＬＯレベル）に変え、送信が完了したことをマイクロコントローラ１０１に伝える。マイクロコントローラ１０１は、送信モニタ信号Ｓ＿ＴＸＭＮＴを監視し、ＨＩレベルからＬＯレベルに変化した時点で、送信が終了したことを認識する。この送信モニタ信号Ｓ＿ＴＸＭＮＴの変化をトリガとし、マイクロコントローラ１０１はクロックＳ＿ＣＬＫの動作を開始し、マイクロコントローラ１０１と送信機１０２間の通信を再開する。その後、例えば、送信時のエラーメッセージの取得など、次の動作を開始する。

このように、送信モニタ信号Ｓ＿ＴＸＭＮＴを用い、送信機１０２の動作状態を専用線でマイクロコントローラ１０１に伝えることで、クロック信号Ｓ＿ＣＬＫを停止することが可能となる。クロック信号Ｓ＿ＣＬＫを止めることでインタフェース回路に起因するディジタルノイズの影響を抑制することができ、通信性能の劣化を防ぐことが可能となる。なお、各信号の極性は一例を示すものであり、逆の極性でも構わない。

以上の説明のように、本発明第１の実施形態にかかる送信端末を用いれば、ディジタルノイズのアナログ回路への回り込みを抑制することが可能となる。すなわち、アナログ回路が動作中に、クロック信号Ｓ＿ＣＬＫを停止することにより、ノイズ源をなくし、アナログ回路の性能劣化を防ぐ。この方式は、クロックを停止することにより、ノイズ削減を行うものであり、従来のディジタル回路とアナログ回路の距離を物理的に離すといった方法のようにハードウェアとしての対策ではないため、端末の小型化にも適している。

《実施の形態２》
本発明第２の実施の形態では、データを受信する受信端末に着目する。

図５は本発明第２の実施形態に係る通信システムおよび受信端末の構成である。本発明第２の実施形態に係る通信システムは、送信端末（ＴＸＮＯＤ）１００、受信端末（ＲＸＮＯＤ）５００から構成される。受信端末５００は、送信端末１００からのデータの受信を行う。

受信端末５００は、１個の制御用半導体装置としてのマイクロコントローラ（ＭＣＵ）１０１および１個の通信用半導体装置としての受信機（ＲＸ）５０２から構成される。マイクロコントローラは、中央演算処理装置（ＣＰＵ）１０３、メモリ（ＭＥＭ）１０４、クロック生成器（ＣＬＫ）１０５、インタフェース（Ｉ／Ｆ）１０６、から構成される。受信機５０２は、受信用バッファ（ＲＸＢＵＦ）１１０、受信用ディジタル回路（ＲＸＤＩＧ）１１１、受信用アナログ回路（ＲＸＡＬＧ）１１２、クロック生成器（ＣＬＫ）１１３、インタフェース回路（Ｉ／Ｆ）１１４、から構成される。

マイクロコントローラ１０１と受信機５０２は、クロック信号（Ｓ＿ＣＬＫ）、読み込みか書き込みかを選択する信号線（Ｓ＿ＲＷ）、アドレス線（Ｓ＿ＡＤＤ）、データ線（Ｓ＿ＤＡＴ）、受信モニタ信号（Ｓ＿ＲＸＭＮＴ）により接続される。クロック信号Ｓ＿ＣＬＫはマイクロコントローラ１０１から受信機５０２に与えられ、マイクロコントローラ１０１と受信機５０２との間の通信時にクロックとして用いられる。アドレス線Ｓ＿ＡＤＤは、アクセスするレジスタまたはバッファのアドレスを示す。データ線Ｓ＿ＤＡＴは、アドレス線Ｓ＿ＡＤＤで指定されたアドレスに書き込むデータ、または指定されたアドレスから読み込んだデータが出力される。データを読み込むか書き込むかは、Ｓ＿ＲＷによって指定される。また、受信モニタ信号Ｓ＿ＲＸＭＮＴは、受信機５０２の動作状態をマイクロコントローラ１０１に知らせる信号線である。

本発明第２の実施形態に係る受信端末５００は、アナログ回路とディジタル回路とが混在する機器である。アナログ回路は、受信機５０２の受信用アナログ回路１１２である。また、ディジタル回路は、マイクロコントローラ１０１、受信機５０２の受信用バッファ１１０、受信用ディジタル回路１１１、クロック生成器１１３、インタフェース回路１１４、である。本発明第２の実施形態に係る受信端末の課題は、本発明第１の実施形態の送信端末の課題と同様、マイクロコントローラ１０１と受信機５０２との間の通信に起因するノイズを抑制することである。すなわち、マイクロコントローラ１０１と受信機５０２との間の通信に起因するノイズが、受信機５０２の受信用アナログ回路１１２に回り込む可能性がある。回り込んだノイズは受信用アナログ回路１１２の特性を劣化させ、通信性能、具体的にはビットエラーレートやパケットエラーレートの劣化が生じる。

受信機５０２も送信機１０２と同じインタフェース回路１１４を備え、被制御側インタフェース回路１１４において大きなスプリアスノイズが発生することが予想されることは上記と変わりなく、このスプリアスノイズによるアナログ回路への影響を抑制するために、マイクロコントローラ１０１は受信機５０２に受信信動作の指示を与えた後、受信機１０２から信号Ｓ＿ＲＸＭＮＴにより受信動作の終了が通知されるまで、クロック信号Ｓ＿ＣＬＫの受信機５０２への出力を停止する制御を行う。以下これについて図６乃至図８を参照しながら詳細に説明する。

図６は、本発明第２の実施形態に係る受信端末５００が、送信端末１００から、データを受信する場合のフローチャートである。受信端末５００が受信を行う場合、受信機５０２がデータの受信動作を開始する。その際、マイクロコントローラ１０１は、マイクロコントローラ１０１と受信機５０２間のインタフェース回路のクロックＳ＿ＣＬＫを停止し、マイクロコントローラ１０１のインタフェース回路１０６および受信機５０２のインタフェース回路１１４の動作を停止する。受信機５０２が受信したデータは、受信機５０２内の受信用バッファ１１０に一度格納する。受信端末５００はデータを受信し終わった後、クロックＳ＿ＣＬＫの動作を開始する。クロックＳ＿ＣＬＫの動作開始に伴い、通常のようにマイクロコントローラ１０１と受信機５０２間で通信を開始し、マイクロコントローラ１０１は受信用バッファ１１０に格納されたデータを読み出す。

このように、受信機５０２が他の通信端末からのデータを受信している間、マイクロコントローラ１０１と受信機５０２間の通信を停止することで、マイクロコントローラ１０１と受信機５０２とのインタフェース回路に起因するディジタルノイズの影響を抑制し、受信端末５００の受信性能、すなわち、ビットエラーレートやパケットエラーレートの劣化を防ぐことが可能となる。

図７は、本発明第２の実施形態に係る受信端末５００が、送信端末１００から、データを受信する場合の、マイクロコントローラ１０１と受信機５０２との制御シーケンスを示すシーケンス図である。マイクロコントローラ１０１は受信機５０２にデータ受信開始の指示を与える。この指示により、受信機５０２はデータ受信を開始する。マイクロコントローラ１０１は、受信機５０２に受信開始の指示を与えた後、インタフェースのクロックＳ＿ＣＬＫを停止する。受信機５０２は、送信端末１００からのデータの受信を終了した後、マイクロコントローラ１０１に受信が終了したというメッセージを通知する。このメッセージを受け取ったマイクロコントローラ１０１はインタフェース回路のクロックＳ＿ＣＬＫの動作を開始する。その後、マイクロコントローラ１０１は、受信機５０２から受信したデータを取得する。

このように、受信開始の指示をマイクロコントローラ１０１から受信機５０２に出した後、マイクロコントローラ１０１はクロックＳ＿ＣＬＫを停止することで、インタフェース回路に起因するディジタルノイズの影響を抑制することが可能になる。また、データ受信完了後、受信機５０２からマイクロコントローラ１０１に受信完了の通知を出すことで、マイクロコントローラ１０１がクロックＳ＿ＣＬＫの動作を再開し、マイクロコントローラ１０１と受信機５０２間で通信を再開することが可能となる。

図８は、本発明第２の実施形態に係る受信端末５００が、送信端末１００から、データを受信する場合の受信端末５００の動作タイミングチャートの一例である。マイクロコントローラ１０１から受信機５０２に受信開始の指示を行う間は、クロックＳ＿ＣＬＫを動作させ、マイクロコントローラ１０１と受信機５０２間のインタフェース回路を動作させ、所定のアドレスに所定のデータの書き込みを行う。また、必要に応じて所定のアドレスからデータを読み込む。なお、図にはデータ書き込みの例を示す。

マイクロコントローラ１０１は、受信開始の指示を出した後、クロックＳ＿ＣＬＫを停止する。これに伴い、アドレス線、データ線の動作も停止する。受信機５０２は、マイクロコントローラ１０１からの指示を受け、受信動作を開始する。この際、受信中であることをマイクロコントローラ１０１に伝えるため、受信モニタ信号Ｓ＿ＲＸＭＮＴの値をＨＩレベルにする。受信が完了した後、受信機５０２は、受信モニタ信号Ｓ＿ＲＸＭＮＴの値をＬＯレベルに変え、受信が完了したことをマイクロコントローラ１０１に伝える。マイクロコントローラ１０１は、受信モニタ信号Ｓ＿ＲＸＭＮＴを監視し、ＨＩレベルからＬＯレベルに変化した時点で、受信が終了したことを認識する。この受信モニタ信号Ｓ＿ＲＸＭＮＴの変化をトリガとし、マイクロコントローラ１０１はクロックＳ＿ＣＬＫの動作を開始し、マイクロコントローラ１０１と受信機５０２間の通信を再開する。その後、マイクロコントローラ１０１は受信機５０２から受信したデータを取得する。このように、受信モニタ信号Ｓ＿ＲＸＭＮＴを用い、受信機５０２の動作状態を専用線でマイクロコントローラ１０１に伝えることで、クロック信号Ｓ＿ＣＬＫの供給再開のタイミングを知ることが可能となる。

クロック信号Ｓ＿ＣＬＫを止めることでインタフェース回路に起因するディジタルノイズの影響を抑制することができ、通信性能の劣化を防ぐことが可能となる。なお、各信号の極性は一例を示すものであり、逆の極性でも構わない。

以上の説明のように、本発明第２の実施形態にかかる受信端末を用いれば、ディジタルノイズのアナログ回路への回り込みを抑制することが可能となる。すなわち、アナログ回路が動作中に、クロック信号Ｓ＿ＣＬＫを停止することにより、ノイズ源をなくし、アナログ回路の性能劣化を防ぐ。この方式は、クロックを停止することにより、ノイズ削減を行うものであり、従来のディジタル回路とアナログ回路の距離を物理的に離すといった方法のようにハードウェアとしての対策ではないため、端末の小型化にも適している。

《実施の形態３》
本発明に係る第３の実施形態について、図９および図１３を用いて説明する。図９は本発明第３の実施形態に係る通信システムおよび通信端末の構成である。本発明第３の実施形態に係る通信システムは、複数の通信端末（ＮＯＤ）９００ａ、９００ｂ、・・・から構成される。通信端末９００ａは、通信端末９００ｂと、通信を行う。以降、１対１の通信について説明するが、１対複数、複数対複数の通信においても同様である。また、通信経路が有線であっても無線であっても構わない。なお、添え字のａ、ｂ、・・・は同一の構成要素であることを示し、以降、特別に必要のない場合は、添え字は省略する。

通信端末９００は、1個の制御用半導体装置としてのマイクロコントローラ（ＭＣＵ）１０１および1個の通信用半導体装置としての通信機（ＣＯＭ）９０２から構成される。マイクロコントローラは、中央演算処理装置（ＣＰＵ）１０３、メモリ（ＭＥＭ）１０４、クロック生成器（ＣＬＫ）１０５、インタフェース（Ｉ／Ｆ）１０６、から構成される。通信機９０２は、送信用バッファ（ＴＸＢＵＦ）１０７、送信用ディジタル回路（ＴＸＤＩＧ）１０８、送信用アナログ回路（ＴＸＡＬＧ）１０９、受信用バッファ（ＲＸＢＵＦ）１１０、受信用ディジタル回路（ＲＸＤＩＧ）１１１、受信用アナログ回路（ＲＸＡＬＧ）１１２、クロック生成器（ＣＬＫ）１１３、インタフェース回路（Ｉ／Ｆ）１１４、から構成され、送受信部として機能する。

マイクロコントローラ１０１と通信機９０２は、クロック信号（Ｓ＿ＣＬＫ）、読み込みか書き込みかを選択する信号線（Ｓ＿ＲＷ）、アドレス線（Ｓ＿ＡＤＤ）、データ線（Ｓ＿ＤＡＴ）、モニタ信号（Ｓ＿ＭＮＴ）により接続される。クロック信号Ｓ＿ＣＬＫはマイクロコントローラ１０１から通信機９０２に与えられ、マイクロコントローラ１０１と通信機９０２との間の通信時にクロックとして用いられる。アドレス線Ｓ＿ＡＤＤは、アクセスするレジスタまたはバッファのアドレスを示す。データ線Ｓ＿ＤＡＴは、アドレス線Ｓ＿ＡＤＤで指定されたアドレスに書き込むデータ、または指定されたアドレスから読み込んだデータが出力される。データを読み込むか書き込むかは、Ｓ＿ＲＷによって指定される。また、モニタ信号Ｓ＿ＭＮＴは、通信機９０２の動作状態をマイクロコントローラ１０１に知らせる信号線である。

本発明第３の実施形態に係る通信端末９００は、基本的には、本発明第１の実施形態に係る送信端末１００および本発明第２の実施形態に係る受信端末５００の動作をあわせ持つ動作を行う。すなわち、送信中、ならびに受信中に、クロックＳ＿ＣＬＫの動作を停止し、ディジタルノイズがアナログ回路に与える影響を抑制する。単純に送信端末１００と受信端末５００との機能を合わせた場合、送信モニタ信号Ｓ＿ＴＸＭＮＴと受信モニタ信号Ｓ＿ＲＸＭＮＴの２種類のモニタ信号が必要となる。信号線が増えるのを回避するため、本発明第３の実施形態に係る通信端末では、モニタ信号Ｓ＿ＭＮＴを用い、送信および受信両方の状態のモニタを１つの信号線で行う。本発明第３の実施形態に係る通信機の動作について、図１０ないし図１３を用いて説明する。

図１０は、本発明第３の実施形態に係る通信端末９００ａの動作フローチャートの一例である。通信端末９００ａが通信端末９００ｂにデータを送信した後、通信端末９００ｂからデータを受信する場合の動作を示したものである。まず、マイクロコントローラ１０１から通信機９０２に送信するデータを送り、通信機９０２内の送信用バッファ１０７に一度格納する。送信するデータが送信用バッファ１０７に格納された後、通信機９０２は、通信端末９００ｂにデータの送信を開始する。その際、マイクロコントローラ１０１は、マイクロコントローラ１０１と通信機９０２間のインタフェース回路１１４のクロックＳ＿ＣＬＫを停止し、マイクロコントローラ１０１のインタフェース回路１０６および通信機９０２のインタフェース回路１１４の動作を停止する。通信端末９００ａから通信端末９００ｂにデータを送信し終わった後、その旨が信号Ｓ＿ＭＮＴによりマイクロコントローラ１０１に通知されてクロックＳ＿ＣＬＫの供給動作を再開する。

その後、マイクロコントローラ１０１が受信動作を指示すると、通信機９０２がデータの受信動作を開始する。その際、マイクロコントローラ１０１は、マイクロコントローラ１０１と通信機９０２間のインタフェースのクロックＳ＿ＣＬＫを停止し、マイクロコントローラ１０１のインタフェース回路１０６および通信機９０２のインタフェース回路１１４の動作を停止する。通信機９０２が受信したデータは、通信機９０２内の受信用バッファ１１０に一度格納する。通信端末９００はデータを受信し終わった後、信号Ｓ＿ＭＮＴにてその旨をマイクロコントローラ１０に通知することによってクロックＳ＿ＣＬＫの供給が再開される。クロックＳ＿ＣＬＫの動作開始に伴い、通常のようにマイクロコントローラ１０１と通信機９０２間で通信を開始し、マイクロコントローラ１０１は受信用バッファ１１０に格納されたデータを読み出す。

このように、通信機９０２が他の通信端末へデータを送信している間、および、他の通信端末からのデータを受信している間、マイクロコントローラ１０１と通信機９０２間の通信を停止することで、マイクロコントローラ１０１と通信機９０２とのインタフェース回路に起因するディジタルノイズの影響を抑制し、通信端末９００ａと他の通信端末９００ｂとの通信性能、すなわち、ビットエラーレートやパケットエラーレートの劣化を防ぐことが可能となる。

図１１は、本発明第３の実施形態に係る通信端末９００ａが通信端末９００ｂにデータを送信した後、通信端末９００ｂからデータを受信する場合の、マイクロコントローラ１０１と通信機９０２との制御シーケンスを示すシーケンス図である。まず、マイクロコントローラ１０１から通信機９０２に送信するデータを設定する。その後、マイクロコントローラ１０１は通信機９０２にデータ送信開始の指示を与える。この指示により、通信機９０２はデータ送信を開始する。マイクロコントローラ１０１は、通信機９０２に送信開始の指示を与えた後、インタフェースのクロックＳ＿ＣＬＫを停止する。通信機９０２は、通信端末９００ｂへの送信を終了した後、マイクロコントローラ１０１に送信が終了したというメッセージを通知する。このメッセージを受け取ったマイクロコントローラ１０１はインタフェース回路のクロックＳ＿ＣＬＫの動作を開始する。

その後、マイクロコントローラ１０１は通信機９０２にデータ受信開始の指示を与える。この指示により、通信機９０２はデータ受信を開始する。マイクロコントローラ１０１は、通信機９０２に受信開始の指示を与えた後、インタフェースのクロックＳ＿ＣＬＫを停止する。通信機９０２は、通信端末９００ｂからのデータの受信を終了した後、マイクロコントローラ１０１に受信が終了したというメッセージを通知する。このメッセージを受け取ったマイクロコントローラ１０１はインタフェース回路のクロックＳ＿ＣＬＫの動作を開始する。その後、マイクロコントローラ１０１は、通信機９０２から受信したデータを取得する。

このように、送信開始の指示をマイクロコントローラ１０１から通信機９０２に出した後、および、受信開始の指示をマイクロコントローラ１０１から通信機９０２に出した後、マイクロコントローラ１０１はクロックＳ＿ＣＬＫを停止することで、インタフェース回路に起因するディジタルノイズの影響を抑制することが可能になる。また、データ送信完了後、および、データ受信完了後、通信機９０２からマイクロコントローラ１０１に送信完了および受信完了の通知を出すことで、マイクロコントローラ１０１がクロックＳ＿ＣＬＫの動作を再開し、マイクロコントローラ１０１と通信機９０２間で通信を再開することが可能となる。

図１２は、本発明第３の実施形態に係る通信端末９００ａが、通信端末９００ｂに、データを送信した後、データを受信する場合の通信端末９００ａの動作タイミングチャートの一例である。マイクロコントローラ１０１から通信機９０２に送信するデータの設定および送信開始の指示を行う間は、クロックＳ＿ＣＬＫを動作させ、マイクロコントローラ１０１と通信機９０２間のインタフェース回路を動作させ、所定のアドレスに所定のデータの書き込みを行う。また、必要に応じて所定のアドレスからデータを読み込む。なお、図にはデータ書き込みの例を示す。

マイクロコントローラ１０１は、送信開始の指示を出した後、クロックＳ＿ＣＬＫを停止する。これに伴い、アドレス線、データ線の動作も停止する。通信機９０２は、マイクロコントローラ１０１からの指示を受け、送信動作を開始する。この際、送信中であることをマイクロコントローラ１０１に伝えるため、モニタ信号Ｓ＿ＭＮＴの値をＨＩレベルにする。送信が完了した後、通信機９０２は、モニタ信号Ｓ＿ＭＮＴの値をＬＯレベルに変え、送信が完了したことをマイクロコントローラ１０１に伝える。マイクロコントローラ１０１は、モニタ信号Ｓ＿ＭＮＴを監視し、ＨＩレベルからＬＯレベルに変化した時点で、送信が終了したことを認識する。このモニタ信号Ｓ＿ＭＮＴの変化をトリガとし、マイクロコントローラ１０１はクロックＳ＿ＣＬＫの動作を開始し、マイクロコントローラ１０１と通信機９０２間の通信を再開する。

その後、マイクロコントローラ１０１から通信機９０２に受信開始の指示を行う。マイクロコントローラ１０１は、受信開始の指示を出した後、クロックＳ＿ＣＬＫを停止する。これに伴い、アドレス線、データ線の動作も停止する。通信機９０２は、マイクロコントローラ１０１からの指示を受け、受信動作を開始する。この際、受信中であることをマイクロコントローラ１０１に伝えるため、モニタ信号Ｓ＿ＭＮＴの値をＨＩレベルにする。受信が完了した後、通信機９０２は、モニタ信号Ｓ＿ＭＮＴの値をＬＯレベルに変え、受信が完了したことをマイクロコントローラ１０１に伝える。マイクロコントローラ１０１は、モニタ信号Ｓ＿ＭＮＴを監視し、ＨＩレベルからＬＯレベルに変化した時点で、受信が終了したことを認識する。このモニタ信号Ｓ＿ＭＮＴの変化をトリガとし、マイクロコントローラ１０１はクロックＳ＿ＣＬＫの動作を開始し、マイクロコントローラ１０１と通信機９０２間の通信を再開する。その後、マイクロコントローラ１０１は通信機９０２から受信したデータを取得する。

このように、モニタ信号Ｓ＿ＭＮＴを用い、通信機９０２の動作状態を専用線でマイクロコントローラ１０１に伝えることで、クロック信号Ｓ＿ＣＬＫの供給再開のタイミングを得ることが可能となる。モニタ信号Ｓ＿ＣＬＫは、クロック信号Ｓ＿ＣＬＫを動作させるトリガ信号となればよいため、送信終了を示す場合と、受信終了を示す場合とで、同様の動作でよい。すなわち、送信終了を示す信号と受信終了を示す信号とを、同じ信号線に兼ねることができる。このように、クロック信号Ｓ＿ＣＬＫを止めることでインタフェース回路に起因するディジタルノイズの影響を抑制することができ、通信性能の劣化を防ぐことが可能となる。なお、各信号の極性は一例を示すものであり、逆の極性でも構わない。尚、デュアルバンドによって送受信動作が並列的に行われる場合であっても同じである。

以上の説明のように、本発明第３の実施形態にかかる通信端末を用いれば、ディジタルノイズのアナログ回路への回り込みを抑制することが可能となる。すなわち、アナログ回路が動作中に、クロック信号Ｓ＿ＣＬＫを停止することにより、ノイズ源をなくし、アナログ回路の性能劣化を防ぐ。この方式は、クロックを停止することにより、ノイズ削減を行うものであり、従来のディジタル回路とアナログ回路の距離を物理的に離すといった方法のようにハードウェアとしての対策ではないため、端末の小型化にも適している。

図１３に、信号対雑音比（Ｅｂ／Ｎ０）とビットエラーレート（ＢＥＲ）の関係の一例を、クロックＳ＿ＣＬＫがオンの場合とオフの場合について示す。クロックＳ＿ＣＬＫをオンにした状態では、ディジタルノイズが送信用アナログ回路、および、受信用アナログ回路にまわりこみ、その特性を劣化させる。アナログ回路にノイズが重畳されるため、ＢＥＲ特性には、ノイズフロアとしてその影響が表れる。このため、信号対雑音比を上げた場合であっても、ＢＥＲ特性が改善しない状態が生じる。一方、アナログ回路動作中にクロックＳ＿ＣＬＫを停止した場合には、アナログ回路にディジタルノイズが回りこまないため、ＢＥＲ特性にノイズフロアが生じず、信号対雑音比を改善すればＢＥＲ特性が良くなる。このように、アナログ回路動作中にクロックＳ＿ＣＬＫを停止することにより、ＢＥＲ特性が改善される。なお、図１３のＢＥＲ特性は一例を示したものであり、このようなノイズフロアが生じる特性に限るものではない。

以上の説明は、マイクロコントローラ１０１と通信機９０２間がバスインタフェースである場合について説明してきたが、これに限るものではない。例えば、シリアルインタフェースであっても同様に、クロック信号を停止することによりノイズ低減の効果を得られるものである。

また、通信機９０２がデータを送信する場合および受信する場合について、ノイズを抑制する方法について説明してきたが、これに限るものではない。例えば、キャリアセンスなど、アナログ回路が動作中にノイズの影響を抑制すればよい。

《実施の形態４》
本発明に係る通信端末を用いたアプリケーションの一例について説明する。本発明によれば、ディジタルノイズのアナログ回路への回り込みを抑制することが可能であり、その方法は小型化が必要な通信端末に適している。従って、その応用の一例として、センサネットワークシステム（以下、センサネットという）への適用が考えられる。センサネットは、センサと無線通信機能とを有する端末（以下、センサノードという）を用いて、現実世界の様々な情報をリアルタイムに情報処理装置に取り込む無線通信システムである。センサノードは至る所、あらゆる物に設置され、センサによって収集した情報をネットワークへ送信する。収集されたデータは様々な形に加工され、現実世界にフィードバックされる。このようなセンサネットは、物流、ヘルスケア、品質管理、など様々な分野への応用が検討されている。センサノードを様々な場所に設置するために、センサノードの小型化が必須である。

図１４は本発明の係る通信システムの一例であるセンサネットの構成を示す。複数のセンサノード（ＳＮＯＤ）１４００ａ、１４００ｂ、１４００ｃ、１４００ｄ、１４００ｅ、１４００ｆ、・・・、基地局（ＢＡＳ）１４０１ａ、１４０１ｂ、ネットワーク（ＮＷＫ）１４０２、サーバ（ＳＲＶ）１４０３、ターミナル（ＴＲＭ）１４０５、から構成される。サーバ１４０３にはデータベース（ＤＢＳ）１４０４を備える。なお、添え字ａ、ｂ、ｃ、・・・は同一構成要素であることを示すものであり、以下の説明では、特に必要でない限りａ、ｂ、ｃ、・・・の添え字は省略する。

センサノード１４００は、センサで取得したデータを基地局１４０１に送付する。基地局１４０１は、多数のセンサノード１４００の管理を行い、センサノード１４００からデータを収集する。収集されたデータはネットワーク１４０２経由でサーバ１４０３内のデータベース１４０４に蓄積される。サーバ１４０３ではデータベース１４０４に蓄積されたデータの解析を行う。解析後のデータやデータベース１４０４に蓄積したデータには、ターミナル１４０５からアクセスすることができる。

センサノードに本発明に係るノイズ低減方法を適用すれば、小型かつ通信性能の高い通信端末を実現することが可能となる。センサノード１４００は、マイクロコントローラ１０１、通信機９０２、アンテナ（ＡＮＴ）１４０６、タイマ（ＴＩＭ）１４０７、センサ（ＳＥＮＳ）１４０８、電源（ＰＷＲ）１４０９から構成される。

マイクロコントローラ１０１は、センサ１４０８からデータを取り込む。センサ１４０８は、周囲の環境を測るために用い、例えば、温度センサ、湿度センサ、照度センサ、加速度センサ、赤外線センサ、気圧センサ、などである。マイクロコントローラ１０１はセンサ１４０８から取り込んだデータを、必要に応じて加工し、通信機９０２、アンテナ１４０６を通じて、基地局１４０１に送信する。また、通信機９０２は、基地局１４０１からのデータを受信する。基地局１４０１から受信したデータは、マイクロコントローラ１０１内で解析され、必要に応じて、データの再送などの処理を行う。タイマ１４０７はセンシングするタイミングを決めるために、また、センシングしたデータと時刻とを対応させるために用いる。センサノードの電源は電源１４０９から供給される。

このセンサノードのマイクロコントローラ１０１と通信機９０２間の制御を、本発明第３の実施形態の通信端末と同様にすることで、ノイズ抑制効果が得られる。すなわち、送信開始の指示や受信開始の指示をマイクロコントローラ１０１から通信機９０２に出した後、マイクロコントローラ１０１はクロックＳ＿ＣＬＫを停止することで、インタフェース回路に起因するディジタルノイズの影響を抑制することが可能になる。また、データ送信完了後、および、データ受信完了後、通信機９０２からマイクロコントローラ１０１に送信完了および受信完了の通知を出すことで、マイクロコントローラ１０１がクロックＳ＿ＣＬＫの動作を再開し、マイクロコントローラ１０１と通信機９０２間で通信を再開することが可能となる。このノイズ抑制方法は、従来の方法のように物理的な距離を離すことを必要としないため、センサノードの小型化に適している。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、以上の説明においては、マイクロコントローラ１０１と通信機９０２が、異なるＬＳＩとして説明してきたが、これに限るものではない。マイクロコントローラと通信機が１つのＬＳＩに集積化され、相互に非同期で動作される場合においても、本発明に係るノイズ低減方法は有用である。すなわち、ＬＳＩ内のＣＰＵブロックと通信機ブロックとの間の通信用のクロックを、アナログ回路が動作中にとめることにより、ノイズ抑制の効果が得られる。通信システムはセンサネットに限定されない。

本発明第１の実施形態に係る送信端末の構成図である。 本発明第１の実施形態に係る送信端末の動作フローチャートである。 本発明第１の実施形態に係る送信端末の制御シーケンス図である。 本発明第１の実施形態に係る送信端末のタイミングチャートである。 本発明第２の実施形態に係る受信端末の構成図である。 本発明第２の実施形態に係る受信端末の動作フローチャートである。 本発明第２の実施形態に係る受信端末の制御シーケンス図である。 本発明第２の実施形態に係る受信端末のタイミングチャートである。 本発明第３の実施形態に係る通信端末の構成図である。 本発明第３の実施形態に係る通信端末の動作フローチャートである。 本発明第３の実施形態に係る通信端末の制御シーケンス図である。 本発明第３の実施形態に係る通信端末のタイミングチャートである。 信号対雑音比に対するＢＥＲ特性の一例を示す特性図である。 本発明第４の実施形態に係るセンサネットおよびセンサノードの構成図である。 被制御側の通信用半導体装置のインタフェース回路の一例を示す構成図である。

符号の説明

１００…送信端末（ＴＸＮＯＤ）
１０１…マイクロコントローラ（ＭＣＵ）
１０２…送信機（ＴＸ）
１０３…中央演算処理装置（ＣＰＵ）
１０４…メモリ（ＭＥＭ）
１０５、１１３…クロック生成器（ＣＬＫ）
１０６、１１４…インタフェース回路（Ｉ／Ｆ）
１０７…送信用バッファ（ＴＸＢＵＦ）
１０８…送信用ディジタル回路（ＴＸＤＩＧ）
１０９…送信用アナログ回路（ＴＸＡＬＧ）
１１０…受信用バッファ（ＲＸＢＵＦ）
１１１…受信用ディジタル回路（ＲＸＤＩＧ）
１１２…受信用アナログ回路（ＲＸＡＬＧ）
５００…受信端末（ＴＸＮＯＤ）
５０２…受信機（ＲＸ）
９００ａ、９００ｂ…通信端末（ＮＯＤ）
９０２…通信機（ＣＯＭ）
１４００ａ、１４００ｂ、１４００ｃ…センサノード（ＳＮＯＤ）
１４０１ａ、１４０１ｂ…基地局（ＢＡＳ）
１４０２…ネットワーク（ＮＷＫ）
１４０３…サーバ（ＳＲＶ）
１４０４…データベース（ＤＢＳ）
１４０５…ターミナル（ＴＲＭ）
１４０６…アンテナ（ＡＮＴ）
１４０７…タイマ（ＴＩＭ）
１４０８…センサ（ＳＥＮＳ）
１４０９…電源（ＰＷＲ）
Ｓ＿ＣＬＫ…クロック信号
Ｓ＿ＲＷ…読み込みか書き込みかを選択する信号線
Ｓ＿ＡＤＤ…アドレス線
Ｓ＿ＤＡＴ…データ線
Ｓ＿ＴＸＭＮＴ…送信モニタ信号
Ｓ＿ＲＸＭＮＴ…受信モニタ信号
Ｓ＿ＭＮＴ…モニタ信号

Claims (16)

1. 相互に非同期動作される通信部と制御部を有し、
   前記通信部は通信用のアナログ回路と、前記制御部に接続されるインタフェース回路とを有し、
   前記インタフェース回路は前記制御部から出力される第１のクロック信号に同期して前記制御部との間の同期インタフェースを行い、
   前記制御部は、通信部に通信動作の指示を行った後、その指示に係る通信動作の終了を前記通信部から受取るまで通信部に対する前記第１のクロック信号の供給を停止する、通信装置。
2. 前記通信部は送信部である、請求項１記載の通信装置。
3. 前記制御部は送信動作の指示とは別に送信データを前記送信部に与える、請求項２記載の通信装置。
4. 前記送信部は送信動作状態を前記制御部に通知するための通知信号を出力し、
   前記制御部は前記通知信号によって前記送信動作の終了を受取る、請求項２記載の通信装置。
5. 前記通信部は受信部である、請求項１記載の通信装置。
6. 前記受信部は受信データをデータバッファに格納した後、受信動作の終了を前記制御部に与える、請求項５記載の通信装置。
7. 前記受信部は受信動作状態を前記制御部に通知するための通知信号を出力し、
   前記制御部は前記通知信号によって前記受信動作の終了を受取る、請求項５記載の通信装置。
8. 前記通信部は送受信部である、請求項１記載の通信装置。
9. 前記送受信部は通信動作状態を前記制御部に通知するための通知信号を出力し、
   前記制御部は前記通知信号によって前記通信動作の終了を受取り、
   前記通知信号は、第１のレベルによって送受信部が送信動作中又は受信動作中であることを示し、第２のレベルによって送受信部が送信動作中又は受信動作中の何れでもないことを示す、請求項８記載の通信装置。
10. 前記インタフェース回路は、前記制御部から入力バッファに供給された信号を前記第１のクロック信号に同期してラッチする第１のラッチ回路と、前記第1のラッチ回路のラッチ信号を前記通信部で生成される第２のクロック信号に同期してラッチする第２のラッチ回路と、前記制御部に出力すべき信号を前記第２のクロック信号に同期してラッチする第３のラッチ回路と、前記第３のラッチ回路のラッチ信号を前記第１のクロック信号に同期してラッチし、ラッチ信号を出力バッファに与える第４のラッチ回路と、を有する請求項１記載の通信装置。
11. 前記第１のクロック信号の周波数と第２のクロック信号の周波数が異なる、請求項１０記載の通信装置。
12. 前記制御部を構成する半導体集積回路チップと前記通信部を構成する別の半導体集積回路チップが搭載されてモジュール化された、請求項１記載の通信装置。
13. 複数の通信装置を備えた通信システムであって、少なくとも一つの通信装置は相互に非同期動作される通信部と制御部を有し、
    前記通信部は通信用のアナログ回路と、前記制御部に接続されるインタフェース回路とを有し、
    前記インタフェース回路は前記制御部から出力される第１のクロック信号に同期して前記制御部との間の同期インタフェースを行い、
    前記制御部は、通信部に通信動作の指示を行ったとき、前記アナログ回路の動作中は前記通信部に対する前記第１のクロック信号の供給を停止する、通信システム。
14. 前記制御部は、通信部に通信動作の指示を行った後、その指示に係る通信動作の終了を前記通信部から受取るまで通信部に対する前記第１のクロック信号の供給を停止する、請求項１３記載の通信システム。
15. 前記複数の通信装置のうち少なくとも一つは基地局であり、
    その他の通信装置は端末であり、
    前記端末は、センサを備え、前記センサで取得したデータを前記基地局に送信する、請求項１３記載の通信システム
16. 前記基地局がネットワークを介して接続されるサーバをさらに有する、請求項１５記載の通信システム。

Images