WO2015076009A1 - 高周波装置及び該高周波装置の制御方法 - Google Patents
高周波装置及び該高周波装置の制御方法 Download PDFInfo
- Publication number
- WO2015076009A1 WO2015076009A1 PCT/JP2014/074812 JP2014074812W WO2015076009A1 WO 2015076009 A1 WO2015076009 A1 WO 2015076009A1 JP 2014074812 W JP2014074812 W JP 2014074812W WO 2015076009 A1 WO2015076009 A1 WO 2015076009A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- control device
- slave
- slave devices
- control
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Definitions
- the present invention relates to a high-frequency device capable of operating a desired device by address designation and a control method for the high-frequency device.
- Electronic devices equipped with a high-frequency device typified by an RF (Radio Frequency) module for example, portable information terminals, use serial communication for internal data communication in response to requests for higher data communication and lower power consumption. It is becoming mainstream.
- serial communication is used for internal data communication.
- a master control device includes a plurality of slave devices (switch circuit, variable capacitance circuit, power Amplifier, etc.) are connected, and the master control device controls the operation of the slave device.
- a master control device supplies a high frequency signal to the antenna at the time of transmission, and receives and processes the high frequency signal from the antenna at the time of reception.
- a plurality of slave devices when there are a plurality of slave devices having the same address, a plurality of slave devices operate simultaneously with one signal when the operation is controlled by only one serial interface. Therefore, a plurality of slave devices may operate unintentionally at the same time, and there is a problem that the degree of freedom in circuit design is reduced.
- the present invention has been made in view of such circumstances, and can be controlled to perform a desired operation even when there are a plurality of slave devices having the same address without adding a serial interface.
- An object of the present invention is to provide a high-frequency device and a method for controlling the high-frequency device.
- a high-frequency device is a high-frequency device including a master control device having a serial interface and a plurality of slave devices having a serial interface, and controls operations of the plurality of slave devices.
- Each control terminal is connected to the control device, and the control device sends the control signal to the control terminal of the slave device according to a data signal from the master control device. To send And butterflies.
- the serial interface of the master control device is connected to the control device and the serial interfaces of the plurality of slave devices, and each of the slave devices has a control terminal that receives a control signal for controlling whether or not each device is operable. And each control terminal is connected to a control device.
- the control device transmits a control signal to the control terminal of the slave device in accordance with the data signal from the master control device. Thereby, it is possible to control whether or not the slave device is in an operable state from the control device. For this reason, in order to control the operable state of the slave device, the master control device only needs to transmit information relating to the address of the slave device and information relating to whether or not to make the slave device operable. Therefore, a desired slave device can be operated without making the master control device into a complicated circuit design, and the high-frequency device can be downsized as a whole.
- control device and the plurality of slave devices are mounted on the same substrate.
- the entire apparatus can be further reduced in size, and the master control device is a single component having a common device address. Since it can be regarded as being, it becomes easy to control the operation of the slave device.
- the slave device is operable when receiving an on-state control signal.
- the slave device becomes operable when it receives an on-state control signal, so it can control whether or not it is operable according to the data signal from the master control device. Become.
- control device has a serial / parallel conversion function for converting a serial signal and a parallel signal.
- each control terminal of the slave device is connected to the control terminal of the control device having the serial / parallel conversion function, each slave device controls whether or not each of the slave devices is operable by a parallel signal. can do. Therefore, it is possible to control the operations of both the slave device having the serial interface and the slave device having the parallel interface.
- the high-frequency device includes a plurality of other slave devices different from the slave device, the other slave devices have a parallel interface, and the parallel interface has the serial / parallel conversion function. It is preferable to be connected to a control terminal of the control device.
- the other slave devices are connected to the control terminal of the control device having a parallel / serial conversion function. Therefore, the operation can be controlled by the parallel signal.
- the master control device and the control device are integrated.
- the high-frequency device can be further downsized.
- the slave device is a high-frequency switch or a power amplifier.
- the slave device is a high-frequency switch or power amplifier
- the operation of the high-frequency switch or power amplifier can be controlled in accordance with the data signal from the master control device.
- a high-frequency device is a high-frequency device including a master control device having a serial interface and a plurality of slave devices having a serial interface.
- a control device for controlling operation wherein a plurality of slave devices form a group, and a serial interface of the master control device is connected to a serial interface of the control device and the plurality of slave devices;
- Each of which has a control terminal for receiving a control signal for controlling whether or not it is in an operable state, and each control terminal is connected to the control device, and the control device is connected to the master control.
- Data from the device And transmitting the control signal to the control terminal of the group unit in accordance with the signal.
- a group is formed by the plurality of slave devices, and the serial interface of the master control device is connected to the serial interface of the control device and the plurality of slave devices, and are the slave devices operable?
- Each control terminal has a control terminal for receiving a control signal for controlling whether or not, and each control terminal is connected to a control device.
- the control device transmits a control signal to the group-unit control terminal according to the data signal from the master control device.
- whether or not the slave device is operable can be controlled from the control device in units of groups.
- the master control device only needs to transmit information relating to the address of the slave device and information relating to whether or not to make the slave device operable. Therefore, a slave device of a desired group can be operated without making the master control device into a complicated circuit design, and the high-frequency device can be downsized as a whole.
- a method for controlling a high-frequency device includes a master control device, a plurality of slave devices having a serial interface, and a control device that controls the availability of operation of the slave device.
- a method for controlling a high-frequency device comprising: a first step in which the master control device transmits a data signal to the control device; and the control device based on the data signal received by the control device
- the master control device transmits a data signal to the control device, and the control device transmits a control signal for controlling the availability of operation of the plurality of slave devices based on the received data signal to the plurality of slave devices.
- the plurality of slave devices change the operation availability state according to the control signal, and transmit data signals from the master control device to the plurality of slave devices.
- the master control device only needs to transmit information relating to the address of the slave device and information relating to whether or not to make the slave device operable. Therefore, a desired slave device can be operated without making the master control device into a complicated circuit design, and the high-frequency device can be downsized as a whole.
- the slave device becomes operable when it receives a control signal in an enabled state.
- the slave device becomes operable when it receives the control signal in the enabled state, and therefore, it is controlled whether or not the slave device is operable according to the data signal from the master control device. Is possible.
- control device preferably converts a serial signal and a parallel signal.
- each slave device since the control terminal of the slave device is connected to the control terminal of the control device having a serial / parallel conversion function, each slave device controls whether or not each device is operable by a parallel signal. Can do. Therefore, it is possible to control the operations of both the slave device having the serial interface and the slave device having the parallel interface.
- the serial interface of the master control device is connected to the control device and the serial interfaces of the plurality of slave devices, and each slave device receives a control signal for controlling whether or not it is in an operable state.
- Each control terminal is connected to a control device.
- the control device transmits a control signal to the control terminal of the slave device in accordance with the data signal from the master control device.
- the master control device only needs to transmit information relating to the address of the slave device and information relating to whether or not to make the slave device operable. Therefore, a desired slave device can be operated without making the master control device into a complicated circuit design, and the high-frequency device can be downsized as a whole.
- FIG. 1 is a block diagram showing the configuration of a conventional high-frequency device
- FIG. 2 is a block diagram showing the configuration of the high-frequency device according to Embodiment 1 of the present invention.
- each high-frequency device includes a master control device (RFIC) 1 and a plurality of slave devices 2 whose operations are controlled based on control signals from the master control device 1.
- the slave device 2 is, for example, a high frequency switch or a power amplifier.
- the number of bits that can be assigned to the device address may be limited due to specifications. For example, when the device address bits are limited to 4 bits, the number of device addresses that can be specified is limited to 16.
- the master control device 1 cannot connect more than 16 slave devices 2 with a single control line.
- the master control device 1 cannot connect more than 16 slave devices 2 with a single control line.
- there is a risk of malfunction when there are a plurality of slave devices 2 having the same address in one system, there is a risk of malfunction.
- a communication line for data communication (hereinafter referred to as a data bus) 3 and a control signal for controlling an operable state (hereinafter referred to as an enable state) of the slave device 2 are used.
- Communication lines (hereinafter referred to as enable control lines) 4 are provided separately.
- the master control device 1 includes a control terminal 11 to which an enable control line 4 is connected, in addition to a serial interface 12 to which the data bus 3 is connected.
- each slave device 2 includes a control terminal 21 to which the enable control line 4 is connected in addition to the serial interface 22 to which the data bus 3 is connected.
- the “enabled state” means a state in which the slave device 2 can receive a data signal transmitted from the master control device 1 through the data bus 3.
- the state in which the slave device 2 cannot receive the data signal transmitted from the master control device 1 through the data bus 3 is referred to as “disabled state”.
- FIG. 3 is a schematic diagram showing the configuration of the slave device 2 of the high-frequency device according to Embodiment 1 of the present invention.
- the data bus 3 includes a data signal line 31 and a clock signal line 32, and the slave device 2 receives data (signals) including a device address designated by the master control device 1.
- the data is received by the serial interface 22 via the data signal line 31.
- the data signal line 31 and the clock signal line 32 are connected to the serial interface 22, and the enable control line 4 is connected to the control terminal 21 separately.
- the control terminal 21 receives, for example, a Hi / Low signal as a control signal. When a Hi signal is received, it is enabled, and when a Low signal is received, it is disabled.
- FIG. 4 is an explanatory diagram of an operation control method for the slave device 2 of the high-frequency device according to the first embodiment of the present invention.
- FIG. 4 shows an example in which a plurality of slave devices 2 having the same 4-bit device address “0010” are connected to one master control device 1.
- a plurality of slave devices 2A, 2B, 2C having the same device address are connected to one master control device 1.
- the enable control line 4 is connected to the control terminal 21 of each slave device 2A, 2B, 2C.
- the master control device 1 transmits a Hi signal only to the slave device 2A and a Low signal to the slave devices 2B and 2C from the control terminal 11 via the enable control line 4. To do.
- the enable bit of the slave device 2A becomes “1”, and an enable state in which data can be transmitted and received is set.
- the enable bits of the slave devices 2B and 2C are “0”, a disabled state in which data cannot be transmitted and received is set.
- the master control device 1 sends the data signal including the address “0010” indicating the slave device 2 to be controlled to all the slave devices via the data bus 3. Send to 2A, 2B, 2C.
- the enable bit is “0”, the data signal cannot be received. Therefore, even if the device address included in the data signal matches the address of the slave devices 2B and 2C, the slave devices 2B and 2C do not operate.
- a predetermined interval is provided between the timing at which the control signal is transmitted via the enable control line 4 and the timing at which the data signal is transmitted via the data bus 3.
- the slave device 2A since the enable bit is “1”, it is determined whether or not the received device address matches the address of the slave device 2A. If the addresses match, the slave device 2A operates.
- FIG. 5 is a schematic diagram showing a configuration including connection of the high-frequency device according to Embodiment 1 of the present invention.
- the master control device 1 is connected to the serial interface 22 of each slave device 2A, 2B, 2C via the data bus 3 connected to the serial interface 12 (serial connection).
- the serial interface 62 of the control device 6 is also connected via the data bus 3.
- the control device 6 has a plurality of control terminals 61 connected to the slave devices 2A, 2B and 2C via the plurality of enable control lines 4, respectively.
- the enable control line 4 is connected to the control terminal 21 of each of the slave devices 2A, 2B, and 2C, for example, in parallel connection.
- the control device 6 sends a Hi signal only to the slave device 2A, and the slave device Low signals are transmitted as control signals to 2B and 2C, respectively.
- the enable bit of the slave device 2A becomes “1”, and an enable state in which data can be transmitted and received is set.
- the enable bits of the slave devices 2B and 2C are “0”, a disabled state in which data cannot be transmitted and received is set.
- the control device 6 has a serial / parallel conversion function for converting a serial signal and a parallel signal.
- the control device 6 converts the data signal from the master control device from the serial system to the parallel system, so that each slave device 2 can receive the control signal via the enable control line 4.
- the master control device 1 transmits a data signal including a device address indicating the control device 6 to be controlled to the control device 6 and all the slave devices 2A, 2B, and 2C via the data bus 3. To do.
- the control device 6 that has received this data signal performs serial / parallel conversion on the data signal and transmits it to the slave devices 2A, 2B, and 2C via the enable control line 4.
- the Hi signal is transmitted to the slave device 2A
- the Low signal is transmitted to the slave devices 2B and 2C.
- the slave devices 2A, 2B, and 2C are in a disabled state when the data signal is transmitted from the master control device 1, the data signal cannot be received. Even if the slave devices 2A, 2B, and 2C are enabled, the address of the control device 6 and the device address of the slave devices 2A, 2B, and 2C are different at this time, so that the slave devices 2A, 2B, and 2C operate. do not do.
- the slave device 2A that has received the Hi signal has the enable bit set to ‘1’ and is enabled.
- the slave devices 2B and 2C that have received the Low signal have their enable bits set to '0' and are disabled.
- the master control device 1 includes a data signal including an address “0010” indicating the slave device 2 to be controlled via the data bus 3 in a state where the enable bits of the slave devices 2A, 2B, and 2C are set. Is transmitted to all slave devices 2A, 2B, 2C. In the slave devices 2B and 2C, since the enable bit is “0”, the data signal cannot be received. Therefore, even if the address included in the data signal matches the device address of the slave devices 2B and 2C, the slave devices 2B and 2C do not operate.
- the slave device 2A since the enable bit is “1”, it is determined whether or not the address of the received data signal matches the device address of the slave device 2A. In the example of FIG. 5, since the addresses match, the slave device 2A operates.
- whether or not the slave device 2 is in an operable state can be controlled from the control device 6, so that the high-frequency device including the slave device 2 having the same device address is used.
- the desired slave device 2 can be operated without making the master control device 1 into a complicated circuit design, and the high-frequency device can be downsized as a whole.
- the slave device 2A, 2B, 2C When the control device 6 and the slave device 2 have the same device address, when the slave device 2A, 2B, 2C is in a disabled state at the time of transmitting a data signal from the master control device 1, the slave device 2A, 2B and 2C cannot receive the data signal.
- the control device 6 and the slave device 2 have the same device address, even if the slave devices 2A, 2B, and 2C are in an enabled state when the data signal is transmitted from the master control device 1, the data signal is Since the data format does not control the operation of the slave devices 2A, 2B, and 2C, the slave devices 2A, 2B, and 2C do not operate even when the data signals are received. For this reason, when the control device 6 and the slave device 2 are set to the same address and are configured as one high-frequency device excluding the master control device 1, the master control device 1 provided separately has a common device for the high-frequency device. Since it can be regarded as one component having an address, the operation control of the slave device 2 can be easily performed.
- control device 6 may be incorporated in the master control device 1 and integrated.
- FIG. 6 is a schematic diagram showing another configuration including connection of the high-frequency device according to Embodiment 1 of the present invention.
- the master control device 1 is provided with the function of the control device 6, that is, the function of transmitting a control signal for controlling whether or not the slave device 2 is operable by parallel communication. Therefore, in addition to the data bus 3 being connected to the serial interface 12 of the master control device 1, an enable control line 4 for parallel communication is connected to the control terminal 11.
- the enable control line 4 is connected to the control terminal 21 of each slave device 2, and the master control device 1 controls whether or not the slave device 2 is in an operable state via the enable control line 4. Since a data signal is transmitted to the slave device 2 to be controlled via the data bus 3, the same effect can be expected.
- FIG. 7 is a schematic diagram showing a configuration including connection of the high-frequency device according to Embodiment 2 of the present invention.
- the master control device 1 is connected to each slave device 2 and control device 6 belonging to each group via a data bus 3 (serial connection).
- the control device 6 has a plurality of control terminals 61 connected to the groups 5A, 5B, and 5C via the plurality of enable control lines 4, respectively.
- control terminals 21 of the slave devices 2 belonging to the groups 5A, 5B, and 5C in parallel connection are connected to one control terminal 21 via the enable control line 4 in group units. In order to simplify this, it is displayed as being connected to each group 5A, 5B, 5C. At the same time, the serial interfaces 12 and 22 are also omitted.
- the device addresses of the slave devices 2 in the groups 5A, 5B, and 5C are different from each other, but the slave devices 2 having the same device address may be used in different groups. Therefore, even when the number of device addresses serially connected to the master control device 1 is limited to 16, the slave devices 2 can be connected to more than 16.
- the control device 6 transmits a Hi signal to the plurality of slave devices 2 in the group 5A and a Low signal to the plurality of slave devices 2 in the other groups 5B and 5C as control signals. .
- the enable bits of all the slave devices 2 belonging to the group 5A become “1”, and an enable state (operable state) in which data can be transmitted and received is set.
- the enable bits of all the slave devices 2 belonging to the other groups 5B and 5C are '0', the disabled state in which data cannot be transmitted / received is set.
- the master control device 1 sends a data signal including a device address indicating the control device 6 to be controlled via the data bus 3 to a slave belonging to the control device 6 and all the groups 5A, 5B, and 5C.
- the control device 6 that has received the data signal including the device address performs serial / parallel conversion on the data signal and transmits the data signal as a control signal to all the slave devices 2 belonging to the groups 5A, 5B, and 5C.
- the Hi signal is transmitted to the group 5A
- the Low signal is transmitted to the groups 5B and 5C.
- the slave device 2 when the slave device 2 is in a disabled state at the time of transmitting a data signal from the master control device 1, this data signal cannot be received. Even if the slave device 2 is enabled, the address of the control device 6 and the address of the slave device 2 are different at this time, so that the slave device 2 does not operate.
- the slave device 2 belonging to the group 5A that has received the Hi signal has an enable bit of “1” and is in an enabled state (operable state).
- the slave devices 2 belonging to the groups 5B and 5C that have received the Low signal have the enable bit set to '0' and are disabled.
- the master control device 1 again transmits a data signal including the address “0010” indicating the slave device 2 to be controlled via the data bus 3. To do.
- the slave devices 2 belonging to the groups 5B and 5C since the enable bit is “0”, the data signal cannot be received. Therefore, even if the slave devices 2 have the same address, the slave devices 2 belonging to the groups 5B and 5C do not operate.
- each slave device 2 belonging to the group 5A since the enable bit is “1”, it is determined whether or not the received address matches the address of each slave device 2. In the example of FIG. 7, since the addresses of the slave devices 2A match, only the slave device 2A operates.
- whether or not the slave device 2 is in an operable state can be controlled in units of groups, so that the number of addresses that can be designated by serial control is limited. Even in such a case, the slave device 2 can be connected beyond the limit, and the desired slave device 2 can be operated.
- FIG. 8 is a schematic diagram showing another configuration including connection of the high-frequency device according to Embodiment 2 of the present invention.
- the master control device 1 is provided with the function of the control device 6, that is, a function of transmitting a control signal for controlling whether or not the slave device 2 is operable by parallel communication. Therefore, in addition to the data bus 3 being connected to the serial interface 12 of the master control device 1, an enable control line 4 for parallel communication is connected to the control terminal 11.
- the enable control line 4 is connected to the control terminal 21 of each slave device 2, and the master control device 1 determines whether or not the slave device 2 is operable via the control terminal 11 and the enable control line 4. Since the data signal including the address of the slave device 2 to be controlled is transmitted via the data bus 3 after the control, the same effect can be expected.
- FIG. 9 is a schematic diagram showing a configuration including connection of the high-frequency device according to Embodiment 3 of the present invention.
- the master control device 1 is connected to each slave device 2 and control device 6 belonging to each group 5A to 5C via a data communication line 3 (serial communication).
- the control device 6 has a plurality of control terminals 61 connected to the groups 5A to 5C via the plurality of enable control lines 4, respectively.
- the slave devices (other slave devices) 7D, 7E, and 7F that do not belong to any group are also connected in parallel to the control device 6 via the plurality of enable control lines 4 and the control terminals 61, respectively. .
- the enable control line 4 is connected to the control terminal 21 of the slave device 2 belonging to each of the groups 5A to 5C by, for example, parallel connection.
- the group 5B is omitted to simplify the drawing, Displayed as being connected to groups 5A to 5C.
- the serial interfaces 12 and 22 are also omitted.
- the addresses of the slave devices 2 in the groups 5A to 5C are different from each other, but the slave devices 2 having the same address may be used in different groups. Therefore, even if the number of addresses serially connected to the master control device 1 is 16, the slave devices 2 can be connected beyond the 16 addresses.
- the enable control line 4 is connected to the parallel interface 71, and the serial / parallel converted data signal in the control device 6 is transmitted / received by parallel communication.
- the operations of the slave devices 7D, 7E, and 7F are controlled via the enable control line 4.
- the operations of the slave devices 7D, 7E, and 7F are controlled by parallel communication. It becomes possible to do.
- Embodiment 3 it goes without saying that the function of the control device 6 may be incorporated into the master control device 1 and integrated.
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
シリアルインタフェースを増設することなく、同じアドレスを有するスレーブデバイスが複数存在する場合であっても、所望の動作をするよう制御することが可能な高周波装置及び該高周波装置の制御方法を提供する。 本発明に係る高周波装置は、シリアルインタフェースを有するマスター制御デバイスと、シリアルインタフェースを有する複数のスレーブデバイスとを備える。複数のスレーブデバイスの動作を制御する制御デバイスを備え、マスター制御デバイスのシリアルインタフェースは、制御デバイス及び複数のスレーブデバイスのシリアルインタフェースと接続され、スレーブデバイスは、それぞれ動作可能状態であるか否かを制御する制御信号を受信する制御端子を有し、それぞれの該制御端子が制御デバイスと接続される。制御デバイスは、マスター制御デバイスからのデータ信号に応じて制御信号をスレーブデバイスの制御端子へ送信する。
Description
本発明は、アドレス指定により、所望のデバイスを動作させることが可能な高周波装置及び該高周波装置の制御方法に関する。
RF(Radio Frequency)モジュールに代表される高周波装置を搭載した電子機器、例えば携帯情報端末は、データ通信の高速化、低消費電力化等の要請により、内部のデータ通信にシリアル通信を用いることが主流となりつつある。例えば特許文献1に開示された差動伝送システムでは、内部のデータ通信にシリアル通信を用いている。
具体的には、例えば携帯電話機等において、アンテナからの受信信号及びアンテナへの送信信号の処理を行うRFモジュールでは、マスター制御デバイス(RFIC)に複数のスレーブデバイス(スイッチ回路、可変容量回路、パワーアンプ等)が接続されており、マスター制御デバイスがスレーブデバイスの動作を制御している。このようなRFモジュールは、送信時は高周波信号をアンテナへ供給し、受信時は、アンテナから高周波信号を受け取り処理する。
しかし、特許文献1に開示されている差動伝送システム(シリアル制御システム)では、仕様により制御対象となるスレーブデバイスのアドレス数が制限されている場合がある。このため、動作を制御することができるスレーブデバイスの数に限界があるという問題点があった。もちろん、複数のシリアルインタフェースを設けることで問題点を解決することもできるが、その場合にはチップ面積が増大する等、電子機器の小型化の阻害要因となるおそれがある。
また、同じアドレスを有するスレーブデバイスが複数存在する場合、一のシリアルインタフェースのみで動作を制御するときには、一の信号で複数のスレーブデバイスが同時に動作する。したがって、複数のスレーブデバイスが意図せずに同時に動作するおそれがあり、回路設計の自由度が低下するという問題点もあった。
本発明は斯かる事情に鑑みてなされたものであり、シリアルインタフェースを増設することなく、同じアドレスを有するスレーブデバイスが複数存在する場合であっても、所望の動作をするよう制御することが可能な高周波装置及び該高周波装置の制御方法を提供することを目的とする。
上記目的を達成するために本発明に係る高周波装置は、シリアルインタフェースを有するマスター制御デバイスと、シリアルインタフェースを有する複数のスレーブデバイスとを備える高周波装置であって、複数の前記スレーブデバイスの動作を制御する制御デバイスを備え、前記マスター制御デバイスのシリアルインタフェースは、前記制御デバイス及び複数の前記スレーブデバイスのシリアルインタフェースと接続され、前記スレーブデバイスは、それぞれ動作可能状態であるか否かを制御する制御信号を受信する制御端子を有し、それぞれの該制御端子が前記制御デバイスと接続され、前記制御デバイスは、前記マスター制御デバイスからのデータ信号に応じて前記制御信号を前記スレーブデバイスの前記制御端子へ送信することを特徴とする。
上記構成では、マスター制御デバイスのシリアルインタフェースは、制御デバイス及び複数のスレーブデバイスのシリアルインタフェースと接続され、スレーブデバイスは、それぞれ動作可能状態であるか否かを制御する制御信号を受信する制御端子を有し、それぞれの制御端子が制御デバイスと接続されている。制御デバイスは、マスター制御デバイスからのデータ信号に応じて制御信号をスレーブデバイスの制御端子へ送信する。これにより、スレーブデバイスが動作可能状態であるか否かを制御デバイスから制御することができる。このため、マスター制御デバイスは、スレーブデバイスの動作可能状態を制御するために、制御デバイスのみにスレーブデバイスのアドレスに関する情報と当該スレーブデバイスを動作可能状態とするかどうかに関する情報を送信すれば良い。したがって、マスター制御デバイスを複雑な回路設計にすることなく所望のスレーブデバイスを動作させることができ、全体として高周波装置を小型化することが可能となる。
また、本発明に係る高周波装置は、前記制御デバイスと複数の前記スレーブデバイスとが、同一の基板に実装されていることが好ましい。
上記構成では、制御デバイスと複数のスレーブデバイスとが、同一の基板に実装されているので、装置全体としてより小型化することができ、マスター制御デバイスからは共通のデバイスアドレスを有する一つの部品であるとみなすことができるので、スレーブデバイスの動作を制御することが容易となる。
また、本発明に係る高周波装置は、前記スレーブデバイスは、オン状態の制御信号を受信した場合に動作可能状態となることが好ましい。
上記構成では、スレーブデバイスは、オン状態の制御信号を受信した場合に動作可能状態となるので、マスター制御デバイスからのデータ信号に応じて動作可能状態であるか否かを制御することが可能となる。
また、本発明に係る高周波装置は、前記制御デバイスは、シリアル信号とパラレル信号とを変換するシリアル/パラレル変換機能を有することが好ましい。
上記構成では、スレーブデバイスのそれぞれの制御端子は、シリアル/パラレル変換機能を有する制御デバイスの制御端子と接続されているので、スレーブデバイスは、それぞれ動作可能状態であるか否かをパラレル信号により制御することができる。したがって、シリアルインタフェースを有するスレーブデバイスと、パラレルインタフェースを有するスレーブデバイスとの両方の動作を制御することも可能となる。
また、本発明に係る高周波装置は、前記スレーブデバイスとは異なる複数の他のスレーブデバイスを備え、該他のスレーブデバイスはパラレルインタフェースを有し、該パラレルインタフェースは、前記シリアル/パラレル変換機能を有する前記制御デバイスの制御端子と接続されていることが好ましい。
上記構成では、スレーブデバイスとは異なる複数の他のスレーブデバイスを備えている場合であっても、他のスレーブデバイスは、パラレルインタフェースがシリアル/パラレル変換機能を有する制御デバイスの制御端子と接続されているので、パラレル信号により動作を制御することが可能となる。
また、本発明に係る高周波装置は、前記マスター制御デバイスと前記制御デバイスとが一体化されていることが好ましい。
上記構成では、マスター制御デバイスと制御デバイスとが一体化されているので、高周波装置をより小型化することが可能となる。
また、本発明に係る高周波装置は、前記スレーブデバイスは、高周波スイッチ又はパワーアンプであることが好ましい。
上記構成では、スレーブデバイスは、高周波スイッチ又はパワーアンプであるので、高周波スイッチ又はパワーアンプの動作を、マスター制御デバイスからのデータ信号に応じて制御することが可能となる。
次に、上記目的を達成するために本発明に係る高周波装置は、シリアルインタフェースを有するマスター制御デバイスと、シリアルインタフェースを有する複数のスレーブデバイスとを備える高周波装置であって、複数の前記スレーブデバイスの動作を制御する制御デバイスを備え、複数の前記スレーブデバイスでグループが形成されており、前記マスター制御デバイスのシリアルインタフェースは、前記制御デバイス及び複数の前記スレーブデバイスのシリアルインタフェースと接続され、前記スレーブデバイスが、それぞれ動作可能状態であるか否かを制御する制御信号を受信する制御端子を前記グループ単位で有し、それぞれの該制御端子が前記制御デバイスと接続され、前記制御デバイスは、前記マスター制御デバイスからのデータ信号に応じて前記制御信号を前記グループ単位の前記制御端子へ送信することを特徴とする。
上記構成では、複数の前記スレーブデバイスでグループが形成されており、マスター制御デバイスのシリアルインタフェースは、制御デバイス及び複数のスレーブデバイスのシリアルインタフェースと接続され、スレーブデバイスは、それぞれ動作可能状態であるか否かを制御する制御信号を受信する制御端子をグループ単位で有し、それぞれの制御端子が制御デバイスと接続されている。制御デバイスは、マスター制御デバイスからのデータ信号に応じて制御信号をグループ単位の制御端子へ送信する。これにより、スレーブデバイスが動作可能状態であるか否かを制御デバイスからグループ単位で制御することができる。このため、マスター制御デバイスは、スレーブデバイスの動作可能状態を制御するために、制御デバイスのみにスレーブデバイスのアドレスに関する情報と当該スレーブデバイスを動作可能状態とするかどうかに関する情報を送信すれば良い。したがって、マスター制御デバイスを複雑な回路設計にすることなく所望のグループのスレーブデバイスを動作させることができ、全体として高周波装置を小型化することが可能となる。
次に、上記目的を達成するために本発明に係る高周波装置の制御方法は、マスター制御デバイスと、シリアルインタフェースを有する複数のスレーブデバイスと、該スレーブデバイスの動作の可否状態を制御する制御デバイスとを備える高周波装置の制御方法であって、前記高周波装置は、前記マスター制御デバイスが、前記制御デバイスにデータ信号を送信する第1のステップと、前記制御デバイスが、受信した前記データ信号に基づいて、複数の前記スレーブデバイスの動作の可否状態を制御する制御信号を、複数の前記スレーブデバイスへ送信する第2のステップと、前記複数のスレーブデバイスが、前記制御信号に応じて動作の可否状態を変化させる第3のステップと、前記マスター制御デバイスから複数の前記スレーブデバイスにデータ信号を送信する第4のステップとを含むことを特徴とする。
上記構成では、マスター制御デバイスが、制御デバイスにデータ信号を送信し、制御デバイスが、受信したデータ信号に基づいて、複数のスレーブデバイスの動作の可否状態を制御する制御信号を、複数のスレーブデバイスへ送信する。複数のスレーブデバイスが、制御信号に応じて動作可否状態を変化させ、マスター制御デバイスから複数のスレーブデバイスにデータ信号を送信する。これにより、スレーブデバイスが動作可能状態であるか否かを制御デバイスから制御することができる。このため、マスター制御デバイスは、スレーブデバイスの動作可能状態を制御するために、制御デバイスのみにスレーブデバイスのアドレスに関する情報と当該スレーブデバイスを動作可能状態とするかどうかに関する情報を送信すれば良い。したがって、マスター制御デバイスを複雑な回路設計にすることなく所望のスレーブデバイスを動作させることができ、全体として高周波装置を小型化することが可能となる。
また、本発明に係る高周波装置の制御方法は、前記スレーブデバイスは、イネーブル状態の制御信号を受信した場合に動作可能状態となることが好ましい。
上記構成では、スレーブデバイスは、イネーブル状態の制御信号を受信した場合に動作可能状態となるので、マスター制御デバイスからのデータ信号に応じてスレーブデバイスが動作可能状態であるか否かを制御することが可能となる。
また、本発明に係る高周波装置の制御方法は、前記制御デバイスは、シリアル信号とパラレル信号とを変換することが好ましい。
上記構成では、スレーブデバイスの制御端子は、シリアル/パラレル変換機能を有する制御デバイスの制御端子と接続されているので、スレーブデバイスは、それぞれ動作可能状態であるか否かをパラレル信号により制御することができる。したがって、シリアルインタフェースを有するスレーブデバイスと、パラレルインタフェースを有するスレーブデバイスとの両方の動作を制御することも可能となる。
上記構成によれば、マスター制御デバイスのシリアルインタフェースは、制御デバイス及び複数のスレーブデバイスのシリアルインタフェースと接続され、スレーブデバイスは、それぞれ動作可能状態であるか否かを制御する制御信号を受信する制御端子を有し、それぞれの制御端子が制御デバイスと接続されている。制御デバイスは、マスター制御デバイスからのデータ信号に応じて制御信号をスレーブデバイスの制御端子へ送信する。これにより、スレーブデバイスが動作可能状態であるか否かを制御デバイスから制御することができる。このため、マスター制御デバイスは、スレーブデバイスの動作可能状態を制御するために、制御デバイスのみにスレーブデバイスのアドレスに関する情報と当該スレーブデバイスを動作可能状態とするかどうかに関する情報を送信すれば良い。したがって、マスター制御デバイスを複雑な回路設計にすることなく所望のスレーブデバイスを動作させることができ、全体として高周波装置を小型化することが可能となる。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
図1は、従来の高周波装置の構成を示すブロック図であり、図2は、本発明の実施の形態1に係る高周波装置の構成を示すブロック図である。図1及び図2に示すように、いずれの高周波装置も、マスター制御デバイス(RFIC)1と、マスター制御デバイス1からの制御信号に基づいて動作が制御される複数のスレーブデバイス2とで構成されている。本実施の形態1では、スレーブデバイス2は、例えば高周波スイッチ、パワーアンプ等である。
図1は、従来の高周波装置の構成を示すブロック図であり、図2は、本発明の実施の形態1に係る高周波装置の構成を示すブロック図である。図1及び図2に示すように、いずれの高周波装置も、マスター制御デバイス(RFIC)1と、マスター制御デバイス1からの制御信号に基づいて動作が制御される複数のスレーブデバイス2とで構成されている。本実施の形態1では、スレーブデバイス2は、例えば高周波スイッチ、パワーアンプ等である。
従来の高周波装置では、デバイスアドレスをデータ信号内で指定することにより、データ信号を送信したいスレーブアドレスを特定して、シリアル通信を行う。
しかし、シリアル通信では、仕様上デバイスアドレスに当てることができるビット数が制限される場合がある。例えば、デバイスアドレスビットが4ビットに制限された場合、指定することができるデバイスアドレス数は16個に制限される。
このため、マスター制御デバイス1においては、一系統の制御線で16個を超えるスレーブデバイス2を接続することができない。また、一系統中に同じアドレスを有する複数のスレーブデバイス2が存在する場合、誤動作するおそれが残されている。
そこで、本実施の形態1では、図2に示すように、データ通信用の通信線(以下、データバス)3と、スレーブデバイス2を動作可能状態(以下、イネーブル状態)を制御する制御信号用の通信線(以下、イネーブル制御線)4とを別個に設けている。マスター制御デバイス1には、データバス3が接続されるシリアルインタフェース12の他、イネーブル制御線4が接続される制御端子11を備えている。同様に、各スレーブデバイス2には、データバス3が接続されるシリアルインタフェース22の他、イネーブル制御線4が接続される制御端子21を備えている。なお、本実施の形態1において、「イネーブル状態」とは、スレーブデバイス2が、データバス3によりマスター制御デバイス1から送信されてくるデータ信号を受信することが可能である状態を意味する。これに対して、スレーブデバイス2が、データバス3によりマスター制御デバイス1から送信されてくるデータ信号を受信することが不可能である状態を「ディスエーブル状態」という。
実際には、データバス3は、データ信号線とクロック信号線とで構成されている。図3は、本発明の実施の形態1に係る高周波装置のスレーブデバイス2の構成を示す模式図である。
図3に示すように、データバス3は、データ信号線31とクロック信号線32とで構成されており、スレーブデバイス2は、マスター制御デバイス1で指定されたデバイスアドレスを含むデータ(信号)をデータ信号線31を介してシリアルインタフェース22で受信する。データ信号線31及びクロック信号線32はシリアルインタフェース22に接続され、イネーブル制御線4は、別途制御端子21に接続されている。制御端子21では、制御信号として例えばHi/Low信号を受信する。Hi信号を受信した場合にはイネーブル状態になり、Low信号を受信した場合にはディスエーブル状態となる。
図4は、本発明の実施の形態1に係る高周波装置のスレーブデバイス2の動作制御方法の説明図である。図4では、同じ4ビットのデバイスアドレス‘0010’を有する複数のスレーブデバイス2が一のマスター制御デバイス1に接続されている場合を例に挙げている。
図4に示すように、一のマスター制御デバイス1に、同じデバイスアドレスを有する複数のスレーブデバイス2A、2B、2Cが接続されている。イネーブル制御線4は、各スレーブデバイス2A、2B、2Cの制御端子21に接続されている。例えば、スレーブデバイス2Aを動作させる場合、マスター制御デバイス1は、制御端子11からイネーブル制御線4を介して、スレーブデバイス2AのみにHi信号を、スレーブデバイス2B、2CにはLow信号を、それぞれ送信する。これにより、スレーブデバイス2Aのイネーブルビットが‘1’となり、データを送受信することが可能なイネーブル状態となる。一方、スレーブデバイス2B、2Cのイネーブルビットは‘0’となるので、データを送受信することができないディスエーブル状態となる。
スレーブデバイス2Aのみがイネーブル状態となっている状態で、マスター制御デバイス1は、データバス3を介して、制御対象となるスレーブデバイス2を示すアドレス‘0010’を含むデータ信号を、全てのスレーブデバイス2A、2B、2Cへ送信する。スレーブデバイス2B、2Cでは、イネーブルビットが‘0’となっているので、データ信号を受信できない。したがって、データ信号に含まれるデバイスアドレスがスレーブデバイス2B、2Cのアドレスと一致している場合であってもスレーブデバイス2B、2Cは動作しない。なお、イネーブル制御線4を介して制御信号を送信するタイミングと、データバス3を介してデータ信号を送信するタイミングとの間には、所定の間隔を設けている。
スレーブデバイス2Aでは、イネーブルビットが‘1’となっているので、受信したデバイスアドレスとスレーブデバイス2Aのアドレスとが一致するか否かを判断する。アドレスが一致する場合には、スレーブデバイス2Aが動作する。
実際には、マスター制御デバイス1は制御デバイスと接続されており、制御デバイスは、スレーブデバイス2が動作可能状態であるか否かを制御する。図5は、本発明の実施の形態1に係る高周波装置の結線を含む構成を示す模式図である。
図5に示すように、マスター制御デバイス1は、シリアルインタフェース12と接続されたデータバス3を介して、各スレーブデバイス2A、2B、2Cのシリアルインタフェース22と接続されている(シリアル接続)。また、制御デバイス6のシリアルインタフェース62とも、データバス3を介して接続されている。一方、制御デバイス6は、複数のイネーブル制御線4を介してそれぞれスレーブデバイス2A、2B、2Cと接続された、複数の制御端子61を有している。
イネーブル制御線4は、例えばパラレル接続で各スレーブデバイス2A、2B、2Cの制御端子21に接続されており、図5の例では、制御デバイス6は、スレーブデバイス2AのみにHi信号を、スレーブデバイス2B、2CにはLow信号を、それぞれ制御信号として送信している。これにより、スレーブデバイス2Aのイネーブルビットが‘1’となり、データを送受信することが可能なイネーブル状態となる。一方、スレーブデバイス2B、2Cのイネーブルビットは‘0’となるので、データを送受信することができないディスエーブル状態となる。また、制御デバイス6は、シリアル信号とパラレル信号とを変換するシリアル/パラレル変換機能を有している。制御デバイス6が、マスター制御デバイスからのデータ信号をシリアル方式からパラレル方式へと変換することにより、各スレーブデバイス2がイネーブル制御線4を介して、制御信号を受信することができる。
具体的には、まずマスター制御デバイス1は、データバス3を介して制御対象となる制御デバイス6を示すデバイスアドレスを含むデータ信号を、制御デバイス6及び全てのスレーブデバイス2A、2B、2Cへ送信する。このデータ信号を受信した制御デバイス6は、データ信号をシリアル/パラレル変換して、イネーブル制御線4を介してスレーブデバイス2A、2B、2Cへ送信する。上述のように、図5の例では、スレーブデバイス2AにHi信号を、スレーブデバイス2B、2CにLow信号を、それぞれ送信する。
なお、マスター制御デバイス1からデータ信号を送信する時点で、スレーブデバイス2A、2B、2Cがディスエーブル状態である場合には、このデータ信号を受信することはできない。また、スレーブデバイス2A、2B、2Cがイネーブル状態であっても、この時点では制御デバイス6のアドレスとスレーブデバイス2A、2B、2Cのデバイスアドレスとが異なるので、スレーブデバイス2A、2B、2Cは動作しない。
Hi信号を受信したスレーブデバイス2Aは、イネーブルビットが‘1’となり、イネーブル状態となる。Low信号を受信したスレーブデバイス2B、2Cは、イネーブルビットが‘0’となり、ディスエーブル状態となる。
次に、マスター制御デバイス1は、スレーブデバイス2A、2B、2Cのイネーブルビットが設定された状態で、データバス3を介して、制御対象となるスレーブデバイス2を示すアドレス‘0010’を含むデータ信号を全てのスレーブデバイス2A、2B、2Cへ送信する。スレーブデバイス2B、2Cでは、イネーブルビットが‘0’となっているので、データ信号を受信することができない。したがって、データ信号に含まれるアドレスがスレーブデバイス2B、2Cのデバイスアドレスと一致してもスレーブデバイス2B、2Cは動作しない。
スレーブデバイス2Aでは、イネーブルビットが‘1’となっているので、受信したデータ信号のアドレスとスレーブデバイス2Aのデバイスアドレスとが一致するか否かを判断する。図5の例では、アドレスが一致しているので、スレーブデバイス2Aが動作する。
以上のように本実施の形態1では、スレーブデバイス2が動作可能状態であるか否かを制御デバイス6から制御することができるので、同じデバイスアドレスを有するスレ―ブデバイス2を含む高周波装置であっても、動作可能状態であるスレーブデバイス2のみを動作させることができる。したがって、マスター制御デバイス1を複雑な回路設計にすることなく所望のスレーブデバイス2を動作させることができ、全体として高周波装置を小型化することが可能となる。
なお、制御デバイス6とスレーブデバイス2とが同じデバイスアドレスを有する場合、マスター制御デバイス1からデータ信号を送信する時点で、スレーブデバイス2A、2B、2Cがディスエーブル状態であるときには、スレーブデバイス2A、2B、2Cは該データ信号を受信することができない。
また、制御デバイス6とスレーブデバイス2とが同じデバイスアドレスを有する場合、マスター制御デバイス1からデータ信号を送信する時点で、スレーブデバイス2A、2B、2Cがイネーブル状態であっても、該データ信号はスレーブデバイス2A、2B、2Cの動作を制御するデータ形式ではないので、スレーブデバイス2A、2B、2Cが該データ信号を受信しても動作しない。このため、制御デバイス6とスレーブデバイス2とを同じアドレスに設定し、マスター制御デバイス1を除く一の高周波装置として構成した場合、別途設けられたマスター制御デバイス1からは当該高周波装置が共通のデバイスアドレスを有する一つの部品であると見なすことができるので、スレーブデバイス2の動作制御を容易に行うことができる。
なお、マスター制御デバイス1内に制御デバイス6を組み込んで一体化しても良い。図6は、本発明の実施の形態1に係る高周波装置の結線を含む他の構成を示す模式図である。
図6に示すように、マスター制御デバイス1に制御デバイス6の機能、すなわちパラレル通信により、スレーブデバイス2が動作可能状態であるか否かを制御する制御信号を送信する機能を設けてある。そのため、マスター制御デバイス1のシリアルインタフェース12にデータバス3が接続されているのに加えて、制御端子11にパラレル通信するためのイネーブル制御線4が接続されている。イネーブル制御線4は、各スレーブデバイス2の制御端子21に接続されており、マスター制御デバイス1は、イネーブル制御線4を介してスレーブデバイス2が動作可能状態であるか否かを制御した後、データバス3を介して、制御対象となるスレーブデバイス2へデータ信号を送信するので、同様の効果が期待できる。
このように、すべての制御機能をマスター制御デバイス1に集約することで、より小型化された高周波装置を提供することが可能となる。
(実施の形態2)
本実施の形態2に係る高周波装置の基本的な構成は、実施の形態1と同様であることから、同一の符号を付することにより詳細な説明は省略する。本実施の形態2は、複数のスレーブデバイス2でグループを形成し、イネーブル制御線4がグループ単位で接続されている点で実施の形態1とは相違する。図7は、本発明の実施の形態2に係る高周波装置の結線を含む構成を示す模式図である。
本実施の形態2に係る高周波装置の基本的な構成は、実施の形態1と同様であることから、同一の符号を付することにより詳細な説明は省略する。本実施の形態2は、複数のスレーブデバイス2でグループを形成し、イネーブル制御線4がグループ単位で接続されている点で実施の形態1とは相違する。図7は、本発明の実施の形態2に係る高周波装置の結線を含む構成を示す模式図である。
図7に示すように、マスター制御デバイス1は、データバス3を介して各グループに属する各スレーブデバイス2及び制御デバイス6と接続されている(シリアル接続)。一方、制御デバイス6は、複数のイネーブル制御線4を介して、それぞれグループ5A、5B、5Cと接続された、複数の制御端子61を有している。
パラレル接続で各グループ5A、5B、5Cに属するスレーブデバイス2のそれぞれの制御端子21は、グループ単位で一つの制御端子21にイネーブル制御線4を介して接続されているが、図7では、図を簡素化するために各グループ5A、5B、5Cに接続されているように表示している。同時に、シリアルインタフェース12、22も省略している。
そして、各グループ5A、5B、5C内のスレーブデバイス2のデバイスアドレスは互いに相違しているのに対して、異なるグループには同じデバイスアドレスを有するスレーブデバイス2を用いても良い。したがって、マスター制御デバイス1とシリアル接続するデバイスアドレス数が16個に制限される場合であっても、16個を超えてスレーブデバイス2を接続することができる。
図7の例では、制御デバイス6は、グループ5Aの複数のスレーブデバイス2にHi信号を、他のグループ5B、5Cの複数のスレーブデバイス2にはLow信号を、それぞれ制御信号として送信している。これにより、グループ5Aに属するすべてのスレーブデバイス2のイネーブルビットが‘1’となり、データを送受信することが可能なイネーブル状態(動作可能状態)となる。一方、他のグループ5B、5Cに属するすべてのスレーブデバイス2のイネーブルビットは‘0’となるので、データを送受信することができないディスエーブル状態となる。
具体的には、まずマスター制御デバイス1は、データバス3を介して制御対象となる制御デバイス6を示すデバイスアドレスを含むデータ信号を、制御デバイス6及び全てのグループ5A、5B、5Cに属するスレーブデバイス2へ送信する。このデバイスアドレスを含むデータ信号を受信した制御デバイス6は、当該データ信号をシリアル/パラレル変換して、グループ5A、5B、5Cに属するすべてのスレーブデバイス2へ制御信号として送信する。上述のように、図7の例では、グループ5AにHi信号を、グループ5B、5CにLow信号を、それぞれ送信する。
なお、マスター制御デバイス1からデータ信号を送信する時点で、スレーブデバイス2がディスエーブル状態である場合には、このデータ信号を受信することはできない。また、スレーブデバイス2がイネーブル状態であっても、この時点では制御デバイス6のアドレスとスレーブデバイス2のアドレスとが異なるので、スレーブデバイス2は動作しない。
Hi信号を受信したグループ5Aに属するスレーブデバイス2は、イネーブルビットが‘1’となり、イネーブル状態(動作可能状態)となる。Low信号を受信したグループ5B、5Cに属するスレーブデバイス2は、イネーブルビットが‘0’となり、ディスエーブル状態となる。
グループ5Aに属するスレーブデバイス2のみがイネーブル状態となっている状態で、マスター制御デバイス1は、再度データバス3を介して制御対象となるスレーブデバイス2を示すアドレス‘0010’を含むデータ信号を送信する。グループ5B、5Cに属するスレーブデバイス2では、イネーブルビットが‘0’となっているので、データ信号を受信することができない。したがって、アドレスが一致しているスレーブデバイス2であってもグループ5B、5Cに属するスレーブデバイス2は動作しない。
一方、グループ5Aに属するそれぞれのスレーブデバイス2では、イネーブルビットが‘1’となっているので、受信したアドレスとそれぞれのスレーブデバイス2のアドレスとが一致するか否かを判断する。図7の例では、スレーブデバイス2Aのアドレスが一致しているので、スレーブデバイス2Aのみが動作する。
以上のように本実施の形態2では、スレーブデバイス2が動作可能状態であるか否かをグループ単位で制御することができるので、シリアル制御で指定することができるアドレス数が制限される場合であっても、制限を超えてスレーブデバイス2を接続することができ、所望のスレーブデバイス2を動作させることが可能となる。
なお、マスター制御デバイス1内に制御デバイス6を組み込んで一体化しても良い。図8は、本発明の実施の形態2に係る高周波装置の結線を含む他の構成を示す模式図である。
図8に示すように、マスター制御デバイス1に制御デバイス6の機能、すなわちパラレル通信により、スレーブデバイス2が動作可能状態であるか否かを制御する制御信号を送信する機能を設けてある。そのため、マスター制御デバイス1のシリアルインタフェース12にデータバス3が接続されているのに加えて、制御端子11にパラレル通信するためのイネーブル制御線4が接続されている。イネーブル制御線4は、各スレーブデバイス2の制御端子21に接続されており、マスター制御デバイス1は、制御端子11及びイネーブル制御線4を介してスレーブデバイス2が動作可能状態であるか否かを制御した後、データバス3を介して、制御対象となるスレーブデバイス2のアドレスを含むデータ信号を送信するので、同様の効果が期待できる。
このように、すべての制御機能をマスター制御デバイス1に集約することで、より小型化された高周波装置を提供することが可能となる。
(実施の形態3)
本実施の形態3に係る高周波装置の基本的な構成は、実施の形態1及び2と同様であることから、同一の符号を付することにより詳細な説明は省略する。本実施の形態3は、制御デバイス6からのパラレル通信のみで動作を制御されるスレーブデバイス7D、7E、7Fを備える点で実施の形態1及び2とは相違する。図9は、本発明の実施の形態3に係る高周波装置の結線を含む構成を示す模式図である。
本実施の形態3に係る高周波装置の基本的な構成は、実施の形態1及び2と同様であることから、同一の符号を付することにより詳細な説明は省略する。本実施の形態3は、制御デバイス6からのパラレル通信のみで動作を制御されるスレーブデバイス7D、7E、7Fを備える点で実施の形態1及び2とは相違する。図9は、本発明の実施の形態3に係る高周波装置の結線を含む構成を示す模式図である。
図9に示すように、マスター制御デバイス1は、データ通信線3を介して各グループ5A~5Cに属する各スレーブデバイス2及び制御デバイス6と接続されている(シリアル通信)。一方、制御デバイス6は、複数のイネーブル制御線4を介して、それぞれグループ5A~5Cと接続された、複数の制御端子61を有している。そして、いずれのグループにも属していないスレーブデバイス(他のスレーブデバイス)7D、7E、7Fも、それぞれ複数のイネーブル制御線4と制御端子61とを介して、制御デバイス6とパラレル接続されている。
イネーブル制御線4は、例えばパラレル接続で各グループ5A~5Cに属するスレーブデバイス2の制御端子21に接続されているが、図9では、図を簡素化するためにグループ5Bを省略するとともに、各グループ5A~5Cに接続されているように表示している。同時に、シリアルインタフェース12、22も省略している。
そして、各グループ5A~5C内のスレーブデバイス2のアドレスは互いに相違しているのに対して、異なるグループには同じアドレスを有するスレーブデバイス2を用いても良い。したがって、マスター制御デバイス1とシリアル接続するアドレス数が16個である場合であっても、16個を超えてスレーブデバイス2を接続することができる。
また、他のスレーブデバイス7D、7E、7Fは、イネーブル制御線4がパラレルインタフェース71に接続されており、制御デバイス6においてシリアル/パラレル変換されたデータ信号がパラレル通信により送受信される。スレーブデバイス7D、7E、7Fは、イネーブル制御線4を介して動作が制御される。
グループに属するスレーブデバイス2の制御については、実施の形態2と同様であることから、同一の符号を付することにより詳細な説明は省略する。
以上のように本実施の形態3では、グループに属していない他のスレーブデバイス7D、7E、7Fを備えている場合であっても、スレーブデバイス7D、7E、7Fの動作を、パラレル通信により制御することが可能となる。
その他、上述した実施の形態は、本発明の趣旨を逸脱しない範囲で変更することができることは言うまでもない。例えば実施の形態3において、マスター制御デバイス1内に制御デバイス6の機能を組み込んで一体化しても良いことは言うまでもない。
1 マスター制御デバイス
2、2A、2B、2C スレーブデバイス
3 データバス
4 イネーブル制御線
5A、5B、5C グループ(モジュール)
7D、7E、7F スレーブデバイス(他のスレーブデバイス)
11、21、61 制御端子
12、22、62 シリアルインタフェース
71 パラレルインタフェース
2、2A、2B、2C スレーブデバイス
3 データバス
4 イネーブル制御線
5A、5B、5C グループ(モジュール)
7D、7E、7F スレーブデバイス(他のスレーブデバイス)
11、21、61 制御端子
12、22、62 シリアルインタフェース
71 パラレルインタフェース
Claims (11)
- シリアルインタフェースを有するマスター制御デバイスと、
シリアルインタフェースを有する複数のスレーブデバイスと
を備える高周波装置であって、
複数の前記スレーブデバイスの動作を制御する制御デバイスを備え、
前記マスター制御デバイスのシリアルインタフェースは、前記制御デバイス及び複数の前記スレーブデバイスのシリアルインタフェースと接続され、
前記スレーブデバイスは、それぞれ動作可能状態であるか否かを制御する制御信号を受信する制御端子を有し、それぞれの該制御端子が前記制御デバイスと接続され、
前記制御デバイスは、前記マスター制御デバイスからのデータ信号に応じて前記制御信号を前記スレーブデバイスの前記制御端子へ送信することを特徴とする高周波装置。 - 前記制御デバイスと複数の前記スレーブデバイスとが、同一の基板に実装されていることを特徴とする請求項1に記載の高周波装置。
- 前記スレーブデバイスは、オン状態の制御信号を受信した場合に動作可能状態となることを特徴とする請求項1又は2に記載の高周波装置。
- 前記制御デバイスは、シリアル信号とパラレル信号とを変換するシリアル/パラレル変換機能を有することを特徴とする請求項1乃至3のいずれか一項に記載の高周波装置。
- 前記スレーブデバイスとは異なる複数の他のスレーブデバイスを備え、
該他のスレーブデバイスはパラレルインタフェースを有し、該パラレルインタフェースは、前記シリアル/パラレル変換機能を有する前記制御デバイスの制御端子と接続されていることを特徴とする請求項4に記載の高周波装置。 - 前記マスター制御デバイスと前記制御デバイスとが一体化されていることを特徴とする請求項1乃至5のいずれか一項に記載の高周波装置。
- 前記スレーブデバイスは、高周波スイッチ又はパワーアンプであることを特徴とする請求項1乃至6のいずれか一項に記載の高周波装置。
- シリアルインタフェースを有するマスター制御デバイスと、
シリアルインタフェースを有する複数のスレーブデバイスと
を備える高周波装置であって、
複数の前記スレーブデバイスの動作を制御する制御デバイスを備え、
複数の前記スレーブデバイスでグループが形成されており、
前記マスター制御デバイスのシリアルインタフェースは、前記制御デバイス及び複数の前記スレーブデバイスのシリアルインタフェースと接続され、
前記スレーブデバイスが、それぞれ動作可能状態であるか否かを制御する制御信号を受信する制御端子を前記グループ単位で有し、それぞれの該制御端子が前記制御デバイスと接続され、
前記制御デバイスは、前記マスター制御デバイスからのデータ信号に応じて前記制御信号を前記グループ単位の前記制御端子へ送信することを特徴とする高周波装置。 - マスター制御デバイスと、
シリアルインタフェースを有する複数のスレーブデバイスと、
該スレーブデバイスの動作の可否状態を制御する制御デバイスと
を備える高周波装置の制御方法であって、
前記高周波装置は、
前記マスター制御デバイスが、前記制御デバイスにデータ信号を送信する第1のステップと、
前記制御デバイスが、受信した前記データ信号に基づいて、複数の前記スレーブデバイスの動作の可否状態を制御する制御信号を、複数の前記スレーブデバイスへ送信する第2のステップと、
前記複数のスレーブデバイスが、前記制御信号に応じて動作の可否状態を変化させる第3のステップと、
前記マスター制御デバイスから複数の前記スレーブデバイスにデータ信号を送信する第4のステップと
を含むことを特徴とする高周波装置の制御方法。 - 前記スレーブデバイスは、イネーブル状態の制御信号を受信した場合に動作可能状態となることを特徴とする請求項9に記載の高周波装置の制御方法。
- 前記制御デバイスは、シリアル信号とパラレル信号とを変換することを特徴とする請求項9又は10に記載の高周波装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201480064082.4A CN105993008A (zh) | 2013-11-25 | 2014-09-19 | 高频装置及该高频装置的控制方法 |
US15/155,358 US20160259745A1 (en) | 2013-11-25 | 2016-05-16 | High frequency apparatus and method for controlling high frequency apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-242467 | 2013-11-25 | ||
JP2013242467 | 2013-11-25 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US15/155,358 Continuation US20160259745A1 (en) | 2013-11-25 | 2016-05-16 | High frequency apparatus and method for controlling high frequency apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2015076009A1 true WO2015076009A1 (ja) | 2015-05-28 |
Family
ID=53179280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2014/074812 WO2015076009A1 (ja) | 2013-11-25 | 2014-09-19 | 高周波装置及び該高周波装置の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20160259745A1 (ja) |
CN (1) | CN105993008A (ja) |
WO (1) | WO2015076009A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108491337A (zh) * | 2018-04-03 | 2018-09-04 | 张青 | 一种实现群组控制的方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111221765A (zh) * | 2019-12-31 | 2020-06-02 | 苏州浪潮智能科技有限公司 | 一种防止i2c总线地址冲突的通信方法及通信*** |
GB2603516A (en) | 2021-02-05 | 2022-08-10 | Aptiv Tech Ltd | Apparatus and method for serial data communication between a master device and peripheral devices |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06223037A (ja) * | 1993-01-28 | 1994-08-12 | Fuji Electric Co Ltd | 高速同期式データ転送方法 |
JP2004064699A (ja) * | 2002-07-31 | 2004-02-26 | Sony Corp | データ送受信システム、およびデータ送受信方法 |
JP2006209384A (ja) * | 2005-01-27 | 2006-08-10 | Seiko Epson Corp | データ転送システム |
JP2009069946A (ja) * | 2007-09-11 | 2009-04-02 | Toshiba Corp | データ転送システム |
JP2010035075A (ja) * | 2008-07-31 | 2010-02-12 | Kenwood Corp | 無線機 |
JP2012160992A (ja) * | 2011-02-02 | 2012-08-23 | Renesas Electronics Corp | クロック同期式シリアル通信装置およびその通信制御方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1764803A1 (en) * | 2005-09-09 | 2007-03-21 | STMicroelectronics S.r.l. | Memory architecture with serial peripheral interface |
US8560829B2 (en) * | 2006-05-09 | 2013-10-15 | Broadcom Corporation | Method and system for command interface protection to achieve a secure interface |
US7761633B2 (en) * | 2007-01-29 | 2010-07-20 | Microsemi Corp. - Analog Mixed Signal Group Ltd. | Addressable serial peripheral interface |
CN101499046A (zh) * | 2008-01-30 | 2009-08-05 | 鸿富锦精密工业(深圳)有限公司 | Spi设备通信电路 |
US20110078350A1 (en) * | 2009-09-30 | 2011-03-31 | Via Technologies, Inc. | Method for generating multiple serial bus chip selects using single chip select signal and modulation of clock signal frequency |
US8411447B2 (en) * | 2009-12-18 | 2013-04-02 | Teledyne Paradise Datacom, Llc | Power amplifier chassis |
TWI406135B (zh) * | 2010-03-09 | 2013-08-21 | Nuvoton Technology Corp | 資料傳輸系統與可編程序列周邊介面控制器 |
-
2014
- 2014-09-19 CN CN201480064082.4A patent/CN105993008A/zh active Pending
- 2014-09-19 WO PCT/JP2014/074812 patent/WO2015076009A1/ja active Application Filing
-
2016
- 2016-05-16 US US15/155,358 patent/US20160259745A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06223037A (ja) * | 1993-01-28 | 1994-08-12 | Fuji Electric Co Ltd | 高速同期式データ転送方法 |
JP2004064699A (ja) * | 2002-07-31 | 2004-02-26 | Sony Corp | データ送受信システム、およびデータ送受信方法 |
JP2006209384A (ja) * | 2005-01-27 | 2006-08-10 | Seiko Epson Corp | データ転送システム |
JP2009069946A (ja) * | 2007-09-11 | 2009-04-02 | Toshiba Corp | データ転送システム |
JP2010035075A (ja) * | 2008-07-31 | 2010-02-12 | Kenwood Corp | 無線機 |
JP2012160992A (ja) * | 2011-02-02 | 2012-08-23 | Renesas Electronics Corp | クロック同期式シリアル通信装置およびその通信制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108491337A (zh) * | 2018-04-03 | 2018-09-04 | 张青 | 一种实现群组控制的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20160259745A1 (en) | 2016-09-08 |
CN105993008A (zh) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10521392B2 (en) | Slave master-write/read datagram payload extension | |
JP2019508915A (ja) | メッセージングおよび入出力転送インターフェースのための最適レイテンシパケタイザ有限ステートマシン | |
EP3158698B1 (en) | Systems and methods for providing power savings and interference mitigation on physical transmission media | |
US20150056941A1 (en) | Cost effective multiband rf front-end architecture for mobile applications | |
US20150055720A1 (en) | Simple and flexible interface architecture for controlling rf front-end components | |
US20120131247A1 (en) | Apparatus for peripheral device connection using spi in portable terminal and method for data transmission using the same | |
CN102622643B (zh) | 一种能通过无线网络传输数据的安全数码卡 | |
EP3729284B1 (en) | Efficient technique for communicating between devices over a multi-drop bus | |
US20110150137A1 (en) | Architecture of multi-power mode serial interface | |
US20100067585A1 (en) | A wireless communication apparatus and the configuration method thereof | |
WO2015076009A1 (ja) | 高周波装置及び該高周波装置の制御方法 | |
CN115733549B (zh) | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 | |
US9684619B2 (en) | I2C router system | |
US10146728B2 (en) | USB control circuit with built-in signal repeater circuit | |
US20080136606A1 (en) | Separable device for controlling node and sensor network node | |
JP2017527135A (ja) | モバイルコンピューティングデバイスによる多重ネットワークアクセスのためのシステムおよび方法 | |
US10592441B2 (en) | Bus communication enhancement based on identification capture during bus arbitration | |
JP3126594U (ja) | PCI−Expressマルチモード拡充カード、及び、該拡充カードを具える通信装置 | |
US20180357067A1 (en) | In-band hardware reset for virtual general purpose input/output interface | |
US8755291B2 (en) | Network interface apparatus with power management and power saving method thereof | |
KR20230092908A (ko) | 범용 직렬 버스(usb) 측파대 채널을 통한 터널링 | |
JP4668295B2 (ja) | 無線送受信チップおよびその補正方法 | |
CN111478714A (zh) | 一种电子装置及其信号传输方法 | |
KR20160131722A (ko) | 텔레매틱스 장치 | |
CN102541296A (zh) | Usb鼠标 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14863854 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
NENP | Non-entry into the national phase |
Ref country code: JP |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 14863854 Country of ref document: EP Kind code of ref document: A1 |