JP2010108276A

JP2010108276A - 半導体装置

Info

Publication number: JP2010108276A
Application number: JP2008280096A
Authority: JP
Inventors: Atsuya Ushida; 敦也牛田
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2008-10-30
Filing date: 2008-10-30
Publication date: 2010-05-13

Abstract

【課題】半導体装置において適切に過電流保護を行う。
【解決手段】制御信号に応じてオン状態とオフ状態を切り替える主トランジスタ３０と、主トランジスタ３０に流れる電流値に応じて制御信号をハイレベル又はローレベルに切り替えて主トランジスタ３０のオン状態とオフ状態とを制御するバッファ素子４０と、を備える。ここで、バッファ素子４０は、制御信号をハイレベルからローレベルへ切り替える第１閾値と、制御信号をローレベルからハイレベルへ切り替える第２閾値と、を異ならせる。
【選択図】図１

Description

本発明は、過電流保護機能を備えた半導体装置に関する。

従来の大電力用のスイッチング回路１００は、図３に示すように、主トランジスタ１０、センストランジスタ１２、センス抵抗１４、コンパレータ１６、コンデンサ１８、バッファ素子２０及び制御トランジスタ２２を含んで構成される。図４は、スイッチング回路１００の動作を示すタイミングチャートである。

主トランジスタ１０は、ゲートに制御信号Ｖ_INを受けて、制御信号Ｖ_INが閾値を超えるとオン状態となり、ドレイン‐ソース間に電流ＩＤが流れ始める。また、センストランジスタ１２は、主トランジスタ１０と同じゲート電圧を受けて、主トランジスタ１０のドレイン‐ソース間を流れる電流ＩＤの１／１０００程度の電流をセンス抵抗１４に流す。すなわち、センス抵抗１４の端子電圧Ｖｓｅｎｓｅは主トランジスタ１０に流れる電流に比例するものとなる。

コンパレータ１６では、センス抵抗１４の端子電圧Ｖｓｅｎｓｅと所定の基準電圧値Ｖｒｅｆとを比較する。主トランジスタ１０がオン状態となり、電流ＩＤの値が徐々に増加すると、それに伴ってセンス抵抗１４の端子電圧Ｖｓｅｎｓｅも増加する。端子電圧Ｖｓｅｎｓｅが基準電圧値Ｖｒｅｆ以上となると、コンパレータ１６の出力Ａがハイレベルとなる。コンパレータ１６の出力Ａはコンデンサ１８によって平滑化され、バッファ素子２０に入力される。バッファ素子２０は、入力電圧が閾値Ｖｔｈ以上になると出力Ｂをローレベルからハイレベルに切り替える。この出力Ｂが制御トランジスタ２２のゲートに入力され、制御トランジスタ２２がオン状態となり、主トランジスタ１０及びセンストランジスタ１２のゲート電圧が低下させられ、主トランジスタ１０及びセンストランジスタ１２がオフ状態となる。

主トランジスタ１０及びセンストランジスタ１２がオフ状態となると、主トランジスタ１０及びセンストランジスタ１２のドレイン−ソース間を流れる電流が低下する。これに伴って、センス抵抗１４の端子電圧Ｖｓｅｎｓｅも低下する。端子電圧Ｖｓｅｎｓｅが基準電圧値Ｖｒｅｆより小さくなると、コンパレータ１６の出力Ａがローレベルに切り替わる。コンパレータ１６の出力Ａはコンデンサ１８によって平滑化され、バッファ素子２０に入力される。バッファ素子２０は、入力電圧が閾値Ｖｔｈより小さくなると出力Ｂをハイレベルからローレベルに切り替える。この出力Ｂが制御トランジスタ２２のゲートに入力され、制御トランジスタ２２がオフ状態となり、主トランジスタ１０及びセンストランジスタ１２のゲート電圧が上昇し、主トランジスタ１０及びセンストランジスタ１２が再びオン状態となる。

このように、主トランジスタ１０をオン状態とオフ状態とに繰り返しスイッチングすることによって、スイッチング回路１００を電流制限動作させて過電流が流れることを防ぐことができる。

特開２００７−９３２９０号公報

しかしながら、スイッチング回路１００を電流制限動作させた場合であっても、その制限割合は最大で５０％程度であり、主トランジスタ１０を流れる電流が大きくなると素子の安全動作領域を超えて破壊されてしまうおそれがある。

本発明は、上記課題を鑑み、適切に過電流保護を行うことができる半導体装置を提供することを目的とする。

本発明の１つの態様は、制御信号に応じてオン状態とオフ状態を切り替える主スイッチング素子と、前記主スイッチング素子に流れる電流値に応じて前記制御信号をハイレベル又はローレベルに切り替えて前記主スイッチング素子のオン状態とオフ状態とを制御するバッファ素子と、を備え、前記バッファ素子は、前記制御信号をハイレベルからローレベルへ切り替える第１閾値と、前記制御信号をローレベルからハイレベルへ切り替える第２閾値と、が異なる半導体装置である。

ここで、前記主スイッチング素子を流れる電流値に比例したセンス電圧を求めるためのセンス抵抗と、前記センス電圧と所定の比較基準電圧との大小関係に応じて出力電圧を変化させるコンパレータと、前記コンパレータの出力により充電されるコンデンサと、を備え、前記バッファ素子は、前記コンデンサの充電電圧に応じて前記制御信号をハイレベル又はローレベルに切り替えて前記主スイッチング素子のオン状態とオフ状態とを制御することが好適である。

また、前記制御信号に応じて前記主スイッチング素子と同期してオン状態とオフ状態を切り替えるセンススイッチング素子を更に備え、前記センス抵抗には、前記センススイッチング素子を介して電流が供給されることが好適である。

本発明によれば、半導体装置において適切に過電流保護を行うことができる。

本発明の実施の形態におけるスイッチング回路２００は、図１に示すように、主トランジスタ３０、センストランジスタ３２、センス抵抗３４、コンパレータ３６、コンデンサ３８、バッファ素子４０及び制御トランジスタ４２を含んで構成される。

主トランジスタ３０はスイッチング素子である。主トランジスタ３０は、大電力用のトランジスタとすることができる。センストランジスタ３２は、主トランジスタ３０を流れる電流を検知するためのトランジスタである。センストランジスタ３２は、一般的に、主トランジスタ３０の容量の１／１０００から１／１００の容量のトランジスタとされる。

主トランジスタ３０及びセンストランジスタ３２は、ゲートが抵抗Ｒを介して入力端子に接続される。また、主トランジスタ３０とセンストランジスタ３２のドレイン同士が接続される。主トランジスタ３０のソースは接地され、センストランジスタ３２のソースはセンス抵抗３４を介して接地される。

コンパレータ３６は非反転入力端子（＋）に入力される電圧と反転入力端子（−）に入力される電圧とを比較し、非反転入力端子（＋）に入力される電圧が反転入力端子（−）に入力される電圧以上であると出力Ａをハイレベルとし、非反転入力端子（＋）に入力される電圧が反転入力端子（−）に入力される電圧より小さければ出力Ａをローレベルとする。センストランジスタ３２のソースとセンス抵抗３４との接続点はコンパレータ３６の非反転入力端子（＋）に接続される。また、コンパレータ３６の反転入力端子（−）には所定の基準電圧Ｖｒｅｆが印加される。コンパレータ３６の出力端子はコンデンサ３８を介して接地される。

バッファ素子４０は、入力端子に入力される電圧値に応じて出力Ｂを変化させる。バッファ素子４０は、入力電圧が第１閾値Ｖ_IHより小さい値から第１閾値Ｖ_IH以上となった場合に出力Ｂをローレベルからハイレベルに変化させる。また、バッファ素子４０は、入力電圧が第２閾値Ｖ_IL以上の値から第２閾値Ｖ_ILより小さい値となった場合に出力Ｂをハイレベルからローレベルに変化させる。第１閾値Ｖ_IHと第２閾値Ｖ_ILとは異なる値とする。第１閾値Ｖ_IHは第２閾値Ｖ_ILよりも大きく設定することが好適である。

バッファ素子４０の入力端子にはコンパレータ３６の出力端子が接続される。バッファ素子４０の出力端子は制御トランジスタ４２のゲートに接続される。

制御トランジスタ４２のドレインは主トランジスタ３０及びセンストランジスタ３２のゲートに接続される。制御トランジスタ４２のソースは接地される。制御トランジスタ４２のゲートにはバッファ素子４２の出力Ｂが印加され、出力Ｂがハイレベルになるとドレイン−ソース間がオン状態となり、主トランジスタ３０及びセンストランジスタ３２のゲートに印加される制御信号を低下させ、主トランジスタ３０及びセンストランジスタ３２をオフ状態に制御する。また、出力Ｂがローレベルになるとドレイン−ソース間がオフ状態となり、主トランジスタ３０及びセンストランジスタ３２のゲートに印加される制御信号を上昇させ、主トランジスタ３０及びセンストランジスタ３２をオン状態に制御する。

図２は、スイッチング回路２００の動作を示すタイミングチャートである。初期状態において主トランジスタ３０、センストランジスタ３２及び制御トランジスタ４２はオフ状態である。

制御信号Ｖ_INがハイレベルになると、主トランジスタ３０はオン状態となり、ドレイン‐ソース間に電流ＩＤが流れ始める。また、センストランジスタ３２は、主トランジスタ３０と同じく制御信号Ｖ_INを受けて、主トランジスタ３０のドレイン‐ソース間を流れる電流ＩＤの１／１００〜１／１０００程度の電流をセンス抵抗３４に流す。すなわち、センス抵抗３４の端子電圧Ｖｓｅｎｓｅは主トランジスタ３０に流れる電流ＩＤに比例するものとなる。

コンパレータ３６では、センス抵抗３４の端子電圧Ｖｓｅｎｓｅと所定の基準電圧値Ｖｒｅｆとを比較する。主トランジスタ３０がオン状態となり、流れる電流値が徐々に増加すると、それに伴ってセンス抵抗３４の端子電圧Ｖｓｅｎｓｅも増加する。端子電圧Ｖｓｅｎｓｅが基準電圧値Ｖｒｅｆ以上となると、コンパレータ３６の出力Ａがハイレベルとなる。バッファ素子４０は、入力電圧が第１閾値Ｖ_IH以上になると出力Ｂをローレベルからハイレベルに切り替える。この出力Ｂが制御トランジスタ４２のゲートに入力され、制御トランジスタ４２がオン状態となり、主トランジスタ３０及びセンストランジスタ３２のゲート電圧が低下させられ、主トランジスタ３０及びセンストランジスタ３２がオフ状態となる。

主トランジスタ３０及びセンストランジスタ３２がオフ状態となると、主トランジスタ３０及びセンストランジスタ３２のドレイン−ソース間を流れる電流が低下する。これに伴って、センス抵抗３４の端子電圧Ｖｓｅｎｓｅも低下する。端子電圧Ｖｓｅｎｓｅが基準電圧値Ｖｒｅｆより小さくなると、コンパレータ３６の出力Ａがローレベルに切り替わる。バッファ素子４０は、入力電圧が第２閾値Ｖ_ILより小さくなると出力Ｂをハイレベルからローレベルに切り替える。この出力Ｂが制御トランジスタ４２のゲートに入力され、制御トランジスタ４２がオフ状態となり、主トランジスタ３０及びセンストランジスタ３２のゲート電圧が上昇し、主トランジスタ３０及びセンストランジスタ３２が再びオン状態となる。

このように、主トランジスタ３０をオン状態とオフ状態とに繰り返しスイッチングすることによって、スイッチング回路２００を電流制限動作させて過電流が流れることを防ぐことができる。

ここで、バッファ素子４０の出力Ｂをハイレベルからローレベルへ切り替える第１閾値Ｖ_IHと、ローレベルからハイレベルへ切り替える第２閾値Ｖ_ILと、を異なる値とし、バッファ素子４０にヒステリシス特性を持たせることによって主トランジスタ３０をオフ状態にする時間を長くすることができる。これにより、スイッチング回路２００を電流制限動作させている際に主トランジスタ３０の安全動作領域を超えることを抑制することができ、破壊から防ぐことができる。したがって、スイッチング回路２００の信頼性を高めることができる。

本発明の実施の形態におけるスイッチング回路の構成を示す図である。本発明の実施の形態におけるスイッチング回路の動作を示すタイミングチャートである。従来のスイッチング回路の構成を示す図である。従来のスイッチング回路の動作を示すタイミングチャートである。

符号の説明

１０主トランジスタ、１２センストランジスタ、１４センス抵抗、１６コンパレータ、１８コンデンサ、２０バッファ素子、２２制御トランジスタ、３０主トランジスタ、３２センストランジスタ、３４センス抵抗、３６コンパレータ、３８コンデンサ、４０バッファ素子、４２制御トランジスタ、１００，２００スイッチング回路。

Claims

制御信号に応じてオン状態とオフ状態を切り替える主スイッチング素子と、
前記主スイッチング素子に流れる電流値に応じて前記制御信号をハイレベル又はローレベルに切り替えて前記主スイッチング素子のオン状態とオフ状態とを制御するバッファ素子と、を備え、
前記バッファ素子は、前記制御信号をハイレベルからローレベルへ切り替える第１閾値と、前記制御信号をローレベルからハイレベルへ切り替える第２閾値と、が異なることを特徴とする半導体装置。
請求項１に記載の半導体装置であって、
前記主スイッチング素子を流れる電流値に比例したセンス電圧を求めるためのセンス抵抗と、
前記センス電圧と所定の比較基準電圧との大小関係に応じて出力電圧を変化させるコンパレータと、
前記コンパレータの出力により充電されるコンデンサと、を備え、
前記バッファ素子は、前記コンデンサの充電電圧に応じて前記制御信号をハイレベル又はローレベルに切り替えて前記主スイッチング素子のオン状態とオフ状態とを制御することを特徴とする半導体装置。
請求項２に記載の半導体装置であって、
前記制御信号に応じて前記主スイッチング素子と同期してオン状態とオフ状態を切り替えるセンススイッチング素子を更に備え、
前記センス抵抗には、前記センススイッチング素子を介して電流が供給されることを特徴とする半導体装置。