JP2010098176A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010098176A JP2010098176A JP2008268812A JP2008268812A JP2010098176A JP 2010098176 A JP2010098176 A JP 2010098176A JP 2008268812 A JP2008268812 A JP 2008268812A JP 2008268812 A JP2008268812 A JP 2008268812A JP 2010098176 A JP2010098176 A JP 2010098176A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- shift amount
- sparse
- semiconductor device
- dense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】疎部及び密部のそれぞれにおいて、所望の寸法のデバイスパターンを簡単にエッチングにより形成できるようにする。
【解決手段】金属層12上に2層のマスク層13,14を形成する工程と、2層のマスク層13,14に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるCDシフト量を調整する1種類のエッチングパラメータを変更させてエッチングを行い、マスクパターン13−1〜13−4,14−1〜14−4を形成する工程と、マスクパターン13−1〜13−4を用いて金属層12をエッチングし、ゲート電極12−1〜12−4を形成する。
【選択図】図1
【解決手段】金属層12上に2層のマスク層13,14を形成する工程と、2層のマスク層13,14に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるCDシフト量を調整する1種類のエッチングパラメータを変更させてエッチングを行い、マスクパターン13−1〜13−4,14−1〜14−4を形成する工程と、マスクパターン13−1〜13−4を用いて金属層12をエッチングし、ゲート電極12−1〜12−4を形成する。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関し、特に、配線や電極などをパターニングする半導体装置の製造方法に関する。
システムLSI(Large Scale Integrated circuit)などの半導体装置では、1つのチップ上に配線密度の異なる複雑な回路が形成されている。半導体装置の微細化が進むなか、高密度化するデバイスパターンのパターニング工程の際には、高い加工精度が要求されている。
リソグラフィ工程では、基板上に形成されたマスクパターンにしたがってエッチングを行う。エッチング後のデバイスパターンの寸法(幅や口径)は、CD(Critical Dimension)シフトにより、一般的にマスクパターンの寸法とは異なる。CDシフト量はエッチング条件により制御することが可能であるが、チップ内でデバイスパターンを疎に形成する領域(疎部)と、密に形成する領域(密部)とでも変わってくる。このようにパターン密度によってCDシフト量が変化してエッチングの結果に差異が生じる現象は、マイクロローディング効果として知られている。
従来、マスクの下地膜のエッチングにおいて、エッチング条件を調整して、疎部と密部におけるCDシフト量の差(以下疎密差という)を小さくする方法が知られている(たとえば、特許文献1参照。)。
また、ウェハの温度とO2(酸素)の流量を制御することによって、疎部と密部におけるCDシフト量を制御する方法が知られている(たとえば、特許文献2参照。)。
また、エッチングガスであるSO2(二酸化硫黄)/O2の流量比と、オーバーエッチング量を最適化することによって、マスクパターンの疎密に起因する寸法の変動を解消する方法が知られている(たとえば、特許文献3参照。)。
特開平8−286381号公報
特開2007−81216号公報
特開2005−26292号公報
また、エッチングガスであるSO2(二酸化硫黄)/O2の流量比と、オーバーエッチング量を最適化することによって、マスクパターンの疎密に起因する寸法の変動を解消する方法が知られている(たとえば、特許文献3参照。)。
しかし、従来の技術では、疎部と密部で、それぞれ所望の寸法のデバイスパターンを得るためには、2種類のエッチングパラメータを同時に変更する必要があった。そのため、エッチング条件の設定が困難であり、2種類のエッチングパラメータに対するCDシフト量の依存性について事前に詳細な調査が必要になるなど工数がかかった。
上記の点を鑑みて、本発明者らは、疎部及び密部のそれぞれにおいて、簡単に所望の寸法のデバイスパターンを形成可能な半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、以下のような工程を有する半導体装置の製造方法が提供される。この半導体装置の製造方法は、パターニング対象層上に2層のマスク層を形成する工程と、2層の前記マスク層に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるCDシフト量を調整する1種類のエッチングパラメータを変更させてエッチングを行い、マスクパターンを形成する工程と、前記マスクパターンを用いて前記パターニング対象層をエッチングし、前記デバイスパターンを形成する工程と、を有する。
疎部及び密部のそれぞれにおいて、簡単に所望の寸法のデバイスパターンを形成可能となる。
以下、本実施の形態を図面を参照して詳細に説明する。
図1は、本実施の形態の半導体装置の製造方法の概略を示す図である。
なお、以下では、MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)のゲート電極をエッチングにより形成する場合を例にして説明する。
図1は、本実施の形態の半導体装置の製造方法の概略を示す図である。
なお、以下では、MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)のゲート電極をエッチングにより形成する場合を例にして説明する。
まず、半導体基板(たとえば、シリコンウェハ)10上に、ゲート絶縁膜用の絶縁層11を形成して、その上にパターニング対象層としてゲート電極形成用の金属層12を形成する。そして、金属層12上に、2層のマスク層13,14を形成する。さらに、その上にリソグラフィ技術でレジストパターン15−1,15−2,15−3,15−4を形成する(図1(A))。レジストパターン15−1〜15−4は、形成するデバイスパターンである、ゲート電極12−1,12−2,12−3,12−4の形状にパターニングされている(図1(D)参照)。
また、レジストパターン15−1は隣接するレジストパターン15−2とは離れた、疎部に形成され、レジストパターン15−2〜15−4は互いに近接しており、密部に形成されている。たとえば、密部のレジストパターン15−2〜15−4間の距離は、70〜100nm、疎部のレジストパターン15−1とレジストパターン15−2間の距離は、0.7〜1.0μm程度である。ここで、疎部のレジストパターン15−1の寸法をx1、密部のレジストパターン15−2〜15−4の寸法をx2とする。
このようなレジストパターン15−1〜15−4をマスクとして、マスク層14をエッチングし、レジストパターン15−1〜15−4を除去することで、マスクパターン14−1,14−2,14−3,14−4を形成する(図1(B))。なお、マスク層13,14は、異なる材質からなる膜であり、マスク層14のエッチングは、マスク層13に対して高い選択比を有する条件で行う。詳細は後述する。
次に、マスクパターン14−1〜14−4をマスクとして、マスク層13をエッチングし、マスクパターン14−1〜14−4を除去することで、マスクパターン13−1,13−2,13−3,13−4を形成する(図1(C))。このとき金属層12がエッチングされないように、金属層12に対して、高い選択比を有する条件で、マスク層13をエッチングする。
最後に、マスクパターン13−1〜13−4をマスクとして、金属層12及び絶縁層11をエッチングし、マスクパターン13−1〜13−4を除去する。これにより、ゲート電極12−1〜12−4及びゲート絶縁膜11−1,11−2,11−3,11−4を形成する(図1(D))。その後は、図示を省略するが、公知のドーピング工程などでドレイン及びソース領域を形成してMOSFETを完成させる。
図1(D)の工程において形成される疎部のゲート電極12−1の寸法をy1、密部のゲート電極12−2〜12−4の寸法をy2とすると、疎部のCDシフト量はx1−y1、密部のCDシフト量はx2−y2となる。
疎部のゲート電極12−1の寸法をt1、密部のゲート電極12−2〜12−4の寸法をt2としたい場合、寸法y1,y2が寸法t1,t2に近づくように、マスク層13,14のエッチングの際にCDシフト量を調整する。
本実施の形態の半導体装置の製造方法では、マスク層13,14のエッチングの際に、各層ごと、疎部または密部におけるCDシフト量を調整する1種類のエッチングパラメータを変更する。たとえば、以下に詳細に示すように、マスク層14のエッチングの際には、オーバーエッチング量を変更し、マスク層13のエッチングの際にはガス流量を変更する。
このように、マスク層13,14のエッチングの際に、それぞれ1種類のエッチングパラメータを変更してCDシフト量を制御するので、エッチング条件の設定が簡単になる。そのため、疎部及び密部で簡便に所望の寸法のゲート電極12−1〜12−4を形成することが可能となる。
次に、本実施の形態の半導体装置の製造方法の詳細を説明する。
まず、CDシフト量を制御するためのエッチングパラメータとして、オーバーエッチング量とガス流量を用いた場合の、CDシフト量の変化を検討した結果を示す。
まず、CDシフト量を制御するためのエッチングパラメータとして、オーバーエッチング量とガス流量を用いた場合の、CDシフト量の変化を検討した結果を示す。
なお、前述の図1の、金属層12として、ポリシリコンを用い、その上に形成するマスク層13として、カーボン系のレジスト膜を120nm積層した。さらに、マスク層13上に形成するマスク層14として、SiO系膜であるシロキサンを30nmの厚さで形成した。上層のレジストパターン15−1〜15−4は、130nmの厚さで形成した。
また、金属層12及びマスク層13,14に対するプラズマエッチングの条件を以下に示す。
(金属層12のエッチング条件)
ガス流量:HBr(臭化水素)/O2=170/4sccm
エッチングチャンバ内圧力:6mTorr
RF(Radio Frequency)パワー:385W
印加電圧:65V
オーバーエッチング量:50sec(固定)
(マスク層13のエッチング条件)
ガス流量:SO2/O2/He(ヘリウム)=x/30−x/60sccm(xは可変パラメータ)
エッチングチャンバ内圧力:5mTorr
RFパワー:330W
印加電圧:100V
オーバーエッチング量:20%
(マスク層14のエッチング条件)
ガス流量:CF4(四フッ化炭素)/CHF3(三フッ化メタン)=100/20sccm
エッチングチャンバ内圧力:5mTorr
RFパワー:330W
印加電圧:100V
オーバーエッチング量:y%(yは可変パラメータ)
なお、マスク層13のエッチングの際には、SO2のガス流量を変更するが、総流量を一定とするため、O2の流量も同時に変更する。
(金属層12のエッチング条件)
ガス流量:HBr(臭化水素)/O2=170/4sccm
エッチングチャンバ内圧力:6mTorr
RF(Radio Frequency)パワー:385W
印加電圧:65V
オーバーエッチング量:50sec(固定)
(マスク層13のエッチング条件)
ガス流量:SO2/O2/He(ヘリウム)=x/30−x/60sccm(xは可変パラメータ)
エッチングチャンバ内圧力:5mTorr
RFパワー:330W
印加電圧:100V
オーバーエッチング量:20%
(マスク層14のエッチング条件)
ガス流量:CF4(四フッ化炭素)/CHF3(三フッ化メタン)=100/20sccm
エッチングチャンバ内圧力:5mTorr
RFパワー:330W
印加電圧:100V
オーバーエッチング量:y%(yは可変パラメータ)
なお、マスク層13のエッチングの際には、SO2のガス流量を変更するが、総流量を一定とするため、O2の流量も同時に変更する。
また、オーバーエッチング量は、マスク層14のエッチングで終点を検出した後に追加されるエッチング時間であり、終点を検出するまでの時間に対する割合として表す。なお、終点は、プラズマ発光分析を利用して自動的に判断される。
以上の条件でエッチングした後に得られたゲート電極12−1〜12−4の寸法y1,y2を、SEM(Scanning Electron Microscope)などを用いて測定し、レジストパターン15−1〜15−4の寸法x1,x2とから、疎部のCDシフト量x1−y1及び密部のCDシフト量x2−y2のエッチングパラメータ依存性を求めた。
図2は、CDシフト量の各エッチングパラメータ依存性を示す図であり、(A)が疎部、(B)が密部でのCDシフト量のエッチングパラメータ依存性を示す図である。
図2(A),(B)ともX−Y軸でSO2流量(Sccm)とオーバーエッチング量(%)を示し、Z軸でCDシフト量(nm)を示している。
図2(A),(B)ともX−Y軸でSO2流量(Sccm)とオーバーエッチング量(%)を示し、Z軸でCDシフト量(nm)を示している。
エッチングパラメータであるSO2流量とオーバーエッチング量の変化に対するCDシフト量の変化は、図2(A),(B)で示すように、疎部と密部とで異なっている。オーバーエッチング量の増加に対するCDシフト量の増加は、疎部よりも密部の方が大きい。また、SO2流量の減少に対するCDシフト量の増加も、疎部の方が大きい。
なお、疎部、密部ともに、CDシフト量のエッチングパラメータ依存性を表すグラフ中の面は、ほぼ平面であり、線形の相関を有することが予想できる。これは、最適なエッチングパラメータの値を計算するための方程式が1次式で求められることを意味する。そのため、モデルの構築が簡便となり、寸法制御の観点から、SO2流量とオーバーエッチング量は、理想的なエッチングパラメータであると言える。
図3は、CDシフト量の疎密差の各エッチングパラメータに対する依存性を示す図である。
X−Y軸でSO2流量(Sccm)とオーバーエッチング量(%)を示し、Z軸でCDシフト量(nm)の疎密差(疎部と密部とのCDシフト量の差)を示している。
X−Y軸でSO2流量(Sccm)とオーバーエッチング量(%)を示し、Z軸でCDシフト量(nm)の疎密差(疎部と密部とのCDシフト量の差)を示している。
CDシフト量の疎密差の変化範囲は、選択したエッチングパラメータ(SO2流量とオーバーエッチング量)の変化域に対して、およそ−3〜+3nmとなることがわかった。これは、現状の半導体装置の製造プロセスにおいて、必要と予想される、疎密差を補正する範囲としてほぼ満足できる値である。
図2、図3で示された結果から、疎部のCDシフト量と疎密差の、エッチングパラメータに対する依存性を線形近似することによって、所望の寸法を得るために必要なエッチング条件を求めるモデルとなる方程式を構築した。
マスク層14であるSiO系膜のオーバーエッチング量をa(%)、マスク層13のエッチングにおけるSO2流量をb(sccm)とする。疎部のCDシフト量をsi(nm)、CDシフト量の疎密差をds(nm)とすると、siとdsは、図2、図3で示された結果から以下の近似式で表せる。
si=0.0465×a−1.265×b+41.73 (1)
ds=−0.0135×a−0.414×b+8.37 (2)
この式(1),(2)から、オーバーエッチング量a及びSO2流量bは、以下の式で計算できる。
ds=−0.0135×a−0.414×b+8.37 (2)
この式(1),(2)から、オーバーエッチング量a及びSO2流量bは、以下の式で計算できる。
a=−0.371×si−1.281×ds+26.21 (3)
b=11.41×si−34.81×ds−184.5 (4)
このような式(3),(4)を用いて、エッチングパラメータを設定することで、疎部及び密部でそれぞれ所望の寸法のゲート電極12−1〜12−4を得ることができる。
b=11.41×si−34.81×ds−184.5 (4)
このような式(3),(4)を用いて、エッチングパラメータを設定することで、疎部及び密部でそれぞれ所望の寸法のゲート電極12−1〜12−4を得ることができる。
なお、上記では、疎部のCDシフト量をもとに、式(3),(4)を構築したが、密部のCDシフト量をもとにしてもよい。
図4は、本実施の形態の半導体装置の製造方法を適用するエッチング装置とその制御系の構成例を示す図である。
図4は、本実施の形態の半導体装置の製造方法を適用するエッチング装置とその制御系の構成例を示す図である。
エッチング装置20は、エッチングに使用するガスを供給するガス供給部21a,21b,21cと、ガス流量を制御する流量制御部22と、エッチングチャンバ23を有している。
エッチングチャンバ23は、ガスをエッチングチャンバ23内に投入するガス投入口24a,24b,24cと、上部電極25と下部電極26を有している。
上部電極25は、RF電源27と接続され、下部電極26は、バイアス電源28と接続されている。RF電源27とバイアス電源28は接地されている。
上部電極25は、RF電源27と接続され、下部電極26は、バイアス電源28と接続されている。RF電源27とバイアス電源28は接地されている。
さらに、エッチング装置20は、入力されたエッチング条件にしたがって、流量制御部22、RF電源27またはバイアス電源28を制御するエッチング制御部29を有している。
制御系としては、たとえば、記録媒体30aに格納された式(3),(4)を用いて最適なエッチング条件の計算などを行う制御用計算機30と、生産統合システム31を有している。
生産統合システム31は、1つまたは複数のコンピュータを有し、測長器32で測長されたレジストパターン15−1〜15−4の寸法x1,x2や、ゲート電極12−1〜12−4の寸法y1,y2を入力し、制御用計算機30に転送する。また、制御用計算機30で計算されたエッチング条件や、その他のエッチング条件をエッチング制御部29に通知する。
測長器32は、たとえば、SEMである。
以下、エッチング工程の流れを説明する。
図5は、エッチング工程の流れを説明するフローチャートである。
以下、エッチング工程の流れを説明する。
図5は、エッチング工程の流れを説明するフローチャートである。
まず、図1(A)で示したように形成したレジストパターン15−1〜15−4の寸法x1,x2を、測長器32で測長する(ステップS1)。
次に、制御用計算機30は、たとえば、ユーザから、疎部及び、密部のゲート電極12−1〜12−4の狙い値(前述の寸法t1,t2)の入力を受け付ける(ステップS2)。制御用計算機30は、入力された狙い値にするために必要な疎部のCDシフト量(si=x1−t1)と、CDシフト量の疎密差(ds=(x1−t1)−(x2−t2))を計算する(ステップS3)。
次に、制御用計算機30は、たとえば、ユーザから、疎部及び、密部のゲート電極12−1〜12−4の狙い値(前述の寸法t1,t2)の入力を受け付ける(ステップS2)。制御用計算機30は、入力された狙い値にするために必要な疎部のCDシフト量(si=x1−t1)と、CDシフト量の疎密差(ds=(x1−t1)−(x2−t2))を計算する(ステップS3)。
そして、制御用計算機30は、式(3),(4)にステップS3の処理で求めたsiとdsを代入することによって、入力された狙い値にするための、最適なオーバーエッチング量a(%)と、SO2流量(sccm)を計算する(ステップS4)。
生産統合システム31は、ステップS4で計算されたエッチング条件を、エッチングチャンバ内圧力やRFパワーなど、前述した他のエッチング条件とともにエッチング制御部29に設定する(ステップS5)。
その後、エッチング装置20により、図1で示したようなエッチング処理を行う(ステップS6)。図1(A)から図1(B)で示しているマスク層14のエッチング工程では、エッチング制御部29は、RF電源27を制御して、式(3)で求めたオーバーエッチング量aになるようにする。また、図1(B)から図1(C)で示しているマスク層13のエッチング工程では、エッチング制御部29は、流量制御部22を制御して、式(4)で求めたSO2流量bになるようにする。その後、金属層12及び絶縁層11のエッチングは、前述のエッチング条件(ガス流量:HBr/O2=170/4sccm、エッチングチャンバ内圧力:6mTorr、RFパワー:385W)で行う。
以上のエッチング処理により、疎部でも密部でも、エッチング後に所望の寸法t1,t2のゲート電極12−1〜12−4を形成することが可能となる。
上記のように、本実施の形態の半導体装置の製造方法では、リソグラフィ工程で形成されたレジストパターン15−1〜15−4の寸法が一定でなくても、エッチング条件を最適化することで、疎部及び密部のゲート電極12−1〜12−4を所望の寸法に加工することが可能となる。これにより、リソグラフィ工程においてプロセスの許容度が拡大し、リソグラフィ装置の稼働率の向上や、メンテナンス工程の削減が実現できる。
上記のように、本実施の形態の半導体装置の製造方法では、リソグラフィ工程で形成されたレジストパターン15−1〜15−4の寸法が一定でなくても、エッチング条件を最適化することで、疎部及び密部のゲート電極12−1〜12−4を所望の寸法に加工することが可能となる。これにより、リソグラフィ工程においてプロセスの許容度が拡大し、リソグラフィ装置の稼働率の向上や、メンテナンス工程の削減が実現できる。
また、1つの層のエッチングの際に、1つのエッチングパラメータのみを変更しているので、1つの層で複数のエッチングパラメータを同時に変更する場合と比較して、望ましいエッチング条件を簡便かつ迅速に求めることができる。
なぜなら、1つの層で複数のエッチングパラメータを変化させる場合は、それぞれのエッチングパラメータの変化が互いに影響をおよぼすことを考慮して、すべてのエッチング条件において試作による事前検証が必要となるからである。具体的には、1つのエッチングパラメータの設定値として5条件を想定すると、1層で2種類のエッチングパラメータを変化させるときは5×5の試作が必要となる。これに対し、本実施の形態の半導体装置の製造方法では、2層分の5×2回の試作で足りる。
また、エッチング装置のメンテナンスなどによってエッチング特性が変動することも考えられるが、1層で1つのエッチングパラメータのみを変化させるので、エッチング条件の調整も簡便に行うことができる。そのため、エッチング装置における製品処理の停止期間を短縮できる。
また、エッチング条件を変更する層は、マスク層13,14だけであり、金属層12のエッチングは、制御する寸法によらず一定のエッチング条件を用いて行う。このため、金属層12に対するエッチングダメージを抑えられ、ゲート電極12−1〜12−4の側壁の形状、下地に対するエッチング選択比、過剰なエッチングによる下地の膜厚減少を、安定に保つことができる。
ところで、図4で示したようなエッチングチャンバ23の内壁への堆積膜や、プラズマに曝されて消耗する部材の影響によって、ロット間の処理に対するエッチング特性は変動する。また、ロット内においてもプラズマ処理中にウェハ温度が上昇するなどの現象によって、ウェハごとにエッチング特性が変動することも起こりうる。このようなプロセス装置の状態の変化に起因する変動をプロセスドリフトと呼ぶ。
図6は、CDシフト量及びCDシフト量の疎密差の経時変化の一例を示す図であり、(A)が疎部と密部でのCDシフト量の経時変化を示し、(B)がCDシフト量の疎密差の経時変化を示す図である。
図6(A)において、縦軸がCDシフト量、横軸が日時である。実線が疎部のCDシフト量の経時変化、点線が密部のCDシフト量の経時変化を示している。
図6(B)において、縦軸がCDシフト量の疎密差、横軸が日時である。
図6(B)において、縦軸がCDシフト量の疎密差、横軸が日時である。
図6(A)に示すように、疎部及び密部ともCDシフト量が経時変化し、その変化量は疎部と密部で異なり、疎密差は、図6(B)のようなグラフで示される。
以上のようなCDシフト量の経時変化を考慮したエッチング方法を以下に説明する。
以上のようなCDシフト量の経時変化を考慮したエッチング方法を以下に説明する。
図7は、CDシフト量の経時変化を考慮したエッチング工程の流れを説明するフローチャートである。
まず、図6で示したような、CDシフト量及びCDシフト量の疎密差の経時変化を記録媒体30aに記録する(ステップS10)。ロットごとにエッチング条件を最適化する場合にはロットごと、ウェハごとに最適化する場合には、ウェハごとに疎部及び密部でのCDシフト量を求め、その経時変化と、CDシフト量の疎密差の経時変化を記録する。
まず、図6で示したような、CDシフト量及びCDシフト量の疎密差の経時変化を記録媒体30aに記録する(ステップS10)。ロットごとにエッチング条件を最適化する場合にはロットごと、ウェハごとに最適化する場合には、ウェハごとに疎部及び密部でのCDシフト量を求め、その経時変化と、CDシフト量の疎密差の経時変化を記録する。
次に、制御用計算機30は、CDシフト量及びCDシフト量の疎密差の経時変化をもとに、次回のそれらの値を予測する(ステップS11)。
たとえば、最近の処理結果から複数ロットまたは複数ウェハ前の処理にさかのぼって、その処理におけるCDシフト量及びCDシフト量の疎密差それぞれに対して、移動平均を求める。また、最近の処理結果に重み付けする加重平均を利用してもよい。このようにして求めた予測値は、あるエッチング条件を仮定したときのCDシフト量及びCDシフト量の疎密差である。仮定するエッチング条件は、エッチングパラメータを変化させる際の中心条件、または実際の処理で頻度の高いエッチング条件であることが望ましい。
たとえば、最近の処理結果から複数ロットまたは複数ウェハ前の処理にさかのぼって、その処理におけるCDシフト量及びCDシフト量の疎密差それぞれに対して、移動平均を求める。また、最近の処理結果に重み付けする加重平均を利用してもよい。このようにして求めた予測値は、あるエッチング条件を仮定したときのCDシフト量及びCDシフト量の疎密差である。仮定するエッチング条件は、エッチングパラメータを変化させる際の中心条件、または実際の処理で頻度の高いエッチング条件であることが望ましい。
次に、制御用計算機30は、図2、図3で示したようなエッチングパラメータに対するCDシフト量及びCDシフト量の疎密差の相関モデルを、ステップS11の処理で求めた予測値を用いて調整する(ステップS12)。
たとえば、図2、図3から経時変化の記録に用いた一定のエッチング条件のときのCDシフト量及びCDシフト量の疎密差を求め、それらの値と、ステップS11の処理で求めた予測値とを比較して、構築した相関モデルを調整する。その際には、図2、図3のグラフにおける傾きは変化しないと仮定して切片を調整する。これに応じて、式(3),(4)を修正する。または、事前の調査で得られた図2、図3の相関モデルを、最新の処理結果に応じて再構築するようにしてもよい。
ステップS13〜S18の処理は、図5のステップS1〜S6の処理と同様であるので説明を省略する。
以上のように、CDシフト量及びCDシフト量の疎密差の経時変化を考慮して相関モデルを調整することで、ロットごとの場合は各ロットの代表値、ウェハごとの場合は各ウェハの代表値としての、疎部及び密部の寸法を高精度に制御することができる。これにより、リソグラフィだけでなくエッチングにおけるプロセス許容度が拡大し、エッチング装置においても装置稼働率の向上やメンテナンス工数の削減が期待できる。
以上のように、CDシフト量及びCDシフト量の疎密差の経時変化を考慮して相関モデルを調整することで、ロットごとの場合は各ロットの代表値、ウェハごとの場合は各ウェハの代表値としての、疎部及び密部の寸法を高精度に制御することができる。これにより、リソグラフィだけでなくエッチングにおけるプロセス許容度が拡大し、エッチング装置においても装置稼働率の向上やメンテナンス工数の削減が期待できる。
なお、上記では、CDシフト量及びCDシフト量の疎密差の経時変化を考慮してエッチング条件を変更する場合について説明したが、エッチング後の寸法が影響を与えるデバイスの電気的特性を考慮してエッチング条件を設定するようにしてもよい。
たとえば、ゲート電極のエッチングに関しては、ゲート長が短くなるにつれて、トランジスタの閾値電圧は減少し、オン電流及びオフ電流は増加する。また、配線プロセスのエッチングに関しては、穴径または線幅が大きくなるにつれて、配線抵抗は低減する。このような、デバイスの電気的特性と寸法との相関にもとづき、所望の電気的特性を得るための加工寸法を求める。
具体的には、疎部及び密部、もしくはそのどちらかと相関を持つデバイスの電気的特性をあらかじめ抽出しておく。そして、抽出した電気的特性に対する狙い値と実測値との差をもとに、エッチング後の最適な寸法を求める。そして、次回のロット処理やウェハ処理で最適な寸法を得るために必要なCDシフト量及び、CDシフト量の疎密差を計算し、それを式(3),(4)に代入してエッチングパラメータを決定する。
デバイスの電気的特性に応じてエッチング条件を変更することで、デバイスの電気的特性を安定化させることができる。
なお、以上の説明では、図1に示したように、金属層12上にエッチング対象のマスク層13,14が2層である場合について説明したが、エッチング対象となる層が3層以上であってもよい。2層のマスク層13,14を用いて疎部及び密部のゲート電極12−1〜12−4の寸法が制御できれば、それ以外の層のエッチング時に適当なエッチング条件を選択することで、寸法以外のウェハ面内分布などを改善することが可能である。また、使用できるエッチングパラメータの変化域に対してCDシフト量が変化する範囲が小さい場合、他の層のエッチング条件も変化させることで、CDシフト量の変化する範囲を広げることもできる。
なお、以上の説明では、図1に示したように、金属層12上にエッチング対象のマスク層13,14が2層である場合について説明したが、エッチング対象となる層が3層以上であってもよい。2層のマスク層13,14を用いて疎部及び密部のゲート電極12−1〜12−4の寸法が制御できれば、それ以外の層のエッチング時に適当なエッチング条件を選択することで、寸法以外のウェハ面内分布などを改善することが可能である。また、使用できるエッチングパラメータの変化域に対してCDシフト量が変化する範囲が小さい場合、他の層のエッチング条件も変化させることで、CDシフト量の変化する範囲を広げることもできる。
また、上記では、CDシフト量を調整するエッチングパラメータとして、マスク層14をエッチングする際のオーバーエッチング量と、マスク層13をエッチングする際のSO2流量を選択したが、これに限定されない。エッチング条件と、エッチングされる膜の材質などに応じて、CDシフト量を効果的に制御できるように他のエッチングパラメータ(エッチング中の圧力、ウェハ温度、バイアス電源のパワーなど)を用いてもよい。
寸法の制御に対して効果的なエッチングパラメータを選択するには、疎部及び密部、それぞれのCDシフト量がエッチングパラメータの増減に応じて変化することが必要である。なおかつ、CDシフト量の疎密差が変化するように、疎部のCDシフト量の変化量と、密部のCDシフト量の変化量とが異なっていることが望ましい。
図8は、1つのエッチングパラメータの変化に対する疎部及び密部のCDシフト量の変化の例を示す図である。図8(A),(B),(C)で、3種類のエッチングパラメータとCDシフト量との関係を示している。縦軸がCDシフト量、横軸がエッチングパラメータである。また、実線が疎部におけるエッチングパラメータとCDシフト量の関係を示し、点線が密部におけるエッチングパラメータとCDシフト量の関係を示している。
図8(A)では、エッチングパラメータの有効な変化の範囲で、疎部と密部のCDシフト量とエッチングパラメータとの関係を表す直線が交差している場合について示している。
このようなエッチングパラメータを使用する場合には、交点より小さいエッチングパラメータを選択するか交点よりも大きいエッチングパラメータを選択するかで、疎密差がプラスであってもマイナスであっても制御できる。
図8(B)では、エッチングパラメータの有効な変化範囲内で疎部と密部のCDシフト量とエッチングパラメータとの関係を表す直線が交差しない場合について示している。また、エッチングパラメータの増加に対して、CDシフト量の変化量が疎部のほうが大きい。
このようなエッチングパラメータを、ある層のエッチングの際に変更してCDシフト量の調整に使用する場合には、他の層では、エッチングパラメータの増加に対して、CDシフト量の変化量が密部のほうが大きくなるエッチングパラメータを選択する。このように求めた2種類のエッチングパラメータを用いることで、疎部及び密部それぞれにおいて、形成するデバイスパターンの寸法を制御することができる。
図8(C)では、疎部と密部のCDシフト量とエッチングパラメータとの関係を表す直線が平行となっている場合について示している。ある層におけるエッチングの際に、図8(C)のような依存性を示すエッチングパラメータを調整するだけではCDシフト量の疎密差を制御できない。そこで、他の層のエッチングの際に、図8(B)のような依存性を示すエッチングパラメータを調整することで、CDシフト量の疎密差も制御できる。ただし、制御した疎密差がプラスまたはマイナスのどちらかの場合に限り有効である。
なお、上記では、MOSFETにおけるゲート電極をエッチングにより形成する場合を例にして説明したが、これに限定されない。たとえば、配線形成工程など、CDシフト量を変化することができるエッチングパラメータを見出すことができるすべてのエッチングプロセスに対して適用可能である。
10 半導体基板
11 絶縁層
11−1〜11−4 ゲート絶縁膜
12 金属層
12−1〜12−4 ゲート電極
13,14 マスク層
13−1〜13−4,14−1〜14−4 マスクパターン
15−1〜15−4 レジストパターン
11 絶縁層
11−1〜11−4 ゲート絶縁膜
12 金属層
12−1〜12−4 ゲート電極
13,14 マスク層
13−1〜13−4,14−1〜14−4 マスクパターン
15−1〜15−4 レジストパターン
Claims (6)
- パターニング対象層上に2層のマスク層を形成する工程と、
2層の前記マスク層に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるCDシフト量を調整する1種類のエッチングパラメータを変更させてエッチングを行い、マスクパターンを形成する工程と、
前記マスクパターンを用いて前記パターニング対象層をエッチングし、前記デバイスパターンを形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記疎部及び前記密部それぞれにおける前記デバイスパターンの寸法の狙い値の入力を受け付ける工程と、入力された前記狙い値と、最上層の前記マスク層上に形成するレジストパターンの寸法とをもとに、必要な前記CDシフト量を計算する工程と、を有することを特徴とする請求項1記載の半導体装置の製造方法。
- 測長器による測定で、前記エッチングパラメータの変化に対する、前記CDシフト量または前記CDシフト量の前記疎部と前記密部間の差の変化をあらかじめ求め、必要な前記CDシフト量を得るための前記エッチングパラメータを求める式を構築しておき、前記式をもとに、前記エッチングパラメータを決定することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記CDシフト量または前記CDシフト量の前記疎部と前記密部間の差の経時変化を記録する工程と、前記経時変化をもとに、次回のエッチング処理における前記CDシフト量または前記CDシフト量の前記疎部と前記密部間の差を予測する工程と、を有し、予測した前記CDシフト量または前記CDシフト量の前記疎部と前記密部間の差をもとに、次回のエッチング条件を調整することを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置の製造方法。
- 所望の電気的特性を得るために必要な前記デバイスパターンの寸法となるように、前記CDシフト量または前記CDシフト量の前記疎部と前記密部間の差を計算し、前記CDシフト量または前記CDシフト量の前記疎部と前記密部間の差をもとに、前記エッチングパラメータを決定することを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
- 前記エッチングパラメータは、オーバーエッチング量またはガス流量であることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268812A JP2010098176A (ja) | 2008-10-17 | 2008-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268812A JP2010098176A (ja) | 2008-10-17 | 2008-10-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010098176A true JP2010098176A (ja) | 2010-04-30 |
Family
ID=42259646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008268812A Pending JP2010098176A (ja) | 2008-10-17 | 2008-10-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010098176A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140031224A (ko) * | 2011-03-22 | 2014-03-12 | 도쿄엘렉트론가부시키가이샤 | 다층 마스크에서의 패턴의 cd 및 무결성을 제어하기 위한 에칭 프로세스 |
-
2008
- 2008-10-17 JP JP2008268812A patent/JP2010098176A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140031224A (ko) * | 2011-03-22 | 2014-03-12 | 도쿄엘렉트론가부시키가이샤 | 다층 마스크에서의 패턴의 cd 및 무결성을 제어하기 위한 에칭 프로세스 |
JP2014512096A (ja) * | 2011-03-22 | 2014-05-19 | 東京エレクトロン株式会社 | 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス |
KR101887723B1 (ko) * | 2011-03-22 | 2018-08-10 | 도쿄엘렉트론가부시키가이샤 | 다층 마스크에서의 패턴의 cd 및 무결성을 제어하기 위한 에칭 프로세스 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4191484B2 (ja) | エッチング選択度を制御するための方法 | |
CN101064244B (zh) | 形成用于高孔径比应用的各向异性特征图形的蚀刻方法 | |
JP2020511789A (ja) | 三次元(3d)メモリ構造および方法 | |
US9362185B2 (en) | Uniformity in wafer patterning using feedback control | |
US20190341474A1 (en) | Method and Structure for Mandrel and Spacer Patterning | |
JP4971050B2 (ja) | 半導体装置の寸法測定装置 | |
KR20110011571A (ko) | 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법 | |
WO2010095196A1 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
KR100849190B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
TWI471904B (zh) | 在製造一半導體裝置期間使用之方法、用於形成非對稱半導體裝置特徵之方法及包括該半導體裝置之結構 | |
KR100836945B1 (ko) | 게이트 전극 폭의 변동을 감소시키는 방법 | |
JP2010098176A (ja) | 半導体装置の製造方法 | |
US10204832B2 (en) | Method of patterning intersecting structures | |
JP5815361B2 (ja) | 基板処理制御装置および基板処理制御方法、制御プログラム、可読記憶媒体 | |
JP2006324615A (ja) | 半導体素子の導電配線形成方法 | |
CN109037029B (zh) | 一种蓝宝石等离子刻蚀负载效应的图形修饰方法及*** | |
JP2005026292A (ja) | 半導体装置及びその製造方法、半導体製造装置 | |
JP5176902B2 (ja) | 電子デバイスの製造方法及び設定装置 | |
CN107924855B (zh) | 用于控制蚀刻工艺的***及方法 | |
JP4700922B2 (ja) | 半導体装置の製造方法 | |
JP2008124466A (ja) | ライン抵抗ばらつきを伴う配線構造 | |
TWI727049B (zh) | 半導體裝置的形成方法 | |
CN117320443A (zh) | 半导体元件的制备方法 | |
TW202343543A (zh) | 遮罩表面形貌變異性降低方法 | |
JP2004165675A (ja) | 半導体集積回路装置の製造方法 |