JP2010092528A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2010092528A JP2010092528A JP2008260045A JP2008260045A JP2010092528A JP 2010092528 A JP2010092528 A JP 2010092528A JP 2008260045 A JP2008260045 A JP 2008260045A JP 2008260045 A JP2008260045 A JP 2008260045A JP 2010092528 A JP2010092528 A JP 2010092528A
- Authority
- JP
- Japan
- Prior art keywords
- data
- page
- memory cell
- read
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Read Only Memory (AREA)
Abstract
【課題】リードディスターブによる誤動作を抑制することができる不揮発性半導体記憶装置を提供する
【解決手段】本発明の不揮発性半導体記憶装置は、複数のNAND型フラッシュメモリセルが直列に接続されその両端にそれぞれ選択トランジスタが接続されているNANDセルユニットを複数備え、NAND型フラッシュメモリセルからページ単位でデータが読み出されるメモリセルアレイ13と、メモリセルアレイ13において読み出し頻度が相対的に高いページ14に記憶されているデータを少なくとも1ページ分保持し、読み出し頻度が相対的に高いページ14に対する読み出し要求があった場合に、メモリセルアレイ13へのアクセスに替わって保持しているデータを出力するデータバッファ12とを有する。
【選択図】図1
【解決手段】本発明の不揮発性半導体記憶装置は、複数のNAND型フラッシュメモリセルが直列に接続されその両端にそれぞれ選択トランジスタが接続されているNANDセルユニットを複数備え、NAND型フラッシュメモリセルからページ単位でデータが読み出されるメモリセルアレイ13と、メモリセルアレイ13において読み出し頻度が相対的に高いページ14に記憶されているデータを少なくとも1ページ分保持し、読み出し頻度が相対的に高いページ14に対する読み出し要求があった場合に、メモリセルアレイ13へのアクセスに替わって保持しているデータを出力するデータバッファ12とを有する。
【選択図】図1
Description
本発明は、NANDセルユニットを有する不揮発性半導体記憶装置に関する。
近年、不揮発性半導体記憶装置として高集積化、大容量化が期待できるNAND型フラッシュメモリが注目されている。NAND型フラッシュメモリは、ソース/ドレインを共通にする形で直列に接続された複数のメモリセルと、これら複数のメモリセルの両端に接続された2つの選択トランジスタとを備えたNANDセルユニットが複数配置されて、メモリセルアレイが構成されている(例えば、「特許文献1」を参照。)。
ところで、このような構造のNAND型フラッシュメモリでは、読み出し動作中に非選択メモリセルのしきい値電圧が上昇する、いわゆるリードディスターブが発生する場合があることが知られている。このため、NANDセルユニットのレイアウトや読み出し回路などに設計的な工夫が種々試みられている(例えば、「特許文献2」を参照。)。
しかしながら、このようなアプローチによりNANDセルユニットの構造および読み出し動作の回路定数などの最適化を行ったとしても、従来の不揮発性半導体記憶装置は、メモリシステムとして必ずしも十分な信頼性が得られるとは限らないという問題があった。すなわち、メモリシステムとして考えた場合、用途によっては、メモリセルアレイの特定のページにアクセスが集中し、リードディスターブによって容易に非選択セルの誤書き込みが発生する危険があるという問題があった。特に、今後のプロセス技術の微細化に伴って、この問題はますます顕著になっていくものと思われる。
特開2005−250957号公報(図2、および段落[0021]〜[0027])
特開2008−52808号公報
本発明は、リードディスターブによる誤動作を抑制することができる不揮発性半導体記憶装置を提供する。
本発明の一態様によれば、複数のNAND型フラッシュメモリセルが直列に接続されその両端にそれぞれ選択トランジスタが接続されているNANDセルユニットと、複数の前記NANDセルユニットを備え、前記NAND型フラッシュメモリセルからページ単位でデータが読み出されるメモリセルアレイと、前記メモリセルアレイにおいて読み出し頻度が相対的に高いページに記憶されているデータを少なくとも1ページ分保持し、前記読み出し頻度が相対的に高いページに対する読み出し要求があった場合に、前記メモリセルアレイへのアクセスに替わって保持しているデータを出力するデータバッファとを有することを特徴とする不揮発性半導体記憶装置が提供される。
本発明によれば、リードディスターブによる誤動作が抑制されるので、高い信頼性を実現することができる。
以下、図面を参照しながら、本発明の実施例を説明する。
図1は、本発明の実施例1に係わる不揮発性半導体記憶装置を示すイメージ図である。ここでは、主に、データの読み出しにかかわる部分を示した。
本発明の実施例1に係わる不揮発性半導体記憶装置は、データキャッシュ11、データバッファ12、およびメモリセルアレイ13を備えている。
データキャッシュ11の第1の入出力は外部とのデータ送受を行うI/Oバスに接続され、データキャッシュ11の第2の入出力はデータバッファ12およびメモリセルアレイ13とのデータ送受を行うための内部バスに接続され、データバッファ12およびメモリセルアレイ13の入出力は内部バスに接続されている。
データキャッシュ11は、外部からのデータ読み出し要求に対して高速アクセスを実現するために設けられ、1ページ分の高速SRAMセルまたはラッチ回路を備えている。そして、データキャッシュ11は、読み出しアドレスに基づいてメモリセルアレイ13またはデータバッファ12からページ単位で読み出されたデータを保持している。
外部からのデータ読み出し要求があると、そのアドレスが現在のデータキャッシュ11に保持されているページ内に有れば、つまり、いわゆる“キャッシュがヒットした”場合には、メモリセルアレイ13またはデータバッファ12へのアクセスは行われず、データキャッシュ11内のデータがI/Oバスへ出力される。
また、要求されたデータが現在のデータキャッシュ11内に無ければ、つまり、いわゆる“キャッシュがヒットしなかった”場合には、そのアドレスに基づいてメモリセルアレイ13またはデータバッファ12から内部バスを介してデータキャッシュ11へ1ページ分のデータが転送され、要求されたデータがI/Oバスへ出力されるとともにそのページがそのままデータキャッシュ11に保持される。
データバッファ12は、度重なる特定ページのメモリセルアレイ13からのデータ読み出しによるリードディスターブの発生を抑制するために設けられ、1ページ分のDRAMセルまたはSRAMセルを備えている。そして、過去のメモリセルアレイ13からの読み出し頻度が相対的に高いページ(以下、「高頻度読み出しページ14」という。)のデータを保持している。
データキャッシュ11においてキャッシュがヒットしなかった場合で、その読み出し要求のアドレスが高頻度読み出しページ14内であれば、メモリセルアレイ13へのアクセスは行われず、データバッファ12からデータキャッシュ11へデータが内部バスを介して転送(図1(B))され、要求されたデータがデータキャッシュ11からI/Oバスへ出力(図1(C))される。
データバッファ12に保持されたデータは電源オフ時には破棄され、次の電源オン時には読み出し頻度の順位に基づいて新たにメモリセルアレイ13からデータが転送される。
メモリセルアレイ13は、複数のNAND型フラッシュメモリセルが直列に接続されその両端にそれぞれ選択トランジスタが接続されているNANDセルユニットを複数備え、NAND型フラッシュメモリセルからページ単位でデータが読み出される(例えば、「特許文献1」を参照。)。
不揮発性半導体記憶装置内にはメモリセルアレイ13への読み出しのたびにカウントアップされるカウンタがページごとに設けられており、対応するカウンタの値によってページごとの読み出し頻度がモニタされる。そして、相対的に最も読み出し頻度の高いページ(高頻度読み出しページ14)が外部からのデータ読み出しに先立って内部バスを介してデータバッファ12へ転送(図1(A))され、保持される。
このように、メモリセルアレイ13での読み出し頻度をモニタし高頻度読み出しページ14をあらかじめデータバッファ12に転送、保持する。そして、高頻度読み出しページ14への読み出し要求に対しては、キャッシュがヒットしなかった場合でもメモリセルアレイ13へはアクセスせず、データバッファ12からデータキャッシュ11へページデータを転送する。
上記実施例1によれば、高頻度読み出しページ14への読み出し要求はデータバッファ12からの転送で処理され、特定ページのメモリセルアレイ13への読み出しアクセスが軽減されるので、リードディスターブによる誤動作が抑制され、高い信頼性を持った不揮発性半導体記憶装置を実現することができる。
上述の実施例1では、データキャッシュ11は1ページ分のデータを保持するとしたが、本発明はこれに限られるものではなく、任意のサイズのデータキャッシュ11に対しても原理的には適用可能である。
また、上述の実施例1では、データバッファ12は1ページ分のデータを保持するとしたが、本発明はこれに限られるものではなく、複数のデータバッファ12を使用して構成することもできる。例えば、4つのデータバッファを用意し、メモリセルアレイ13において相対的に読み出し頻度が高い上位4ページをあらかじめそれぞれのデータバッファに転送しておくようにしても良い。
図2は、本発明の実施例2に係わる不揮発性半導体記憶装置を示すイメージ図である。ここでは、主に、データの読み出しにかかわる部分を示した。
本発明の実施例2に係わる不揮発性半導体記憶装置は、データキャッシュ21、データバッファ22、およびメモリセルアレイ23を備えている。
データキャッシュ21の第1の入出力は外部とのデータ送受を行うI/Oバスに接続され、データキャッシュ21の第2の入出力はデータバッファ22およびメモリセルアレイ23とのデータ送受を行うための内部バスに接続され、データバッファ22およびメモリセルアレイ23の入出力は内部バスに接続されている。
データバッファ22を除くデータキャッシュ21およびメモリセルアレイ23の構成、機能、および動作は、実施例1と同様であるので詳しい説明は省略する。実施例1との違いは、データバッファ22を構成する記憶素子がNAND型フラッシュメモリセルになっていることである。
データバッファ22は、度重なる特定ページのメモリセルアレイ23からのデータ読み出しによるリードディスターブの発生を抑制するために設けられ、4ページ分のNAND型フラッシュメモリセルを備えている。そして、過去のメモリセルアレイ23からの読み出し頻度が相対的に高い上位4ページ(以下、「高頻度読み出しページ24」という。)分のデータを保持している。
また、データバッファ22のNAND型フラッシュメモリセルは、メモリセルアレイ23のNAND型フラッシュメモリセルとは異なり、リードディスターブが発生しない程度のデザインルールで設計されている。このようにすると、データバッファ22のレイアウト面積が増加するが、データバッファ22の容量はメモリセルアレイ23の容量(例えば、128Mビット。)に比べ十分小さいので、最終的なチップ面積にはほとんど影響しない。
データキャッシュ21においてキャッシュがヒットしなかった場合で、その読み出し要求のアドレスが高頻度読み出しページ24内であれば、メモリセルアレイ23へのアクセスは行われず、データバッファ22からデータキャッシュ21へデータが内部バスを介して転送(図2(B))され、要求されたデータがデータキャッシュ21からI/Oバスへ出力(図2(C))される。
高頻度読み出しページ24は外部からのデータ読み出しに先立って内部バスを介してデータバッファ22へ転送(図2(A))され、保持されている。図2では、一例として、1ページ分のデータ転送を(A)として示しているが、この転送はモニタされた過去の読み出し頻度の上位4ページが更新されるたびに実行される。
このように、メモリセルアレイ23での読み出し頻度をモニタし上位4ページ分の高頻度読み出しページ24をあらかじめデータバッファ22に転送、保持しておくことで、高頻度読み出しページ24への読み出し要求に対しては、キャッシュがヒットしなかった場合でもメモリセルアレイ23へはアクセスする必要がない。
また、データバッファ22の記憶素子をNAND型フラッシュメモリセルにすることで、電源オフ時にその内容を保持するか、破棄するかをオプションコマンドなどで選択できるようになる。
図3は、本発明の実施例2に係わる不揮発性半導体記憶装置における電源オフ時の第1の動作(データ保持)を示すイメージ図である。
図3に示したように、第1の動作では、電源オフ時にデータバッファ22の内容が保持され、次に電源オンしたときにそのまま利用することができる。
図4は、本発明の実施例2に係わる不揮発性半導体記憶装置における電源オフ時の第2の動作(データ破棄)を示すイメージ図である。
図4に示したように、第2の動作では、電源オフ時にデータバッファ22の内容が破棄され、次の電源オン時には読み出し頻度の順位に基づいて新たにメモリセルアレイ23からデータが転送される。
次に、上述したような構成を持つ不揮発性半導体記憶装置の制御方法について説明する。
図5は、本発明の実施例2に係わる不揮発性半導体記憶装置の制御方法の一例を示すイメージ図である。
図5は、本発明の実施例2に係わる不揮発性半導体記憶装置の制御方法の一例を示すイメージ図である。
図5に示したように、実施例2に係わる不揮発性半導体記憶装置の制御は、作業用RAM32を備え、メモリセルアレイ23における読み出し頻度をモニタするコントローラ31によって制御される。
すなわち、メモリセルアレイ23からデータキャッシュ21を介して作業用RAM32に読み出されたデータ(図5(A))のページアドレスがコントローラ31によってモニタされ、その読み出し頻度がコントローラ31内部に記憶される。
そして、読み出し頻度が相対的に高いページ(高頻度読み出しページ24)へのアクセスでは、例えば、作業用RAM32から不揮発性半導体記憶装置へ更新されたデータを書き込む場合には、コントローラ31はメモリセルアレイ23ではなくデータバッファ22へデータキャッシュ21を介してそのデータを書き込む(図5(B))よう制御する。
また、高頻度読み出しページ24を読み出す場合には、コントローラ31はメモリセルアレイ23ではなくデータバッファ22からデータキャッシュ21を介してデータを読み出す(図5(C))よう制御する。この時、そのページアドレスの読み出し頻度は更新されない。
このように、コントローラ31がメモリセルアレイ23のページごとにメモリセルアレイ23からの読み出し頻度をモニタしながら不揮発性半導体記憶装置を制御することで、メモリセルアレイ23での読み出し頻度が相対的に高いページへのアクセスを抑制することができる。
上記実施例2によれば、実施例1と同様の効果を得られるばかりでなく、データバッファ22の記憶素子にNAND型フラッシュメモリセルを使用することで、電源オフ時にその内容を保持することができ、次回の電源オン時にそのまま使用することができる。
上述の実施例2では、データバッファ22は4ページ分のデータを保持するとしたが、本発明はこれに限られるものではなく、少なくとも1ページ分以上の容量があれば原理的に適用可能である。
11、21 データキャッシュ
12、22 データバッファ
13、23 メモリセルアレイ
14、24 高頻度読み出しページ
12、22 データバッファ
13、23 メモリセルアレイ
14、24 高頻度読み出しページ
Claims (5)
- 複数のNAND型フラッシュメモリセルが直列に接続されその両端にそれぞれ選択トランジスタが接続されているNANDセルユニットと、
複数の前記NANDセルユニットを備え、前記NAND型フラッシュメモリセルからページ単位でデータが読み出されるメモリセルアレイと、
前記メモリセルアレイにおいて読み出し頻度が相対的に高いページに記憶されているデータを少なくとも1ページ分保持し、前記読み出し頻度が相対的に高いページに対する読み出し要求があった場合に、前記メモリセルアレイへのアクセスに替わって保持しているデータを出力するデータバッファとを有することを特徴とする不揮発性半導体記憶装置。 - 前記データバッファは、前記読み出し頻度が相対的に高いページのデータをSRAMメモリセルまたはDRAMメモリセルに保持することを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記データバッファは、前記読み出し頻度が相対的に高いページのデータをNAND型フラッシュメモリセルに保持することを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記データバッファに保持されている前記読み出し頻度が相対的に高いページのデータは、電源オフ時に破棄されることを特徴とする請求項2または請求項3のいずれかに記載の不揮発性半導体記憶装置。
- 前記データバッファに保持されている前記読み出し頻度が相対的に高いページのデータは、電源オフ時に維持され次回の起動時にもそのまま使用されることを特徴とする請求項3に記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008260045A JP2010092528A (ja) | 2008-10-06 | 2008-10-06 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008260045A JP2010092528A (ja) | 2008-10-06 | 2008-10-06 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010092528A true JP2010092528A (ja) | 2010-04-22 |
Family
ID=42255099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008260045A Pending JP2010092528A (ja) | 2008-10-06 | 2008-10-06 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010092528A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086120A (ja) * | 2012-10-26 | 2014-05-12 | Toshiba Corp | 半導体記憶装置及びその半導体記憶装置を用いたメモリシステム |
US9229851B2 (en) | 2009-02-24 | 2016-01-05 | Kabushiki Kaisha Toshiba | Memory controller, semiconductor memory device and control method thereof |
-
2008
- 2008-10-06 JP JP2008260045A patent/JP2010092528A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9229851B2 (en) | 2009-02-24 | 2016-01-05 | Kabushiki Kaisha Toshiba | Memory controller, semiconductor memory device and control method thereof |
JP2014086120A (ja) * | 2012-10-26 | 2014-05-12 | Toshiba Corp | 半導体記憶装置及びその半導体記憶装置を用いたメモリシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9047942B2 (en) | Non-transitory computer-readable media describing a hybrid volatile and non-volatile memory device with an overlapping region of addressable range of storage cells | |
US9858976B2 (en) | Nonvolatile RAM comprising a write circuit and a read circuit operating in parallel | |
EP3033749B1 (en) | Apparatuses and methods for configuring i/o of memory for hybrid memory modules | |
US11107520B2 (en) | Apparatuses and methods for shift decisions | |
US8914568B2 (en) | Hybrid memory architectures | |
US8473760B2 (en) | Memory system and server system | |
US9460793B1 (en) | Semiconductor memory device | |
US20150370630A1 (en) | Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof | |
US20140198560A1 (en) | Memory cell and memory device having the same | |
US20190385674A1 (en) | Page buffer and memory device including the same | |
US10824365B2 (en) | Magnetoresistive memory module and computing device including the same | |
JP2015156640A (ja) | 情報処理装置およびその駆動方法 | |
JP5308112B2 (ja) | 半導体装置及びその制御方法 | |
US9007850B2 (en) | Page buffer, memory device comprising page buffer, and related method of operation | |
KR20160144564A (ko) | 불휘발성 메모리 모듈 및 그것의 동작 방법 | |
JP2010092528A (ja) | 不揮発性半導体記憶装置 | |
CN110543430A (zh) | 一种使用mram的存储装置 | |
US7499318B2 (en) | Nonvolatile semiconductor memory device having a management memory capable of suppressing bitline interference during a read operation | |
JP2011070470A (ja) | 半導体記憶装置 | |
CN107844430B (zh) | 存储器***和处理器*** | |
US7957193B2 (en) | Semiconductor memory device including two different nonvolatile memories | |
JP6039772B1 (ja) | メモリシステム | |
KR101175250B1 (ko) | 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법 | |
KR20010039060A (ko) | 플래시 메모리 장치 | |
CN115295035A (zh) | 驱动器泄漏控制 |