JP2010087499A - Method of manufacturing capacitor device - Google Patents

Method of manufacturing capacitor device Download PDF

Info

Publication number
JP2010087499A
JP2010087499A JP2009205324A JP2009205324A JP2010087499A JP 2010087499 A JP2010087499 A JP 2010087499A JP 2009205324 A JP2009205324 A JP 2009205324A JP 2009205324 A JP2009205324 A JP 2009205324A JP 2010087499 A JP2010087499 A JP 2010087499A
Authority
JP
Japan
Prior art keywords
capacitor
electrode
hole
conductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009205324A
Other languages
Japanese (ja)
Inventor
Hironori Tanaka
宏徳 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2010087499A publication Critical patent/JP2010087499A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a capacitor device capable of manufacturing a capacitor device having a high capacitance and ensuring an insulating resistance. <P>SOLUTION: The method includes: a through-hole forming step of forming through-holes 470P and 470G in a capacitor stack 450 including a plurality of stacked capacitors 350a, 350b, and 350c; a desmear step of performing dry desmear processing on the through-holes 470P and 470G after the through-hole forming step; and a seed metal forming step of forming a seed metal by the dry method in the through-holes 470P and 470G after the desmear step. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えばコンデンサを内蔵した配線基板などのコンデンサ装置の製造方法に関する。   The present invention relates to a method of manufacturing a capacitor device such as a wiring board with a built-in capacitor.

電子機器の小型化の要求に伴い、電子機器を構成する電子部品の実装効率を高めることが要望されている。そのため、実装効率を高めるため、コンデンサを内蔵した配線基板が特許文献１に開示されている。   Along with the demand for downsizing of electronic devices, there is a demand for improving the mounting efficiency of electronic components constituting the electronic devices. Therefore, Patent Document 1 discloses a wiring board with a built-in capacitor in order to increase mounting efficiency.

しかし、この公報に開示された配線基板では、配線基板に内蔵されたコンデンサの高容量化と絶縁抵抗の確保とを両立することは困難である。   However, with the wiring board disclosed in this publication, it is difficult to achieve both high capacity of the capacitor built in the wiring board and securing of insulation resistance.

なぜなら、コンデンサを高容量化しようとすると、コンデンサの誘電体層を薄くすることになるが、誘電体層を薄くすれば、コンデンサの絶縁抵抗が低下する。一方、コンデンサの絶縁抵抗を確保しようとすると、誘電体層を厚くすることになるが、これではコンデンサの容量を大きくできない。   This is because when the capacity of the capacitor is increased, the dielectric layer of the capacitor is made thinner, but if the dielectric layer is made thinner, the insulation resistance of the capacitor is lowered. On the other hand, if the insulation resistance of the capacitor is to be secured, the dielectric layer becomes thick, but this cannot increase the capacity of the capacitor.

また、誘電体層と電極とを交互に積層して形成された複数のコンデンサを内蔵する配線基板が特許文献２に開示されている。この公報に開示された配線基板は、誘電体層の厚さをコンデンサの絶縁抵抗を得るために必要な厚さとし、複数のコンデンサを配置することで、全体としての容量を大きくしている。   Further, Patent Document 2 discloses a wiring board having a plurality of capacitors formed by alternately laminating dielectric layers and electrodes. In the wiring board disclosed in this publication, the thickness of the dielectric layer is set to a thickness necessary for obtaining the insulation resistance of the capacitor, and a plurality of capacitors are arranged to increase the overall capacity.

もっとも、この公報に開示された配線基板では、一つのコンデンサに欠陥があれば、コンデンサ積層体全体に欠陥が生じる。   However, in the wiring board disclosed in this publication, if one capacitor has a defect, the entire capacitor laminate is defective.

特開２００５−１９１５５９号公報JP 2005-191559 A 特開２００４−２２８１９０号公報JP 2004-228190 A

本発明は、上記の問題点を解決するものであり、高容量でかつ絶縁抵抗が確保されたコンデンサ装置を製造することのできるコンデンサ装置の製造方法を提供することを目的とする。また、コンデンサを積層したコンデンサ積層体を内蔵する配線基板の歩留まりを確保することのできるコンデンサ装置の製造方法を提供することを他の目的とする。   The present invention solves the above-described problems, and an object of the present invention is to provide a method of manufacturing a capacitor device that can manufacture a capacitor device having a high capacity and a sufficient insulation resistance. It is another object of the present invention to provide a method of manufacturing a capacitor device that can ensure the yield of a wiring board incorporating a capacitor multilayer body in which capacitors are laminated.

上記目的を達成するため、本発明の第１の観点に係るコンデンサ装置の製造方法は、積層された複数のコンデンサから構成されるコンデンサ積層体に貫通孔を形成する貫通孔形成工程と、前記貫通孔形成工程の後、前記貫通孔に、乾式のデスミア処理を施すデスミア工程と、前記デスミア工程の後、前記貫通孔に、乾式法によりシードメタルを形成するシードメタル形成工程と、を備える、ことを特徴とする。   In order to achieve the above object, a method of manufacturing a capacitor device according to a first aspect of the present invention includes a through-hole forming step of forming a through-hole in a capacitor laminate including a plurality of stacked capacitors, A desmear process for performing a dry desmear treatment on the through hole after the hole forming process; and a seed metal forming process for forming a seed metal on the through hole by a dry method after the desmear process. It is characterized by.

上記目的を達成するため、本発明の第２の観点に係るコンデンサ装置の製造方法は、誘電体層と、前記誘電体層を挟んで対向する第１電極と第２電極と、を有するコンデンサを作成する、コンデンサ作成工程と、前記コンデンサを、接着剤を介して積層することでコンデンサ積層体を作成する、コンデンサ積層体作成工程と、支持板上に、第１の外部端子と第２の外部端子を有する第１の外部接続端子を形成する第１の外部接続端子形成工程と、前記第１の外部接続端子と支持板上に複数の樹脂絶縁層と複数の導体回路を交互に積層するビルドアップ工程と、前記複数の樹脂絶縁層のうち少なくとも１つの樹脂絶縁層に、前記コンデンサ積層体を埋設させる埋設工程と、前記コンデンサ積層体に、前記第１電極又は前記第２電極同士を貫通する貫通孔を形成する貫通孔形成工程と、前記貫通孔に、乾式のデスミア処理を施すデスミア工程と、前記デスミア工程の後、前記貫通孔に、乾式法によりシードメタルを形成するシードメタル形成工程と、前記シードメタル形成工程の後、前記シードメタル上にメッキして、前記貫通孔に金属導体を充填させることで、前記第１電極同士を電気的に接続する第１のヴィア導体と、前記第２電極同士を電気的に接続する第２のヴィア導体と、を作成するヴィア導体作成工程と、前記第１のヴィア導体と電気的に接続している第３の外部端子と、前記第２のヴィア導体と電気的に接続している第４の外部端子と、を作成する第２の外部接続端子形成工程と、を備える、ことを特徴とする。   In order to achieve the above object, a capacitor device manufacturing method according to a second aspect of the present invention includes a capacitor having a dielectric layer, and a first electrode and a second electrode facing each other with the dielectric layer interposed therebetween. A capacitor creating step, a capacitor laminate creating step of creating a capacitor laminate by laminating the capacitor via an adhesive, and a first external terminal and a second external on the support plate. A first external connection terminal forming step for forming a first external connection terminal having a terminal; and a build in which a plurality of resin insulation layers and a plurality of conductor circuits are alternately stacked on the first external connection terminal and the support plate An up step, an embedding step of embedding the capacitor laminate in at least one resin insulation layer of the plurality of resin insulation layers, and penetrating the first electrode or the second electrode through the capacitor laminate. A through-hole forming step for forming a through-hole, a desmear step for subjecting the through-hole to a dry desmear process, and a seed metal forming step for forming a seed metal in the through-hole by a dry method after the desmear step; After the seed metal forming step, the first via conductor that electrically connects the first electrodes by plating on the seed metal and filling the through hole with a metal conductor, and the first A second via conductor for electrically connecting two electrodes; a via conductor creating step for creating; a third external terminal electrically connected to the first via conductor; And a second external connection terminal forming step of creating a fourth external terminal electrically connected to the via conductor.

上記目的を達成するため、本発明の第３の観点に係るコンデンサ装置の製造方法は、誘電体層と、前記誘電体層を挟んで対向する第１電極と第２電極と、を有するコンデンサを作成する、コンデンサ作成工程と、前記コンデンサを、接着剤を介して積層することでコンデンサ積層体を作成する、コンデンサ積層体作成工程と、支持板上に、第１の外部端子と第２の外部端子を有する第１の外部接続端子を形成する第１の外部接続端子形成工程と、前記第１の外部接続端子と支持板上に複数の樹脂絶縁層と複数の導体回路を交互に積層するビルドアップ工程と、前記複数の樹脂絶縁層のうち少なくとも１つの樹脂絶縁層に、前記コンデンサ積層体を埋設させる埋設工程と、前記コンデンサ積層体に、前記第１電極又は前記第２電極同士を貫通する貫通孔を形成する貫通孔形成工程と、前記貫通孔に、乾式のデスミア処理を施すデスミア工程と、前記デスミア工程の後、前記貫通孔に、乾式法によりシードメタルを形成するシードメタル形成工程と、前記シードメタル形成工程の後、前記シードメタル上にメッキして、前記貫通孔に金属導体を充填させることで、前記第１電極同士を電気的に接続する第１のヴィア導体と、前記第２電極同士を電気的に接続する第２のヴィア導体と、を作成するヴィア導体作成工程と、前記複数の樹脂絶縁層のうち、前記支持板とは反対側に位置する最上層の樹脂絶縁層上に第３の外部端子と第４の外部端子を有する第２の外部接続端子を形成する第２の外部接続端子形成工程と、前記支持板を除去する支持板除去工程と、を備え、前記第１の外部端子と前記第３の外部端子は前記第１のヴィア導体と電気的に接続していて、前記第２の外部端子と前記第４の外部端子は前記第２のヴィア導体と電気的に接続している、ことを特徴とする。   In order to achieve the above object, a method of manufacturing a capacitor device according to a third aspect of the present invention includes a capacitor having a dielectric layer, and a first electrode and a second electrode facing each other with the dielectric layer interposed therebetween. A capacitor creating step, a capacitor laminate creating step of creating a capacitor laminate by laminating the capacitor via an adhesive, and a first external terminal and a second external on the support plate. A first external connection terminal forming step for forming a first external connection terminal having a terminal; and a build in which a plurality of resin insulation layers and a plurality of conductor circuits are alternately stacked on the first external connection terminal and the support plate An up step, an embedding step of embedding the capacitor laminate in at least one resin insulation layer of the plurality of resin insulation layers, and penetrating the first electrode or the second electrode through the capacitor laminate. A through-hole forming step for forming a through-hole, a desmear step for subjecting the through-hole to a dry desmear process, and a seed metal forming step for forming a seed metal in the through-hole by a dry method after the desmear step; After the seed metal forming step, the first via conductor that electrically connects the first electrodes by plating on the seed metal and filling the through hole with a metal conductor, and the first A second via conductor for electrically connecting the two electrodes; a via conductor creating step for creating the second via conductor; and the uppermost resin insulating layer located on the opposite side of the support plate among the plurality of resin insulating layers A second external connection terminal forming step for forming a second external connection terminal having a third external terminal and a fourth external terminal thereon, and a support plate removing step for removing the support plate, First external terminal The third external terminal is electrically connected to the first via conductor, and the second external terminal and the fourth external terminal are electrically connected to the second via conductor. It is characterized by that.

上記目的を達成するため、本発明の第４の観点に係るコンデンサ装置の製造方法は、
単層コンデンサに貫通孔を形成する貫通孔形成工程と、
前記貫通孔形成工程の後、前記貫通孔に、乾式のデスミア処理を施すデスミア工程と、
前記デスミア工程の後、前記貫通孔に、乾式法によりシードメタルを形成するシードメタル形成工程と、を備えることを特徴とする。 In order to achieve the above object, a method of manufacturing a capacitor device according to the fourth aspect of the present invention includes:
A through hole forming step of forming a through hole in the single layer capacitor;
After the through hole forming step, a desmear process for performing a dry desmear treatment on the through hole;
And a seed metal forming step of forming a seed metal in the through hole by a dry method after the desmear step.

本発明によれば、高容量でかつ絶縁抵抗が確保されたコンデンサ装置を製造することができる。また、コンデンサを積層したコンデンサ積層体を内蔵する配線基板を製造する場合には、その歩留まりを向上することができる。   According to the present invention, it is possible to manufacture a capacitor device having a high capacity and ensuring an insulation resistance. Further, when manufacturing a wiring board incorporating a capacitor laminate in which capacitors are laminated, the yield can be improved.

本発明の第１の実施形態に係るコンデンサ装置（配線基板）の断面図である。It is sectional drawing of the capacitor | condenser apparatus (wiring board) which concerns on the 1st Embodiment of this invention. 第１電極と誘電体層と第２電極とを積層させる、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which laminates | stacks a 1st electrode, a dielectric material layer, and a 2nd electrode. 第１電極と第２電極とをずれた位置にさせる、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which makes the position which shifted | deviated the 1st electrode and the 2nd electrode. コンデンサを積層させてコンデンサ積層体を作成する、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which laminates | stacks a capacitor and produces a capacitor laminated body. 接着剤を介在させてコンデンサを積層させたコンデンサ積層体を示す、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which shows the capacitor | condenser laminated body which laminated | stacked the capacitor | condenser via the adhesive agent. ベース基板の上に樹脂絶縁層を積層する、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which laminates | stacks a resin insulating layer on a base substrate. 樹脂絶縁層にコンデンサ積層体を埋設させる、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which embeds a capacitor laminated body in a resin insulating layer. コンデンサ積層体が埋設された樹脂絶縁層を示す、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which shows the resin insulating layer with which the capacitor laminated body was embed | buried. 樹脂絶縁層にコンデンサ積層体を積層させる、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which laminates | stacks a capacitor | condenser laminated body on a resin insulating layer. 樹脂絶縁層にさらに第２の樹脂絶縁層を積層する、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which laminates | stacks the 2nd resin insulating layer on the resin insulating layer further. コンデンサ積層体にヴィア導体のための貫通孔を設ける、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which provides the through-hole for a via conductor in a capacitor | condenser laminated body. 実施形態１に係る配線基板のコンデンサ積層体を上面から説明する図である。It is a figure explaining the capacitor | condenser laminated body of the wiring board which concerns on Embodiment 1 from an upper surface. 実施形態１に係る配線基板のコンデンサ積層体を上面から説明する図である。It is a figure explaining the capacitor | condenser laminated body of the wiring board which concerns on Embodiment 1 from an upper surface. 第２の樹脂絶縁層に導体パターンを設ける、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which provides a conductor pattern in the 2nd resin insulation layer. 誘電体層のダメージに起因したコンデンサ電極間の短絡現象を説明する図である。It is a figure explaining the short circuit phenomenon between capacitor electrodes resulting from the damage of a dielectric material layer. 誘電体層のダメージに起因したコンデンサ電極間の短絡現象を説明する写真である。It is a photograph explaining the short circuit phenomenon between capacitor electrodes resulting from damage of a dielectric layer. 湿式のデスミア処理により製造されたコンデンサ装置の例を説明する図である。It is a figure explaining the example of the capacitor | condenser apparatus manufactured by the wet desmear process. 湿式のデスミア処理により製造されたコンデンサ装置の例を説明する写真である。It is a photograph explaining the example of the capacitor | condenser apparatus manufactured by the wet desmear process. 乾式のデスミア処理により製造されたコンデンサ装置の例を説明する図である。It is a figure explaining the example of the capacitor | condenser apparatus manufactured by the dry-type desmear process. 乾式のデスミア処理により製造されたコンデンサ装置の例を説明する写真である。It is a photograph explaining the example of the capacitor | condenser apparatus manufactured by the dry-type desmear process. さらに第３の樹脂絶縁層を積層する、実施形態１に係る配線基板の製造工程を説明する図である。Furthermore, it is a figure explaining the manufacturing process of the wiring board based on Embodiment 1 which laminates | stacks a 3rd resin insulating layer. 第３の樹脂絶縁層に導体パターンを設ける、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which provides a conductor pattern in the 3rd resin insulation layer. ソルダーレジストに複数の開口部を設ける、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which provides a some opening part in a soldering resist. 半田バンプを介してＩＣチップが実装される、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 in which an IC chip is mounted via a solder bump. ベース基板の下面にも樹脂絶縁層を設ける、実施形態１に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 1 which provides a resin insulating layer also in the lower surface of a base substrate. 本発明の第２の実施形態に係るコンデンサ装置（配線基板）の断面図である。It is sectional drawing of the capacitor | condenser apparatus (wiring board) which concerns on the 2nd Embodiment of this invention. コンデンサ積層体にヴィア導体のための貫通孔を設ける、実施形態２に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 2 which provides the through-hole for a via conductor in a capacitor | condenser laminated body. コンデンサ積層体及び樹脂絶縁層の上面に導体パターンを設ける、実施形態２に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 2 which provides a conductor pattern in the upper surface of a capacitor | condenser laminated body and a resin insulating layer. さらに第２の樹脂絶縁層を設ける、実施形態２に係る配線基板の製造工程を説明する図である。Furthermore, it is a figure explaining the manufacturing process of the wiring board based on Embodiment 2 which provides a 2nd resin insulating layer. ベース基板の下面にも樹脂絶縁層を設ける、実施形態２に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 2 which provides a resin insulating layer also in the lower surface of a base substrate. 第１電極及び第２電極の開口部にヴィア導体が形成されているコンデンサ積層体を示す、実施形態３に係るコンデンサ装置（配線基板）の断面図である。It is sectional drawing of the capacitor | condenser apparatus (wiring board) which concerns on Embodiment 3 which shows the capacitor | condenser laminated body in which the via conductor is formed in the opening part of a 1st electrode and a 2nd electrode. 実施形態３に係る配線基板のコンデンサ積層体を格子状に貫通するヴィア導体を説明する図である。It is a figure explaining the via conductor which penetrates the capacitor | condenser laminated body of the wiring board which concerns on Embodiment 3 in a grid | lattice form. 実施形態３に係る配線基板のコンデンサ積層体を千鳥状に貫通するヴィア導体を説明する図である。It is a figure explaining the via conductor which penetrates the capacitor | condenser laminated body of the wiring board which concerns on Embodiment 3 in zigzag form. 第１電極と誘電体層と第２電極とを積層させる、実施形態３に係る配線基板のコンデンサ単体を説明する図である。It is a figure explaining the capacitor | condenser single-piece | unit of the wiring board which concerns on Embodiment 3 which laminates | stacks a 1st electrode, a dielectric material layer, and a 2nd electrode. 第１電極及び第２電極がパターニングされた、実施形態３に係る配線基板のコンデンサ単体を説明する図である。It is a figure explaining the capacitor | condenser single-piece | unit of the wiring board which concerns on Embodiment 3 by which the 1st electrode and the 2nd electrode were patterned. 実施形態３に係る配線基板のパターニングされたコンデンサを第１電極側から説明する平面図である。It is a top view explaining the capacitor by which the wiring board concerning Embodiment 3 was patterned from the 1st electrode side. 実施形態３に係る配線基板のパターニングされたコンデンサを第２電極側から説明する平面図である。It is a top view explaining the capacitor by which the wiring board concerning Embodiment 3 was patterned from the 2nd electrode side. パターニングされたコンデンサを積層させてコンデンサ積層体を作成する、実施形態３に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 3 which laminates | stacks the patterned capacitor | condenser and produces a capacitor | condenser laminated body. パターニングされたコンデンサを、接着剤を介在させて積層させるコンデンサ積層体を示す、実施形態３に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 3 which shows the capacitor | condenser laminated body which laminates | stacks the patterned capacitor | condenser by interposing an adhesive agent. パターニングされたコンデンサを積層させたコンデンサ積層体を樹脂絶縁層に埋設させる、実施形態３に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 3 which embeds the capacitor laminated body which laminated | stacked the patterned capacitor | condenser in a resin insulating layer. パターニングされたコンデンサを積層させたコンデンサ積層体に貫通孔を設ける、実施形態３に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 3 which provides a through-hole in the capacitor | condenser laminated body which laminated | stacked the patterned capacitor | condenser. パターニングされたコンデンサを積層させたコンデンサ積層体にヴィア導体及び導体パターンを設ける、実施形態３に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 3 which provides a via conductor and a conductor pattern in the capacitor | condenser laminated body which laminated | stacked the patterned capacitor | condenser. 本発明の第４の実施形態に係るコンデンサ装置（配線基板）の断面図である。It is sectional drawing of the capacitor | condenser apparatus (wiring board) which concerns on the 4th Embodiment of this invention. 実施形態４に係る配線基板の製造工程において、樹脂絶縁層を支える支持板を説明する図である。In the manufacturing process of the wiring board which concerns on Embodiment 4, it is a figure explaining the support plate which supports a resin insulating layer. 実施形態４に係る配線基板の製造工程において、支持板の上にメッキレジストを形成する工程を説明する図である。In the manufacturing process of the wiring board which concerns on Embodiment 4, it is a figure explaining the process of forming a plating resist on a support plate. 実施形態４に係る配線基板の製造工程において、支持板の上に形成されたメッキレジストに複数の開口部を形成する工程を説明する図である。In the manufacturing process of the wiring board which concerns on Embodiment 4, it is a figure explaining the process of forming several opening part in the plating resist formed on the support plate. メッキレジストの開口部に外部端子を形成する、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which forms an external terminal in the opening part of a plating resist. 支持板の上に第１の樹脂絶縁層を形成する、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which forms a 1st resin insulation layer on a support plate. 支持板の上に形成された第１の樹脂絶縁層に貫通孔を形成する、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which forms a through-hole in the 1st resin insulation layer formed on the support plate. 第１の樹脂絶縁層の上面に導体パターンを形成する、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which forms a conductor pattern in the upper surface of a 1st resin insulation layer. 第１の樹脂絶縁層の上に第２の樹脂絶縁層を形成する、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which forms the 2nd resin insulation layer on the 1st resin insulation layer. 第２の樹脂絶縁層にコンデンサ積層体を埋設させる、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which embeds a capacitor laminated body in the 2nd resin insulation layer. コンデンサ積層体が埋設された第２の樹脂絶縁層を説明する、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 explaining the 2nd resin insulation layer with which the capacitor laminated body was embed | buried. コンデンサ積層体が埋設された第２の樹脂絶縁層に貫通孔を設ける、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which provides a through-hole in the 2nd resin insulating layer with which the capacitor laminated body was embed | buried. 第２の樹脂絶縁層にヴィア導体及び導体パターンを設ける、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which provides a via conductor and a conductor pattern in the 2nd resin insulation layer. 第２の樹脂絶縁層の上に第３の樹脂絶縁層を設ける、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which provides the 3rd resin insulation layer on the 2nd resin insulation layer. 第３の樹脂絶縁層に貫通孔を設ける、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which provides a through-hole in the 3rd resin insulation layer. 第３の樹脂絶縁層にヴィア導体及び導体パターンを設ける、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which provides a via conductor and a conductor pattern in the 3rd resin insulation layer. 第３の樹脂絶縁層の上にソルダーレジストを設ける、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which provides a soldering resist on the 3rd resin insulation layer. ソルダーレジストに設けられた複数の開口部に外部端子を設ける、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which provides an external terminal in the several opening part provided in the soldering resist. 支持板をエッチングにて除去する、実施形態４に係る配線基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the wiring board which concerns on Embodiment 4 which removes a support plate by an etching. 本発明の実施形態４に係る配線基板の変形例を示す図である。It is a figure which shows the modification of the wiring board which concerns on Embodiment 4 of this invention. ベース基板の下方に設けられた樹脂絶縁層にもコンデンサ積層体を埋設する、実施形態５に係るコンデンサ装置（配線基板）の断面図である。It is sectional drawing of the capacitor | condenser apparatus (wiring board) which concerns on Embodiment 5 which embeds a capacitor | condenser laminated body also in the resin insulating layer provided under the base substrate. 単層コンデンサを有するコンデンサ装置の例を説明する断面図である。It is sectional drawing explaining the example of the capacitor | condenser apparatus which has a single layer capacitor.

（本発明の具体的一実施態様における配線基板の第１の実施形態）
以下、図面を参照しながら本発明の実施の形態について説明する。 (First Embodiment of Wiring Board in a Specific Embodiment of the Present Invention)
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１に示すように、本実施形態に係る配線基板９００は、第１の樹脂絶縁層２００ａと、第１の樹脂絶縁層２００ａを支えるベース基板１００と、第１の樹脂絶縁層２００ａに埋設されたコンデンサ積層体４５０と、を有する。   As shown in FIG. 1, the wiring board 900 according to the present embodiment is embedded in the first resin insulating layer 200a, the base substrate 100 that supports the first resin insulating layer 200a, and the first resin insulating layer 200a. And a capacitor laminate 450.

第１の樹脂絶縁層２００ａの上には第２の樹脂絶縁層２００ｂが設けられている。第２の樹脂絶縁層２００ｂの上には第３の樹脂絶縁層２００ｃが設けられている。   A second resin insulation layer 200b is provided on the first resin insulation layer 200a. A third resin insulation layer 200c is provided on the second resin insulation layer 200b.

コンデンサ積層体４５０の上面は第１の樹脂絶縁層２００ａの上面にあり、コンデンサ積層体４５０の上面と第１の樹脂絶縁層２００ａの上面とは面一になっている。   The upper surface of the capacitor laminate 450 is on the upper surface of the first resin insulation layer 200a, and the upper surface of the capacitor laminate 450 and the upper surface of the first resin insulation layer 200a are flush with each other.

コンデンサ積層体４５０は、コンデンサ３５０ａ、３５０ｂ、３５０ｃを接着剤３４０を介して積層したものである。接着剤３４０は、絶縁性樹脂であり、例えばエポキシ樹脂である。   The capacitor laminate 450 is obtained by laminating capacitors 350 a, 350 b and 350 c with an adhesive 340. The adhesive 340 is an insulating resin, for example, an epoxy resin.

コンデンサ積層体４５０の厚みは、例えば、３０μｍ〜１００μｍである。１００μｍよりも厚いとコンデンサ積層体４５０を樹脂絶縁層２００ａに埋没させることが困難となるおそれがあるからであり、一方、３０μｍよりも薄いと構造が微細となりすぎて配線基板の製造効率を阻害する可能性がありうるからである。   The thickness of the capacitor multilayer body 450 is, for example, 30 μm to 100 μm. This is because if it is thicker than 100 μm, it may be difficult to embed the capacitor laminate 450 in the resin insulating layer 200a. On the other hand, if it is thinner than 30 μm, the structure becomes too fine and the manufacturing efficiency of the wiring board is hindered. This is because there is a possibility.

コンデンサ３５０ａ、３５０ｂ、３５０ｃは、それぞれ、誘電体層３３０と、平板状の第１電極３１０と、第２電極３２０とを有する。第１電極３１０と第２電極３２０とは、同一サイズの直方体の平板導体から形成される。第１電極３１０と第２電極３２０とは互いに電極の平面方向に所定距離シフトしており、一部において重なっている。第１電極３１０と第２電極３２０とは、例えば、長さ０．２ｍｍ〜８ｍｍで、幅０．１ｍｍ〜８ｍｍで、厚み３μｍ〜１５μｍである。第１電極３１０と第２電極３２０とは銅で形成されている。   Capacitors 350 a, 350 b, and 350 c each have a dielectric layer 330, a flat plate-like first electrode 310, and a second electrode 320. The first electrode 310 and the second electrode 320 are formed of rectangular parallelepiped flat conductors having the same size. The first electrode 310 and the second electrode 320 are shifted from each other by a predetermined distance in the plane direction of the electrodes, and partially overlap. For example, the first electrode 310 and the second electrode 320 have a length of 0.2 mm to 8 mm, a width of 0.1 mm to 8 mm, and a thickness of 3 μm to 15 μm. The first electrode 310 and the second electrode 320 are made of copper.

誘電体層３３０の厚みは例えば０．５μｍ〜１０μｍである。誘電体層３３０の厚みを０．５μｍよりも小さくするとコンデンサの絶縁抵抗が悪くなる可能性があるからであり、一方、１０μｍよりも大きくするとコンデンサの高容量化が満足できる値とならないおそれがあるからである。   The thickness of the dielectric layer 330 is, for example, 0.5 μm to 10 μm. This is because if the thickness of the dielectric layer 330 is smaller than 0.5 μm, the insulation resistance of the capacitor may be deteriorated. On the other hand, if the thickness is larger than 10 μm, there is a possibility that the capacity increase of the capacitor may not be satisfactory. Because.

コンデンサ３５０同士の距離、例えば、コンデンサ３５０ａの第２電極３２０とコンデンサ３５０ｂの第１電極３１０との距離（即ち、接着剤３４０が形成する接着剤層の厚み）は、例えば２〜１２μｍである。２μｍよりも小さいとコンデンサ３５０間に充填される接着剤３４０の量が不十分となり、コンデンサ３５０同士の接着力が弱くなる可能性があるからである。また、接着剤３４０の厚みが薄いと、コンデンサ間（３５０ａと３５０ｂ間や３５０ｂと３５０ｃ間）で絶縁抵抗が小さくなる可能性があるからである。一方、１２μｍよりも大きくなると、コンデンサ積層体４５０の厚みが増大することで配線基板の微細な配線構造を阻害するおそれがあるからである。   The distance between the capacitors 350, for example, the distance between the second electrode 320 of the capacitor 350a and the first electrode 310 of the capacitor 350b (that is, the thickness of the adhesive layer formed by the adhesive 340) is, for example, 2 to 12 μm. If it is smaller than 2 μm, the amount of the adhesive 340 filled between the capacitors 350 becomes insufficient, and the adhesive force between the capacitors 350 may be weakened. Further, when the thickness of the adhesive 340 is thin, there is a possibility that the insulation resistance is reduced between the capacitors (between 350a and 350b or between 350b and 350c). On the other hand, if the thickness is larger than 12 μm, the thickness of the capacitor laminate 450 increases, which may hinder the fine wiring structure of the wiring board.

誘電体層３３０は、セラミック製の誘電体層である。誘電体層３３０は、例えばチタン酸バリウム（ＢａＴｉＯ３）で形成される。なお、誘電体層３３０には、熱可塑性樹脂若しくは熱硬化性樹脂に誘電性フィラーを含有するものを用いることができる。熱可塑性樹脂は例えばポリエステル、熱硬化性樹脂は例えばフェノール樹脂を使用できる。誘電性フィラーは例えばチタン酸ストロンチウム（ＳｒＴｉＯ３）で形成される。 The dielectric layer 330 is a ceramic dielectric layer. The dielectric layer 330 is made of, for example, barium titanate (BaTiO 3 ). As the dielectric layer 330, a thermoplastic resin or a thermosetting resin containing a dielectric filler can be used. For example, polyester can be used as the thermoplastic resin, and phenol resin can be used as the thermosetting resin. The dielectric filler is made of, for example, strontium titanate (SrTiO 3 ).

ヴィア導体４１１が、コンデンサ３５０ａ、３５０ｂ、３５０ｃのそれぞれの第１電極３１０同士を電気的に接続している。また、ヴィア導体４１２が、コンデンサ３５０ａ、３５０ｂ、３５０ｃのそれぞれの第２電極３２０同士を電気的に接続している。   A via conductor 411 electrically connects the first electrodes 310 of the capacitors 350a, 350b, and 350c. A via conductor 412 electrically connects the second electrodes 320 of the capacitors 350a, 350b, and 350c.

ベース基板１００の上には複数の導体パターン（導体回路）４２１（４２１Ｐ、４２１Ｇ、４２１Ｓ）が設けられ、第２の樹脂絶縁層２００ｂの上には複数の導体パターン４２３（４２３Ｐ、４２３Ｇ、４２３Ｓ）が設けられている。第３の樹脂絶縁層２００ｃの上には複数の導体パターン４２５（４２５Ｐ、４２５Ｇ、４２５Ｓ）が設けられている。   A plurality of conductor patterns (conductor circuits) 421 (421P, 421G, 421S) are provided on the base substrate 100, and a plurality of conductor patterns 423 (423P, 423G, 423S) are provided on the second resin insulating layer 200b. Is provided. A plurality of conductor patterns 425 (425P, 425G, 425S) are provided on the third resin insulating layer 200c.

そして、ヴィア導体４１１は、導体パターン４２１Ｐと導体パターン４２３Ｐとを電気的に接続している。ヴィア導体４１２は、導体パターン４２１Ｇと導体パターン４２３Ｇとを電気的に接続している。ヴィア導体４１２に接続している導体パターン４２３Ｇはグランドラインに接続され、ヴィア導体４１１に接続している導体パターン４２３Ｐは電源ラインに接続される。ヴィア導体４４１Ｐは、導体パターン４２３Ｐと導体パターン４２５Ｐとを電気的に接続している。ヴィア導体４４１Ｇは、導体パターン４２３Ｇと導体パターン４２５Ｇとを電気的に接続している。   The via conductor 411 electrically connects the conductor pattern 421P and the conductor pattern 423P. The via conductor 412 electrically connects the conductor pattern 421G and the conductor pattern 423G. The conductor pattern 423G connected to the via conductor 412 is connected to the ground line, and the conductor pattern 423P connected to the via conductor 411 is connected to the power supply line. The via conductor 441P electrically connects the conductor pattern 423P and the conductor pattern 425P. The via conductor 441G electrically connects the conductor pattern 423G and the conductor pattern 425G.

ベース基板１００の厚みは、２００μｍ〜８００μｍである。ベース基板１００は、例えばガラスエポキシ樹脂で構成される。ガラスエポキシ樹脂は、ガラスフィラーが添加されたエポキシ樹脂をガラスクロスに含浸させたものである（ガラスエポキシ基板）。   The base substrate 100 has a thickness of 200 μm to 800 μm. The base substrate 100 is made of, for example, a glass epoxy resin. The glass epoxy resin is obtained by impregnating a glass cloth with an epoxy resin to which a glass filler is added (glass epoxy substrate).

第１の樹脂絶縁層２００ａ、第２の樹脂絶縁層２００ｂ、第３の樹脂絶縁層２００ｃの厚みは、例えば４０μｍ〜１２０μｍである。樹脂絶縁層２００ａ、２００ｂ、２００ｃは、例えばエポキシ樹脂などの熱硬化性樹脂から構成される。樹脂絶縁層は、ガラス、アルミナ、炭酸バリウムなどの無機粒子と熱硬化性樹脂とからなっていてもよい。ガラスエポキシ基板にて、ガラスクロスが２枚重なったガラスエポキシ基板でもよい。   The thicknesses of the first resin insulating layer 200a, the second resin insulating layer 200b, and the third resin insulating layer 200c are, for example, 40 μm to 120 μm. The resin insulating layers 200a, 200b, and 200c are made of a thermosetting resin such as an epoxy resin, for example. The resin insulating layer may be composed of inorganic particles such as glass, alumina, barium carbonate, and a thermosetting resin. A glass epoxy substrate in which two glass cloths are stacked may be used.

配線基板９００は、例えば、電気信号を導体パターン４２１Ｓ等を介して伝達する等の各種の電気信号処理を行うことができる。   The wiring board 900 can perform various electric signal processing such as transmitting an electric signal via the conductor pattern 421S or the like, for example.

また、配線基板９００は、コンデンサ積層体４５０が樹脂絶縁層２００ａ内に設けられているので、省スペース化を達成しながら、ノイズをデカップリングすることができる。   Moreover, since the capacitor multilayer body 450 is provided in the resin insulating layer 200a, the wiring board 900 can decouple noise while achieving space saving.

また、配線基板９００に実装されるＩＣチップの近くにコンデンサを形成できるので、ＩＣへの電源供給の遅延を防止できる。   In addition, since the capacitor can be formed near the IC chip mounted on the wiring substrate 900, a delay in power supply to the IC can be prevented.

また、樹脂絶縁層２００ａに内蔵されたコンデンサ積層体４５０は、コンデンサ３５０を積層させたものである。そのため、各コンデンサ３５０の誘電体層３３０の厚みを所定の厚さに保つことで、各コンデンサ３５０の絶縁抵抗値を一定程度に維持しつつ、かつ、複数のコンデンサ３５０を積層しているからコンデンサ積層体４５０全体としてコンデンサ容量の増大化を達成することができる。だから、コンデンサ容量の高容量化とコンデンサの高絶縁性化とを両立させることができる。   The capacitor laminate 450 built in the resin insulation layer 200a is a laminate of capacitors 350. Therefore, by maintaining the dielectric layer 330 of each capacitor 350 at a predetermined thickness, the insulation resistance value of each capacitor 350 is maintained at a constant level, and a plurality of capacitors 350 are stacked. An increase in capacitor capacity can be achieved for the entire stack 450. Therefore, it is possible to achieve both higher capacity of the capacitor and higher insulation of the capacitor.

また、平板状の第１電極３１０と、第１電極３１０から電極の面方向にシフトした位置にある第２電極３２０と、誘電体層３３０とで、コンデンサ３５０を形成している。このように、各コンデンサ３５０の第１電極３１０と第２電極３２０とをずらして交互に形成しているから、各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第１電極３１０同士を電気的に接続するヴィア導体４１１と第２電極３２０同士を電気的に接続するヴィア導体４１２とを設けることが容易となる。だから、第１電極３１０と第２電極３２０とが対向している領域にヴィア導体を形成しなくて良いので、電極面積を大きくでき、コンデンサの高容量化を達成できる。さらには、コンデンサの電極を貫通するヴィア導体の数を少なくすることができるから、ヴィア導体の熱膨張に起因する誘電体層へのクラック発生を極力抑制できる。   A capacitor 350 is formed by the flat plate-like first electrode 310, the second electrode 320 at a position shifted from the first electrode 310 in the surface direction of the electrode, and the dielectric layer 330. Thus, since the first electrode 310 and the second electrode 320 of each capacitor 350 are alternately formed while being shifted, a via conductor that electrically connects the first electrodes 310 of the capacitors 350a, 350b, and 350c. It becomes easy to provide the via conductor 412 which electrically connects 411 and 2nd electrode 320 mutually. Therefore, since it is not necessary to form a via conductor in a region where the first electrode 310 and the second electrode 320 are opposed to each other, the electrode area can be increased and the capacity of the capacitor can be increased. Furthermore, since the number of via conductors penetrating the capacitor electrode can be reduced, the generation of cracks in the dielectric layer due to the thermal expansion of the via conductor can be suppressed as much as possible.

さらに、コンデンサ積層体４５０は、コンデンサ３５０を積層して形成される。そのため、コンデンサ積層体４５０を形成するにあたり、あらかじめ、各コンデンサ３５０の絶縁抵抗値を検査し、絶縁抵抗が良好である良品のコンデンサ３５０ばかりを選別して積層できる。だから、コンデンサ積層体４５０全体としても良品のものを得ることができ、コンデンサ積層体４５０の絶縁信頼性を確保できる。仮に、電極と誘電体層とを交互に積層することでコンデンサ積層体を形成するならば、あらかじめ、各コンデンサ部の絶縁抵抗が良好であるか検査することは困難である。そのため、コンデンサ積層体の絶縁信頼性を製造段階で確保することは困難である。   Further, the capacitor laminate 450 is formed by laminating capacitors 350. Therefore, when forming the capacitor multilayer body 450, it is possible to inspect the insulation resistance value of each capacitor 350 in advance, and select and stack only good capacitors 350 having good insulation resistance. Therefore, a good product can be obtained as the capacitor multilayer body 450 as a whole, and the insulation reliability of the capacitor multilayer body 450 can be secured. If a capacitor laminate is formed by alternately laminating electrodes and dielectric layers, it is difficult to inspect beforehand whether the insulation resistance of each capacitor portion is good. Therefore, it is difficult to ensure the insulation reliability of the capacitor laminate at the manufacturing stage.

そして、樹脂絶縁層２００ａに内蔵されたコンデンサ積層体４５０は、コンデンサ３５０を樹脂等の接着剤３４０を介在させて積層している。接着剤３４０に使用される樹脂の熱膨張係数と樹脂絶縁層２００ａの熱膨張係数とは同じ値の材料を使うことも可能であり、そのため、コンデンサ積層体４５０全体の熱膨張係数は、樹脂絶縁層２００ａの熱膨張係数に近づけることができる。だから、コンデンサ積層体４５０に熱が加わったとしても、樹脂絶縁層２００ａとコンデンサ積層体４５０との界面で亀裂が発生する可能性は低い。ゆえに誘電体層３３０にクラックが入りにくい。   And the capacitor | condenser laminated body 450 incorporated in the resin insulating layer 200a has laminated | stacked the capacitor | condenser 350 through the adhesives 340, such as resin. It is possible to use a material having the same value as the thermal expansion coefficient of the resin used for the adhesive 340 and the thermal expansion coefficient of the resin insulating layer 200a. The thermal expansion coefficient of the layer 200a can be approached. Therefore, even if heat is applied to the capacitor multilayer body 450, there is a low possibility that cracks will occur at the interface between the resin insulating layer 200a and the capacitor multilayer body 450. Therefore, the dielectric layer 330 is difficult to crack.

（本発明の第１の実施形態に係る配線基板の製造方法）
まず、厚さ５μｍの銅からなる第１電極３１０に、ＢａＴｉＯ３からなる高誘電体材料をドクターブレード等の印刷機を用いて、厚さ５〜１０μｍの薄膜状に印刷して未焼成層を形成する。なお、さらに薄い誘電体層（０．５〜５μｍ）を形成するには後述するゾル―ゲル法やスパッタ法等を用いることができる。 (Manufacturing method of a wiring board according to the first embodiment of the present invention)
First, a high dielectric material made of BaTiO 3 is printed on a first electrode 310 made of copper having a thickness of 5 μm in a thin film form having a thickness of 5 to 10 μm by using a printing machine such as a doctor blade. Form. In order to form a thinner dielectric layer (0.5 to 5 μm), a sol-gel method, a sputtering method, or the like described later can be used.

次に、未焼成層を真空中またはＮ２ガス等の非酸化雰囲気で６００〜９５０℃の温度範囲で焼成し、誘電体層３３０とする。その後、スパッタ等の真空蒸着装置を用いて誘電体層３３０の上に銅からなる金属層を形成し更にこの金属層上に電解メッキ等で銅を５μｍ程度足すことにより、第２電極３２０を形成する。このようにして、図２Ａに示すように、ＢａＴｉＯ３で形成される誘電体層３３０を、銅で形成された第１電極３１０と第２電極３２０とで挟むコンデンサが得られる。 Next, the unfired layer is fired in a temperature range of 600 to 950 ° C. in a non-oxidizing atmosphere such as N 2 gas or the like to form a dielectric layer 330. Thereafter, a metal layer made of copper is formed on the dielectric layer 330 using a vacuum deposition apparatus such as sputtering, and the second electrode 320 is formed on the metal layer by adding about 5 μm of copper by electrolytic plating or the like. To do. In this way, as shown in FIG. 2A, a capacitor is obtained in which the dielectric layer 330 formed of BaTiO 3 is sandwiched between the first electrode 310 and the second electrode 320 formed of copper.

次に、図２Ｂに示すように、塩化第二銅エッチング溶液を用いてエッチング処理により、第１電極３１０及び第２電極３２０の必要部分以外を除去することで、第１電極３１０と第２電極３２０とを面方向（即ち、水平方向）にずれた位置になるように形成してコンデンサ３５０の単体を設ける。かかる場合、誘電体層３３０の上下にある第１電極３１０と第２電極３２０との重なりは０．４〜１．０ｃｍ２程度であるように、第１電極３１０と第２電極３２０とを水平方向にずらす。また、エッチング処理により、第１電極３１０にアライメントマーク７１０を形成し、また、第２電極３２０にアライメントマーク７２０を形成する。 Next, as shown in FIG. 2B, the first electrode 310 and the second electrode are removed by removing portions other than the necessary portions of the first electrode 310 and the second electrode 320 by etching using a cupric chloride etching solution. 320 is formed so as to be shifted in the plane direction (that is, in the horizontal direction), and a single capacitor 350 is provided. In such a case, the first electrode 310 and the second electrode 320 are placed horizontally so that the overlap between the first electrode 310 and the second electrode 320 above and below the dielectric layer 330 is about 0.4 to 1.0 cm 2. Shift in the direction. In addition, an alignment mark 710 is formed on the first electrode 310 and an alignment mark 720 is formed on the second electrode 320 by etching.

次に、図２Ｃに示すように、コンデンサ３５０ａ、３５０ｂ、３５０ｃを鉛直方向に３個積層する。コンデンサ３５０ａ、３５０ｂ、３５０ｃを積層する際には、コンデンサ３５０同士の間に接着剤としてのエポキシ樹脂を介在させる。単体のコンデンサ３５０ａ、３５０ｂ、３５０ｃ同士は、各コンデンサに設けられているアライメントマーク７１０若しくはアライメントマーク７２０を基準にして位置合わせがなされる。   Next, as shown in FIG. 2C, three capacitors 350a, 350b, and 350c are stacked in the vertical direction. When the capacitors 350a, 350b, and 350c are stacked, an epoxy resin as an adhesive is interposed between the capacitors 350. The single capacitors 350a, 350b, 350c are aligned with respect to the alignment mark 710 or the alignment mark 720 provided on each capacitor.

そして、図２Ｄに示すように、３個のコンデンサ３５０ａ、３５０ｂ、３５０ｃを、それぞれのコンデンサの間に接着剤３４０を介在させた状態でコンデンサ積層体４５０を得る。   Then, as shown in FIG. 2D, a capacitor laminate 450 is obtained with three capacitors 350a, 350b, and 350c with an adhesive 340 interposed between the capacitors.

次に、図２Ｅに示すように、アライメントマーク７３０が形成してあるベース基板（コア基板）１００上に、真空ラミネーターを用いて熱硬化性の樹脂フィルムを温度５０〜１７０℃、圧力０．４〜１．５ＭＰａというラミネート条件で貼り付ける。ベース基板１００上には、導体パターン４２１（４２１Ｐ、４２１Ｇ、４２１Ｓ）が形成されている。ベース基板は厚さ０．６ｍｍのガラスエポキシ基板である。貼り付ける際の熱硬化性の樹脂フィルムは半硬化状態であるが、硬化することで第１の樹脂絶縁層（下層の樹脂絶縁層）２００ａとなる。樹脂フィルムとしては例えば味の素社製のＡＢＦ−４５ＳＨを２枚用いることができる。   Next, as shown in FIG. 2E, a thermosetting resin film is applied to the base substrate (core substrate) 100 on which the alignment mark 730 is formed using a vacuum laminator at a temperature of 50 to 170 ° C. and a pressure of 0.4. It sticks on the lamination conditions of -1.5MPa. Conductive patterns 421 (421P, 421G, 421S) are formed on the base substrate 100. The base substrate is a glass epoxy substrate having a thickness of 0.6 mm. Although the thermosetting resin film at the time of bonding is in a semi-cured state, it becomes the first resin insulating layer (lower resin insulating layer) 200a by being cured. As the resin film, for example, two ABF-45SH manufactured by Ajinomoto Co., Inc. can be used.

次に、図２Ｆに示すように、コンデンサ積層体４５０を半硬化状態の第１の樹脂絶縁層２００ａ上に位置合わせして積層する。両者の位置合わせは、コンデンサ積層体４５０のうちコンデンサ３５０ａにあるアライメントマーク７１０と、ベース基板１００のアライメントマーク７３０とをカメラで認識して行う。若しくは、コンデンサ積層体４５０のうちコンデンサ３５０ｃにあるアライメントマーク７２０と、ベース基板１００のアライメントマーク７３０とをカメラで認識して行う。アライメントマーク７１０とアライメントマーク７２０とはいずれか一方だけが設けられていても良いし、また、ともに設けられていても良い。   Next, as shown in FIG. 2F, the capacitor laminate 450 is aligned and laminated on the semi-cured first resin insulation layer 200a. The alignment between the two is performed by recognizing the alignment mark 710 on the capacitor 350a in the capacitor laminate 450 and the alignment mark 730 on the base substrate 100 with a camera. Alternatively, the alignment mark 720 on the capacitor 350c in the capacitor multilayer body 450 and the alignment mark 730 on the base substrate 100 are recognized by a camera. Only one of the alignment mark 710 and the alignment mark 720 may be provided, or both may be provided.

その後、図２Ｇに示すように、０．４ＭＰａ、１７０℃、２時間のプレス条件で真空プレスして、コンデンサ積層体４５０を第１の樹脂絶縁層２００ａに埋設させるとともに、第１の樹脂絶縁層２００ａを硬化させる。コンデンサ積層体４５０は、コンデンサ積層体４５０の上面と第１の樹脂絶縁層２００ａの上面とが面一になるように、第１の樹脂絶縁層２００ａに埋設される。   Thereafter, as shown in FIG. 2G, the capacitor laminate 450 is embedded in the first resin insulation layer 200a by vacuum pressing under a press condition of 0.4 MPa, 170 ° C. for 2 hours, and the first resin insulation layer 200a is cured. The capacitor multilayer body 450 is embedded in the first resin insulating layer 200a so that the upper surface of the capacitor multilayer body 450 and the upper surface of the first resin insulating layer 200a are flush with each other.

なお、コンデンサ積層体は、図２Ｈに示すように、コンデンサ３５０ｃの一部を埋設させた状態にて第１の樹脂絶縁層２００ａに積層させることも可能である。かかる場合においても、コンデンサ積層体４５０のコンデンサ３５０ｃに設けられたアライメントマーク７２０若しくはコンデンサ３５０ａに設けられたアライメントマーク７１０と、ベース基板１００の上に設けられたアライメントマーク７３０とを、コンデンサ積層体４５０と第１の樹脂絶縁層２００ａとの位置あわせのための目印とする。   As shown in FIG. 2H, the capacitor laminate can be laminated on the first resin insulating layer 200a in a state where a part of the capacitor 350c is embedded. Even in such a case, the alignment mark 720 provided on the capacitor 350c of the capacitor multilayer body 450 or the alignment mark 710 provided on the capacitor 350a and the alignment mark 730 provided on the base substrate 100 are combined with each other. And a mark for alignment with the first resin insulating layer 200a.

次に、図２Ｉに示すように、第２の樹脂絶縁層（上層の樹脂絶縁層）２００ｂを形成する。具体的には、第１の樹脂絶縁層２００ａ及びコンデンサ積層体４５０上に真空ラミネーターを用いて樹脂フィルムを温度５０〜１７０℃、圧力０．４〜１．５ＭＰａというラミネート条件で貼り付ける。樹脂フィルムは例えば味の素社製のＡＢＦ−４５ＳＨを用いることができる。その後、１７０℃で２時間熱処理することにより樹脂フィルムは硬化して第２の樹脂絶縁層２００ｂを形成する。   Next, as shown in FIG. 2I, a second resin insulation layer (upper resin insulation layer) 200b is formed. Specifically, a resin film is pasted on the first resin insulating layer 200a and the capacitor laminate 450 using a vacuum laminator under a lamination condition of a temperature of 50 to 170 ° C. and a pressure of 0.4 to 1.5 MPa. For example, ABF-45SH manufactured by Ajinomoto Co., Inc. can be used as the resin film. Thereafter, the resin film is cured by heat treatment at 170 ° C. for 2 hours to form the second resin insulation layer 200b.

次に、図２Ｊに示すように、炭酸ガスレーザで、第２の樹脂絶縁層２００ｂ、第１の樹脂絶縁層２００ａ及びコンデンサ積層体４５０を貫通し、ベース基板１００上の導体パターン４２１（電源用の導体パターン４２１Ｐ、グランド用の導体パターン４２１Ｇ、信号用の導体パターン４２１Ｓ）に到達する貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）を設ける。   Next, as shown in FIG. 2J, a carbon dioxide laser penetrates the second resin insulation layer 200b, the first resin insulation layer 200a, and the capacitor laminate 450, and forms a conductor pattern 421 (for power supply) on the base substrate 100. Through holes 470 (470P, 470G, 470S) reaching the conductor pattern 421P, the ground conductor pattern 421G, and the signal conductor pattern 421S) are provided.

貫通孔４７０Ｐは、電源用の導体パターン４２１Ｐに到達する電源用貫通孔である。貫通孔４７０Ｇは、グランド用の導体パターン４２１Ｇに到達するグランド用貫通孔である。貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）の直径は２０〜１００μｍである。なお、貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）は炭酸ガスレーザではなく、ドリルで設けることも可能である。ここで、貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）の位置は、ベース基板１００のアライメントマーク７３０、コンデンサ積層体４５０におけるコンデンサ３５０ａのアライメントマーク７１０、コンデンサ積層体４５０におけるコンデンサ３５０ｃのアライメントマーク７２０のいずれか１つをカメラ若しくはＸ線で認識して決定される。   The through hole 470P is a power supply through hole that reaches the power supply conductor pattern 421P. The through hole 470G is a ground through hole that reaches the conductor pattern 421G for ground. The diameter of the through hole 470 (470P, 470G, 470S) is 20 to 100 μm. Note that the through hole 470 (470P, 470G, 470S) can be provided by a drill instead of the carbon dioxide laser. Here, the positions of the through holes 470 (470P, 470G, 470S) are any of the alignment mark 730 of the base substrate 100, the alignment mark 710 of the capacitor 350a in the capacitor multilayer body 450, and the alignment mark 720 of the capacitor 350c in the capacitor multilayer body 450. One of them is determined by recognizing with a camera or X-ray.

平面図である図２Ｋ及び図２Ｌで示されるように、第１電極３１０と第２電極３２０の重なり部分でコンデンサが形成される。図２Ｋに示すように、第１電極３１０と第２電極３２０とは横方向にのみずれていることも可能であるし、また図２Ｌに示すように、第１電極３１０と第２電極３２０とは横方向及び縦方向にずれていることも可能である。なお、第１電極３１０と第２電極３２０とが重なっている部分は斜線で示している。第１電極３１０と第２電極３２０とは、互いに面方向に平行にずれていて、重ならない部分が存在している。重ならない部分に、貫通孔４７０Ｐと４７０Ｇが形成されている。このように、第１電極３１０と第２電極３２０が対向する部分には、貫通孔４７０Ｐ、４７０Ｇが形成されていないので、第１電極３１０と第２電極３２０とが対向する面積を大きくすることができる。電源用貫通孔４７０Ｐは、第１電極３１０（電源用電極）と接しているが、第２電極３２０（グランド用電極）とは接していない。グランド用貫通孔４７０Ｇは、第２電極３２０と接しているが、第１電極３１０とは接していない。   As shown in the plan views of FIGS. 2K and 2L, a capacitor is formed at the overlapping portion of the first electrode 310 and the second electrode 320. As shown in FIG. 2K, the first electrode 310 and the second electrode 320 can be shifted only in the lateral direction, and as shown in FIG. 2L, the first electrode 310 and the second electrode 320 Can be offset in the horizontal and vertical directions. A portion where the first electrode 310 and the second electrode 320 overlap is indicated by hatching. The first electrode 310 and the second electrode 320 are displaced in parallel to each other in the plane direction, and there are portions that do not overlap. Through holes 470P and 470G are formed in portions that do not overlap. Thus, since the through-holes 470P and 470G are not formed in the portion where the first electrode 310 and the second electrode 320 face each other, the area where the first electrode 310 and the second electrode 320 face each other is increased. Can do. The power supply through hole 470P is in contact with the first electrode 310 (power supply electrode), but is not in contact with the second electrode 320 (ground electrode). The ground through-hole 470G is in contact with the second electrode 320, but is not in contact with the first electrode 310.

図２Ｊに示すように、貫通孔４７０Ｐ、４７０Ｇ以外に信号用の導体パターンに到達する信号用貫通孔４７０Ｓが形成される。信号用貫通孔４７０Ｓは、コンデンサ積層体４５０が存在しない領域に形成される。   As shown in FIG. 2J, in addition to the through holes 470P and 470G, a signal through hole 470S reaching the signal conductor pattern is formed. The signal through hole 470S is formed in a region where the capacitor multilayer body 450 does not exist.

次に、第２の樹脂絶縁層２００ｂの表面と貫通孔（４７０Ｓ、４７０Ｐ、４７０Ｇ、４７０）の内壁面とに（特に導体パターン４２１Ｓ、４２１Ｐ、４２１Ｇ、４２１やコンデンサ積層体４５０の電極等の導体回路に）、乾式のデスミア処理を施す。このデスミア処理は、例えば九州松下製のドライデスミア装置を使用して、Ｏ２及びＣＦ４を反応ガスとするドライエッチング（例えばプラズマエッチングや反応性イオンエッチング等）により行う。反応ガス中にＣＦ４を混ぜることで、樹脂絶縁層に含まれるガラスフィラーが除去されやすくなる。ドライエッチングに用いられるガスとしては、Ｏ２とＣＦ４の混合ガス以外にＡｒガスやＯ２ガスを用いることができる。 Next, on the surface of the second resin insulation layer 200b and the inner wall surfaces of the through holes (470S, 470P, 470G, 470) (especially conductors such as the conductor patterns 421S, 421P, 421G, 421 and the electrodes of the capacitor laminate 450). Apply dry desmear treatment to the circuit. This desmear process is performed by dry etching (for example, plasma etching, reactive ion etching, etc.) using O 2 and CF 4 as reaction gases using, for example, a dry desmear apparatus manufactured by Kyushu Matsushita. By mixing CF 4 in the reaction gas, the glass filler contained in the resin insulating layer is easily removed. As a gas used for dry etching, Ar gas or O 2 gas can be used in addition to a mixed gas of O 2 and CF 4 .

次に、第２の樹脂絶縁層２００ｂの表面と貫通孔（４７０Ｓ、４７０Ｐ、４７０Ｇ、４７０）の内壁面とに、乾式法によりシードメタル（例えば銅）を形成する。このシードメタル形成工程では、例えばキヤノンアネルバ製のインライン式スパッタリング装置を使用して、スタッパリング法により、厚さ０．１μｍのニッケル（Ｎｉ）層を形成し、その上に、さらに厚さ０．５μｍの銅（Ｃｕ）を積層して、２層構造のシードメタルを形成する。なお、スパッタリング装置としては、例えばマグネトロンスパッタ装置、３極スパッタリング装置、イオンビームスパッタ装置など、任意のものを用いることができる。また、乾式法としては、上記スタッパリング法のほか、例えば常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマ励起ＣＶＤ法、光励起ＣＶＤ法等のＣＶＤ法や、例えば真空蒸着法、イオンプレーティング法等の、スタッパリング法以外のＰＶＤ法なども採用することができる。   Next, seed metal (for example, copper) is formed by a dry method on the surface of the second resin insulating layer 200b and the inner wall surfaces of the through holes (470S, 470P, 470G, 470). In this seed metal forming step, a nickel (Ni) layer having a thickness of 0.1 μm is formed by a stuttering method using, for example, an in-line sputtering apparatus manufactured by Canon Anelva, and a thickness of 0.1 μm is further formed thereon. 5 μm of copper (Cu) is laminated to form a seed metal having a two-layer structure. In addition, as a sputtering device, arbitrary things, such as a magnetron sputtering device, a 3 pole sputtering device, an ion beam sputtering device, can be used, for example. Further, as a dry method, in addition to the above-described stapling method, for example, a CVD method such as an atmospheric pressure CVD method, a low pressure CVD method, a plasma excitation CVD method, a photoexcitation CVD method, or a vacuum deposition method, an ion plating method, etc. PVD methods other than the stapling method can also be employed.

次に、上記シードメタルを利用して、第２の樹脂絶縁層２００ｂの表面と貫通孔（４７０Ｓ、４７０Ｐ、４７０Ｇ、４７０）の内壁面に無電解メッキ膜（無電解銅メッキ膜）を形成する。その後、無電解メッキ膜上に電解メッキ膜（電解銅メッキ膜）を形成する。スパッタリング膜上に電解メッキ膜を形成してもよい。続いて、電解メッキ膜上にエッチングレジストを形成する。その後、露光・現像工程を経て、エッチングレジストをパターン化する。なお、このように樹脂層上のパターンを形成する部分及び貫通孔メッキを保護する部分をレジストで覆うフォトリソグラフィ手法はテンティング法と呼ばれる。そしてエッチングレジストが形成されていない部分の電解メッキ膜と無電解メッキ膜をエッチング除去することで、図２Ｍに示すように、導体パターン４２３（電源用の導体パターン４２３Ｐ、グランド用の導体パターン４２３Ｇ、信号用の導体パターン４２３Ｓ）とヴィア導体４１１、４１２、４１３を形成する。   Next, using the seed metal, an electroless plating film (electroless copper plating film) is formed on the surface of the second resin insulation layer 200b and the inner wall surface of the through holes (470S, 470P, 470G, 470). . Thereafter, an electrolytic plating film (electrolytic copper plating film) is formed on the electroless plating film. An electrolytic plating film may be formed on the sputtering film. Subsequently, an etching resist is formed on the electrolytic plating film. Then, an etching resist is patterned through an exposure / development process. Note that the photolithography method in which the portion for forming the pattern on the resin layer and the portion for protecting the through-hole plating are covered with a resist is called a tenting method. Then, by removing the portions of the electrolytic plating film and the electroless plating film where the etching resist is not formed, as shown in FIG. 2M, the conductive pattern 423 (the conductive pattern 423P for power supply, the conductive pattern 423G for ground, Signal conductor patterns (423S) and via conductors (411, 412, 413) are formed.

なお、ヴィア導体４１１、４１２、４１３を形成する方法として、湿式のデスミア処理の後、銅メッキ膜を形成する方法も考えられる。例えば図２Ｎに示すように、銅からなる第１電極１００４（上部電極）と、ニッケルからなる第２電極１００２（下部電極）と、ＢＳＴ等の高比誘電率膜（high k）からなる誘電体層１００３と、から構成されるコンデンサ１００５と、絶縁層１００１中の導体パターン１０００と、を電気的に接続するため、絶縁層１００１及びコンデンサ１００５に、炭酸ガスレーザにより貫通孔１００６を形成し、ＫＭｎＯ４溶液等の処理液により湿式のデスミア処理を施した後、銅メッキ膜１００７を形成する。こうすることで、コンデンサ１００５の第１電極１００４と導体パターン１０００とを電気的に接続することができる。 As a method of forming the via conductors 411, 412, and 413, a method of forming a copper plating film after a wet desmear process is also conceivable. For example, as shown in FIG. 2N, a dielectric composed of a first electrode 1004 (upper electrode) made of copper, a second electrode 1002 (lower electrode) made of nickel, and a high relative dielectric constant film (high k) such as BST. In order to electrically connect the capacitor 1005 composed of the layer 1003 and the conductor pattern 1000 in the insulating layer 1001, a through hole 1006 is formed in the insulating layer 1001 and the capacitor 1005 by a carbon dioxide laser, and KMnO 4 After performing wet desmear treatment with a treatment liquid such as a solution, a copper plating film 1007 is formed. By doing so, the first electrode 1004 of the capacitor 1005 and the conductor pattern 1000 can be electrically connected.

しかしこの場合、図２Ｏの写真に示すように、デスミア処理により誘電体層１００３と絶縁層１００１との間に隙間が生じたり、誘電体層１００３が絶縁層１００１から剥離（lift off）したりすることが懸念される。その場合、後工程のメッキ処理で、誘電体層１００３と絶縁層１００１との間にメッキが析出して、第１電極１００４と第２電極１００２とが短絡（short failure）することが懸念される。   In this case, however, as shown in the photograph of FIG. 2O, a gap is generated between the dielectric layer 1003 and the insulating layer 1001 due to the desmear process, or the dielectric layer 1003 is lifted off from the insulating layer 1001. There is concern. In that case, there is a concern that plating is deposited between the dielectric layer 1003 and the insulating layer 1001 in a subsequent plating process, and the first electrode 1004 and the second electrode 1002 are short-circuited (short failure). .

これに対し、本実施形態では、乾式のデスミア処理の後、乾式法（例えばスタッパリング法）によりシードメタルを形成し、さらに続けて、銅メッキ膜を形成することで、誘電体層１００３のダメージを軽減し、コンデンサ電極間の短絡を抑制するようにしている。こうすることで、良好な電気特性が得られる。   On the other hand, in the present embodiment, after the dry desmear process, the seed metal is formed by a dry method (for example, a stamping method), and subsequently, the copper plating film is formed, whereby the dielectric layer 1003 is damaged. To reduce the short circuit between the capacitor electrodes. By doing so, good electrical characteristics can be obtained.

図２Ｐ及び図２Ｑに、前者の手法（湿式のデスミア処理）により製造されたコンデンサ装置の例を、図２Ｒ及び図２Ｓに、後者の手法（乾式のデスミア処理）により製造されたコンデンサ装置の例を、それぞれ示す。図２Ｑの写真と図２Ｓの写真との比較から明らかなように、前者の手法よりも後者の手法の方が、誘電体層１００３（ＢＳＴ）のダメージが軽減され、ひいてはコンデンサ電極（Ｃｕ−Ｎｉ）間の短絡も抑制されるようになる。   2P and FIG. 2Q show examples of capacitor devices manufactured by the former method (wet desmear treatment), and FIGS. 2R and 2S show examples of capacitor devices manufactured by the latter method (dry desmear treatment). Are shown respectively. As is clear from the comparison between the photograph of FIG. 2Q and the photograph of FIG. 2S, the damage of the dielectric layer 1003 (BST) is reduced by the latter method compared to the former method, and as a result, the capacitor electrode (Cu-Ni) ) Is also suppressed.

ヴィア導体４１１は、電源用のヴィア導体であり、図２Ｍに示すように、コンデンサ３５０ａ、コンデンサ３５０ｂ、コンデンサ３５０ｃの第１電極３１０同士を電気的に接続している。また、ヴィア導体４１２は、グランド用のヴィア導体であり、図２Ｍに示すように、コンデンサ３５０ａ、コンデンサ３５０ｂ、コンデンサ３５０ｃの第２電極３２０同士を電気的に接続している。   The via conductor 411 is a via conductor for power supply, and electrically connects the first electrodes 310 of the capacitor 350a, the capacitor 350b, and the capacitor 350c as shown in FIG. 2M. The via conductor 412 is a ground via conductor, and electrically connects the second electrodes 320 of the capacitor 350a, the capacitor 350b, and the capacitor 350c as shown in FIG. 2M.

電源用のヴィア導体４１１は、ベース基板１００上の電源用の導体パターン４２１Ｐと第２の樹脂絶縁層２００ｂ上の電源用の導体パターン４２３Ｐとを接続している。また、グランド用のヴィア導体４１２は、ベース基板１００上のグランド用の導体パターン４２１Ｇと第２の樹脂絶縁層２００ｂ上のグランド用の導体パターン４２３Ｇとを接続している。   The power supply via conductor 411 connects the power supply conductor pattern 421P on the base substrate 100 and the power supply conductor pattern 423P on the second resin insulation layer 200b. The ground via conductor 412 connects the ground conductor pattern 421G on the base substrate 100 and the ground conductor pattern 423G on the second resin insulation layer 200b.

次に、図２Ｔに示すように、第２の樹脂絶縁層２００ｂと導体パターン４２３（４２３Ｐ、４２３Ｇ、４２３Ｓ）上に第３の樹脂絶縁層２００ｃを形成する。第３の樹脂絶縁層２００ｃの材質は、第２の樹脂絶縁層２００ｂ及び第１の樹脂絶縁層２００ａと同じである。   Next, as shown in FIG. 2T, a third resin insulation layer 200c is formed on the second resin insulation layer 200b and the conductor pattern 423 (423P, 423G, 423S). The material of the third resin insulation layer 200c is the same as that of the second resin insulation layer 200b and the first resin insulation layer 200a.

次に、第３の樹脂絶縁層２００ｃに炭酸ガスレーザにて貫通孔を形成する。なお、貫通孔はドリルで形成することも可能である。   Next, a through hole is formed in the third resin insulating layer 200c with a carbon dioxide gas laser. The through hole can be formed with a drill.

次に、第３の樹脂絶縁層２００ｃの表面に触媒による表面処理を行う。触媒による表面処理の後、基板の表面に無電解メッキ膜を形成する。その後、無電解メッキ膜上にメッキレジストを形成する。続いて、メッキレジストに露光・現像処理を行って、メッキレジストをパターンニングする。そしてメッキレジストの非形成領域に電解メッキ膜を形成する。メッキレジスト剥離後、電解メッキ膜間の無電解メッキ膜を除去することで、図２Ｕに示すように、無電解メッキ膜と該無電解メッキ膜上に設けられている電解メッキ膜とからなる最外の導体パターン４２５（最外の電源用の導体パターン４２５Ｐ、最外のグランド用の導体パターン４２５Ｇ、最外の信号用の導体パターン４２５Ｓ）を設ける。   Next, a surface treatment with a catalyst is performed on the surface of the third resin insulating layer 200c. After the surface treatment with the catalyst, an electroless plating film is formed on the surface of the substrate. Thereafter, a plating resist is formed on the electroless plating film. Subsequently, the plating resist is exposed and developed to pattern the plating resist. Then, an electrolytic plating film is formed in a region where the plating resist is not formed. After removing the plating resist, the electroless plating film between the electroplating films is removed, so that the electroless plating film and the electroplating film provided on the electroless plating film are formed as shown in FIG. 2U. An outer conductor pattern 425 (outermost power source conductor pattern 425P, outermost ground conductor pattern 425G, and outermost signal conductor pattern 425S) is provided.

次に、第３の樹脂絶縁層２００ｃと最外の導体パターン４２５（４２５Ｐ、４２５Ｇ、４２５Ｓ）上にソルダーレジスト７００を形成する。その後、図２Ｖに示すように、ソルダーレジスト７００に、導体パターン４２５（４２５Ｐ、４２５Ｇ、４２５Ｓ）の一部を露出させる開口部を設けてパッド４２７（電源用のパッド（第１の外部端子）４２７Ｐ、グランド用のパッド（第２の外部端子）４２７Ｇ、信号用のパッド４２７Ｓ）を形成する。開口部により露出している部分がパッド４２７（４２７Ｐ、４２７Ｇ、４２７Ｓ）となる。   Next, a solder resist 700 is formed on the third resin insulating layer 200c and the outermost conductor pattern 425 (425P, 425G, 425S). Thereafter, as shown in FIG. 2V, an opening for exposing a part of the conductor pattern 425 (425P, 425G, 425S) is provided in the solder resist 700 to provide a pad 427 (power supply pad (first external terminal) 427P). , A ground pad (second external terminal) 427G and a signal pad 427S) are formed. A portion exposed by the opening becomes a pad 427 (427P, 427G, 427S).

図２Ｖに示すように、第１電極３１０と電源用のパッド４２７Ｐは、ヴィア導体４１１と導体パターン４２３Ｐとヴィア導体４４１Ｐを介して接続されている。また、第２電極３２０とグランド用のパッド４２７Ｇとは、ヴィア導体４１２と導体パターン４２３Ｇとヴィア導体４４１Ｇを介して接続されている。   As shown in FIG. 2V, the first electrode 310 and the power supply pad 427P are connected via the via conductor 411, the conductor pattern 423P, and the via conductor 441P. The second electrode 320 and the ground pad 427G are connected via a via conductor 412, a conductor pattern 423G, and a via conductor 441G.

次に、パッド４２７（４２７Ｐ、４２７Ｇ、４２７Ｓ）上に、耐食性ある金属膜を形成した。金属膜としては、例えばＮｉ、Ａｕ、Ｐｄ、Ａｇ、Ｐｔ等からなる膜を形成することができる。本実施の形態では、Ｎｉ膜、Ｐｄ膜、Ａｕ膜の順で形成する。なお、金属膜は１層であっても複数の金属膜からなってもよい。例えば、パッド上にＮｉ膜、Ａｕ膜の順に形成することができる。   Next, a metal film having corrosion resistance was formed on the pad 427 (427P, 427G, 427S). As the metal film, for example, a film made of Ni, Au, Pd, Ag, Pt or the like can be formed. In this embodiment, the Ni film, the Pd film, and the Au film are formed in this order. The metal film may be a single layer or a plurality of metal films. For example, a Ni film and an Au film can be formed in this order on the pad.

次に、金属膜上に半田ペーストを印刷する。その後、リフローして半田バンプ４２９を設けることで、図１に示した配線基板９００を得ることができる。   Next, a solder paste is printed on the metal film. Thereafter, by reflowing and providing the solder bumps 429, the wiring substrate 900 shown in FIG. 1 can be obtained.

そして、ＩＣチップ８００を実装する場合は、図２Ｗに示すように、半田バンプ４２９を介してＩＣチップ８００の実装を行う。   When the IC chip 800 is mounted, the IC chip 800 is mounted through the solder bumps 429 as shown in FIG. 2W.

なお、本実施形態ではベース基板１００の一方の面にのみ、樹脂絶縁層、導体パターン及びヴィア導体を形成しているが、図２Ｘに示すように、ベース基板１００の両面に樹脂絶縁層、導体パターン及びヴィア導体を形成することも可能である。   In this embodiment, the resin insulating layer, the conductor pattern, and the via conductor are formed only on one surface of the base substrate 100. However, as shown in FIG. 2X, the resin insulating layer and the conductor are formed on both surfaces of the base substrate 100. Patterns and via conductors can also be formed.

また、樹脂絶縁層２００ａ、２００ｂ、２００ｃの表面、導体パターンの表面、第１電極３１０の表面、第２電極３２０の表面は粗化することが好ましい。また、ＩＣチップ８００を、配線基板９００の表面に搭載する際は、コンデンサ積層体４５０とＩＣチップ８００との間の距離を近くすることが好ましい。   The surfaces of the resin insulating layers 200a, 200b, and 200c, the surface of the conductor pattern, the surface of the first electrode 310, and the surface of the second electrode 320 are preferably roughened. Further, when the IC chip 800 is mounted on the surface of the wiring substrate 900, it is preferable that the distance between the capacitor multilayer body 450 and the IC chip 800 is reduced.

（本発明の具体的一実施態様における配線基板の第２の実施形態）
第１の実施形態では、樹脂絶縁層２００は、第１の樹脂絶縁層２００ａと第２の樹脂絶縁層２００ｂと第３の樹脂絶縁層２００ｃとから形成された。第２の実施形態に係る配線基板９００は、図３に示すように、第１の実施形態と異なり、樹脂絶縁層２００は、第１の樹脂絶縁層２００ａと第２の樹脂絶縁層２００ｂとから形成される。 (Second Embodiment of Wiring Board in a Specific Embodiment of the Present Invention)
In the first embodiment, the resin insulating layer 200 is formed of the first resin insulating layer 200a, the second resin insulating layer 200b, and the third resin insulating layer 200c. As shown in FIG. 3, the wiring substrate 900 according to the second embodiment is different from the first embodiment in that the resin insulating layer 200 includes a first resin insulating layer 200a and a second resin insulating layer 200b. It is formed.

また、コンデンサ積層体４５０の最上層に位置する電極は、コンデンサ３５０ａの第１電極３１０と該第１電極３１０上の電源用の導体パターン４２３Ｐとが一体となって形成されている。そのため、第２の実施形態に係る配線基板９００では、コンデンサ積層体４５０の表層にある電極の厚さが第１の実施形態に係る配線基板９００よりも厚い。そのため、コンデンサ積層体４５０の剛性が増す。だから、コンデンサ積層体４５０の誘電体層にクラックが入りにくくなる。   In addition, the electrode located in the uppermost layer of the capacitor multilayer body 450 is formed by integrating the first electrode 310 of the capacitor 350a and the power supply conductor pattern 423P on the first electrode 310. Therefore, in the wiring board 900 according to the second embodiment, the thickness of the electrode on the surface layer of the capacitor multilayer body 450 is thicker than that of the wiring board 900 according to the first embodiment. Therefore, the rigidity of the capacitor laminate 450 is increased. Therefore, cracks are less likely to occur in the dielectric layer of the capacitor multilayer body 450.

図３に示すように、電源用のパッド（第１の外部端子）４２７Ｐと各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第１電極３１０とは、ヴィア導体４４１Ｐと導体パターン４２３Ｐとヴィア導体４１１とを介して、電気的に接続している。グランド用のパッド（第２の外部端子）４２７Ｇと各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第２電極３２０とは、ヴィア導体４４１Ｇと導体パターン４２３Ｇとヴィア導体４１２とを介して、電気的に接続している。   As shown in FIG. 3, the power supply pad (first external terminal) 427P and the first electrode 310 of each capacitor 350a, 350b, 350c are connected via the via conductor 441P, the conductor pattern 423P, and the via conductor 411. Are electrically connected. The ground pad (second external terminal) 427G and the second electrode 320 of each capacitor 350a, 350b, 350c are electrically connected via the via conductor 441G, the conductor pattern 423G, and the via conductor 412. Yes.

第２の樹脂絶縁層２００ｂの上には、最外の電源用の導体パターン４２５Ｐと、最外のグランド用の導体パターン４２５Ｇと、最外の信号用の導体パターン４２５Ｓとが設けられている。   On the second resin insulation layer 200b, an outermost power conductor pattern 425P, an outermost ground conductor pattern 425G, and an outermost signal conductor pattern 425S are provided.

ソルダーレジスト７００に、導体パターン４２５（４２５Ｐ、４２５Ｇ、４２５Ｓ）の一部を露出させる開口部を設けて、パッド４２７（電源用のパッド（第１の外部端子）４２７Ｐ、グランド用のパッド（第２の外部端子）４２７Ｇ、信号用のパッド４２７Ｓ）が形成されている。   An opening for exposing a part of the conductor pattern 425 (425P, 425G, 425S) is provided in the solder resist 700, and a pad 427 (power supply pad (first external terminal) 427P, ground pad (second) is provided. External terminals) 427G and signal pads 427S) are formed.

（本発明の第２の実施形態に係る配線基板の製造方法）
次に、第２の実施形態に係る配線基板の別の製造方法を示す。 (Manufacturing method of a wiring board according to the second embodiment of the present invention)
Next, another method for manufacturing a wiring board according to the second embodiment will be described.

まず、図２Ａから図２Ｇまでは、上述した配線基板の製造方法と同様である。   First, FIGS. 2A to 2G are the same as the above-described method for manufacturing a wiring board.

次に、図２Ｇまでの工程で作成した基板に、図４Ａに示すように、貫通孔４７０（コア基板上の電源用導体パターンに到達している貫通孔４７０Ｐ、コア基板上のグランド用導体パターンに到達している貫通孔４７０Ｇ、コア基板上の信号用導体パターンに到達している貫通孔４７０Ｓ）を形成する。第１の実施形態に係る製造方法では、第２の樹脂絶縁層２００ｂにも同時に貫通孔を形成したが、本実施形態に係る製造方法では、コンデンサ積層体４５０と第１の樹脂絶縁層２００ａを貫通する貫通孔を形成するだけであるから、孔加工が容易となり、歩留まりが向上する。   Next, as shown in FIG. 4A, a through hole 470 (through hole 470P reaching the power supply conductor pattern on the core substrate, ground conductor pattern on the core substrate, as shown in FIG. Through-holes 470G reaching the signal conductor pattern on the core substrate). In the manufacturing method according to the first embodiment, the through holes are formed in the second resin insulating layer 200b at the same time. However, in the manufacturing method according to the present embodiment, the capacitor laminate 450 and the first resin insulating layer 200a are formed. Since only through-holes are formed, hole processing is facilitated, and yield is improved.

次に、貫通孔（４７０Ｓ、４７０Ｐ、４７０Ｇ、４７０）の内壁面、特に導体パターン４２１Ｓ、４２１Ｐ、４２１Ｇ、４２１やコンデンサ積層体４５０の電極等の導体回路に、乾式のデスミア処理を施す。   Next, dry desmear treatment is performed on the inner wall surfaces of the through holes (470S, 470P, 470G, 470), particularly on the conductor circuits such as the conductor patterns 421S, 421P, 421G, 421 and the electrodes of the capacitor laminate 450.

次に、貫通孔（４７０Ｓ、４７０Ｐ、４７０Ｇ、４７０）の内壁面に、乾式法によりシードメタル（例えば銅）を形成する。続いて、そのシードメタルを利用して、シードメタル上に電解メッキ膜を形成する。貫通孔が電気メッキ膜で充填される。同時に、絶縁層２００ａとコンデンサ積層体上にも電解メッキ膜が形成される。   Next, seed metal (for example, copper) is formed on the inner wall surface of the through holes (470S, 470P, 470G, 470) by a dry method. Subsequently, an electrolytic plating film is formed on the seed metal using the seed metal. The through hole is filled with an electroplated film. At the same time, an electrolytic plating film is also formed on the insulating layer 200a and the capacitor laminate.

次に、図４Ｂに示すように、テンティング法で、グランド用のヴィア導体４１２、電源用のヴィア導体４１１、信号用のヴィア導体４１３と、導体パターン４２３（電源用の導体パターン４２３Ｐ、グランド用の導体パターン４２３Ｇ、信号用の導体パターン４２３Ｓ）を形成する。   Next, as shown in FIG. 4B, a via conductor 412 for ground, a via conductor 411 for power supply, a via conductor 413 for signal, and a conductor pattern 423 (conductor pattern 423P for power supply, grounding) Conductor pattern 423G and signal conductor pattern 423S).

図４Ｂに示すように、コンデンサ積層体４５０の最上層に位置する電極は、コンデンサ３５０ａの第１電極３１０と該第１電極３１０上の電源用の導体パターン４２３Ｐとが一体となって形成される。ここで、コンデンサ積層体４５０の最上層に位置する電極とは、実装されるＩＣチップ８００に近い側に位置するコンデンサ積層体４５０の表層の電極である。また、第１電極３１０上の電源用の導体パターン４２３Ｐは、無電解メッキ膜と該無電解メッキ膜上の電解メッキ膜とから形成される。   As shown in FIG. 4B, the electrode located in the uppermost layer of the capacitor multilayer body 450 is formed integrally with the first electrode 310 of the capacitor 350a and the conductor pattern 423P for power supply on the first electrode 310. . Here, the electrode located in the uppermost layer of the capacitor multilayer body 450 is an electrode on the surface layer of the capacitor multilayer body 450 located on the side close to the IC chip 800 to be mounted. The power supply conductor pattern 423P on the first electrode 310 is formed of an electroless plating film and an electrolytic plating film on the electroless plating film.

ヴィア導体４１２は、コンデンサ３５０ａ、コンデンサ３５０ｂ、コンデンサ３５０ｃの第２電極３２０同士を接続する。また、ヴィア導体４１２は、ベース基板１００上のグランド用の導体パターン４２１Ｇと第１の樹脂絶縁層２００ａ上のグランド用の導体パターン４２３Ｇとを接続している。   The via conductor 412 connects the second electrodes 320 of the capacitors 350a, 350b, and 350c. The via conductor 412 connects the ground conductor pattern 421G on the base substrate 100 and the ground conductor pattern 423G on the first resin insulation layer 200a.

ヴィア導体４１１は、コンデンサ３５０ａ、コンデンサ３５０ｂ、コンデンサ３５０ｃの第１電極３１０同士を接続する。また、ヴィア導体４１１は、ベース基板１００上の電源用の導体パターン４２１Ｐと第１の樹脂絶縁層２００ａ上の電源用の導体パターン４２３Ｐとを接続している。   The via conductor 411 connects the first electrodes 310 of the capacitor 350a, the capacitor 350b, and the capacitor 350c. The via conductor 411 connects the power supply conductor pattern 421P on the base substrate 100 and the power supply conductor pattern 423P on the first resin insulating layer 200a.

次に、図４Ｃに示すように、第１の樹脂絶縁層２００ａ、コンデンサ積層体４５０及び導体パターン４２３（４２３Ｐ、４２３Ｇ、４２３Ｓ）の上に、第２の樹脂絶縁層２００ｂを形成する。そして、第２の樹脂絶縁層２００ｂに貫通孔を形成する。そして、貫通孔を形成した基板の表面に触媒により表面処理を行う。   Next, as shown in FIG. 4C, the second resin insulation layer 200b is formed on the first resin insulation layer 200a, the capacitor laminate 450, and the conductor pattern 423 (423P, 423G, 423S). Then, a through hole is formed in the second resin insulating layer 200b. Then, a surface treatment is performed with a catalyst on the surface of the substrate on which the through holes are formed.

触媒による表面処理の後、基板の表面に無電解メッキ膜を形成する。その後、無電解メッキ膜上にメッキレジストを形成する。続いて、メッキレジストに露光・現像処理を行い、メッキレジストをパターンニングする。そしてメッキレジストの非形成領域に電解メッキ膜を形成する。メッキレジスト剥離後、電解メッキ膜間の無電解メッキ膜を除去することで、無電解メッキ膜と無電解メッキ膜上の電解メッキ膜とからなる導体パターン４２５（４２５Ｐ、４２５Ｇ、４２５Ｓ）を形成する。次いで、第１の実施形態と同様に、ソルダーレジスト７００、パッド４２７、半田バンプ４２９を形成することで、図３に示した配線基板９００が得られる。   After the surface treatment with the catalyst, an electroless plating film is formed on the surface of the substrate. Thereafter, a plating resist is formed on the electroless plating film. Subsequently, the plating resist is exposed and developed to pattern the plating resist. Then, an electrolytic plating film is formed in a region where the plating resist is not formed. After removing the plating resist, the electroless plating film between the electroplating films is removed to form a conductor pattern 425 (425P, 425G, 425S) composed of the electroless plating film and the electroplating film on the electroless plating film. . Next, as in the first embodiment, by forming the solder resist 700, the pads 427, and the solder bumps 429, the wiring substrate 900 shown in FIG. 3 is obtained.

本実施形態に係る配線基板の製造方法によれば、第１の実施形態に比べ、樹脂絶縁層を１層少なく製造できるので簡易なコストで配線基板９００を製造することが可能である。   According to the method for manufacturing a wiring board according to the present embodiment, it is possible to manufacture the wiring board 900 at a simple cost because one resin insulating layer can be manufactured in comparison with the first embodiment.

なお、上述の実施形態ではベース基板１００の一方の面にのみ、樹脂絶縁層、導体パターン及びヴィア導体を形成しているが、図４Ｄに示すように、ベース基板１００の両面に樹脂絶縁層、導体パターン及びヴィア導体を形成することも可能である。   In the above-described embodiment, the resin insulating layer, the conductor pattern, and the via conductor are formed only on one surface of the base substrate 100. However, as illustrated in FIG. 4D, the resin insulating layer, It is also possible to form conductor patterns and via conductors.

（本発明の具体的一実施態様における配線基板の第３の実施形態）
図５に、本発明の第３の実施形態を示す。第３の実施形態では、第１の実施形態と異なり、第１電極３１０と第２電極３２０とは電極の面方向に互いにずれていない。そして、第１電極３１０には複数の第１開口部３１１が設けられ、第２電極３２０には複数の第２開口部３２２が設けられている。 (Third embodiment of a wiring board in a specific embodiment of the present invention)
FIG. 5 shows a third embodiment of the present invention. In the third embodiment, unlike the first embodiment, the first electrode 310 and the second electrode 320 are not shifted from each other in the surface direction of the electrode. The first electrode 310 is provided with a plurality of first openings 311, and the second electrode 320 is provided with a plurality of second openings 322.

そして、複数の第１のヴィア導体４１１が、第２開口部３２２を第２電極３２０に非接触で貫通しながら、第１電極３１０同士を電気的に接続する。また、複数の第２のヴィア導体４１２が、第１開口部３１１を第１電極３１０に非接触で貫通しながら、第２電極３２０同士を電気的に接続する。   The plurality of first via conductors 411 electrically connect the first electrodes 310 to each other while penetrating the second opening 322 through the second electrode 320 in a non-contact manner. A plurality of second via conductors 412 electrically connect the second electrodes 320 to each other while penetrating the first opening 311 through the first electrode 310 in a non-contact manner.

このように、複数の第１のヴィア導体４１１及び複数の第２のヴィア導体４１２が、コンデンサ積層体４５０を貫通している。そのため、第３の実施形態に係る配線基板９００では、複数の第１のヴィア導体４１１及び複数の第２のヴィア導体４１２が、接着剤３４０の変形を抑制することが可能となり、コンデンサ積層体４５０の耐クラック性が向上しやすい。   As described above, the plurality of first via conductors 411 and the plurality of second via conductors 412 penetrate the capacitor multilayer body 450. Therefore, in the wiring board 900 according to the third embodiment, the plurality of first via conductors 411 and the plurality of second via conductors 412 can suppress the deformation of the adhesive 340, and the capacitor multilayer body 450. The crack resistance is easily improved.

即ち、各コンデンサ（３５０a、３５０ｂ、３５０ｃ）の誘電体層３３０と、各コンデンサ（３５０a、３５０ｂ、３５０ｃ）を接着している接着剤３４０との熱膨張係数が異なる場合、コンデンサ積層体４５０が、温度変化を受けると、誘電体層３３０に、反り、ねじれ、曲げなどの力がかかる。それらの力を受けると、セラミック製の誘電体層３３０は、薄く、しかも脆いため、クラックが入りやすい。しかしながら、本実施形態では、複数の第１のヴィア導体４１１及び複数の第２のヴィア導体４１２が、コンデンサ積層体４５０を貫通することで、各コンデンサ（３５０a、３５０ｂ、３５０ｃ）を物理的につなぎ止めているから、接着剤３４０の変形を抑制することが可能となる。そのため、誘電体層３３０にかかる反り、ねじれ、曲げなどの力が小さくなる。   That is, when the thermal expansion coefficients of the dielectric layer 330 of each capacitor (350a, 350b, 350c) and the adhesive 340 bonding the capacitors (350a, 350b, 350c) are different, the capacitor laminate 450 When the temperature is changed, the dielectric layer 330 is subjected to a force such as warping, twisting or bending. When receiving these forces, the dielectric layer 330 made of ceramic is thin and fragile, so that it is easy to crack. However, in the present embodiment, the plurality of first via conductors 411 and the plurality of second via conductors 412 penetrate the capacitor multilayer body 450 to physically connect the capacitors (350a, 350b, 350c). Since it is stopped, the deformation of the adhesive 340 can be suppressed. Therefore, forces such as warping, twisting and bending applied to the dielectric layer 330 are reduced.

図６Ａ、図６Ｂに示すように、電源用のヴィア導体４１１とグランド用のヴィア導体４１２は格子状または千鳥状に配置されていることが好ましい。隣接する電源用のヴィア導体４１１間の間隔は略同一である。隣接するグランド用のヴィア導体４１２間の間隔は略同一である。   As shown in FIGS. 6A and 6B, the power supply via conductors 411 and the ground via conductors 412 are preferably arranged in a grid pattern or a staggered pattern. The spacing between adjacent power supply via conductors 411 is substantially the same. The spacing between adjacent ground via conductors 412 is substantially the same.

（本発明の第３の実施形態に係る配線基板の製造方法）
まず、図７Ａに示すように、第１電極３１０と、第２電極３２０と、第１電極３１０及び第２電極３２０で挟まれた誘電体層３３０と、からなるコンデンサ３５０を作成する。コンデンサ３５０の作成は実施形態１と同様に行う。 (Manufacturing method of a wiring board according to the third embodiment of the present invention)
First, as shown in FIG. 7A, a capacitor 350 including a first electrode 310, a second electrode 320, and a dielectric layer 330 sandwiched between the first electrode 310 and the second electrode 320 is formed. The capacitor 350 is created in the same manner as in the first embodiment.

次に、図７Ｂ、第１電極３１０側からコンデンサ３５０を見る平面図である図７Ｃ、及び、第２電極３２０側からコンデンサ３５０を見る平面図である図７Ｄに示すように、第１電極３１０と第２電極３２０をパターニングする。この時、同時にアライメントマーク７１０、７２０も形成する。   Next, as shown in FIG. 7B, FIG. 7C, which is a plan view of the capacitor 350 viewed from the first electrode 310 side, and FIG. 7D, which is a plan view of the capacitor 350 viewed from the second electrode 320 side, The second electrode 320 is patterned. At this time, alignment marks 710 and 720 are also formed.

第１電極３１０には、開口部３１１が形成されていて、その開口部３１１内に、グランド用のヴィア導体４１２が形成される。第１電極３１０とグランド用のヴィア導体４１２は非接触である。第２電極３２０には、開口部３２２が形成されていて、その開口部３２２内に、電源用のヴィア導体４１１が形成される。第２電極３２０と電源用のヴィア導体４１１は非接触である。   An opening 311 is formed in the first electrode 310, and a ground via conductor 412 is formed in the opening 311. The first electrode 310 and the ground via conductor 412 are not in contact with each other. An opening 322 is formed in the second electrode 320, and a via conductor 411 for power supply is formed in the opening 322. The second electrode 320 and the power supply via conductor 411 are not in contact with each other.

次に、図７Ｅに示すように、先の工程で得られたコンデンサ３５０を３組準備し、接着剤３４０を介して積層する。コンデンサ３５０a、３５０ｂ、３５０ｃは、各コンデンサ３５０のアライメントマーク７１０、７２０に基づいて位置あわせされる。   Next, as shown in FIG. 7E, three sets of capacitors 350 obtained in the previous step are prepared and laminated via an adhesive 340. The capacitors 350a, 350b, and 350c are aligned based on the alignment marks 710 and 720 of each capacitor 350.

次に、図７Ｆに示すように、コンデンサ３５０a、３５０ｂ、３５０ｃと各コンデンサ間に配置された接着剤３４０とからなるコンデンサ積層体４５０を作成する。コンデンサ積層体４５０の作成は、真空プレスで行う。真空プレスの条件は、温度５０〜１７０℃、圧力０．４〜１．５ＭＰａである。   Next, as shown in FIG. 7F, a capacitor laminate 450 including capacitors 350a, 350b, 350c and an adhesive 340 disposed between the capacitors is formed. The capacitor laminate 450 is produced by a vacuum press. The conditions of the vacuum press are a temperature of 50 to 170 ° C. and a pressure of 0.4 to 1.5 MPa.

コンデンサ積層体４５０を構成する各コンデンサの開口部３１１は、コンデンサ積層体４５０を貫通するヴィア導体４１２により、第１電極３１０と第２電極３２０とがショートしないようにするため、断面方向で略同一位置に形成されている。即ち、図７Ｆに示すように、コンデンサ３５０ａ、３５０ｂ、３５０ｃに形成されている開口部３１１は断面方向で重なった位置に設けられている。   The opening 311 of each capacitor constituting the capacitor multilayer body 450 is substantially the same in the cross-sectional direction so that the first electrode 310 and the second electrode 320 are not short-circuited by the via conductor 412 that penetrates the capacitor multilayer body 450. Formed in position. That is, as shown in FIG. 7F, the opening 311 formed in the capacitors 350a, 350b, and 350c is provided at a position overlapping in the cross-sectional direction.

コンデンサ積層体４５０を構成する各コンデンサの開口部３２２は、コンデンサ積層体４５０を貫通するヴィア導体４１１により、第１電極３１０と第２電極３２０とがショートしないようにするため、断面方向で略同一位置に形成されている。即ち、図７Ｆでは、コンデンサ３５０ａ、３５０ｂ、３５０ｃに形成されている開口部３２２は断面方向で重なった位置に設けられている。   The opening portions 322 of the capacitors constituting the capacitor multilayer body 450 are substantially the same in the cross-sectional direction so that the first electrode 310 and the second electrode 320 are not short-circuited by the via conductor 411 penetrating the capacitor multilayer body 450. Formed in position. That is, in FIG. 7F, the openings 322 formed in the capacitors 350a, 350b, and 350c are provided at positions overlapping in the cross-sectional direction.

次に、図７Ｇに示すように、第１の樹脂絶縁層２００ａに、コンデンサ積層体４５０を埋設する。   Next, as shown in FIG. 7G, the capacitor multilayer body 450 is embedded in the first resin insulating layer 200a.

次に、図７Ｈに示すように、貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）を形成する。貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）は、コンデンサ積層体４５０と第１の樹脂絶縁層２００ａを貫通し、ベース基板１００の導体パターン４２１（４２１Ｐ、４２１Ｇ、４２１Ｓ）に到達している。貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）の形成位置は、ベース基板１００のアライメントマーク７３０、コンデンサ積層体４５０に形成されているアライメントマーク７１０、７２０のいずれか１つに基づいてレーザ加工で形成する。   Next, as shown in FIG. 7H, through holes 470 (470P, 470G, 470S) are formed. The through hole 470 (470P, 470G, 470S) penetrates the capacitor multilayer body 450 and the first resin insulating layer 200a, and reaches the conductor pattern 421 (421P, 421G, 421S) of the base substrate 100. The through holes 470 (470P, 470G, 470S) are formed by laser processing based on one of the alignment marks 730 on the base substrate 100 and the alignment marks 710 and 720 formed on the capacitor laminate 450. .

電源用の貫通孔４７０Ｐは、第１電極３１０と誘電体層３３０とを貫通する。また、電源用の貫通孔４７０Ｐは、第２電極３２０の開口部３２２内に形成されており、開口部３２２の内壁とは非接触である。   The power supply through-hole 470 </ b> P penetrates the first electrode 310 and the dielectric layer 330. The power supply through-hole 470P is formed in the opening 322 of the second electrode 320, and is not in contact with the inner wall of the opening 322.

グランド用の貫通孔４７０Ｇは、第２電極３２０と誘電体層３３０とを貫通する。また、グランド用の貫通孔４７０Ｇは、第１電極３１０の開口部３１１内に形成されており、開口部３１１の内壁とは非接触である。   The ground through-hole 470G penetrates the second electrode 320 and the dielectric layer 330. The ground through-hole 470G is formed in the opening 311 of the first electrode 310 and is not in contact with the inner wall of the opening 311.

次に、貫通孔（４７０Ｓ、４７０Ｐ、４７０Ｇ、４７０）の内壁面、特に導体パターン４２１Ｓ、４２１Ｐ、４２１Ｇ、４２１やコンデンサ積層体４５０の電極等の導体回路に、乾式のデスミア処理を施す。   Next, dry desmear treatment is performed on the inner wall surfaces of the through holes (470S, 470P, 470G, 470), particularly on the conductor circuits such as the conductor patterns 421S, 421P, 421G, 421 and the electrodes of the capacitor laminate 450.

次に、貫通孔（４７０Ｓ、４７０Ｐ、４７０Ｇ、４７０）の内壁面に、乾式法によりシードメタル（例えば銅）を形成する。続いて、そのシードメタルを利用して、シードメタル上に電解メッキ膜を形成する。貫通孔が電気メッキ膜で充填される。同時に、絶縁層２００aとコンデンサ積層体上にも電解メッキ膜が形成される。   Next, seed metal (for example, copper) is formed on the inner wall surface of the through holes (470S, 470P, 470G, 470) by a dry method. Subsequently, an electrolytic plating film is formed on the seed metal using the seed metal. The through hole is filled with an electroplated film. At the same time, an electrolytic plating film is also formed on the insulating layer 200a and the capacitor laminate.

次に、図７Ｉに示すように、グランド用ヴィア導体４１２、電源用ヴィア導体４１１、信号用ヴィア導体４１３と、導体パターン４２３（電源用の導体パターン４２３Ｐ、グランド用の導体パターン４２３Ｇ、信号用の導体パターン４２３Ｓ）をテンティング法で形成する。導体パターン４２３（電源用の導体パターン４２３Ｐ、グランド用の導体パターン４２３Ｇ、信号用の導体パターン４２３Ｓ）は、無電解メッキ膜と該無電解メッキ膜上の電解メッキ膜とからなる。   Next, as shown in FIG. 7I, a ground via conductor 412, a power via conductor 411, a signal via conductor 413, and a conductor pattern 423 (a power conductor pattern 423P, a ground conductor pattern 423G, a signal conductor A conductor pattern 423S) is formed by a tenting method. The conductor pattern 423 (a power source conductor pattern 423P, a ground conductor pattern 423G, and a signal conductor pattern 423S) includes an electroless plating film and an electrolytic plating film on the electroless plating film.

コンデンサ積層体４５０の最上層の電極は、コンデンサ３５０ａの第１電極３１０と電源用の導体パターン４２３Ｐ（第１電極３１０上の無電解メッキ膜と該無電解メッキ膜上の電解メッキ膜）とが一体となって形成されている。コンデンサ積層体４５０の最上層の電極とは、実装されるＩＣチップに近い側に位置するコンデンサ積層体４５０の表層の電極である。   The uppermost electrode of the capacitor laminate 450 includes the first electrode 310 of the capacitor 350a and a power supply conductor pattern 423P (an electroless plating film on the first electrode 310 and an electrolytic plating film on the electroless plating film). It is integrally formed. The uppermost layer electrode of the capacitor multilayer body 450 is an electrode on the surface layer of the capacitor multilayer body 450 located on the side close to the IC chip to be mounted.

次に、ヴィア導体と導体パターン形成後、図４Ｃ、図４Ｄに示す工程を経て、図５に示すような配線基板を得る。   Next, after forming the via conductor and the conductor pattern, the wiring substrate as shown in FIG. 5 is obtained through the steps shown in FIGS. 4C and 4D.

（本発明の具体的一実施態様における配線基板の第４の実施形態）
本発明の第４の実施形態に係る配線基板９００を図８に示す。第４の実施形態に係る配線基板９００は、第１の実施形態に係る配線基板９００と異なり、ガラスクロスやガラス繊維等の心材を有しているベース基板（コア基板）１００が設けられていない。そのため、全ての絶縁層を樹脂絶縁層（樹脂フィルム）とすることができる。ゆえに、コンデンサ内蔵基板を薄くすることができる。第４の実施形態に係る配線基板９００によれば、外部の電源と配線基板に内蔵されるコンデンサ積層体４５０との間の距離や、配線基板９００の表面に実装されているチップコンデンサ（図示省略）とコンデンサ積層体４５０との間の距離を短くできる。 (Fourth Embodiment of a Wiring Board in a Specific Embodiment of the Present Invention)
A wiring board 900 according to a fourth embodiment of the present invention is shown in FIG. Unlike the wiring substrate 900 according to the first embodiment, the wiring substrate 900 according to the fourth embodiment is not provided with a base substrate (core substrate) 100 having a core material such as glass cloth or glass fiber. . Therefore, all the insulating layers can be made into a resin insulating layer (resin film). Therefore, the capacitor built-in substrate can be made thin. According to the wiring board 900 according to the fourth embodiment, the distance between the external power supply and the capacitor multilayer body 450 built in the wiring board, or the chip capacitor mounted on the surface of the wiring board 900 (not shown). ) And the capacitor laminate 450 can be shortened.

（本発明の第４の実施形態に係る配線基板の製造方法）
まず、図９Ａに示すように、支持板１５０を準備する。支持板１５０は例えば銅板である。なお、支持板１５０の材質は、銅板以外に、ニッケル板、アルミニウム板、鉄板等の金属板を用いることも可能である。 (Manufacturing method of a wiring board according to the fourth embodiment of the present invention)
First, as shown in FIG. 9A, a support plate 150 is prepared. The support plate 150 is, for example, a copper plate. In addition, as a material of the support plate 150, a metal plate such as a nickel plate, an aluminum plate, or an iron plate can be used in addition to the copper plate.

次に、図９Ｂに示すように、メッキレジスト１６０を支持板１５０の上に形成する。   Next, as shown in FIG. 9B, a plating resist 160 is formed on the support plate 150.

次に、図９Ｃに示すように、露光・現像工程を行って、メッキレジスト１６０をパターニングすることにより、メッキレジスト１６０に複数の開口部を設ける。   Next, as shown in FIG. 9C, a plurality of openings are provided in the plating resist 160 by performing exposure and development processes and patterning the plating resist 160.

次に、図９Ｄに示すように、設けたメッキレジスト１６０の開口部に金メッキ膜９１１、ニッケルメッキ膜９１２、銅メッキ膜９１３の順で電解メッキを行い、第１の外部接続端子６００（電源用の外部端子（第１の外部端子）６００Ｐ、グランド用の外部端子（第２の外部端子）６００Ｇ、信号用の外部端子６００Ｓ）を形成する。同時に、支持板１５０上にアライメントマーク（第１のアライメントマーク）６２１を形成する。なお、金メッキ膜９１１とニッケルメッキ膜９１２との間にパラジウム膜を形成することも可能である。   Next, as shown in FIG. 9D, electrolytic plating is performed in the order of the gold plating film 911, the nickel plating film 912, and the copper plating film 913 in the opening of the provided plating resist 160, and the first external connection terminal 600 (for power supply) External terminals (first external terminals) 600P, ground external terminals (second external terminals) 600G, and signal external terminals 600S. At the same time, an alignment mark (first alignment mark) 621 is formed on the support plate 150. Note that a palladium film can be formed between the gold plating film 911 and the nickel plating film 912.

次に、図９Ｅに示すように、メッキレジスト１６０を剥離し、そして樹脂フィルム（第１の下部樹脂絶縁層）４００ｄを形成する。この第１の下部樹脂絶縁層（最下層の樹脂絶縁）４００ｄは、図８に示すように、コンデンサ積層体４５０を内蔵する第１の樹脂絶縁層４００ａの下部にある。図９Ｅに示すように、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）は、第１面と第１面とは反対側の第２面を有する最下層の樹脂絶縁層（第１の下部樹脂絶縁層）に埋設されている。また、第１の外部接続端子６００の表面は、最下層の樹脂絶縁層の第１面と略同一平面に位置している。   Next, as shown in FIG. 9E, the plating resist 160 is peeled off, and a resin film (first lower resin insulating layer) 400d is formed. This first lower resin insulation layer (lowermost resin insulation) 400d is below the first resin insulation layer 400a containing the capacitor laminate 450, as shown in FIG. As shown in FIG. 9E, the first external connection terminal 600 (600P, 600G, 600S) has a lowermost resin insulating layer (first first layer) having a first surface and a second surface opposite to the first surface. Embedded in the lower resin insulation layer. In addition, the surface of the first external connection terminal 600 is positioned substantially in the same plane as the first surface of the lowermost resin insulation layer.

次に、図９Ｆに示すように、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）に到達する貫通孔を第１の下部樹脂絶縁層４００ｄに形成する。   Next, as shown in FIG. 9F, a through hole reaching the first external connection terminal 600 (600P, 600G, 600S) is formed in the first lower resin insulating layer 400d.

次に、図９Ｇに示すように、セミアディティブ法で、第１の下部樹脂絶縁層４００ｄの上面（外部端子が形成されている面とは反対面）に第１の導体パターン６１０（電源用の第１の導体パターン６１０Ｐ、グランド用の第１の導体パターン６１０Ｇ、信号用の第１の導体パターン６１０Ｓ）を形成する。   Next, as shown in FIG. 9G, the first conductor pattern 610 (for power supply) is formed on the upper surface (the surface opposite to the surface where the external terminals are formed) of the first lower resin insulating layer 400d by a semi-additive method. A first conductor pattern 610P, a ground first conductor pattern 610G, and a signal first conductor pattern 610S) are formed.

同時に、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）と第１の導体パターン６１０（６１０Ｐ、６１０Ｇ、６１０Ｓ）とを接続する第１のヴィア導体６１１（電源用の第１のヴィア導体６１１Ｐ、グランド用の第１のヴィア導体６１１Ｇ、信号用の第１のヴィア導体６１１Ｓ）を形成する。このとき、第２のアライメントマーク６２２も同時に形成する。   At the same time, a first via conductor 611 (first via conductor 611P for power supply) that connects the first external connection terminal 600 (600P, 600G, 600S) and the first conductor pattern 610 (610P, 610G, 610S). The first via conductor 611G for ground and the first via conductor 611S for signal are formed. At this time, the second alignment mark 622 is also formed at the same time.

電源用の第１のヴィア導体６１１Ｐは、第１面側の電源用の外部端子６００Ｐ（電源用の第１の外部端子）と電源用の第１の導体パターン６１０Ｐとを接続している。グランド用の第１のヴィア導体６１１Ｇ（グランド用の第１の外部端子）は、第１面側のグランド用の外部端子６００Ｇとグランド用の第１の導体パターン６１０Ｇとを接続している。信号用の第１のヴィア導体６１１Ｓ（信号用の第１の外部端子）は、第１面側の信号用の外部端子６００Ｓと信号用の第１の導体パターン６１０Ｓとを接続している。   The first via conductor 611P for power supply connects the power supply external terminal 600P (first external terminal for power supply) on the first surface side and the first conductor pattern 610P for power supply. The ground first via conductor 611G (first external terminal for ground) connects the ground external terminal 600G on the first surface side and the first conductor pattern 610G for ground. The signal first via conductor 611S (signal first external terminal) connects the signal external terminal 600S on the first surface side and the signal first conductor pattern 610S.

次に、図９Ｈに示すように、第１の導体パターン６１０（６１０Ｐ、６１０Ｇ、６１０Ｓ）と第１の下部樹脂絶縁層４００ｄ上に第１面と第１面とは反対側の第２面を有する樹脂フィルム（第１の樹脂絶縁層４００ａ）を形成する。第１の樹脂絶縁層４００ａの形成には、例えば味の素社製のＡＢＦ−４５ＳＨを２枚重ねて積層することができる。第１の樹脂絶縁層の第１面が、第１の下部樹脂絶縁層の第２面上に積層される。   Next, as shown in FIG. 9H, on the first conductor pattern 610 (610P, 610G, 610S) and the first lower resin insulation layer 400d, the first surface and the second surface opposite to the first surface are formed. The resin film (first resin insulation layer 400a) is formed. For forming the first resin insulation layer 400a, for example, two ABF-45SHs manufactured by Ajinomoto Co., Inc. can be stacked and laminated. The first surface of the first resin insulation layer is laminated on the second surface of the first lower resin insulation layer.

次に、図９Ｉに示すように、コンデンサ積層体４５０を第１の樹脂絶縁層４００ａ上に位置合わせして積層する。コンデンサ積層体４５０の積層位置は、例えば第１の樹脂絶縁層４００ａ上に形成された第２のアライメントマーク６２２とコンデンサ積層体４５０のアライメントマーク７２０を用いて決定することができる。なお、コンデンサ積層体４５０は、第１の実施形態と同様な作成方法で形成できる。   Next, as shown in FIG. 9I, the capacitor multilayer body 450 is aligned and laminated on the first resin insulating layer 400a. The lamination position of the capacitor multilayer body 450 can be determined using, for example, the second alignment mark 622 formed on the first resin insulating layer 400a and the alignment mark 720 of the capacitor multilayer body 450. Note that the capacitor laminate 450 can be formed by the same production method as in the first embodiment.

次に、図９Ｊに示すように、コンデンサ積層体４５０を第１の樹脂絶縁層４００ａの第２面側に埋設する。コンデンサ３５０ａの第１電極の表面と第１の樹脂絶縁層の第２面とは、略同一平面に位置している。コンデンサ積層体４５０の埋設方法は、図２Ｇで説明した方法と同様である。   Next, as shown in FIG. 9J, the capacitor laminate 450 is embedded on the second surface side of the first resin insulation layer 400a. The surface of the first electrode of the capacitor 350a and the second surface of the first resin insulation layer are located on substantially the same plane. The method for embedding the capacitor multilayer body 450 is the same as the method described in FIG. 2G.

次に、図９Ｋに示すように、貫通孔を形成する。   Next, as shown in FIG. 9K, a through hole is formed.

次に、貫通孔の内壁面、特に導体パターン６１０Ｓ、６１０Ｐ、６１０Ｇ、６１０やコンデンサ積層体４５０の電極等の導体回路に、乾式のデスミア処理を施す。   Next, dry desmear treatment is performed on the inner wall surfaces of the through holes, particularly conductor circuits such as the conductor patterns 610S, 610P, 610G, and 610 and the electrodes of the capacitor laminate 450.

次に、貫通孔の内壁面に、乾式法によりシードメタル（例えば銅）を形成する。続いて、そのシードメタルを利用して、シードメタル上に電解メッキ膜を形成する。貫通孔が電気メッキ膜で充填される。同時に、絶縁層４００ａとコンデンサ積層体上にも電解メッキ膜が形成される。   Next, seed metal (for example, copper) is formed on the inner wall surface of the through hole by a dry method. Subsequently, an electrolytic plating film is formed on the seed metal using the seed metal. The through hole is filled with an electroplated film. At the same time, an electrolytic plating film is also formed on the insulating layer 400a and the capacitor laminate.

次に、図９Ｌに示すように、ヴィア導体（第２のヴィア導体）６５１（電源用の第２のヴィア導体６５１Ｐ、グランド用の第２のヴィア導体６５１Ｇ、信号用の第２のヴィア導体６５１Ｓ）を作成する。また、第２の導体パターン６５０（電源用の第２の導体パターン６５０Ｐ、グランド用の第２の導体パターン６５０Ｇ、信号用の第２の導体パターン６５０Ｓ）を作成する。   Next, as shown in FIG. 9L, a via conductor (second via conductor) 651 (a second via conductor 651P for power supply, a second via conductor 651G for ground, and a second via conductor 651S for signal). ). In addition, a second conductor pattern 650 (a second conductor pattern 650P for power supply, a second conductor pattern 650G for ground, and a second conductor pattern 650S for signal) is created.

電源用の第２のヴィア導体６５１Ｐは、コンデンサ積層体４５０の各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第１電極３１０同士を接続している。さらに、ヴィア導体６５１Ｐは、電源用の第２の導体パターン６５０Ｐと電源用の第１の導体パターン６１０Ｐとを接続している。   The second via conductor 651P for power supply connects the first electrodes 310 of the capacitors 350a, 350b, and 350c of the capacitor multilayer body 450 to each other. Furthermore, the via conductor 651P connects the second conductor pattern 650P for power supply and the first conductor pattern 610P for power supply.

グランド用の第２のヴィア導体６５１Ｇは、コンデンサ積層体４５０の各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第２電極３２０同士を接続している。さらに、ヴィア導体６５１Ｇは、グランド用の第２の導体パターン６５０Ｇとグランド用の第１の導体パターン６１０Ｇとを接続している。   The second via conductor 651G for ground connects the second electrodes 320 of the capacitors 350a, 350b, and 350c of the capacitor multilayer body 450. Further, the via conductor 651G connects the second conductor pattern 650G for ground and the first conductor pattern 610G for ground.

信号用の第２のヴィア導体６５１Ｓは、信号用の第２の導体パターン６５０Ｓと信号用の第１の導体パターン６１０Ｓとを接続している。   The signal second via conductor 651S connects the signal second conductor pattern 650S and the signal first conductor pattern 610S.

電源用の第１のヴィア導体６１１Ｐと導体パターン６１０Ｐとヴィア導体６５１Ｐとを介して、各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第１電極３１０と第１の外部端子６００Ｐとは電気的に接続している。また、グランド用の第１のヴィア導体６１１Ｇと導体パターン６１０Ｇとヴィア導体６５１Ｇとを介して、各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第２電極３２０と第２の外部端子６００Ｇとは電気的に接続している。   The first electrode 310 of each capacitor 350a, 350b, 350c and the first external terminal 600P are electrically connected via the first via conductor 611P for power supply, the conductor pattern 610P, and the via conductor 651P. . Further, the second electrode 320 of each of the capacitors 350a, 350b, and 350c and the second external terminal 600G are electrically connected via the first via conductor 611G for ground, the conductor pattern 610G, and the via conductor 651G. ing.

次に、図９Ｍに示すように、第２の導体パターン６５０（６５０Ｐ、６５０Ｇ、６５０Ｓ）と第１の樹脂絶縁層４００ａの上に樹脂フィルム（第２の樹脂絶縁層）４００ｂを形成する。   Next, as shown in FIG. 9M, a resin film (second resin insulation layer) 400b is formed on the second conductor pattern 650 (650P, 650G, 650S) and the first resin insulation layer 400a.

次に、図９Ｎに示すように、第２の樹脂絶縁層（最上層の樹脂絶縁層）４００ｂに貫通孔を形成する。   Next, as shown in FIG. 9N, a through hole is formed in the second resin insulation layer (the uppermost resin insulation layer) 400b.

次に、図９Ｏに示すように、第２の樹脂絶縁層４００ｂ上に第３の導体パターン６６０（電源用の第３の導体パターン６６０Ｐ、グランド用の第３の導体パターン６６０Ｇ、信号用の第３の導体パターン６６０Ｓ）を形成する。   Next, as shown in FIG. 9O, a third conductor pattern 660 (a third conductor pattern 660P for power supply, a third conductor pattern 660G for ground, a second conductor pattern for signals) is formed on the second resin insulation layer 400b. 3 conductor patterns 660S) are formed.

同時に、第２の導体パターン６５０（６５０Ｐ、６５０Ｇ、６５０Ｓ）と第３の導体パターン６６０（６６０Ｐ、６６０Ｇ、６６０Ｓ）とを接続する第３のヴィア導体６６１（電源用の第３のヴィア導体６６１Ｐ、グランド用の第３のヴィア導体６６１Ｇ、信号用の第３のヴィア導体６６１Ｓ）を形成する。   At the same time, a third via conductor 661 (third via conductor 661P for power supply) connecting the second conductor pattern 650 (650P, 650G, 650S) and the third conductor pattern 660 (660P, 660G, 660S), A third via conductor 661G for ground and a third via conductor 661S for signal are formed.

電源用の第３のヴィア導体６６１Ｐは、電源用の第３の導体パターン６６０Ｐと電源用の第２の導体パターン６５０Ｐとを接続している。グランド用の第３のヴィア導体６６１Ｇは、グランド用の第３の導体パターン６６０Ｇとグランド用の第２の導体パターン６５０Ｇとを接続している。信号用の第３のヴィア導体６６１Ｓは、信号用の第２の導体パターン６５０Ｓと信号用の第３の導体パターン６６０Ｓとを接続している。これらの接続は、例えば、セミアディティブ法で形成することができる。   The third via conductor 661P for power supply connects the third conductor pattern 660P for power supply and the second conductor pattern 650P for power supply. The third via conductor 661G for ground connects the third conductor pattern 660G for ground and the second conductor pattern 650G for ground. The signal third via conductor 661S connects the signal second conductor pattern 650S and the signal third conductor pattern 660S. These connections can be formed by, for example, a semi-additive method.

次に、図９Ｐに示すように、第２の樹脂絶縁層４００ｂと第３の導体パターン６６０（６６０Ｐ、６６０Ｇ、６６０Ｓ）との上に、ソルダーレジスト７００を形成する。   Next, as shown in FIG. 9P, a solder resist 700 is formed on the second resin insulating layer 400b and the third conductor pattern 660 (660P, 660G, 660S).

次に、図９Ｑに示すように、ソルダーレジスト７００に複数の開口部を設ける。その開口部は、第３の導体パターン６６０（６６０Ｐ、６６０Ｇ、６６０Ｓ）を部分的に開口している。開口部により露出している第３の導体パターン６６０（６６０Ｐ、６６０Ｇ、６６０Ｓ）の部分が第２の外部接続端子６７０（６７０Ｐ、６７０Ｇ、６７０Ｓ）となる。第２の外部接続端子は、第２の樹脂絶縁層（最上層の樹脂絶縁層）４００ｂ上に形成されていて、電源用の第２の外部接続端子（第３の外部端子）６７０Ｐ、グランド用の第２の外部接続端子（第４の外部端子）６７０Ｇと信号用の第２の外部接続端子６７０Ｐとからなる。   Next, as shown in FIG. 9Q, the solder resist 700 is provided with a plurality of openings. The opening partly opens the third conductor pattern 660 (660P, 660G, 660S). The portion of the third conductor pattern 660 (660P, 660G, 660S) exposed through the opening becomes the second external connection terminal 670 (670P, 670G, 670S). The second external connection terminal is formed on the second resin insulation layer (uppermost resin insulation layer) 400b, and includes a second external connection terminal (third external terminal) 670P for power supply and ground use The second external connection terminal (fourth external terminal) 670G and a second external connection terminal 670P for signals.

次に、第２の外部接続端子６７０（６７０Ｐ、６７０Ｇ、６７０Ｓ）上に、ニッケルメッキ膜９１２、パラジウムメッキ膜９１４、金メッキ膜９１１の順でメッキを行い、３層からなる金属膜を形成する。金属膜は、金メッキ膜１層でも、ニッケルメッキ膜とニッケルメッキ膜上の金メッキ膜２層でもよい。   Next, a nickel plating film 912, a palladium plating film 914, and a gold plating film 911 are plated in this order on the second external connection terminal 670 (670P, 670G, 670S) to form a metal film having three layers. The metal film may be a single gold plating film or a nickel plating film and two gold plating films on the nickel plating film.

次に、図９Ｒに示すように、支持板１５０を塩化第２銅エッチング液でエッチング除去する。このとき、第２の外部接続端子６７０（６７０Ｐ、６７０Ｇ、６７０Ｓ）及び第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）に金属膜が形成されていることで、外部接続端子はエッチング除去されることなく、支持板１５０を除去できる。支持板１５０を除去することで、第１の外部接続端子６００の外部端子面（金属膜の露出部分）は露出される。   Next, as shown in FIG. 9R, the support plate 150 is etched away with a cupric chloride etchant. At this time, since the metal film is formed on the second external connection terminal 670 (670P, 670G, 670S) and the first external connection terminal 600 (600P, 600G, 600S), the external connection terminal is removed by etching. Without this, the support plate 150 can be removed. By removing the support plate 150, the external terminal surface (exposed portion of the metal film) of the first external connection terminal 600 is exposed.

その後、第２の外部接続端子６７０（６７０Ｐ、６７０Ｇ、６７０Ｓ）の外部端子面（金属膜の露出部分）に第２の半田バンプ、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）の外部端子面に第１の半田バンプを形成することで、図８に示した配線基板９００が得られる。   Thereafter, the second solder bumps on the external terminal surfaces (exposed portions of the metal film) of the second external connection terminals 670 (670P, 670G, 670S), and the outside of the first external connection terminals 600 (600P, 600G, 600S) By forming the first solder bump on the terminal surface, the wiring substrate 900 shown in FIG. 8 is obtained.

なお、第１の半田バンプを介して、ＩＣチップなどの電子部品を搭載してもよい。第２の半田バンプを介して、他の基板（マザーボード）と接続してもよい。また、図８では、第１の外部接続端子の外部端子面と、第２の外部接続端子の外部端子面に半田バンプが形成されているが、第２の外部接続端子の外部端子面に半田バンプ、第１の外部接続端子の外部端子面に半田を介して、導電性ピンを搭載（実装）してもよい。第１の外部接続端子の外部端子面に半田バンプ、第２の外部接続端子の外部端子面に半田を介して、導電性ピンを搭載（実装）してもよい。ＩＣチップの搭載は、配線基板の上面側でも下面側でも構わないが、ＩＣチップは、外部端子からコンデンサまでの距離（基板の断面方向の距離）が短い側のコンデンサ内蔵基板の表面に搭載することが好ましい。   An electronic component such as an IC chip may be mounted via the first solder bump. You may connect with another board | substrate (mother board) via the 2nd solder bump. In FIG. 8, solder bumps are formed on the external terminal surface of the first external connection terminal and the external terminal surface of the second external connection terminal. Conductive pins may be mounted (mounted) on the external terminal surfaces of the bumps and the first external connection terminals via solder. Conductive pins may be mounted (mounted) via solder bumps on the external terminal surface of the first external connection terminal and solder on the external terminal surface of the second external connection terminal. The IC chip can be mounted on the upper or lower surface of the wiring board. However, the IC chip is mounted on the surface of the capacitor built-in substrate on the side where the distance from the external terminal to the capacitor (distance in the cross-sectional direction of the substrate) is short. It is preferable.

本実施の形態では、樹脂絶縁層（樹脂フィルム）は３層であるが、図９Ｍから図９Ｏの工程を繰り返すことで４層以上の多層化は可能である。   In this embodiment mode, the resin insulating layer (resin film) has three layers. However, by repeating the processes of FIGS. 9M to 9O, four or more layers can be formed.

また、第１の下部樹脂絶縁層４００ｄ下面に、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）を露出させる開口を有するソルダーレジストを形成することも可能である。   It is also possible to form a solder resist having an opening for exposing the first external connection terminal 600 (600P, 600G, 600S) on the lower surface of the first lower resin insulating layer 400d.

図１０に示す配線基板９００は、図８に示された配線基板９００と異なり、第１の外部接続端子とコンデンサ積層体が同一の樹脂絶縁層に埋設されている例である。図１０に示す配線基板９００は、第１面と第１面とは反対側の第２面を有する第１の樹脂絶縁層（最下層の樹脂絶縁層）４００ａと第１面と第１面とは反対側の第２面を有する第２の樹脂絶縁層（最上層の樹脂絶縁）４００ｂとの二層構造である。第１の樹脂絶縁層４００ａの第２面側にはコンデンサ積層体４５０が埋設されている。コンデンサ３５０ａの第１電極の表面と最下層の樹脂絶縁層の第２面とは、略同一平面に位置している。一方、第１の樹脂絶縁層４００ａの第１面側（配線基板９００の第１の表面）には、第１の外部接続端子６００が埋設されている。第１の外部端子の表面と最下層の樹脂絶縁層の第１面とは、略同一平面に位置している。最下層の樹脂絶縁層の第２面上に最上層の樹脂絶縁層の第１面が積層されている。第２の樹脂絶縁層４００ｂの第２面上には、電源用の第２の外部接続端子（第３の外部端子）６７０Ｐ、グランド用の第２の外部接続端子（第４の外部端子）６７０Ｇと信号用の第２の外部接続端子６７０Ｐとからなる第２の外部接続端子６７０が形成されている。また、第２の樹脂絶縁層４００ｂには、ヴィア導体が形成されている。   A wiring board 900 shown in FIG. 10 is an example in which the first external connection terminal and the capacitor laminate are embedded in the same resin insulating layer, unlike the wiring board 900 shown in FIG. A wiring substrate 900 shown in FIG. 10 includes a first resin insulation layer (lowermost resin insulation layer) 400a having a first surface and a second surface opposite to the first surface, a first surface, and a first surface. Is a two-layer structure with a second resin insulation layer (uppermost resin insulation) 400b having a second surface on the opposite side. A capacitor laminate 450 is embedded on the second surface side of the first resin insulation layer 400a. The surface of the first electrode of the capacitor 350a and the second surface of the lowermost resin insulating layer are located on substantially the same plane. On the other hand, a first external connection terminal 600 is embedded on the first surface side (first surface of the wiring substrate 900) of the first resin insulation layer 400a. The surface of the first external terminal and the first surface of the lowermost resin insulating layer are located on substantially the same plane. The first surface of the uppermost resin insulation layer is laminated on the second surface of the lowermost resin insulation layer. On the second surface of the second resin insulation layer 400b, a second external connection terminal (third external terminal) 670P for power supply and a second external connection terminal (fourth external terminal) 670G for ground are provided. And a second external connection terminal 670P for signals are formed. A via conductor is formed in the second resin insulating layer 400b.

この図１０に示す配線基板９００の製造方法は、まず、図９Ａ乃至図９Ｅに示す工程を行う。その後、図９Ｉ乃至図９Ｒに示す工程を行い、メッキレジスト１６０を除去し、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）に第１の半田バンプを形成することで、図１０に示した配線基板９００が得られる。   In the method of manufacturing the wiring substrate 900 shown in FIG. 10, first, the steps shown in FIGS. 9A to 9E are performed. Thereafter, the steps shown in FIGS. 9I to 9R are performed, the plating resist 160 is removed, and the first solder bumps are formed on the first external connection terminals 600 (600P, 600G, 600S). A wiring board 900 is obtained.

なお、第４の実施形態の配線基板は、第３の実施形態と同様に、第１電極と第２電極が面方向にずれていないコンデンサを接着剤で積層したコンデンサ積層体を内蔵してもよい。   Note that the wiring board of the fourth embodiment also has a built-in capacitor laminate in which capacitors in which the first electrode and the second electrode are not displaced in the plane direction are laminated with an adhesive, as in the third embodiment. Good.

（本発明の具体的一実施態様における配線基板の第５の実施の形態）
本発明の第５の実施形態に係る配線基板９００は、第１の実施形態に係る配線基板９００と異なり、図１１に示すように、ベース基板１００の上に樹脂絶縁層２００ａが、下には下部樹脂絶縁層２７０ｄが、設けられている。そして樹脂絶縁層２００ａにはコンデンサ積層体４５０ａが埋設されており、下部樹脂絶縁層２７０ｄにはコンデンサ積層体４５０ｂが埋設されている。 (Fifth embodiment of a wiring board according to a specific embodiment of the present invention)
A wiring board 900 according to the fifth embodiment of the present invention is different from the wiring board 900 according to the first embodiment, as shown in FIG. A lower resin insulating layer 270d is provided. A capacitor multilayer body 450a is embedded in the resin insulating layer 200a, and a capacitor multilayer body 450b is embedded in the lower resin insulating layer 270d.

このように構成することで、ベース基板１００の上におけるノイズ軽減のみならず、ベース基板１００の下においてもノイズの軽減を効率的に図ることができる。   With this configuration, not only noise reduction on the base substrate 100 but also noise reduction can be efficiently achieved under the base substrate 100.

この配線基板９００の製造方法は、例えば、図２Ｗの後に、ベース基板１００の下面に、下部樹脂絶縁層２７０ｄを設けて、その下部樹脂絶縁層２７０ａにコンデンサ積層体４５０ｂを埋設させることで作成することが可能である。   The wiring substrate 900 is manufactured by, for example, providing a lower resin insulating layer 270d on the lower surface of the base substrate 100 and embedding the capacitor laminate 450b in the lower resin insulating layer 270a after FIG. 2W. It is possible.

（本発明におけるその他の実施の形態）
上述の実施の形態では、コンデンサ積層体４５０は、コンデンサ３５０ａ、３５０ｂ、３５０ｃを３個積層させて形成した。もっともこれに限定されない。コンデンサ積層体４５０は、例えば２個又は４個〜３０個あるいはそれ以上のコンデンサを接着剤３４０を介在させて積層させることができる。 (Other Embodiments in the Present Invention)
In the above embodiment, the capacitor laminate 450 is formed by laminating three capacitors 350a, 350b, and 350c. However, it is not limited to this. For example, the capacitor laminate 450 may be formed by laminating two or four to thirty or more capacitors with the adhesive 340 interposed therebetween.

上述の実施の形態では、誘電体層３３０は、チタン酸バリウム（ＢａＴｉＯ３）で形成された。もっともこれに限定されない。誘電体層３３０は、例えば、チタン酸ストロンチウム（ＳｒＴｉＯ３）、酸化タンタル（ＴａＯ３、Ｔａ２Ｏ５）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）のいずれか又はこれらの混合物を使用することも可能である。 In the above-described embodiment, the dielectric layer 330 is formed of barium titanate (BaTiO 3 ). However, it is not limited to this. The dielectric layer 330 includes, for example, strontium titanate (SrTiO 3 ), tantalum oxide (TaO 3 , Ta 2 O 5 ), lead zirconate titanate (PZT), lead lanthanum zirconate titanate (PLZT), zircon titanate. It is also possible to use any of niobium lead oxide (PNZT), lead calcium zirconate titanate (PCZT) and lead strontium zirconate titanate (PSZT) or mixtures thereof.

上述の実施の形態では、誘電性フィラーとしてチタン酸ストロンチウム（ＳｒＴｉＯ３）を用いた。もっともこれに限定されない。誘電性フィラーは、例えば、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸マグネシウム（Ｍｇ２ＴｉＯ３）、チタン酸ネオジム（Ｎｄ２Ｔｉ２Ｏ７）等を用いることが可能である。 In the above-described embodiment, strontium titanate (SrTiO 3 ) is used as the dielectric filler. However, it is not limited to this. As the dielectric filler, for example, calcium titanate (CaTiO 3 ), magnesium titanate (Mg 2 TiO 3 ), neodymium titanate (Nd 2 Ti 2 O 7 ), or the like can be used.

また、上述の実施の形態では、樹脂絶縁層（樹脂フィルム）を構成する樹脂としてエポキシ樹脂を用いた。もっともこれに限定されない。樹脂絶縁層を構成する樹脂として、例えば、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリフェニレンオキサイド、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール等を単独で若しくはエポキシ樹脂と組み合わせて使用できる。   Moreover, in the above-mentioned embodiment, the epoxy resin was used as resin which comprises a resin insulating layer (resin film). However, it is not limited to this. Examples of the resin constituting the resin insulating layer include polyimide, polycarbonate, modified polyphenylene ether, polyphenylene oxide, polybutylene terephthalate, polyacrylate, polysulfone, polyphenylene sulfide, polyether ether ketone, polysulfone, polyether sulfone, and polyphenyl sulfone. Polyphthalamide, polyamideimide, polyketone, polyacetal, etc. can be used alone or in combination with an epoxy resin.

また、上述の実施の形態では、第１電極３１０及び第２電極３２０を形成する金属として銅を用いた。しかし、電極の材料は、これに限定されない。第１電極３１０及び第２電極３２０を形成する金属としては、例えば白金、金、ニッケル、スズ、銀等を単独で若しくは任意の組合せで混合して用いることが可能である。さらには、第１電極３１０と第２電極３２０とで、それぞれ異なる種類の金属を用いることも可能である。   In the above-described embodiment, copper is used as a metal for forming the first electrode 310 and the second electrode 320. However, the material of the electrode is not limited to this. As a metal for forming the first electrode 310 and the second electrode 320, for example, platinum, gold, nickel, tin, silver, or the like can be used alone or in any combination. Further, different types of metals can be used for the first electrode 310 and the second electrode 320, respectively.

もっとも、電極におけるマイグレーションを抑制する上では、負の電荷を蓄積する電極（負極）をニッケルで、正の電荷を蓄積する電極（正極）を銅で形成することが有効である。このように、負極を形成する導体材料を、正極を形成する導体材料よりもイオン化傾向が大きい導体材料にすることで、電極、特に正極を形成する金属のマイグレーション現象が起こりにくくなる。そのため、コンデンサ部の絶縁抵抗の低下を抑制又は防止することが可能になる。その他、負極をニッケルで、正極をスズで形成したものなどであっても、負極を形成する導体材料のイオン化傾向が、正極を形成する導体材料のイオン化傾向よりも大きくなる条件を充足するものであれば、上記効果と同様又は準ずる効果が得られる。   However, in order to suppress migration in the electrode, it is effective to form the electrode (negative electrode) that accumulates negative charges with nickel and the electrode (positive electrode) that accumulates positive charges with copper. Thus, by making the conductive material forming the negative electrode a conductive material that has a higher ionization tendency than the conductive material forming the positive electrode, the migration phenomenon of the electrodes, particularly the metal forming the positive electrode, is less likely to occur. Therefore, it is possible to suppress or prevent a decrease in the insulation resistance of the capacitor unit. In addition, even if the negative electrode is made of nickel and the positive electrode is made of tin, the condition that the ionization tendency of the conductor material forming the negative electrode is larger than the ionization tendency of the conductor material forming the positive electrode is satisfied. If there is, an effect similar to or similar to the above effect can be obtained.

さらに、負極及び正極は単層に限られず、例えば負極、正極の少なくとも一方が２以上の異なる種類の導体材料からなる複数層で形成されている場合であっても、イオン化傾向の大きい金属を負極に、イオン化傾向の小さい金属を正極に、それぞれ配置することで、マイグレーション現象の発生を抑制することができる。   Furthermore, the negative electrode and the positive electrode are not limited to a single layer. For example, even when at least one of the negative electrode and the positive electrode is formed of a plurality of layers made of two or more different kinds of conductive materials, a metal having a high ionization tendency is used as the negative electrode. In addition, the occurrence of the migration phenomenon can be suppressed by disposing metals having a low ionization tendency on the positive electrode.

また、上述の実施の形態では、銅からなる第１電極３１０の上に高誘電体材料を印刷し、焼成して誘電体層３３０を形成し、その後、スパッタ等の真空蒸着装置を用いて誘電体層３３０の上に銅からなる金属層を形成して第２電極３２０を形成して、コンデンサを作成した。もっともこれに限定されない。   Further, in the above-described embodiment, a high dielectric material is printed on the first electrode 310 made of copper and baked to form the dielectric layer 330, and then the dielectric is formed using a vacuum deposition apparatus such as sputtering. A metal layer made of copper was formed on the body layer 330 to form the second electrode 320, thereby producing a capacitor. However, it is not limited to this.

即ち、以下の工程により、コンデンサを作成することも可能である。まず、ジエトキシバリウムとビテトライソプロポキシドチタンを、脱水したメタノールと２−メトキシエタノールとの混合溶媒に溶解し、室温の窒素雰囲気下で３日間攪拌してバリウムとチタンのアルコキシド前駆体組成物溶液を調整する。次いで、この前駆体組成物溶液を０℃に保ちながら攪拌し、あらかじめ脱炭酸した水を０．５マイクロリットル／分の速度で窒素気流中で噴霧して加水分解する。このようにして作成されたゾルーゲル溶液をフィルターを通すことで、析出物等をろ過する。得られたろ過液を厚さ１２μｍの銅からなる第１電極３１０の上にスピンコートする。その後８５０℃に保持された電気炉中に挿入して焼成を行うことで誘電体層３３０を得る。そして誘電体層３３０の上にスパッタ等の真空蒸着装置を用いて銅層を形成し更にこの銅層上に電解メッキ等で銅を１０μｍ程度足すことにより、第２電極３２０を得ることができる。   That is, a capacitor can be formed by the following steps. First, diethoxybarium and bitetraisopropoxide titanium are dissolved in a mixed solvent of dehydrated methanol and 2-methoxyethanol, and stirred for 3 days in a nitrogen atmosphere at room temperature to obtain an alkoxide precursor composition solution of barium and titanium. Adjust. Next, this precursor composition solution is stirred while being kept at 0 ° C., and hydrolyzed by spraying pre-decarboxylated water in a nitrogen stream at a rate of 0.5 microliter / minute. The precipitates and the like are filtered by passing the sol-gel solution thus prepared through a filter. The obtained filtrate is spin-coated on the first electrode 310 made of copper having a thickness of 12 μm. Thereafter, the dielectric layer 330 is obtained by inserting into an electric furnace maintained at 850 ° C. and firing. Then, a second electrode 320 can be obtained by forming a copper layer on the dielectric layer 330 using a vacuum deposition apparatus such as sputtering and further adding about 10 μm of copper on the copper layer by electrolytic plating or the like.

上述のコンデンサ積層体を有するコンデンサ装置のほか、例えば図１２に示すように、単層コンデンサ３５０ｄを有するコンデンサ装置なども考えられる。こうしたコンデンサ装置は、配線基板を小型化したりコンデンサの実装効率を高めたりする上で有利である。この種のコンデンサ装置を製造する場合も、乾式のデスミア処理の後、乾式法によりシードメタルを形成し、さらに続けて、銅メッキ膜を形成することで、誘電体層のダメージを軽減し、コンデンサ電極間の短絡を抑制することができる。   In addition to the capacitor device having the capacitor multilayer body described above, for example, a capacitor device having a single-layer capacitor 350d as shown in FIG. Such a capacitor device is advantageous in reducing the size of the wiring board and increasing the mounting efficiency of the capacitor. Even when manufacturing this type of capacitor device, after the dry desmear treatment, the seed metal is formed by the dry method, and then the copper plating film is formed, thereby reducing the damage to the dielectric layer, and the capacitor Short circuit between electrodes can be suppressed.

本発明のコンデンサ装置の製造方法は、コンデンサを内蔵した配線基板などの製造に適している。   The method for manufacturing a capacitor device according to the present invention is suitable for manufacturing a wiring board with a built-in capacitor.

１００ ベース基板
２００ 樹脂絶縁層
３１０ 第１電極
３２０ 第２電極
３３０ 誘電体層
３４０ 接着剤
３５０ コンデンサ
４１１ ヴィア導体
４１２ ヴィア導体
４１３ ヴィア導体
４１４ ヴィア導体
４２１ 導体パターン
４２３ 導体パターン
４２５ 導体パターン
４５０ コンデンサ積層体
７１０ アライメントマーク
７２０ アライメントマーク
７３０ アライメントマーク
９００ 配線基板 DESCRIPTION OF SYMBOLS 100 Base substrate 200 Resin insulation layer 310 1st electrode 320 2nd electrode 330 Dielectric layer 340 Adhesive 350 Capacitor 411 Via conductor 412 Via conductor 413 Via conductor 414 Via conductor 421 Conductor pattern 423 Conductor pattern 425 Conductor pattern 450 Capacitor laminated body 710 Alignment mark 720 Alignment mark 730 Alignment mark 900 Wiring board

Claims (12)

積層された複数のコンデンサから構成されるコンデンサ積層体に貫通孔を形成する貫通孔形成工程と、
前記貫通孔形成工程の後、前記貫通孔に、乾式のデスミア処理を施すデスミア工程と、
前記デスミア工程の後、前記貫通孔に、乾式法によりシードメタルを形成するシードメタル形成工程と、
を備える、
ことを特徴とするコンデンサ装置の製造方法。 A through hole forming step of forming a through hole in a capacitor laminate composed of a plurality of laminated capacitors;
After the through hole forming step, a desmear process for performing a dry desmear treatment on the through hole;
After the desmear process, a seed metal forming process for forming a seed metal in the through hole by a dry method,
Comprising
A method of manufacturing a capacitor device. 前記乾式のデスミア処理は、ドライエッチングによるものである、
ことを特徴とする請求項１に記載のコンデンサ装置の製造方法。 The dry desmear treatment is by dry etching,
The method of manufacturing a capacitor device according to claim 1. 前記乾式のデスミア処理は、Ｏ２及びＣＦ４を反応ガスとするドライエッチングである、
ことを特徴とする請求項２に記載のコンデンサ装置の製造方法。 The dry desmear treatment is dry etching using O 2 and CF 4 as reaction gases.
The method of manufacturing a capacitor device according to claim 2. 前記シードメタル形成工程における前記乾式法は、スパッタリング法又は蒸着法である、
ことを特徴とする請求項１乃至３のいずれか一項に記載のコンデンサ装置の製造方法。 The dry method in the seed metal forming step is a sputtering method or a vapor deposition method.
The method for manufacturing a capacitor device according to any one of claims 1 to 3, wherein 前記貫通孔形成工程は、レーザ又はドリルによるものである、
ことを特徴とする請求項１乃至４のいずれか一項に記載のコンデンサ装置の製造方法。 The through hole forming step is performed by a laser or a drill.
The method for manufacturing a capacitor device according to claim 1, wherein the capacitor device is manufactured as follows. 前記貫通孔形成工程よりも前に、
誘電体層と、正の電荷を蓄積する第１電極と、前記誘電体層を挟んで前記第１電極に対向し、負の電荷を蓄積する第２電極と、を有するコンデンサを作成するコンデンサ作成工程と、
前記コンデンサ作成工程により作成された複数のコンデンサを、接着剤を介して積層して、前記コンデンサ積層体を作成するコンデンサ積層体作成工程と、
を備える、
ことを特徴とする請求項１乃至５のいずれか一項に記載のコンデンサ装置の製造方法。 Before the through hole forming step,
Creating a capacitor having a dielectric layer, a first electrode that accumulates positive charges, and a second electrode that accumulates negative charges opposite to the first electrode across the dielectric layer Process,
Capacitor laminate creation step of creating a capacitor laminate by laminating a plurality of capacitors created by the capacitor creation step via an adhesive;
Comprising
The method for manufacturing a capacitor device according to any one of claims 1 to 5, wherein 前記シードメタル形成工程の後、前記シードメタルにメッキして、前記貫通孔に金属導体を充填させることで、前記第１電極同士を電気的に接続する第１のヴィア導体と、前記第２電極同士を電気的に接続する第２のヴィア導体と、を形成するヴィア導体作成工程と、
前記第１のヴィア導体と電気的に接続している第１の外部端子と、前記第２のヴィア導体と電気的に接続している第２の外部端子と、を形成する外部端子作成工程と、
を備える、
ことを特徴とする請求項６に記載のコンデンサ装置の製造方法。 After the seed metal formation step, a first via conductor that electrically connects the first electrodes to each other by plating the seed metal and filling the through hole with a metal conductor, and the second electrode A second via conductor that electrically connects each other, and a via conductor creation step that forms a via conductor;
An external terminal creating step for forming a first external terminal electrically connected to the first via conductor and a second external terminal electrically connected to the second via conductor; ,
Comprising
The method for manufacturing a capacitor device according to claim 6. 前記第１電極は、第１導体材料からなり、前記第２電極は、前記第１導体材料よりもイオン化傾向が大きい第２導体材料からなる、
ことを特徴とする請求項６に記載のコンデンサ装置の製造方法。 The first electrode is made of a first conductor material, and the second electrode is made of a second conductor material having a higher ionization tendency than the first conductor material.
The method for manufacturing a capacitor device according to claim 6. 前記第１導体材料は銅であり、前記第２導体材料はニッケルである、
ことを特徴とする請求項８に記載のコンデンサ装置の製造方法。 The first conductor material is copper and the second conductor material is nickel;
The method for manufacturing a capacitor device according to claim 8. 誘電体層と、前記誘電体層を挟んで対向する第１電極と第２電極と、を有するコンデンサを作成する、コンデンサ作成工程と、
前記コンデンサを、接着剤を介して積層することでコンデンサ積層体を作成する、コンデンサ積層体作成工程と、
支持板上に、第１の外部端子と第２の外部端子を有する第１の外部接続端子を形成する第１の外部接続端子形成工程と、
前記第１の外部接続端子と支持板上に複数の樹脂絶縁層と複数の導体回路を交互に積層するビルドアップ工程と、
前記複数の樹脂絶縁層のうち少なくとも１つの樹脂絶縁層に、前記コンデンサ積層体を埋設させる埋設工程と、
前記コンデンサ積層体に、前記第１電極又は前記第２電極同士を貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔に、乾式のデスミア処理を施すデスミア工程と、
前記デスミア工程の後、前記貫通孔に、乾式法によりシードメタルを形成するシードメタル形成工程と、
前記シードメタル形成工程の後、前記シードメタルにメッキして、前記貫通孔に金属導体を充填させることで、前記第１電極同士を電気的に接続する第１のヴィア導体と、前記第２電極同士を電気的に接続する第２のヴィア導体と、を作成するヴィア導体作成工程と、
前記第１のヴィア導体と電気的に接続している第３の外部端子と、前記第２のヴィア導体と電気的に接続している第４の外部端子と、を作成する第２の外部接続端子形成工程と、
を備える、
ことを特徴とするコンデンサ装置の製造方法。 A capacitor creating step of creating a capacitor having a dielectric layer, and a first electrode and a second electrode facing each other across the dielectric layer;
Capacitor laminate creation step of creating a capacitor laminate by laminating the capacitor via an adhesive, and
A first external connection terminal forming step of forming a first external connection terminal having a first external terminal and a second external terminal on the support plate;
A build-up step of alternately laminating a plurality of resin insulation layers and a plurality of conductor circuits on the first external connection terminal and the support plate;
An embedding step of embedding the capacitor laminate in at least one resin insulation layer of the plurality of resin insulation layers;
A through hole forming step of forming a through hole penetrating the first electrode or the second electrodes in the capacitor laminate; and
A desmear process for subjecting the through hole to a dry desmear treatment;
After the desmear process, a seed metal forming process for forming a seed metal in the through hole by a dry method,
After the seed metal formation step, a first via conductor that electrically connects the first electrodes to each other by plating the seed metal and filling the through hole with a metal conductor, and the second electrode A second via conductor that electrically connects each other, and a via conductor creating step of creating
A second external connection for creating a third external terminal electrically connected to the first via conductor and a fourth external terminal electrically connected to the second via conductor A terminal forming process;
Comprising
A method of manufacturing a capacitor device. 誘電体層と、前記誘電体層を挟んで対向する第１電極と第２電極と、を有するコンデンサを作成する、コンデンサ作成工程と、
前記コンデンサを、接着剤を介して積層することでコンデンサ積層体を作成する、コンデンサ積層体作成工程と、
支持板上に、第１の外部端子と第２の外部端子を有する第１の外部接続端子を形成する第１の外部接続端子形成工程と、
前記第１の外部接続端子と支持板上に複数の樹脂絶縁層と複数の導体回路を交互に積層するビルドアップ工程と、
前記複数の樹脂絶縁層のうち少なくとも１つの樹脂絶縁層に、前記コンデンサ積層体を埋設させる埋設工程と、
前記コンデンサ積層体に、前記第１電極又は前記第２電極同士を貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔に、乾式のデスミア処理を施すデスミア工程と、
前記デスミア工程の後、前記貫通孔に、乾式法によりシードメタルを形成するシードメタル形成工程と、
前記シードメタル形成工程の後、前記シードメタルにメッキして、前記貫通孔に金属導体を充填させることで、前記第１電極同士を電気的に接続する第１のヴィア導体と、前記第２電極同士を電気的に接続する第２のヴィア導体と、を作成するヴィア導体作成工程と、
前記複数の樹脂絶縁層のうち、前記支持板とは反対側に位置する最上層の樹脂絶縁層上に第３の外部端子と第４の外部端子を有する第２の外部接続端子を形成する第２の外部接続端子形成工程と、
前記支持板を除去する支持板除去工程と、
を備え、
前記第１の外部端子と前記第３の外部端子は前記第１のヴィア導体と電気的に接続していて、前記第２の外部端子と前記第４の外部端子は前記第２のヴィア導体と電気的に接続している、
ことを特徴とするコンデンサ装置の製造方法。 A capacitor creating step of creating a capacitor having a dielectric layer, and a first electrode and a second electrode facing each other across the dielectric layer;
Capacitor laminate creation step of creating a capacitor laminate by laminating the capacitor via an adhesive, and
A first external connection terminal forming step of forming a first external connection terminal having a first external terminal and a second external terminal on the support plate;
A build-up step of alternately laminating a plurality of resin insulation layers and a plurality of conductor circuits on the first external connection terminal and the support plate;
An embedding step of embedding the capacitor laminate in at least one resin insulation layer of the plurality of resin insulation layers;
A through hole forming step of forming a through hole penetrating the first electrode or the second electrodes in the capacitor laminate; and
A desmear process for subjecting the through hole to a dry desmear treatment;
After the desmear process, a seed metal forming process for forming a seed metal in the through hole by a dry method,
After the seed metal formation step, a first via conductor that electrically connects the first electrodes to each other by plating the seed metal and filling the through hole with a metal conductor, and the second electrode A second via conductor that electrically connects each other, and a via conductor creating step of creating
A second external connection terminal having a third external terminal and a fourth external terminal is formed on the uppermost resin insulation layer located on the opposite side of the plurality of resin insulation layers from the support plate. 2 external connection terminal forming step;
A support plate removing step of removing the support plate;
With
The first external terminal and the third external terminal are electrically connected to the first via conductor, and the second external terminal and the fourth external terminal are connected to the second via conductor. Electrically connected,
A method of manufacturing a capacitor device. 単層コンデンサに貫通孔を形成する貫通孔形成工程と、
前記貫通孔形成工程の後、前記貫通孔に、乾式のデスミア処理を施すデスミア工程と、
前記デスミア工程の後、前記貫通孔に、乾式法によりシードメタルを形成するシードメタル形成工程と、
を備える、
ことを特徴とするコンデンサ装置の製造方法。 A through hole forming step of forming a through hole in the single layer capacitor;
After the through hole forming step, a desmear process for performing a dry desmear treatment on the through hole;
After the desmear process, a seed metal forming process for forming a seed metal in the through hole by a dry method,
Comprising
A method of manufacturing a capacitor device.
JP2009205324A 2008-09-30 2009-09-04 Method of manufacturing capacitor device Pending JP2010087499A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US19467308P 2008-09-30 2008-09-30

Publications (1)

Publication Number Publication Date
JP2010087499A true JP2010087499A (en) 2010-04-15

Family

ID=42261866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009205324A Pending JP2010087499A (en) 2008-09-30 2009-09-04 Method of manufacturing capacitor device

Country Status (2)

Country Link
US (1) US20100181285A1 (en)
JP (1) JP2010087499A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168322A (en) * 1984-09-25 1985-08-31 武田薬品工業株式会社 Culture of plant belonging to new species
WO2012042668A1 (en) * 2010-10-01 2012-04-05 株式会社メイコー Substrate with built-in component and method for manufacturing substrate with built-in component
JP2015035570A (en) * 2013-08-08 2015-02-19 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド Thin film capacitors embedded in polymer dielectric
JP2015216292A (en) * 2014-05-13 2015-12-03 日立化成株式会社 Method for producing semiconductor device, semiconductor device and member for semiconductor device production
WO2016153028A1 (en) * 2015-03-26 2016-09-29 京セラ株式会社 Substrate with built-in capacitor, interposer and mounted substrate
US9929231B2 (en) 2016-01-04 2018-03-27 Samsung Electro-Mechanics Co., Ltd. Electronic component and method of manufacturing the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101658079B (en) 2007-04-18 2012-04-11 揖斐电株式会社 Multilayer printed wiring board and method for manufacturing the same
KR20110037332A (en) * 2009-10-06 2011-04-13 삼성전기주식회사 A printed circuit board and a method of manufacturing the same
US8964403B2 (en) * 2010-11-17 2015-02-24 Ngk Spark Plug Co., Ltd. Wiring board having a reinforcing member with capacitors incorporated therein
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
KR101420526B1 (en) * 2012-11-29 2014-07-17 삼성전기주식회사 Substrate embedding electronic component and manufacturing mehtod thereof
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
KR101444616B1 (en) * 2013-08-14 2014-09-26 삼성전기주식회사 Multi-layered ceramic capacitor, method of manufacturing the same and press plate for the same
US9924597B2 (en) * 2014-02-21 2018-03-20 Mitsui Mining & Smelting Co., Ltd. Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
US9209141B2 (en) 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
US20190045620A1 (en) * 2014-07-09 2019-02-07 Schreiner Group Gmbh & Co. Kg Sensor device with a flexible electrical conductor structure
TWI529396B (en) * 2014-07-18 2016-04-11 Mpi Corp Probe card and its transfer circuit board and signal feed structure
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
JP6614246B2 (en) * 2016-02-03 2019-12-04 富士通株式会社 Capacitor built-in multilayer wiring board and manufacturing method thereof
JP6750462B2 (en) 2016-11-04 2020-09-02 Tdk株式会社 Substrate with built-in thin film capacitors and electronic components
US10998261B2 (en) * 2017-06-08 2021-05-04 Intel Corporation Over-molded IC package with in-mold capacitor
CN111406444A (en) * 2017-11-28 2020-07-10 住友电工印刷电路株式会社 Method of manufacturing flexible printed circuit board and flexible printed circuit board
US11367695B2 (en) * 2018-07-31 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer with capacitors
TWI777741B (en) * 2021-08-23 2022-09-11 欣興電子股份有限公司 Substrate with buried component and manufacture method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110717A (en) * 2000-10-02 2002-04-12 Sanyo Electric Co Ltd Manufacturing method of circuit device
JP2002118367A (en) * 1999-09-02 2002-04-19 Ibiden Co Ltd Printed wiring board and manufacturing method thereof
WO2006001505A1 (en) * 2004-06-25 2006-01-05 Ibiden Co., Ltd. Printed circuit board and manufacturing method thereof
JP2006135036A (en) * 2004-11-04 2006-05-25 Mitsui Mining & Smelting Co Ltd Capacitor layer forming material and printed wiring board provided with built-in capacitor layer obtained by using the material
JP2006261658A (en) * 2005-02-16 2006-09-28 Ngk Spark Plug Co Ltd Wiring board and manufacturing method therefor
JP2007149718A (en) * 2005-11-24 2007-06-14 Ngk Spark Plug Co Ltd Wiring board incorporating via array capacitor and its manufacturing process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3470830B2 (en) * 1994-09-26 2003-11-25 株式会社村田製作所 Manufacturing method of multilayer capacitor
JP3956851B2 (en) * 2003-01-21 2007-08-08 凸版印刷株式会社 Passive element embedded substrate and manufacturing method thereof
US20060084251A1 (en) * 2004-10-18 2006-04-20 Fujitsu Limited Plating method, semiconductor device fabrication method and circuit board fabrication method
JP4509972B2 (en) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 Wiring board, embedded ceramic chip
KR100987688B1 (en) * 2005-10-14 2010-10-13 가부시키가이샤후지쿠라 Printed wiring board and method for manufacturing printed wiring board
JP5089880B2 (en) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 Capacitor for wiring board built-in, wiring board with built-in capacitor and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118367A (en) * 1999-09-02 2002-04-19 Ibiden Co Ltd Printed wiring board and manufacturing method thereof
JP2002110717A (en) * 2000-10-02 2002-04-12 Sanyo Electric Co Ltd Manufacturing method of circuit device
WO2006001505A1 (en) * 2004-06-25 2006-01-05 Ibiden Co., Ltd. Printed circuit board and manufacturing method thereof
JP2006135036A (en) * 2004-11-04 2006-05-25 Mitsui Mining & Smelting Co Ltd Capacitor layer forming material and printed wiring board provided with built-in capacitor layer obtained by using the material
JP2006261658A (en) * 2005-02-16 2006-09-28 Ngk Spark Plug Co Ltd Wiring board and manufacturing method therefor
JP2007149718A (en) * 2005-11-24 2007-06-14 Ngk Spark Plug Co Ltd Wiring board incorporating via array capacitor and its manufacturing process

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168322A (en) * 1984-09-25 1985-08-31 武田薬品工業株式会社 Culture of plant belonging to new species
WO2012042668A1 (en) * 2010-10-01 2012-04-05 株式会社メイコー Substrate with built-in component and method for manufacturing substrate with built-in component
KR20130129925A (en) * 2010-10-01 2013-11-29 메이코 일렉트로닉스 컴파니 리미티드 Substrate with built-in component and method for manufacturing substrate with built-in component
JP5444473B2 (en) * 2010-10-01 2014-03-19 株式会社メイコー Component built-in substrate and method for manufacturing component built-in substrate
US8921706B2 (en) 2010-10-01 2014-12-30 Meiko Electronics Co., Ltd. Component-embedded substrate, and method of manufacturing the component-embedded substrate
KR101713642B1 (en) 2010-10-01 2017-03-08 메이코 일렉트로닉스 컴파니 리미티드 Substrate with built-in component and method for manufacturing substrate with built-in component
JP2015035570A (en) * 2013-08-08 2015-02-19 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド Thin film capacitors embedded in polymer dielectric
JP2015216292A (en) * 2014-05-13 2015-12-03 日立化成株式会社 Method for producing semiconductor device, semiconductor device and member for semiconductor device production
WO2016153028A1 (en) * 2015-03-26 2016-09-29 京セラ株式会社 Substrate with built-in capacitor, interposer and mounted substrate
JPWO2016153028A1 (en) * 2015-03-26 2018-02-08 京セラ株式会社 Substrate with built-in capacitor, interposer, and mounting substrate
US9929231B2 (en) 2016-01-04 2018-03-27 Samsung Electro-Mechanics Co., Ltd. Electronic component and method of manufacturing the same

Also Published As

Publication number Publication date
US20100181285A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
JP4773531B2 (en) Wiring board and manufacturing method thereof
JP2010087499A (en) Method of manufacturing capacitor device
JP5258045B2 (en) Wiring board, semiconductor device using the wiring board, and manufacturing method thereof
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP4512497B2 (en) Capacitor built-in package substrate and manufacturing method thereof
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
WO2010010911A1 (en) Semiconductor device and method for manufacturing same
US20090097218A1 (en) Capacitor-embedded printed wiring board and method of manufacturing the same
JP2009135492A (en) Multilayer printed wiring board, and method of manufacturing the same
JPWO2006001505A1 (en) Printed wiring board and manufacturing method thereof
JP2007208263A (en) Method for manufacturing printed-circuit substrate with built-in thin-film capacitor
JP2012028730A (en) Multi layer circuit board and method of manufacturing the same
JP3640560B2 (en) Wiring board, core board with built-in capacitor, and manufacturing method thereof
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
JP5436177B2 (en) Wiring board built-in component, manufacturing method thereof, and wiring board
JP4704866B2 (en) Wiring board built-in capacitor and wiring board
JP2009004457A (en) Multi-layer substrate having capacitor therein
JP2003188048A (en) Capacitor element and multilayer wiring board having built-in capacitor element
JP4051194B2 (en) Multi-layer wiring board with built-in capacitor element
JP2005268259A (en) Multilayer wiring board
JP2004172412A (en) Capacitor element and multilayer wiring board with built-in capacitor element
JP4467341B2 (en) Manufacturing method of multilayer wiring board
JP4094286B2 (en) Alignment method
JP2005175504A (en) Multilayer ceramic electronic component, manufacturing method for same, and electronic device
JP2001024092A (en) Package substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131022