JP2005175504A - Multilayer ceramic electronic component, manufacturing method for same, and electronic device - Google Patents

Multilayer ceramic electronic component, manufacturing method for same, and electronic device Download PDF

Info

Publication number
JP2005175504A
JP2005175504A JP2005001251A JP2005001251A JP2005175504A JP 2005175504 A JP2005175504 A JP 2005175504A JP 2005001251 A JP2005001251 A JP 2005001251A JP 2005001251 A JP2005001251 A JP 2005001251A JP 2005175504 A JP2005175504 A JP 2005175504A
Authority
JP
Japan
Prior art keywords
ceramic
hole
electronic component
conductor
ceramic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005001251A
Other languages
Japanese (ja)
Inventor
Norio Sakai
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005001251A priority Critical patent/JP2005175504A/en
Publication of JP2005175504A publication Critical patent/JP2005175504A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that filling of conductive paste for forming via-hole conductors becomes more difficult as the height of the via-hole conductors increases, and a drop-out of the conductive paste in via-holes after filling them with the conductive paste becomes more likely as the section of the via-hole conductors increase when the via-hole conductors penetrating a plurality of ceramic layers are different from each other in height when the ceramic layers are different from each other in thickness as the ceramic layers compose a laminated body of multilayer ceramic electronic components. <P>SOLUTION: The section of the via-hole conductors 38, 39, 44, 45, which penetrate the thicker ceramic layers 32, 35, is made larger than that of the via-hole conductors 40 to 43, which penetrate the thinner ceramic layers 33, 34. The thinner ceramic layers 33, 34 are provided with a capacitor and are arranged inside the laminated body 37. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、積層型セラミック電子部品およびその製造方法、ならびにこのような積層型セラミック電子部品を備える電子装置に関するもので、特に、積層型セラミック電子部品に備えるビアホール導体の寸法面での改良に関するものである。   BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic electronic component, a method for manufacturing the multilayer ceramic electronic component, and an electronic device including such a multilayer ceramic electronic component, and more particularly to improvement in the dimension of a via-hole conductor included in the multilayer ceramic electronic component. It is.

この発明にとって興味ある積層型セラミック電子部品は、多層セラミック基板とも呼ばれるもので、複数のセラミック層をもって構成される積層構造を有する積層体を備えている。   The multilayer ceramic electronic component of interest to the present invention is also called a multilayer ceramic substrate, and includes a multilayer body having a multilayer structure composed of a plurality of ceramic layers.

この積層体に備えるセラミック層の特定のものに関連して配線導体が設けられ、これをもって所望の回路を構成するようにされている。配線導体としては、特定のセラミック層を貫通するように延びるビアホール導体やセラミック層の主面に沿って延びる導体膜等があり、導体膜としては、積層体の内部に形成される内部導体膜および積層体の外表面上に形成される外部導体膜がある。   A wiring conductor is provided in association with a specific one of the ceramic layers included in the laminate, and a desired circuit is configured with this wiring conductor. Examples of the wiring conductor include a via-hole conductor extending so as to penetrate a specific ceramic layer, a conductor film extending along the main surface of the ceramic layer, and the conductor film includes an internal conductor film formed inside the laminate and There is an outer conductor film formed on the outer surface of the laminate.

また、積層体の内部には、コンデンサ、インダクタ、トリプレート構造、および／またはマイクロストリップラインのような受動素子が内蔵されることがある。上述したビアホール導体の一部や内部導体膜の一部は、このような内蔵素子を構成するために用いられる。また、積層体の外部には、半導体ＩＣチップのような能動素子や、必要に応じて受動素子の一部が搭載されることがある。上述した外部導体膜の一部は、このような搭載素子を電気的に接続するための端子として機能する。   In addition, a passive element such as a capacitor, an inductor, a triplate structure, and / or a microstrip line may be incorporated in the multilayer body. Part of the above-described via-hole conductor and part of the inner conductor film are used to configure such a built-in element. In addition, an active element such as a semiconductor IC chip or a part of a passive element may be mounted on the outside of the stacked body as necessary. Part of the external conductor film described above functions as a terminal for electrically connecting such a mounted element.

また、上述のように複合化された積層型セラミック電子部品は、適宜の配線基板上に実装され、所望の電子装置を構成するように用いられる。上述した外部導体膜の一部は、このように積層型セラミック電子部品を配線基板上に実装するにあたって、配線基板への電気的接続のための端子として機能する。   The multilayer ceramic electronic component combined as described above is mounted on an appropriate wiring board and used to configure a desired electronic device. A part of the external conductor film described above functions as a terminal for electrical connection to the wiring board when the multilayer ceramic electronic component is mounted on the wiring board in this way.

このような積層型セラミック電子部品は、たとえば、移動体通信端末機器の分野において、ＬＣＲ複合化高周波部品として用いられたり、コンピュータの分野において、半導体ＩＣチップのような能動素子とコンデンサやインダクタや抵抗のような受動素子とを複合化した部品として、あるいは単なる半導体ＩＣパッケージとして用いられたりしている。   Such multilayer ceramic electronic components are used as, for example, LCR composite high-frequency components in the field of mobile communication terminal equipment, or active elements such as semiconductor IC chips, capacitors, inductors and resistors in the field of computers. It is used as a component in which passive elements such as these are combined, or as a simple semiconductor IC package.

より具体的には、積層型セラミック電子部品は、ＰＡモジュール基板、ＲＦダイオードスイッチ、フィルタ、チップアンテナ、各種パッケージ部品、複合デバイス等の種々の電子部品を構成するために広く用いられている。   More specifically, multilayer ceramic electronic components are widely used to configure various electronic components such as PA module substrates, RF diode switches, filters, chip antennas, various package components, and composite devices.

このような積層型セラミック電子部品において、高周波化の要求に応えるため、積層体に備えるセラミック層の材料として、低誘電率の誘電体を使用することが多い。また、複数のセラミック層は、互いに同じ誘電率を有する、すなわち互いに同じ組成のセラミックから構成することが、積層体を得るための一体焼成を容易にする点で好ましい。   In such a multilayer ceramic electronic component, in order to meet the demand for higher frequency, a dielectric material having a low dielectric constant is often used as a material for the ceramic layer provided in the multilayer body. Moreover, it is preferable that the plurality of ceramic layers have the same dielectric constant, that is, are composed of ceramics having the same composition, from the viewpoint of facilitating integral firing for obtaining a laminate.

このような背景の下、前述したように、受動素子を積層体の内部に内蔵しようとするとき、受動素子の種類に応じて、セラミック層の厚みを異ならせることが行なわれている。このことを、図４ないし図６を参照して説明する。   Under such a background, as described above, when a passive element is to be built in a laminated body, the thickness of the ceramic layer is varied depending on the type of the passive element. This will be described with reference to FIGS.

図４には、内蔵素子としてのコンデンサ１が図解的に断面図で示されている。コンデンサ１は、内部導体膜をもって構成されかつセラミック層２を介してそれぞれ対向する複数のコンデンサ電極３を備えている。このようなコンデンサ１を小型でありながら大容量のものとするため、セラミック層２の厚みＴ１およびＴ２は薄くされる。   FIG. 4 schematically shows a capacitor 1 as a built-in element in a sectional view. The capacitor 1 includes a plurality of capacitor electrodes 3 that are configured with an internal conductor film and that face each other with a ceramic layer 2 interposed therebetween. In order to make such a capacitor 1 small and have a large capacity, the thicknesses T1 and T2 of the ceramic layer 2 are reduced.

図５には、内蔵素子としてのトリプレート構造４が図解的に断面図で示されている。トリプレート構造４は、内部導体膜をもって構成される中心導体５と、同じく内部導体膜をもって構成されかつセラミック層６を介して中心導体５を挟むように配置される１対の接地導体７および８とを備えている。このようなトリプレート構造４において、接地導体７および８の間の距離Ｓを長くするため、セラミック層６の厚みを厚くすることが行なわれる。   FIG. 5 schematically shows a triplate structure 4 as a built-in element in a sectional view. The triplate structure 4 includes a center conductor 5 configured with an inner conductor film, and a pair of ground conductors 7 and 8 that are also configured with the inner conductor film and are disposed so as to sandwich the center conductor 5 via the ceramic layer 6. And. In such a triplate structure 4, the thickness of the ceramic layer 6 is increased in order to increase the distance S between the ground conductors 7 and 8.

図６には、内蔵素子としての２つのコンデンサ９および１０が図解的に断面図で示されている。このような２つのコンデンサ９および１０の各静電容量のカップリングを防止するため、コンデンサ９および１０の間に位置するセラミック層１１の厚みＴを厚くすることが行なわれる。   FIG. 6 schematically shows two capacitors 9 and 10 as built-in elements in a cross-sectional view. In order to prevent such coupling of the capacitances of the two capacitors 9 and 10, the thickness T of the ceramic layer 11 located between the capacitors 9 and 10 is increased.

このように、積層体に内蔵素子を内蔵する場合、内蔵素子の種類に応じて、内蔵素子に関連して配置されるセラミック層にとって最適な厚みが異なってくる。そのため、積層体には、厚みの互いに異なる複数種類のセラミック層を混在させなければならない。   As described above, when the built-in element is built in the laminate, the optimum thickness for the ceramic layer disposed in relation to the built-in element varies depending on the type of the built-in element. Therefore, a plurality of types of ceramic layers having different thicknesses must be mixed in the laminate.

他方、積層体に備える特定のセラミック層を貫通するように延びる複数のビアホール導体にあっては、各々の断面寸法が互いに同じとされるのが一般的である。断面寸法が互いに異なる複数のビアホール導体を形成しようとする場合、ビアホール導体の形成のための加工の能率が低下するためである。   On the other hand, in a plurality of via-hole conductors extending so as to penetrate a specific ceramic layer provided in the multilayer body, the cross-sectional dimensions of each are generally the same. This is because when a plurality of via-hole conductors having different cross-sectional dimensions are to be formed, the processing efficiency for forming the via-hole conductor is reduced.

ビアホール導体を形成するため、たとえば、図７に示すような方法が適用されている。   In order to form a via-hole conductor, for example, a method as shown in FIG. 7 is applied.

図７を参照して、積層型セラミック電子部品の積層体に備えるセラミック層となるべきセラミックグリーンシート１２には、これを貫通するように貫通孔１３が設けられる。そして、セラミックグリーンシート１２は、吸引装置１４上に配置される。   Referring to FIG. 7, a through hole 13 is provided in a ceramic green sheet 12 to be a ceramic layer provided in a multilayer ceramic electronic component laminate so as to penetrate the ceramic green sheet 12. The ceramic green sheet 12 is disposed on the suction device 14.

吸引装置１４は、真空チャンバ１５を備え、この真空チャンバ１５内には、矢印１６で示すように、負圧が与えられる。真空チャンバ１５の開口部は、多数の微細な空気通路（図示せず。）を形成している吸引プレート１７によって閉じられる。   The suction device 14 includes a vacuum chamber 15, and a negative pressure is applied to the vacuum chamber 15 as indicated by an arrow 16. The opening of the vacuum chamber 15 is closed by a suction plate 17 forming a number of fine air passages (not shown).

吸引プレート１７の上面には、紙または他のフィルタ材料によって構成される多孔質シート１８が配置される。この多孔質シート１８に接するように、セラミックグリーンシート１２が配置される。   On the upper surface of the suction plate 17, a porous sheet 18 made of paper or another filter material is disposed. The ceramic green sheet 12 is disposed so as to be in contact with the porous sheet 18.

このような状態において、真空チャンバ１５内に、矢印１６で示すように、負圧が与えられたとき、この負圧は、吸引プレート１７および多孔質シート１８を介して、貫通孔１３内に及ぼされる。   In such a state, when a negative pressure is applied to the vacuum chamber 15 as indicated by an arrow 16, this negative pressure is applied to the through hole 13 via the suction plate 17 and the porous sheet 18. It is.

また、この状態において、スクリーン印刷を適用して、貫通孔１３に導電性ペースト１９を充填することが行なわれる。すなわち、スクリーン２０上に導電性ペースト１９が付与され、この導電性ペースト１９は、スクリーン２０に沿うスキージ２１の移動に伴って、スクリーン２０上で移動され、この移動の過程において、前述した負圧の作用に基づいて貫通孔１３内に埋め込まれる。この貫通孔１３内の導電性ペースト１９は、ビアホール導体２２を形成する。   In this state, screen printing is applied to fill the through holes 13 with the conductive paste 19. That is, the conductive paste 19 is applied on the screen 20, and the conductive paste 19 is moved on the screen 20 along with the movement of the squeegee 21 along the screen 20. It is embedded in the through hole 13 based on the action of. The conductive paste 19 in the through hole 13 forms a via-hole conductor 22.

次に、セラミックグリーンシート１２が多孔質シート１８から剥離される。なお、この剥離の前または後に、ビアホール導体２２のための導電性ペースト１９が乾燥される。   Next, the ceramic green sheet 12 is peeled from the porous sheet 18. Note that the conductive paste 19 for the via-hole conductor 22 is dried before or after the peeling.

しかしながら、上述した剥離工程において、ビアホール導体２２を形成するために貫通孔１３に充填された導電性ペースト１９の一部が、図８に示すように、多孔質シート１８側に付着し、そのため、貫通孔１３内の導電性ペースト１９が不足することになる。そして、このような導電性ペースト１９の充填後の欠落による充填不足は、ビアホール導体２２と他のビアホール導体または導体膜といった他の配線導体との間での導通不良を引き起こす原因となる。   However, in the above-described peeling step, a part of the conductive paste 19 filled in the through hole 13 to form the via-hole conductor 22 adheres to the porous sheet 18 side as shown in FIG. The conductive paste 19 in the through hole 13 is insufficient. The insufficient filling due to the lack after the filling of the conductive paste 19 causes a conduction failure between the via-hole conductor 22 and another wiring conductor such as another via-hole conductor or a conductor film.

ビアホール導体２２を形成するため、図９に示すような方法が採用されることもある（たとえば、特許文献１参照）。図９において、図７に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   In order to form the via-hole conductor 22, a method as shown in FIG. 9 may be employed (see, for example, Patent Document 1). In FIG. 9, elements corresponding to those shown in FIG. 7 are denoted by the same reference numerals, and redundant description is omitted.

図９を参照して、セラミックグリーンシート１２は、キャリアフィルム２３によって裏打ちされた状態で取り扱われる。そして、貫通孔１３は、これらセラミックグリーンシート１２およびキャリアフィルム２３を貫通するように設けられる。   Referring to FIG. 9, ceramic green sheet 12 is handled in a state of being backed by carrier film 23. And the through-hole 13 is provided so that these ceramic green sheets 12 and the carrier film 23 may be penetrated.

また、吸引装置１４の吸引プレート１７の上面には、図７に示した場合と同様、多孔質シート１８が配置される。上述したキャリアフィルム２３によって裏打ちされたセラミックグリーンシート１２は、多孔質シート１８に接するように配置され、キャリアフィルム２３は、このセラミックグリーンシート１２の上面側に位置される。   Further, a porous sheet 18 is disposed on the upper surface of the suction plate 17 of the suction device 14 as in the case shown in FIG. The ceramic green sheet 12 backed by the carrier film 23 described above is disposed in contact with the porous sheet 18, and the carrier film 23 is positioned on the upper surface side of the ceramic green sheet 12.

このような状態において、真空チャンバ１５内に、矢印１６で示すように、負圧が与えられ、この負圧が、吸引プレート１７および多孔質シート１８を介して、貫通孔１３内に及ぼされるとともに、キャリアフィルム２３の上面側には、導電性ペースト１９が付与される。この導電性ペースト１９は、キャリアフィルム２３の上面に沿うスキージ２４の移動に伴って、キャリアフィルム２３上で移動され、この移動の過程において、前述した負圧の作用に基づいて貫通孔１３内に埋め込まれる。   In such a state, a negative pressure is applied to the vacuum chamber 15 as indicated by an arrow 16, and this negative pressure is applied to the through hole 13 via the suction plate 17 and the porous sheet 18. The conductive paste 19 is applied to the upper surface side of the carrier film 23. The conductive paste 19 is moved on the carrier film 23 along with the movement of the squeegee 24 along the upper surface of the carrier film 23. In the process of this movement, the conductive paste 19 enters the through hole 13 based on the negative pressure described above. Embedded.

このようにして、図７に示したスクリーン２０を用いずに、キャリアフィルム２３をマスクとしながらキャリアフィルム２３側から導電性ペースト１９を貫通孔１３内に充填することによって、貫通孔１３内にビアホール導体２２が形成される。   Thus, without using the screen 20 shown in FIG. 7, the via hole 13 is filled in the through hole 13 by filling the through hole 13 with the conductive paste 19 from the carrier film 23 side while using the carrier film 23 as a mask. A conductor 22 is formed.

上述の図９に示した方法が適用される場合には、キャリアフィルム２３によって裏打ちされた状態を維持したまま、セラミックグリーンシート１２の外側に向く主面上に導電性ペーストを印刷することによって、導体膜となる導電性ペースト膜が形成される。   When the method shown in FIG. 9 is applied, by printing the conductive paste on the main surface facing the outside of the ceramic green sheet 12 while maintaining the state backed by the carrier film 23, A conductive paste film to be a conductor film is formed.

このように、セラミックグリーンシート１２がキャリアフィルム２３によって裏打ちされた状態で取り扱われるのは、セラミックグリーンシート１２は、軟弱であり、これを単独で取り扱うことが極めて困難であるためであり、キャリアフィルム２３によって裏打ちされた状態で取り扱うことによって、セラミックグリーンシート１２の取り扱いを容易にするとともに、各工程でのセラミックグリーンシート１２の位置合わせを容易にし、また、ビアホール導体２２および導電性ペースト膜を形成するための導電性ペーストの乾燥時に、セラミックグリーンシート１２の収縮におけるばらつきを生じにくくすることができる。   Thus, the ceramic green sheet 12 is handled in a state where it is lined by the carrier film 23 because the ceramic green sheet 12 is soft and it is extremely difficult to handle it alone. By handling in a state lined with 23, the handling of the ceramic green sheet 12 is facilitated, the positioning of the ceramic green sheet 12 in each step is facilitated, and the via-hole conductor 22 and the conductive paste film are formed. Therefore, when the conductive paste for drying is dried, variation in the shrinkage of the ceramic green sheet 12 can be made difficult to occur.

しかしながら、目的とする積層型セラミック電子部品のための積層体を得るにあたっては、セラミックグリーンシート１２を含む複数のセラミックグリーンシートを積層することが行なわれるが、この積層前には、キャリアフィルム２３をセラミックグリーンシート１２から剥離しなければならない。このとき、図１０に示すように、貫通孔１３に充填された導電性ペースト１９の一部が、キャリアフィルム２３に伴われて奪われ、そのため、貫通孔１３内の導電性ペースト１９が不足してしまうことがある。   However, in order to obtain a laminate for the target multilayer ceramic electronic component, a plurality of ceramic green sheets including the ceramic green sheet 12 are laminated. Before this lamination, the carrier film 23 is formed. It must be peeled from the ceramic green sheet 12. At this time, as shown in FIG. 10, a part of the conductive paste 19 filled in the through hole 13 is taken away along with the carrier film 23, so that the conductive paste 19 in the through hole 13 is insufficient. May end up.

もちろん、図９に示した方法を採用した場合であっても、図８に示すように、セラミックグリーンシート１２を多孔質シート１８から剥離する際、貫通孔１３内の導電性ペースト１９の一部が多孔質シート１８側に付着して奪われることがある。   Of course, even when the method shown in FIG. 9 is adopted, as shown in FIG. 8, when the ceramic green sheet 12 is peeled from the porous sheet 18, a part of the conductive paste 19 in the through-hole 13 is used. May adhere to the porous sheet 18 side and be taken away.

なお、貫通孔１３内での導電性ペースト１９の充填不足は、図８または図１０を参照して説明した原因によるだけでなく、以下のような場合にも生じることがある。   The insufficient filling of the conductive paste 19 in the through-hole 13 may occur not only due to the cause described with reference to FIG. 8 or FIG. 10, but also in the following cases.

たとえば、セラミックグリーンシート１２の厚みが比較的薄い場合、貫通孔１３に充填される導電性ペースト１９の形状保持強度が比較的低くなり、そのため、セラミックグリーンシート１２の取り扱い時において、導電性ペースト１９の少なくとも一部が抜け落ちることがある。   For example, when the thickness of the ceramic green sheet 12 is relatively thin, the shape retention strength of the conductive paste 19 filled in the through holes 13 is relatively low. Therefore, when the ceramic green sheet 12 is handled, the conductive paste 19 At least a part of it may fall out.

また、前述したビアホール導体２２の形成の後に、導体膜となる導電性ペースト膜が、スクリーン印刷によってセラミックグリーンシート１２上に形成されることがある。この場合、スクリーン印刷において用いられるスクリーンの、セラミックグリーンシート１２側に向く面には、エマルジョン膜が形成されており、スクリーンがスキージによって押し込まれたとき、このエマルジョン膜がスキージの先端の形状に沿ってセラミックグリーンシート１２に接触し、次いで離れるように挙動する。このようなエマルジョン膜の挙動の結果、貫通孔１３に充填された導電性ペースト１９の一部は、エマルジョン膜に付着し、スクリーン側に奪われてしまうことがある。   In addition, after the formation of the via hole conductor 22 described above, a conductive paste film that becomes a conductor film may be formed on the ceramic green sheet 12 by screen printing. In this case, an emulsion film is formed on the surface of the screen used in screen printing facing the ceramic green sheet 12, and when the screen is pushed in by the squeegee, the emulsion film follows the shape of the tip of the squeegee. The ceramic green sheet 12 and then move away. As a result of the behavior of the emulsion film, a part of the conductive paste 19 filled in the through holes 13 may adhere to the emulsion film and be taken away by the screen side.

なお、ビアホール導体２２の形成のために用いられる導電性ペースト１９は、電気的導通性が良好で緻密なビアホール導体２２を形成することができるように、金属成分の含有率を、導体膜の形成のために用いる導電性ペーストの場合より高くすることが行なわれている。そのため、導電性ペースト１９に含まれる樹脂成分が比較的少なくなり、その結果、導電性ペースト１９の形状保持強度が低くなり、このことが、上述したような貫通孔１３での導電性ペースト１９の充填後の欠落による充填不足をより引き起こしやすくする原因となっている。   Note that the conductive paste 19 used for forming the via-hole conductor 22 has a metal component content ratio and a conductor film formation so that a dense via-hole conductor 22 having good electrical conductivity can be formed. Therefore, the conductive paste used for the purpose is made higher than the case of the conductive paste. For this reason, the resin component contained in the conductive paste 19 is relatively reduced, and as a result, the shape retention strength of the conductive paste 19 is lowered. This is a cause of making it easier to cause insufficient filling due to missing after filling.

上述のように、一旦、貫通孔１３に充填された導電性ペースト１９の一部が奪われてもたらされる充填不足は、貫通孔１３の断面寸法がより大きくかつ高さ方向寸法がより小さくなるほど生じやすい。したがって、貫通孔１３に充填された導電性ペースト１９が奪われにくくするため、貫通孔１３の断面寸法をより小さくかつ高さ方向寸法をより大きくすることが考えられる。しかしながら、貫通孔１３の断面寸法をより小さくしたり、高さ方向寸法をより大きくしたりする対策は、単純に採用し得るものではない。   As described above, the insufficient filling caused once a part of the conductive paste 19 filled in the through-hole 13 is taken away occurs as the cross-sectional dimension of the through-hole 13 is larger and the height direction dimension is smaller. Cheap. Therefore, in order to make it difficult for the conductive paste 19 filled in the through hole 13 to be taken away, it is conceivable that the cross-sectional dimension of the through hole 13 is made smaller and the height direction dimension is made larger. However, measures for reducing the cross-sectional dimension of the through-hole 13 or increasing the height-direction dimension cannot be simply adopted.

すなわち、貫通孔１３の断面寸法をたとえば小さくしたとき、図７に示すようなスクリーン印刷による導電性ペースト１９を適用する場合には、スクリーン２０とセラミックグリーンシート１２との位置合わせに高い精度が要求されるばかりでなく、導電性ペースト１９が貫通孔１３内に入り込みにくくなり、このことが原因となって導電性ペースト１９の充填不足が生じたり、導電性ペースト１９の充填に長時間要したりするといった問題に遭遇することになる。特に、セラミックグリーンシート１２の厚みが厚いとき、すなわち貫通孔１３の高さ方向寸法が大きいとき、この問題はより顕著に現れる。
特開平６−３２６４６９号公報 That is, when the cross-sectional dimension of the through-hole 13 is reduced, for example, when the conductive paste 19 by screen printing as shown in FIG. 7 is applied, high accuracy is required for alignment between the screen 20 and the ceramic green sheet 12. In addition, it is difficult for the conductive paste 19 to enter the through-hole 13, which causes insufficient filling of the conductive paste 19, or takes a long time to fill the conductive paste 19. You will run into problems. In particular, when the thickness of the ceramic green sheet 12 is thick, that is, when the height dimension of the through hole 13 is large, this problem appears more prominently.
JP-A-6-326469

そこで、この発明の目的は、互いに厚みが異なる第１および第２のセラミック層を含む複数の積層されたセラミック層をもって構成される積層体を備える、積層型セラミック電子部品において、上述のようなビアホール導体のための導電性ペーストの充填不足が生じにくくするための対策が講じられた、積層型セラミック電子部品およびその製造方法を提供しようとすること、ならびに、この積層型セラミック電子部品を用いて構成される電子装置を提供しようとすることである。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a via-hole as described above in a multilayer ceramic electronic component comprising a laminate composed of a plurality of laminated ceramic layers including first and second ceramic layers having different thicknesses. An object of the present invention is to provide a multilayer ceramic electronic component and a method of manufacturing the multilayer ceramic electronic component in which measures for preventing insufficient filling of the conductive paste for the conductor have been taken, and a configuration using the multilayer ceramic electronic component Is to provide an electronic device.

この発明は、第１のセラミック層およびこの第１のセラミック層より厚みの薄い第２のセラミック層を含む複数の積層されたセラミック層をもって構成される積層体を備え、セラミック層の特定のものに関連して配線導体が設けられ、配線導体は、特定のセラミック層を貫通する貫通孔への導電性ペーストの充填によって形成されるビアホール導体とセラミック層の主面に沿って延びる導体膜とを備える、積層型セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。   The present invention includes a laminate composed of a plurality of laminated ceramic layers including a first ceramic layer and a second ceramic layer having a thickness smaller than that of the first ceramic layer. A wiring conductor is provided in association with the wiring conductor, and the wiring conductor includes a via-hole conductor formed by filling a through hole penetrating a specific ceramic layer and a conductor film extending along the main surface of the ceramic layer. First, it is directed to a multilayer ceramic electronic component, and is characterized by having the following configuration in order to solve the technical problem described above.

すなわち、ビアホール導体は、断面寸法が互いに異なる第１および第２のビアホール導体を含み、第１のビアホール導体の断面寸法は、第２のビアホール導体の断面寸法より大きくされる。そして、第１のビアホール導体は、第１のセラミック層を貫通するように延び、第２のビアホール導体は、第２のセラミック層を貫通するように延びるようにされる。   That is, the via-hole conductor includes first and second via-hole conductors having different cross-sectional dimensions, and the cross-sectional dimension of the first via-hole conductor is larger than the cross-sectional dimension of the second via-hole conductor. The first via-hole conductor extends so as to penetrate the first ceramic layer, and the second via-hole conductor extends so as to penetrate the second ceramic layer.

また、第２のセラミック層にはコンデンサが設けられており、かつ、第２のセラミック層は、積層体の内部に配置されている。   The second ceramic layer is provided with a capacitor, and the second ceramic layer is disposed inside the multilayer body.

この発明に係る積層型セラミック電子部品において、好ましくは、すべてのビアホール導体について、厚みのより厚いセラミック層を貫通するように延びるビアホール導体の断面寸法は、厚みのより薄いセラミック層を貫通するように延びるビアホール導体の断面寸法より大きくなるように設定される。   In the multilayer ceramic electronic component according to the present invention, preferably, for all via-hole conductors, the cross-sectional dimension of the via-hole conductor extending so as to penetrate the thicker ceramic layer passes through the thinner ceramic layer. It is set to be larger than the cross-sectional dimension of the extending via-hole conductor.

また、この発明に係る積層型セラミック電子部品において、同じセラミック層を貫通するように延びる複数のビアホール導体については、互いに同じ断面寸法を有するようにされることが好ましい。   In the multilayer ceramic electronic component according to the present invention, it is preferable that a plurality of via-hole conductors extending so as to penetrate the same ceramic layer have the same cross-sectional dimensions.

また、この発明に係る積層型セラミック電子部品において、ビアホール導体の高さ方向寸法をＨ、同じく径方向寸法をＤとしたとき、Ｈ／Ｄで表わされるアスペクト比は、０．１〜３．０となるように選ばれることが好ましい。なお、ビアホール導体の径方向寸法とは、ビアホール導体の断面形状が円形であるとき、円の直径の長さを言い、断面形状が正方形であるとき、正方形の辺の長さを言い、断面形状が長方形であるとき、長辺の長さを言う。   In the multilayer ceramic electronic component according to the present invention, when the height dimension of the via-hole conductor is H and the radial dimension is D, the aspect ratio represented by H / D is 0.1 to 3.0. It is preferable that it is chosen so that. The radial dimension of the via-hole conductor refers to the length of the diameter of the circle when the cross-sectional shape of the via-hole conductor is circular, and when the cross-sectional shape is square, it refers to the length of the side of the square. When is a rectangle, it says the length of the long side.

また、この発明は、複数のセラミック層が、互いに同じ誘電率を有するとき、すなわち互いに同じ組成を有するとき、特に有利に適用される。   The present invention is particularly advantageously applied when a plurality of ceramic layers have the same dielectric constant, that is, have the same composition.

この発明は、また、上述したような積層型セラミック電子部品を製造する方法にも向けられる。   The present invention is also directed to a method of manufacturing a multilayer ceramic electronic component as described above.

この発明に係る積層型セラミック電子部品の製造方法は、第１のセラミックグリーンシートおよびこの第１のセラミックグリーンシートより厚みの薄い第２のセラミックグリーンシートを含む複数のセラミックグリーンシートを用意する工程と、少なくとも第１および第２のセラミックグリーンシートの各々を貫通するように貫通孔を設ける工程と、貫通孔内にビアホール導体を形成するため、導電性ペーストを貫通孔に充填する工程と、第１および第２のセラミックグリーンシートを含む複数のセラミックグリーンシートを積層することによって生の積層体を得る工程と、この生の積層体を焼成する工程とを備え、貫通孔を設ける工程において、第１のセラミックグリーンシートに設けられる第１の貫通孔の断面寸法は、第２のセラミックグリーンシートに設けられる第２の貫通孔の断面寸法より大きくされ、また、複数のセラミックグリーンシートを積層することによって生の積層体を得る工程において、第２のセラミック層が生の積層体の内部に配置され、かつ、第２のセラミック層にコンデンサが設けられるように、複数のセラミックグリーンシートが積層されることを特徴としている。   The method for manufacturing a multilayer ceramic electronic component according to the present invention includes a step of preparing a plurality of ceramic green sheets including a first ceramic green sheet and a second ceramic green sheet having a thickness smaller than that of the first ceramic green sheet; A step of providing a through hole so as to penetrate at least each of the first and second ceramic green sheets, a step of filling the through hole with a conductive paste to form a via-hole conductor in the through hole, And a step of obtaining a raw laminate by laminating a plurality of ceramic green sheets including the second ceramic green sheet and a step of firing the raw laminate, and providing a through-hole, The cross-sectional dimension of the first through hole provided in the ceramic green sheet is the second ceramic In the step of obtaining a raw laminate by laminating a plurality of ceramic green sheets, the second ceramic layer is larger than the cross-sectional dimension of the second through-hole provided in the lean sheet. And a plurality of ceramic green sheets are laminated so that a capacitor is provided in the second ceramic layer.

この発明は、さらに、上述したような積層型セラミック電子部品をもって構成される電子装置にも向けられる。この発明に係る電子装置は、積層型セラミック電子部品と、この積層型セラミック電子部品を実装する配線基板とを備えることを特徴としている。   The present invention is further directed to an electronic device including the multilayer ceramic electronic component as described above. An electronic device according to the present invention includes a multilayer ceramic electronic component and a wiring board on which the multilayer ceramic electronic component is mounted.

以上のように、この発明によれば、より厚い第１のセラミック層を貫通するように延びる第１のビアホール導体の断面寸法が、より薄い第２のセラミック層を貫通するように延びる第２のビアホール導体の断面寸法より大きくされるので、ビアホール導体を形成するための貫通孔への導電性ペーストの充填を能率的にしかつ充填後の欠落を防止するといった観点から最適なビアホール導体の断面寸法とすることができ、そのため、導電性ペーストの充填不足を生じにくくすることができ、その結果、電気的導通に対する信頼性を向上させることができる。   As described above, according to the present invention, the cross-sectional dimension of the first via-hole conductor extending so as to penetrate the thicker first ceramic layer has the second dimension extending so as to penetrate the thinner second ceramic layer. Since it is made larger than the cross-sectional dimension of the via-hole conductor, the optimal cross-sectional dimension of the via-hole conductor from the viewpoint of efficiently filling the through-hole for forming the via-hole conductor and preventing omission after filling. Therefore, insufficient filling of the conductive paste can be made difficult to occur, and as a result, the reliability with respect to electrical conduction can be improved.

また、上述したような導電性ペーストの充填後の欠落が生じた場合には、この欠落を引き起こした導電性ペーストが不所望な部分に付着して、電気的短絡の問題を引き起こしたり、搭載部品の接続不良を引き起こしたりする可能性があるが、この発明によれば、導電性ペーストの充填後の欠落を生じにくくすることができるので、これらの不都合に遭遇しにくくすることができる。   In addition, in the case where a gap after filling with the conductive paste as described above occurs, the conductive paste that caused the gap may adhere to an undesired portion, causing a problem of electrical short circuit, or mounting components. However, according to the present invention, it is possible to make it difficult to cause omission after filling with the conductive paste, so that it is difficult to encounter these disadvantages.

また、ビアホール導体のための導電性ペーストの充填不足が生じやすい場合には、このような充填不足の有無の検査を綿密に行なわなければならないが、この発明によれば、このような充填不足が生じにくいので、充填不足の有無の検査を省略または簡略化することができる。   In addition, in the case where insufficient filling of the conductive paste for the via-hole conductor is likely to occur, such a lack of filling must be inspected carefully. Since it does not easily occur, the inspection for the presence or absence of insufficient filling can be omitted or simplified.

また、この発明によれば、第１のセラミック層より薄い第２のセラミック層を積層体の内部に配置しながら、そこにコンデンサを設けているので、複数のセラミック層を、互いに同じ誘電率を有する誘電体から構成しても、このコンデンサを小型で高い静電容量のものとすることが容易である。   In addition, according to the present invention, the second ceramic layer thinner than the first ceramic layer is disposed in the laminated body, and the capacitor is provided therein, so that the plurality of ceramic layers have the same dielectric constant. Even if it is comprised from the dielectric material which has, it is easy to make this capacitor | condenser small and the thing of a high electrostatic capacitance.

この発明において、すべてのビアホール導体について、厚みのより厚いセラミック層を貫通するように延びるビアホール導体の断面寸法が、厚みのより薄いセラミック層を貫通するように延びるビアホール導体の断面寸法より大きくなるようにされると、ビアホール導体の高さ方向寸法と径方向寸法との関係を決定するにあたって、前述した導電性ペーストの充填不足をより生じにくくするといった観点から、この関係を決定することが容易になり、したがって、導電性ペーストの充填不足をより確実に防止できるようになる。   In this invention, for all the via-hole conductors, the cross-sectional dimension of the via-hole conductor extending so as to penetrate the thicker ceramic layer is larger than the cross-sectional dimension of the via-hole conductor extending so as to penetrate the thinner ceramic layer. When determining the relationship between the height direction dimension and the radial direction dimension of the via-hole conductor, it is easy to determine this relationship from the viewpoint of making the above-mentioned insufficient filling of the conductive paste less likely to occur. Therefore, insufficient filling of the conductive paste can be more reliably prevented.

また、ビアホール導体の高さ方向寸法をＨ、同じく径方向寸法をＤとしたとき、Ｈ／Ｄで表わされるアスペクト比が、０．１〜３．０となるように選ばれると、上述した導電性ペーストの充填不足の防止をより確実なものとすることができる。   Further, when the height dimension of the via-hole conductor is H and the radial dimension is D, when the aspect ratio represented by H / D is selected to be 0.1 to 3.0, the above-described conductivity The prevention of insufficient filling of the conductive paste can be made more reliable.

また、この発明において、複数のセラミック層が、互いに同じ誘電率を有していると、すなわち互いに同じ組成を有していると、誘電率が互いに異なる複数のセラミック層を混在させる必要がないため、セラミック層を構成する材料の選択が容易になるとともに、積層型セラミック電子部品に備える積層体を得るための焼成工程での条件管理を簡易なものとすることができる。   In the present invention, if a plurality of ceramic layers have the same dielectric constant, that is, if they have the same composition, it is not necessary to mix a plurality of ceramic layers having different dielectric constants. In addition to facilitating selection of the material constituting the ceramic layer, it is possible to simplify the condition management in the firing step for obtaining a laminate provided in the multilayer ceramic electronic component.

この発明に係る積層型セラミック電子部品が電子装置を構成するために用いられたときには、積層型セラミック電子部品が有する高信頼性が、電子装置に対しても反映され、電子装置の信頼性を高めることができる。   When the multilayer ceramic electronic component according to the present invention is used to configure an electronic device, the high reliability of the multilayer ceramic electronic component is reflected in the electronic device, and the reliability of the electronic device is increased. be able to.

図１は、この発明の一実施形態による積層型セラミック電子部品３１を図解的に示す断面図である。   FIG. 1 is a sectional view schematically showing a multilayer ceramic electronic component 31 according to an embodiment of the present invention.

積層型セラミック電子部品３１は、積層された複数のセラミック層３２、３３、３４、３５および３６をもって構成される積層体３７を備えている。この積層体３７において、セラミック層３２〜３６の各厚みは互いに同じではなく、セラミック層３２および３５の各厚みが最も厚く、セラミック層３６は中間的な厚みを有し、セラミック層３３および３４の各厚みは最も薄い。最も薄いセラミック層３３および３４は、積層体３７の内部に配置されている。   The multilayer ceramic electronic component 31 includes a multilayer body 37 including a plurality of multilayered ceramic layers 32, 33, 34, 35, and 36. In this laminate 37, the thicknesses of the ceramic layers 32 to 36 are not the same as each other, the thicknesses of the ceramic layers 32 and 35 are the thickest, the ceramic layer 36 has an intermediate thickness, and the ceramic layers 33 and 34 Each thickness is the thinnest. The thinnest ceramic layers 33 and 34 are disposed inside the laminate 37.

また、セラミック層３２〜３６の特定のものに関連して種々の配線導体が設けられている。図１において図示した断面上に現れる配線導体としては、セラミック層３２を貫通するように延びるビアホール導体３８および３９と、セラミック層３３を貫通するように延びるビアホール導体４０および４１と、セラミック層３４を貫通するように延びるビアホール導体４２および４３と、セラミック層３５を貫通するように延びるビアホール導体４４および４５と、セラミック層３６を貫通するように延びるビアホール導体４６および４７とがある。   In addition, various wiring conductors are provided in connection with specific ones of the ceramic layers 32 to 36. As wiring conductors appearing on the cross section shown in FIG. 1, via-hole conductors 38 and 39 extending through the ceramic layer 32, via-hole conductors 40 and 41 extending through the ceramic layer 33, and the ceramic layer 34 are included. There are via-hole conductors 42 and 43 extending so as to penetrate, via-hole conductors 44 and 45 extending so as to penetrate the ceramic layer 35, and via-hole conductors 46 and 47 extending so as to penetrate the ceramic layer 36.

また、配線導体として、セラミック層３２〜３６の主面に沿って延びる導体膜があり、導体膜としては、積層体３７の内部に形成されるいくつかの内部導体膜４８と、積層体３７の外表面上に形成されるいくつかの外部導体膜４９とがある。   In addition, as a wiring conductor, there is a conductor film extending along the main surfaces of the ceramic layers 32 to 36. As the conductor film, several internal conductor films 48 formed inside the multilayer body 37 and the multilayer body 37 are provided. There are several external conductor films 49 formed on the outer surface.

また、明確には図示しないが、最も薄いセラミック層３３および３４には、コンデンサが設けられる。   Although not clearly shown, capacitors are provided in the thinnest ceramic layers 33 and 34.

また、積層体３７上には、たとえばチップコンデンサのようなチップ状電子部品５０が搭載される。チップ状電子部品５０は、端子電極５１を備え、端子電極５１をたとえば半田５２によって外部導体膜４９に接合することによって、チップ状電子部品５０が積層体３７上に表面実装される。なお、バンプ電極を介しての接続、あるいはワイヤボンディングを介しての接続による電子部品が、積層体３７上に搭載されてもよい。   On the multilayer body 37, a chip-shaped electronic component 50 such as a chip capacitor is mounted. The chip-shaped electronic component 50 includes a terminal electrode 51, and the chip-shaped electronic component 50 is surface-mounted on the multilayer body 37 by bonding the terminal electrode 51 to the external conductor film 49 using, for example, solder 52. Note that an electronic component by connection via a bump electrode or connection via wire bonding may be mounted on the stacked body 37.

また、積層型セラミック電子部品３１は、想像線で示す配線基板５３上に実装され、所望の電子装置を構成するように用いられる。この配線基板５３への実装のため、外部導体膜４９を介しての電気的接続が適用される。   The multilayer ceramic electronic component 31 is mounted on a wiring board 53 indicated by an imaginary line and used to constitute a desired electronic device. For the mounting on the wiring board 53, electrical connection through the external conductor film 49 is applied.

この実施形態に係る積層型セラミック電子部品３１は、ビアホール導体３８〜４７の各々の断面寸法が互いに同じでないことを特徴としている。すなわち、最も厚いセラミック層３２および３５において設けられるビアホール導体３８、３９、４４および４５の各断面寸法が最も大きく、中間的な厚みを有するセラミック層３６に設けられるビアホール導体４６および４７の各断面寸法は中間的な大きさを有し、最も薄いセラミック層３３および３４に設けられるビアホール導体４０、４１、４２および４３の各断面寸法は最も小さい。   The multilayer ceramic electronic component 31 according to this embodiment is characterized in that the cross-sectional dimensions of the via-hole conductors 38 to 47 are not the same. That is, the cross-sectional dimensions of the via-hole conductors 38, 39, 44 and 45 provided in the thickest ceramic layers 32 and 35 are the largest, and the cross-sectional dimensions of the via-hole conductors 46 and 47 provided in the ceramic layer 36 having an intermediate thickness. Has an intermediate size, and the cross-sectional dimensions of the via-hole conductors 40, 41, 42 and 43 provided in the thinnest ceramic layers 33 and 34 are the smallest.

このような断面寸法の大きさの関係は、前述の図８または図１０を参照して説明したように、貫通孔１３の断面寸法がより大きくかつ高さ方向寸法がより小さくなるほど、導電性ペースト１９の充填不足が生じやすく、この充填不足を生じにくくするためには、貫通孔１３の断面寸法をより小さくかつ高さ方向寸法をより大きくすることが有利である、との知見に基づいて決定されたものである。   As described with reference to FIG. 8 or FIG. 10 described above, the relationship of the size of the cross-sectional dimension is that the conductive paste becomes larger as the cross-sectional dimension of the through-hole 13 is larger and the dimension in the height direction is smaller. 19 is likely to be insufficiently filled, and it is determined based on the knowledge that it is advantageous to make the cross-sectional dimension of the through-hole 13 smaller and the height direction dimension larger in order to make this insufficient filling difficult. It has been done.

図２には、１つのセラミック層５４を貫通するように設けられたビアホール導体５５が断面図で示されている。   FIG. 2 is a sectional view showing a via-hole conductor 55 provided so as to penetrate one ceramic layer 54.

図２を参照して、ビアホール導体５５の高さ方向寸法をＨ、径方向寸法をＤとしたとき、Ｈ／Ｄで表わされるアスペクト比が大きいほど、上述した導電性ペーストの充填後の欠落をより効果的に防止できる。しかし、ビアホール導体５５の高さ方向寸法Ｈを大きくすることによって、アスペクト比Ｈ／Ｄを大きくすると、ビアホール導体５５の形成のための貫通孔内への導電性ペーストの充填が困難になる。そのため、ビアホール導体５５の高さ方向寸法Ｈが小さいものについて、径方向寸法Ｄを小さくすることによって、アスペクト比Ｈ／Ｄを大きくしようとすることが好ましい。図１に示したビアホール導体３８〜４７の各々の寸法は、このような思想の下で設計されたものである。   Referring to FIG. 2, when the height dimension of the via-hole conductor 55 is H and the dimension in the radial direction is D, the larger the aspect ratio represented by H / D is, the more the gap after filling the conductive paste described above. It can be prevented more effectively. However, if the aspect ratio H / D is increased by increasing the height dimension H of the via-hole conductor 55, it is difficult to fill the conductive paste into the through hole for forming the via-hole conductor 55. Therefore, it is preferable to increase the aspect ratio H / D by reducing the radial dimension D of the via hole conductor 55 having a small height dimension H. The dimensions of each of the via-hole conductors 38 to 47 shown in FIG. 1 are designed under such a concept.

上述したビアホール導体５５の径方向寸法Ｄは、ビアホール導体５５の断面形状が円形である場合には、この円の直径の長さを指すものであるが、ビアホール導体５５の断面形状が正方形である場合には、この正方形の辺の長さを指し、ビアホール導体５５の断面形状が長方形である場合には、この長方形の長辺の長さを指すものである。   The above-mentioned radial dimension D of the via-hole conductor 55 indicates the length of the diameter of the circle when the cross-sectional shape of the via-hole conductor 55 is circular, but the cross-sectional shape of the via-hole conductor 55 is square. In this case, it indicates the length of the side of the square, and when the cross-sectional shape of the via-hole conductor 55 is a rectangle, it indicates the length of the long side of the rectangle.

また、図１において、ビアホール導体３８〜４７の各々の断面寸法は、導電性ペーストの充填後の欠落を防止するとともに、導電性ペーストの充填を困難にしないようにする観点から選ばれたものであるので、同じセラミック層を貫通するように延びる複数のビアホール導体は、互いに同じ断面寸法を有するように設計される。たとえば、セラミック層３２に設けられるビアホール導体３８とビアホール導体３９とは互いに同じ断面寸法を有し、以下同様に、ビアホール導体４０とビアホール導体４１、ビアホール導体４２とビアホール導体４３、ビアホール導体４４とビアホール導体４５、ならびにビアホール導体４６とビアホール導体４７は、それぞれ、互いに同じ断面寸法を有している。   Further, in FIG. 1, the cross-sectional dimensions of each of the via-hole conductors 38 to 47 are selected from the viewpoint of preventing the loss after the filling of the conductive paste and not making the filling of the conductive paste difficult. As such, multiple via hole conductors that extend through the same ceramic layer are designed to have the same cross-sectional dimensions. For example, the via-hole conductor 38 and the via-hole conductor 39 provided in the ceramic layer 32 have the same cross-sectional dimension. Similarly, the via-hole conductor 40 and the via-hole conductor 41, the via-hole conductor 42 and the via-hole conductor 43, and the via-hole conductor 44 and the via-hole The conductor 45, and the via-hole conductor 46 and the via-hole conductor 47 have the same cross-sectional dimensions.

前述したアスペクト比Ｈ／Ｄの適正範囲に関して、導電性ペーストの充填後の欠落の防止および導電性ペーストの充填の容易性を考慮しながら調査した結果、このアスペクト比Ｈ／Ｄは、０．１〜３．０の範囲内に選ばれることが好ましい。   As a result of investigating the appropriate range of the aspect ratio H / D described above in consideration of prevention of missing after filling of the conductive paste and ease of filling of the conductive paste, the aspect ratio H / D is 0.1. It is preferably selected within the range of -3.0.

たとえば、セラミック層（あるいはセラミックグリーンシート）の厚みが１５μｍとすると、ビアホール導体の高さ方向寸法Ｈは同じく１５μｍとなるが、ビアホール導体の径方向寸法Ｄは１５０μｍ以下に選ぶことが好ましく、セラミック層（あるいはセラミックグリーンシート）の厚みが１０μｍとすると、ビアホール導体の径方向寸法Ｄは１００μｍ以下にすることが好ましい。   For example, if the thickness of the ceramic layer (or ceramic green sheet) is 15 μm, the height dimension H of the via hole conductor is also 15 μm, but the radial dimension D of the via hole conductor is preferably selected to be 150 μm or less. When the thickness of the (or ceramic green sheet) is 10 μm, the radial dimension D of the via-hole conductor is preferably 100 μm or less.

逆に言うと、ビアホール導体の径方向寸法Ｄを２００μｍとすると、ビアホール導体の高さ方向寸法Ｈすなわちセラミック層（あるいはセラミックグリーンシート）の厚みは２０〜６００μｍにすることが好ましい。   Conversely, when the radial dimension D of the via-hole conductor is 200 μm, the height-direction dimension H of the via-hole conductor, that is, the thickness of the ceramic layer (or ceramic green sheet) is preferably 20 to 600 μm.

なお、アスペクト比Ｈ／Ｄは、その適正値に関して、上述したように、ある幅を有しているので、すべてのセラミック層に関して、各厚み毎にビアホール導体の径方向寸法Ｄを変える必要はなく、ビアホール導体の変更は必要最小限に留める方が実用的である。   As described above, the aspect ratio H / D has a certain width with respect to the appropriate value, and therefore it is not necessary to change the radial dimension D of the via-hole conductor for each thickness for all the ceramic layers. It is more practical to keep the via hole conductors to a minimum.

図１に示した積層型セラミック電子部品３１は、たとえば、次のようにして製造することができる。   The multilayer ceramic electronic component 31 shown in FIG. 1 can be manufactured as follows, for example.

まず、キャリアフィルム上で、セラミック層３２〜３６の各々となるべきセラミックグリーンシートが成形される。これらセラミックグリーンシートは、それぞれ、セラミック層３２〜３６の各厚みに対応する厚みを有している。次に、各セラミックグリーンシートに、貫通孔が、ドリル、パンチまたはレーザ等を適用して設けられる。貫通孔は、それぞれ、ビアホール導体３８〜４７を形成するためのものであり、その断面寸法は、ビアホール導体３８〜４７の各々の断面寸法に対応している。   First, a ceramic green sheet to be each of the ceramic layers 32 to 36 is formed on the carrier film. These ceramic green sheets have thicknesses corresponding to the thicknesses of the ceramic layers 32 to 36, respectively. Next, a through hole is provided in each ceramic green sheet by applying a drill, a punch, a laser, or the like. The through holes are for forming the via-hole conductors 38 to 47, and the cross-sectional dimensions thereof correspond to the cross-sectional dimensions of the via-hole conductors 38 to 47, respectively.

なお、次に実施される導電性ペーストを貫通孔に充填する工程において、図７に示した方法が適用される場合には、上述の貫通孔を設ける工程の前または後にキャリアフィルムをセラミックグリーンシートから剥離する工程が実施され、図９に示した方法が適用される場合には、セラミックグリーンシートは、キャリアフィルムによって裏打ちされたままの状態で取り扱われる。   When the method shown in FIG. 7 is applied in the next step of filling the conductive paste into the through hole, the carrier film is formed before or after the step of providing the through hole. When the step of peeling from the substrate is carried out and the method shown in FIG. 9 is applied, the ceramic green sheet is handled while being backed by the carrier film.

次に、図７に示した方法または図９に示した方法を適用して、貫通孔に導電性ペーストが充填され乾燥される。これによって、各貫通孔内にビアホール導体３８〜４７がそれぞれ形成される。   Next, by applying the method shown in FIG. 7 or the method shown in FIG. 9, the through-hole is filled with a conductive paste and dried. As a result, via-hole conductors 38 to 47 are formed in the respective through holes.

次に、セラミックグリーンシートの主面上に、導電性ペーストを所望のパターンで付与し乾燥することによって、導電性ペースト膜が形成される。導電性ペースト膜は、内部導体膜４８または外部導体膜４９となるものである。   Next, a conductive paste film is formed on the main surface of the ceramic green sheet by applying and drying the conductive paste in a desired pattern. The conductive paste film becomes the inner conductor film 48 or the outer conductor film 49.

次に、上述した複数のセラミックグリーンシートを積層することによって、生の積層体が作製される。この生の積層体は、積層型セラミック電子部品３１における積層体３７となるものである。したがって、この積層工程において、前述したように、最も薄いセラミック層３３および３４となるべきセラミックグリーンシートが生の積層体の内部に配置され、かつ、これら最も薄いセラミック層３３および３４にコンデンサが設けられるように、複数のセラミックグリーンシートが積層される。   Next, a raw laminated body is produced by laminating the plurality of ceramic green sheets described above. This raw laminated body becomes the laminated body 37 in the multilayer ceramic electronic component 31. Therefore, in this laminating process, as described above, the ceramic green sheets to be the thinnest ceramic layers 33 and 34 are disposed inside the green laminate, and capacitors are provided in these thinnest ceramic layers 33 and 34. As shown, a plurality of ceramic green sheets are laminated.

なお、上述した貫通孔への導電性ペーストの充填工程において図９に示した方法が適用される場合には、このセラミックグリーンシートを積層する前の段階で、キャリアフィルムをセラミックグリーンシートから剥離することが行なわれる。   When the method shown in FIG. 9 is applied in the above-described filling process of the conductive paste into the through holes, the carrier film is peeled off from the ceramic green sheet before the ceramic green sheet is laminated. Is done.

次に、生の積層体が焼成され、それによって、積層型セラミック電子部品３１のための積層体３７が得られる。   Next, the raw laminate is fired, whereby a laminate 37 for the multilayer ceramic electronic component 31 is obtained.

なお、図１に示した積層体３７の上面上に位置する外部導体膜４９および下面上に位置する外部導体膜４９のいずれか一方は、生の積層体を作製した後、または焼結後の積層体３７を得た後に形成されてもよい。   Note that either one of the outer conductor film 49 located on the upper surface of the multilayer body 37 and the outer conductor film 49 located on the lower surface of the multilayer body 37 shown in FIG. You may form after obtaining the laminated body 37. FIG.

また、積層体３７を得た後、必要に応じて、積層体３７の外表面上に、印刷抵抗、電気絶縁膜およびレジスト膜等が形成され、また、外部導体膜４９上に、めっきが施される。   In addition, after obtaining the multilayer body 37, a printing resistance, an electric insulating film, a resist film, and the like are formed on the outer surface of the multilayer body 37 as necessary, and plating is performed on the external conductor film 49. Is done.

次に、積層体３７の上面上に、チップ状電子部品５０が実装される。そして、このようにして得られた積層型セラミック電子部品３１は、配線基板５３上に実装され、所望の電子装置を構成するように用いられる。   Next, the chip-shaped electronic component 50 is mounted on the upper surface of the multilayer body 37. The multilayer ceramic electronic component 31 obtained in this way is mounted on the wiring board 53 and used to constitute a desired electronic device.

図３は、この発明の他の実施形態による積層型セラミック電子部品３１ａを図解的に示す断面図である。図３において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   FIG. 3 is a cross-sectional view schematically showing a multilayer ceramic electronic component 31a according to another embodiment of the present invention. In FIG. 3, elements corresponding to the elements shown in FIG. 1 are denoted by the same reference numerals, and redundant description is omitted.

図３に示した積層型セラミック電子部品３１ａは、以下の点を除いて、図１に示した積層体３７と実質的に同様の構造を有する積層体３７ａを備えている。すなわち、積層体３７ａにおいては、その上面に外部導体膜が形成されておらず、ビアホール導体３８および３９の各々の露出する端面が、そのまま、搭載部品としてのチップ状電子部品５６との接続のための端子として用いられる。   A multilayer ceramic electronic component 31a shown in FIG. 3 includes a multilayer body 37a having a structure substantially similar to that of the multilayer body 37 shown in FIG. 1 except for the following points. That is, in the multilayer body 37a, no external conductor film is formed on the upper surface, and the exposed end surfaces of the via-hole conductors 38 and 39 are directly connected to the chip-like electronic component 56 as a mounting component. Used as a terminal.

チップ状電子部品５６は、バンプ電極５７を備え、これらバンプ電極５７がビアホール導体３８および３９にそれぞれ接触した状態で電気的接続が達成される。   The chip-shaped electronic component 56 includes bump electrodes 57, and electrical connection is achieved in a state where these bump electrodes 57 are in contact with the via-hole conductors 38 and 39, respectively.

上述のように、ビアホール導体３８および３９の各々の露出する端面を、それぞれ、接続用端子として用いるにあたっては、ビアホール導体３８および３９の各断面寸法が大きい方が、バンプ電極５７との間での位置合わせが容易になるという点で好ましい。この実施形態では、最も厚いセラミック層３２に設けられるビアホール導体３８および３９が最も大きい断面寸法を有していることになるので、ビアホール導体３８および３９の各端面を接続用端子として用いるのに適していると言うことができる。   As described above, when the exposed end surfaces of the via-hole conductors 38 and 39 are used as connection terminals, respectively, the larger the cross-sectional dimensions of the via-hole conductors 38 and 39 are, This is preferable in that the alignment becomes easy. In this embodiment, since the via-hole conductors 38 and 39 provided in the thickest ceramic layer 32 have the largest cross-sectional dimension, each end face of the via-hole conductors 38 and 39 is suitable for use as a connection terminal. I can say that.

なお、図３に示したチップ状電子部品５６に代えて、あるいは、これに加えて、図１に示したチップ状電子部品５０のように半田付けによって表面実装される電子部品が、ビアホール導体３８および３９の露出する各端面を接続用端子としながら、積層体３７ａ上に搭載されても、あるいはワイヤボンディングを介して接続される電子部品が、ビアホール導体３８および３９の露出する各端面を接続用端子すなわちワイヤボンディング用パッドとしながら、積層体３７上に搭載されてもよい。   In place of or in addition to the chip-shaped electronic component 56 shown in FIG. 3, an electronic component that is surface-mounted by soldering like the chip-shaped electronic component 50 shown in FIG. The electronic parts mounted on the laminate 37a or connected via wire bonding use the exposed end faces of the via-hole conductors 38 and 39 as connection terminals, with the exposed end faces of the via holes 39 and 39 used as connection terminals. You may mount on the laminated body 37, making it a terminal, ie, a wire bonding pad.

この発明の一実施形態による積層型セラミック電子部品３１を図解的に示す断面図である。1 is a cross-sectional view schematically showing a multilayer ceramic electronic component 31 according to an embodiment of the present invention. ビアホール導体５５のアスペクト比Ｈ／Ｄを説明するための図である。5 is a diagram for explaining an aspect ratio H / D of a via-hole conductor 55. FIG. この発明の他の実施形態による積層型セラミック電子部品３１ａを図解的に示す断面図である。It is sectional drawing which shows schematically the multilayer ceramic electronic component 31a by other Embodiment of this invention. この発明の背景を説明するためのもので、積層型セラミック電子部品の内部に形成されるコンデンサ１を図解的に示す断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view schematically illustrating a capacitor 1 formed in a multilayer ceramic electronic component for explaining the background of the present invention. この発明の背景を説明するためのもので、積層型セラミック電子部品の内部に設けられるトリプレート構造４を図解的に示す断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view schematically illustrating a triplate structure 4 provided in a multilayer ceramic electronic component for explaining the background of the present invention. この発明の背景を説明するためのもので、積層型セラミック電子部品の内部に設けられる２つのコンデンサ９および１０を図解的に示す断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view schematically showing two capacitors 9 and 10 provided inside a multilayer ceramic electronic component for explaining the background of the present invention. この発明にとって興味ある、貫通孔１３への導電性ペースト１９の充填工程を図解的に示す断面図である。It is sectional drawing which shows the filling process of the electrically conductive paste 19 to the through-hole 13 interesting for this invention. この発明が解決しようとする課題を説明するためのもので、貫通孔１３内の導電性ペースト１９の一部が多孔質シート１８側に付着した状態を示す断面図である。FIG. 5 is a cross-sectional view illustrating a state in which a part of the conductive paste 19 in the through hole 13 is attached to the porous sheet 18 side in order to explain the problem to be solved by the present invention. この発明にとって興味ある、貫通孔１３への導電性ペースト１９の充填工程の他の例を図解的に示す断面図である。It is sectional drawing which shows schematically the other example of the filling process of the electrically conductive paste 19 to the through-hole 13, which is interesting for this invention. この発明が解決しようとする課題を説明するためのもので、貫通孔１３内の導電性ペースト１９の一部がキャリアフィルム２３側に付着した状態を示す断面図である。FIG. 5 is a cross-sectional view illustrating a state in which a part of the conductive paste 19 in the through hole 13 is attached to the carrier film 23 side in order to explain the problem to be solved by the present invention.

符号の説明Explanation of symbols

３１，３１ａ 積層型セラミック電子部品
３２〜３６，５４ セラミック層
３７，３７ａ 積層体
３８〜４７，５５ ビアホール導体 31, 31a Multilayer ceramic electronic component 32-36, 54 Ceramic layer 37, 37a Laminate 38-47, 55 Via-hole conductor

Claims (7)

第１のセラミック層および前記第１のセラミック層より厚みの薄い第２のセラミック層を含む複数の積層されたセラミック層をもって構成される積層体を備え、前記セラミック層の特定のものに関連して配線導体が設けられ、前記配線導体は、特定の前記セラミック層を貫通する貫通孔への導電性ペーストの充填によって形成されるビアホール導体と前記セラミック層の主面に沿って延びる導体膜とを備える、積層型セラミック電子部品であって、
前記ビアホール導体は、断面寸法が互いに異なる第１および第２のビアホール導体を含み、前記第１のビアホール導体の断面寸法は、前記第２のビアホール導体の断面寸法より大きく、
前記第１のビアホール導体は、前記第１のセラミック層を貫通するように延び、前記第２のビアホール導体は、前記第２のセラミック層を貫通するように延び、
前記第２のセラミック層にはコンデンサが設けられており、かつ、前記第２のセラミック層は、前記積層体の内部に配置されている、
積層型セラミック電子部品。 A laminate comprising a plurality of laminated ceramic layers including a first ceramic layer and a second ceramic layer having a thickness less than the first ceramic layer, and relating to a particular one of the ceramic layers A wiring conductor is provided, and the wiring conductor includes a via-hole conductor formed by filling a through hole penetrating the specific ceramic layer and a conductor film extending along a main surface of the ceramic layer. A multilayer ceramic electronic component,
The via-hole conductor includes first and second via-hole conductors having different cross-sectional dimensions, and the cross-sectional dimension of the first via-hole conductor is larger than the cross-sectional dimension of the second via-hole conductor,
The first via-hole conductor extends through the first ceramic layer, the second via-hole conductor extends through the second ceramic layer;
The second ceramic layer is provided with a capacitor, and the second ceramic layer is disposed inside the laminate.
Multilayer ceramic electronic components. すべての前記ビアホール導体について、厚みのより厚い前記セラミック層を貫通するように延びる前記ビアホール導体の断面寸法は、厚みのより薄い前記セラミック層を貫通するように延びる前記ビアホール導体の断面寸法より大きい、請求項１に記載の積層型セラミック電子部品。   For all the via-hole conductors, the cross-sectional dimension of the via-hole conductor extending through the thicker ceramic layer is larger than the cross-sectional dimension of the via-hole conductor extending through the thinner ceramic layer. The multilayer ceramic electronic component according to claim 1. 同じ前記セラミック層を貫通するように延びる複数の前記ビアホール導体は、互いに同じ断面寸法を有する、請求項１または２に記載の積層型セラミック電子部品。   The multilayer ceramic electronic component according to claim 1, wherein the plurality of via-hole conductors extending so as to penetrate the same ceramic layer have the same cross-sectional dimension. 前記ビアホール導体の高さ方向寸法をＨ、同じく径方向寸法をＤとしたとき、Ｈ／Ｄで表わされるアスペクト比が、０．１〜３．０となるように選ばれる、請求項１ないし３のいずれかに記載の積層型セラミック電子部品。   4. The aspect ratio represented by H / D is selected to be 0.1 to 3.0, where H is the height dimension of the via-hole conductor and D is the radial dimension. The multilayer ceramic electronic component according to any one of the above. 複数の前記セラミック層は、互いに同じ誘電率を有する、請求項１ないし４のいずれかに記載の積層型セラミック電子部品。   The multilayer ceramic electronic component according to claim 1, wherein the plurality of ceramic layers have the same dielectric constant. 第１のセラミックグリーンシートおよび前記第１のセラミックグリーンシートより厚みの薄い第２のセラミックグリーンシートを含む複数のセラミックグリーンシートを用意する工程と、
少なくとも前記第１および第２のセラミックグリーンシートの各々を貫通するように貫通孔を設ける工程と、
前記貫通孔内にビアホール導体を形成するため、導電性ペーストを前記貫通孔に充填する工程と、
前記第１および第２のセラミックグリーンシートを含む複数のセラミックグリーンシートを積層することによって生の積層体を得る工程と、
前記生の積層体を焼成する工程と
を備え、
前記貫通孔を設ける工程において、前記第１のセラミックグリーンシートに設けられる第１の貫通孔の断面寸法は、前記第２のセラミックグリーンシートに設けられる第２の貫通孔の断面寸法より大きくされ、
前記複数のセラミックグリーンシートを積層することによって生の積層体を得る工程において、前記第２のセラミック層が前記生の積層体の内部に配置され、かつ、前記第２のセラミック層にコンデンサが設けられるように、複数の前記セラミックグリーンシートが積層される、
積層型セラミック電子部品の製造方法。 Preparing a plurality of ceramic green sheets including a first ceramic green sheet and a second ceramic green sheet having a thickness smaller than that of the first ceramic green sheet;
Providing a through hole so as to penetrate at least each of the first and second ceramic green sheets;
Filling the through-hole with a conductive paste to form a via-hole conductor in the through-hole;
Obtaining a raw laminate by laminating a plurality of ceramic green sheets including the first and second ceramic green sheets;
And firing the raw laminate.
In the step of providing the through-hole, a cross-sectional dimension of the first through-hole provided in the first ceramic green sheet is made larger than a cross-sectional dimension of the second through-hole provided in the second ceramic green sheet,
In the step of obtaining a raw laminated body by laminating the plurality of ceramic green sheets, the second ceramic layer is disposed inside the raw laminated body, and a capacitor is provided in the second ceramic layer. A plurality of the ceramic green sheets are laminated,
Manufacturing method of multilayer ceramic electronic component. 請求項１ないし５のいずれかに記載の積層型セラミック電子部品と、前記積層型セラミック電子部品を実装する配線基板とを備える、電子装置。   An electronic apparatus comprising the multilayer ceramic electronic component according to claim 1 and a wiring board on which the multilayer ceramic electronic component is mounted.
JP2005001251A 2005-01-06 2005-01-06 Multilayer ceramic electronic component, manufacturing method for same, and electronic device Pending JP2005175504A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005001251A JP2005175504A (en) 2005-01-06 2005-01-06 Multilayer ceramic electronic component, manufacturing method for same, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005001251A JP2005175504A (en) 2005-01-06 2005-01-06 Multilayer ceramic electronic component, manufacturing method for same, and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000149327A Division JP2001332859A (en) 2000-05-22 2000-05-22 Laminate type ceramic electronic component and its manufacturing method, as well as electronic device

Publications (1)

Publication Number Publication Date
JP2005175504A true JP2005175504A (en) 2005-06-30

Family

ID=34737499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001251A Pending JP2005175504A (en) 2005-01-06 2005-01-06 Multilayer ceramic electronic component, manufacturing method for same, and electronic device

Country Status (1)

Country Link
JP (1) JP2005175504A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007083811A1 (en) * 2006-01-23 2009-06-18 日立金属株式会社 Conductive paste, multilayer ceramic substrate, and method for producing multilayer ceramic substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007083811A1 (en) * 2006-01-23 2009-06-18 日立金属株式会社 Conductive paste, multilayer ceramic substrate, and method for producing multilayer ceramic substrate
JP4507012B2 (en) * 2006-01-23 2010-07-21 日立金属株式会社 Multilayer ceramic substrate

Similar Documents

Publication Publication Date Title
US8713769B2 (en) Embedded capacitive stack
US6333857B1 (en) Printing wiring board, core substrate, and method for fabricating the core substrate
US8720050B2 (en) Method for manufacturing multilayer substrate with built-in chip-type electronic component
KR102502977B1 (en) Chip-type electronic component and electronic component mounting structure
JP2001267453A (en) Laminated ceramic electronic component, method of manufacturing the same, and electronic device
JP2006196886A (en) Electric power core device and method for fabricating it
JP2010087499A (en) Method of manufacturing capacitor device
KR101499715B1 (en) Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part
JP2012028730A (en) Multi layer circuit board and method of manufacturing the same
KR100643935B1 (en) Parallel-type chip embedded pcb and method of the same
US6756628B2 (en) Capacitor sheet with built in capacitors
US6974916B2 (en) Laminated ceramic electronic component having via-hole conductors with different sectional sizes
JP6128209B2 (en) MULTILAYER WIRING BOARD, MANUFACTURING METHOD THEREOF, AND PROBE CARD BOARD
JP2005327932A (en) Multilayer wiring board and its manufacturing method
JP2003051427A (en) Capacitor sheet and manufacturing method therefor, board having built-in capacitor and semiconductor device
KR101477426B1 (en) Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part
JP3956703B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2001284811A (en) Multilayered ceramic electronic component, its manufacturing method and electronic device
JP2001156211A (en) Wiring board with built-in capacitor
JP2005175504A (en) Multilayer ceramic electronic component, manufacturing method for same, and electronic device
JP2005223042A (en) Thick-film electronic component and its manufacturing method
JP2009004457A (en) Multi-layer substrate having capacitor therein
WO2017183135A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP4370663B2 (en) MULTILAYER CERAMIC ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2001313230A (en) Capacitor array

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403