JP2010087190A - 光電変換装置及び光電変換装置の製造方法 - Google Patents

Abstract

【課題】 シェアードコンタクト構造とスタックコンタクト構造とを有する光電変換装置における、絶縁膜の膜厚の増加を抑制する。
【解決手段】 光電変換装置は、半導体基板の上に、この順に積層された第１の絶縁膜と、第２の絶縁膜と、第３の絶縁膜とを有し、最も半導体基板に近接して配された配線層で第３の絶縁膜に配された配線を有する。第１の絶縁膜にはシェアードコンタクト構造を有する第１のプラグと、第２のプラグとが配され、第２の絶縁膜及び第３の絶縁膜にはデュアルダマシン構造を構成する第３のプラグと第１の配線とが配される。ここで、第１の絶縁膜を第２の絶縁膜のエッチング時のエッチングストップ膜として用い、第２の絶縁膜を第３の絶縁膜のエッチング時のエッチングストップ膜として用いる。
【選択図】 図１

Description

デュアルダマシン構造を有する光電変換装置及びその製造方法に関する。

最近、高画質で安価なデジタルカメラ、ビデオカメラが普及している。これらの画像入力装置には、ＣＣＤ型やＭＯＳ型の光電変換装置が搭載されている。ＭＯＳ型光電変換装置は、光電変換素子とＭＯＳトランジスタなどで構成され、ＭＯＳトランジスタは一般半導体のＣＭＯＳプロセスにて形成することが可能である。

このＭＯＳ型光電変換装置には多層配線構造が用いられる。この多層配線構造を有する光電変換装置の低背化のため、配線材料として銅を用い配線を薄くすることが特許文献１に記載されている。

また、ＣＣＤ型光電変換装置の最終段のアンプにおいて浮遊拡散領域とＭＯＳトランジスタのゲート電極とを接続するシェアードコンタクトが特許文献２に記載されている。
特開２００４−２２１５２７号公報 特開２００２−３６８２０３号公報

光電変換装置において、光電変換素子へ光が入射する開口は配線によって規定される。従って、光の入射効率を上げ、感度を向上させるためには、光電変換素子へ光が入射するための開口を広くする配線レイアウトが必要となる。また、ＭＯＳ型光電変換装置は、必要な配線層の数がＣＣＤ型の光電変換装置に比べて多いため、配線レイアウトの自由度が低い。従って、画素の微細化がなされると、ＭＯＳ型光電変換装置における配線レイアウトの自由度は更に低くなってしまう。

また、開口を広げても光電変換素子から開口までの距離が大きい場合には、斜め光が光電変換素子まで入射することが困難となってしまう。光電変換素子上に絶縁膜が厚く配されていればいるほど、絶縁膜にて吸収される光が増えてしまい、光電変換素子への光の入射効率が低減してしまう。

そこで、本発明は、配線レイアウトの自由度を低下させることなく、光電変換素子への光の入射効率を向上させた光電変換装置において、絶縁膜の膜厚の増加を抑制することが可能な光電変換装置の製造方法を提供することを目的とする。

本発明は、半導体基板と、前記半導体基板に配された光電変換素子およびＭＯＳトランジスタと、絶縁膜を介して複数の配線層が積層された多層配線構造と、を有する光電変換装置の製造方法において、前記半導体基板の上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜に、前記半導体基板に配された複数の活性領域どうしを露出させる、複数の前記ＭＯＳトランジスタのゲート電極どうしを露出させる、あるいは前記活性領域と前記ＭＯＳトランジスタのゲート電極とを露出させる第１のホールと、前記半導体基板に配された複数の活性領域のいずれかを露出させる第２のホールとを形成する工程と、前記第１のホールと前記第２のホールとに導電体を形成し、前記第１のホールに第１のプラグを形成し、前記第２のホールに第２のプラグを形成する工程と、前記第１の絶縁膜と前記第１のプラグと前記第２のプラグとを覆う第２の絶縁膜を形成する工程と、前記第２の絶縁膜に積層する第３の絶縁膜を形成する工程と、前記第２の絶縁膜をエッチングストップとして、前記第３の絶縁膜に前記多層配線構造の最下層となる、デュアルダマシン構造の配線のための第１の開口を形成する工程と、前記第２の絶縁膜に前記デュアルダマシン構造のビアのための、前記第２のプラグが露出する第２の開口を形成する工程と、前記第１の開口と前記第２の開口に導電体を形成し、デュアルダマシン構造を形成する工程と、を有することを特徴とする。

また、本発明は、半導体基板と、前記半導体基板に配された光電変換素子およびＭＯＳトランジスタと、前記半導体基板の上にこの順に積層された第１の絶縁膜と、第２の絶縁膜と、第３の絶縁膜と、最も前記半導体基板に近接して配された配線層であって、前記第３の絶縁膜に配された配線と、前記半導体基板に配された複数の活性領域どうし、複数の前記ＭＯＳトランジスタのゲート電極どうし、あるいは前記活性領域と前記ＭＯＳトランジスタのゲート電極とを電気的に接続する、前記第１の絶縁膜に配された第１のホールに配された第１のプラグと、前記第１の絶縁膜に配された第２のホールに配され、前記半導体基板に配された複数の活性領域のいずれかと電気的に接続された第２のプラグと、前記第２の絶縁膜に配された第３のホールに配され、前記第２のプラグと電気的に接続し、前記配線とデュアルダマシン構造を構成する第３のプラグとを有する光電変換装置において、前記第１の絶縁膜は前記第２の絶縁膜のエッチングに対して耐性を有する材料からなり、前記第２の絶縁膜は前記第３の絶縁膜のエッチングに対して耐性を有する材料からなることを特徴とする。

本発明の光電変換装置の製造方法によって、絶縁膜の膜厚の増加を抑制し、光電変換装置の低背化が可能となる。

本発明は、第１の絶縁膜にコンタクトやシェアードコンタクトを配し、その上部にデュアルダマシン構造を配置している。そのデュアルダマシン構造のビアが配される第２の絶縁膜を配線が配される第３の絶縁膜や第１の絶縁膜とは異なる材料の絶縁膜である。このような構成によって、配線レイアウトの自由度を向上しつつ、エッチングプロセスの制御性が向上し、プロセスマージンを削減することが可能となるため、光電変換装置の更なる低背化が可能となる。

ここで、コンタクトとは、活性領域と配線あるいはゲート電極と配線との電気的な接続部分であり、ビアはコンタクトと配線または配線どうしの電気的な接続部分である。コンタクトやビアは、絶縁層に設けられたコンタクトホールやビアホールに配されたプラグと、プラグと活性領域や配線などの他の導電体との接続部分とからなる。コンタクトやビアはバリアメタルを有していても良い。バリアメタルは、プラグ材料と絶縁膜や基板等との合金反応や、プラグ材料が絶縁膜や基板へ拡散することを抑える目的で設けられる膜である。同様の目的で、配線においてもバリアメタルは設けられうる。また、デュアルダマシン構造とは、ダマシンプロセスによって形成された配線およびプラグの構造であり、シングルダマシン構造はダマシンプロセスによって形成された配線の構造である。

光電変換素子の開口とは、光電変換素子へ入射する光の通り道を規定する開口のことであり、一般に配線や遮光膜によるパターンによって規定される。開口を規定するパターンは、光の、光電変換素子へ入射する領域の外縁を決めるためのものである。光電変換装置断面の光学シミュレーション等を行うことによりどのパターンが開口を決めているかが分かる。

以後、材料基板である半導体基板を「基板」と表現するが、以下のような材料基板が処理された場合も含む。例えば、１又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を基板と呼ぶこともできる。活性領域とは、ＬＯＣＯＳ等の素子分離領域により区切られた半導体領域であり、種々の素子が形成される、もしくは素子の一部を構成する領域である。例えば、トランジスタにおけるドレイン領域やソース領域が含まれる。また、半導体基板の主表面から基板内部への方向を下方向とし、その逆を上方向とする。

（光電変換装置の回路構成）
まず、本発明が適用されうるＭＯＳ型光電変換装置の回路について説明する。図４は、ＭＯＳ型光電変換装置の回路の一例を示したものである。１２４は画素部を示している。１０１ａ、１０１ｂ、１０１ｃ、および１０１ｄは光電変換素子である。１０２ａ、１０２ｂ、１０２ｃ、および１０２ｄは光電変換素子の電荷を転送する転送用ＭＯＳトランジスタである。１０３は４つの光電変換素子１０１や、転送用ＭＯＳトランジスタ１０２のドレイン領域をリセットするためのリセット用ＭＯＳトランジスタである。また、１０４は電荷を増幅して信号線１０６へ出力する増幅用ＭＯＳトランジスタである。増幅用ＭＯＳトランジスタは、ソースフォロワ回路の一部を構成するものである。これら転送用ＭＯＳトランジスタ、リセット用ＭＯＳトランジスタ、増幅用ＭＯＳトランジスタを読み出しトランジスタとする。図４では、リセット用ＭＯＳトランジスタ１０３と増幅用ＭＯＳトランジスタ１０４を４つの光電変換素子１０１で共有している。このような４つの光電変換素子、４つの転送用ＭＯＳトランジスタ、リセット用ＭＯＳトランジスタ、および増幅用ＭＯＳトランジスタとを１つの画素ユニットとした時、画素部１２４には画素ユニットが複数配列している。

更に、信号線１０６ごとにクランプ容量１０８を含んで構成されるクランプ回路、アンプ１２０を含んで構成される列アンプ部、容量１１２ａおよび１１２ｂを含んで構成される信号保持部が設けられている。１２３および１１９は、走査回路である。光電変換素子１０１ａおよび１０１ｂにて生じた信号は、走査回路１２３および１１９によって駆動される読み出し用トランジスタによって、信号出力線１０６から読み出される。そして、信号は、クランプ回路や信号保持部にてノイズを除去されて、水平信号線１１６ａおよび１１６ｂに出力され、最終的に差動アンプ１１８から出力される。走査回路やクランプ回路といった画素部１２４以外の部分をまとめて周辺回路部と称する。なお、ＰＴＸａ、ＰＴＸｂ、ＰＴＸｃ、ＰＴＸｄはそれぞれ転送ＭＯＳトランジスタ１０２ａ、１０２ｂ、１０２ｃ、および１０２ｄの制御線である。ＰＲＥＳはリセット用ＭＯＳトランジスタの制御線である。

以下、実施例を挙げて本発明の構成を説明するが、本発明はこれら実施例に限定されるものではなく、発明の主旨を超えない範囲で適宜変更組み合わせすることができる。

（第１の実施形態）
本実施形態の構成を図１を用いて説明する。図１は、光電変換装置の画素部分の断面模式図であり、図４の光電変換素子１０１と転送ＭＯＳトランジスタ１０２を通る断面に対応している。

図１の２００は基板であり、２０１は基板の一主面に設けられた第１導電型の半導体領域である。この半導体領域２０１はウエルでも基板自体でもよい。２０２は第２導電型の半導体領域であり、２０３は第２導電型の半導体領域２０２を覆う第１導電型の半導体領域である。光電変換素子は、第１導電型の半導体領域２０１及び２０３と第２導電型の半導体領域２０２とを含んで構成される。２０４は第２導電型の半導体領域２０２に蓄積された光電変換素子の電荷を転送するための転送用ＭＯＳトランジスタのゲート電極である。２０５は光電変換素子の電荷が転送される第２導電型の半導体領域（フローティングディフュージョン領域、以下、ＦＤ領域とする）である。２０６は素子分離領域であり、本実施形態ではＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を有している。２０７はソースフォロア回路を構成する増幅用ＭＯＳトランジスタのゲート電極、もしくは増幅用ＭＯＳトランジスタのゲート電極と同じノードの配線である。各ＭＯＳトランジスタのゲート電極は、それぞれゲート電極へ電圧を供給する配線と連続して形成されていてもよい。２０８はある活性領域であり、第１導電型であっても第２導電型であってもよい。本実施形態では、例えば増幅用ＭＯＳトランジスタのソース領域やドレイン領域である。ここで、活性領域とは素子分離領域で規定される半導体領域であり、例えば、光電変換素子やＭＯＳトランジスタのソース領域やドレイン領域や、それらが配されるウエルといった半導体領域である。

２０９は、基板２００上に配された第１の絶縁膜である。２１０は第１のプラグである。第１のプラグはＦＤ領域２０５と増幅用ＭＯＳトランジスタのゲート電極２０７とを接続するコンタクト（シェアードコンタクト）を構成する。シェアードコンタクト構造とは、単一のコンタクトホールに配されたプラグによって活性領域とゲート電極とを接続するコンタクトである。２１１は第１のプラグ２１０のバリアメタルであり、複数の膜からなる積層構造であっても単一の膜からなる単層構造であってもよい。２１２は、活性領域２０８と電気的に接続された第２のプラグである。２１３は第２のプラグ２１２のバリアメタルである。２１４は第２の絶縁膜であり、第１のプラグ２１０や第２のプラグ２１２を覆って第１の絶縁膜上に配される。２１５は第３の絶縁膜であり、第２の絶縁膜２１４上に配される。２１６は第２の絶縁膜２１４に配された第３のプラグであり、２１７は第３の絶縁膜２１５に配された第１の配線である。２１８は第３のプラグ２１６と第１の配線２１７のバリアメタルである。第３のプラグ２１６と第１の配線２１７とでデュアルダマシン構造が構成される。また、第２のプラグ２１２と第３のプラグ２１６によって、スタックコンタクト構造を構成する。そして、スタックコンタクト構造を介して、活性領域２０８と第１の配線２１７とが電気的に接続される。この第１の配線２１７と基板２００の上面から同一の高さに配置される配線をまとめて第１の配線層と称する。第１の配線は、金属材料からなる配線が多数積層された多層配線構造において、最も基板２００に近接して配された配線である。

このような構成において、ＦＤ領域２０５とゲート電極２０７とをシェアードコンタクト構造によって接続させるため、その接続のための配線が不要となる。よって、配線数が削減されるため配線レイアウトの自由度が向上する。ここでは、例として、シェアードコンタクト構造上に、第１の配線２１７とは異なる、ＦＤ領域２０５とは電気的に分離された第２の配線２１９が設けられている。このように第２の配線２１９を設けることでＦＤ領域２０５へ入射する光を低減することが可能となる。２２０は第２の配線２１９のためのバリアメタルである。なお、第２の配線２１９は配置されていなくてもよい。光電変換素子の開口が広がるため、斜めに入射する光を取り込むことが容易となる。

そして、２２１は第４の絶縁膜であり、配線２１７や配線２１９の材料の半導体基板等への拡散を低減させる拡散防止膜として機能する。２２２は第４の絶縁膜２２１を覆う第５の絶縁膜である。ここでは図示していないが、配線２１７の上方であって第５の絶縁膜２２２や第４の絶縁膜２２１にデュアルダマシン構造が配されていてもよい。２２３は第２の絶縁膜２１４に設けられた第１の開口であり、２２４は第４の絶縁膜２２１に設けられた第２の開口である。実際には、更に、第４の絶縁膜２２１の上部に、カラーフィルタ、マイクロレンズなどが設けられている。

本実施形態のスタックコンタクト構造の高さについて説明する。比較のために、本実施形態のスタックコンタクト構造を、第２のプラグ２１２の上部に第３のプラグ２１６を形成し、第１の配線２１７をシングルダマシン構造で構成した場合を考える。この第３のプラグ２１６を形成する導電体、例えばタングステンを成膜した後にＣＭＰ工程が必要となり、ＣＭＰ工程でのプロセスマージンを取る必要がある。つまり、そのマージン分の絶縁膜の厚みが必要となってしまう。一方、本実施形態のスタックコンタクト構造においては、第３のプラグと第１の配線層の導電体をデュアルダマシン構造とし、導電体の埋め込みなどを一括で形成することが可能となる。従って、ＣＭＰ工程１回分のプロセスマージンが不要となるため、絶縁膜を薄くすることが可能となる。よって、プラグとデュアルダマシン構造とがスタックされた構造とすることにより、光電変換素子から低背化することが可能となる。

次に、各絶縁膜の材料について説明する。本実施形態においては、第１の絶縁膜２０９は第２の絶縁膜２１４のエッチングに対して耐性を有する材料からなり、第２の絶縁膜２１４は第３の絶縁膜２１５のエッチングに対して耐性を有する材料からなる。例えば、第１の絶縁膜２０９は酸化シリコンであり、第２の絶縁膜２１４は窒化シリコンであり、第３の絶縁膜２１５は酸化シリコンである。このような材料を用いることで、第３のプラグ２１７を形成するためのエッチング工程にてアライメントのずれが生じた場合においても、第１の絶縁膜２０９まで過剰にエッチングがなされることない。第１の絶縁膜２０９が第２の絶縁膜２１４のエッチングに対する耐性を有しているためである。また、第３の絶縁膜としてエッチング耐性を有する膜を含め複数の絶縁膜を設ける場合に比べて、膜厚を削減することが可能となる。これらについては、後に詳述する。なお、第４の絶縁膜２２１は窒化シリコン、第５の絶縁膜２２２は酸化シリコンとする。

また、第１から第５の絶縁膜を上述のような材料を用いた場合には、異なる屈折率を有する絶縁膜が界面を形成してしまう。ここで、光電変換素子に対応して設けられた第１の開口２２３および第２の開口２２４を設けることによって、屈折率が異なる絶縁膜によって構成される界面が光電変換素子上に配置されないようにすることが可能となる。つまり、光電変換素子上に複数設けられた絶縁膜界面での反射を低減することが可能となる。もちろん、開口を形成する絶縁膜は適宜選択可能である。

次に、図２を用いて、図１に示した光電変換装置を形成するための製造方法を説明する。図２（Ａ）において、基板２００には、一般の半導体製造方法によって光電変換素子やＭＯＳトランジスタなどの素子が形成され、基板２００の上部に第１の絶縁膜２０９が形成される。次に、第１の絶縁膜２０９の所望の位置に、フォトリソグラフィ技術を用いて第１のホールおよび第２のホールを含むコンタクトホールを形成する。コンタクトホールをバリアメタルやタングステン等の導電体によって埋め込み、表面をエッチングあるいは研磨する。このエッチングや研磨によって余剰のバリアメタルや導電体を除去し、第１のホールには第１のプラグ２１０とバリアメタル２１１が、第２のホールには第２のプラグ２１２とバリアメタル２１３が配され、シェアードコンタクトおよびコンタクトが形成される。

図２（Ｂ）に示すように、第１のプラグ２１０や第２のプラグ２１２を覆って第２の絶縁膜２１４を形成する。第２の絶縁膜２１４にフォトリソグラフィ技術によって開口２２３を形成する。そして、開口２２３及び第２の絶縁膜２１４を覆って第３の絶縁膜２１５を形成する。第１の絶縁膜２０９や第３の絶縁膜２１５として酸化シリコンなどを用い、第２の絶縁膜２１４として窒化シリコンや低誘電率のｌｏｗ−ｋ材よりなる膜を用いることができる。次に、第３の絶縁膜２１５にフォトリソグラフィ技術によって第１の開口２１７ｈ、第２の開口２１６ｈおよび開口２１９ｈを形成する。具体的には、まず開口２１９ｈおよび第１の開口２１７ｈをエッチングによって形成する。このとき、第２の絶縁膜２１４をエッチングストップとして用いることが可能となる。そして、第２の開口２１６ｈをフォトリソグラフィ技術とエッチングによって形成する。万が一、エッチングを行っている位置がずれていたとしても、第１の絶縁膜２０９がエッチングストップとして機能するため、過剰なエッチングを抑制することが可能となる。ここで、第２の開口２１６ｈは第３のプラグのためのビアホールであり、第３のホールとも称する。

また、第１の開口２１７ｈおよび開口２１９ｈは配線用の溝であり、この配線は最下層の配線である。ここで、第２の開口２１６ｈを先に形成し、第１の開口２１７ｈおよび開口２１９ｈを後から形成することも可能である。この場合においても、第２の絶縁膜２１４をエッチングストップとして用いることが可能であり、第２の開口２１６ｈを形成する際にその位置がずれたとしても第１の絶縁膜２０９がエッチングストップとして機能しうる。

その後、バリアメタルの膜および導電体の膜を形成し、余剰部分を除去することで配線２１９、そのバリアメタル２２０、デュアルダマシン構造、そのバリアメタル２１８とが形成される。具体的には、バリアメタル２１１、バリアメタル２１３等の材料は、例えばタンタルや窒化タンタルである。タンタルや窒化タンタルはスパッタリング法により成膜される。また、デュアルダマシン構造を構成する第１の配線２１７と第３のプラグ２１６および第２の配線２１９の材料は、例えば銅によって形成され、銅は電解メッキ法にて形成される。バリアメタルや銅は開口２１９ｈ等を覆って成膜され、エッチングやＣＭＰを用いて研削し、余剰分が除去される。そして、第１の配線２１７、第２の配線２１９および第３の絶縁膜２１５を覆って第４の絶縁膜２２１を形成する。その後の工程については、図２（Ｂ）や図２（Ｃ）と同様である。複数の配線やビアを形成した後には、保護膜、層内レンズ、色フィルタ、およびマイクロレンズ等を形成し光電変換装置が完成する。以上のように第２の絶縁膜２１４をエッチングストップとして機能させることで、デュアルダマシン構造を形成する際に形状制御が容易となり歩留を向上させることが可能となる。また、第２のプラグ２１２上にデュアルダマシン構造を適用することで、配線レイアウトの自由度を向上させつつ、低背化が可能となる。

図３を用いて、本実施形態と本実施形態と異なる構成とを比較をしながら説明する。図３（Ａ）は図１と同様の光電変換装置の断面模式図を示しており、図３（Ｂ）では、図１における第３のプラグ２１６が形成される第２の絶縁膜２１４が、２層の絶縁膜３０１および絶縁膜３０２になっている。ここで、図３（Ｂ）の構成においては、第３のプラグ２１６ａが２層の絶縁膜３０１および絶縁膜３０２の膜厚分となるため、第１の配線２１７が設けられる層が光電変換素子の受光面から離れてしまう。具体的には、図３（Ｂ）において絶縁膜３０１が３００ｎｍ、絶縁膜３０２が１００ｎｍとすると第３のプラグ２１６ａの高さは４００ｎｍとなる。しかし、図３（Ａ）においては絶縁膜２１４が１００ｎｍとすると第３のプラグ２１６の高さは１００ｎｍとなり、低背化が可能となる。

さらに、図３（Ａ）においては、第３の絶縁膜２１５に第１の配線２１７の第１の開口２１７ｈを形成する場合に、第２の絶縁膜２１４がエッチングストップとして機能する。従って、第１の開口２１７ｈを形成する際の過剰なエッチングを抑制することが可能となる。また、第２の絶縁膜２１４に第３のプラグ２１６ための第２の開口２１６ｈを形成する場合には、第１の絶縁膜２０９がエッチングストップとして機能する。そのため、第２の開口２１６ｈを形成する際の過剰なエッチングを抑制することが可能となる。一方、図３（Ｂ）の構成においては、絶縁膜３０１と第１の絶縁膜２０９とのエッチング選択比がない場合には、第３のプラグ２１６ａの開口形成時に過剰にエッチングされてしまう。そして、図３（Ｂ）に示したようにプラグ材料が延在２１６ｂしてしまう。このとき、プラグ材料となる銅が拡散してしまう場合やタングステンが異常成長してしまう可能性がある。図３（Ａ）では、第２のプラグ２１２の位置と第３のプラグ２１６の位置とがずれた場合においても、第１の絶縁膜がエッチングストップとして機能するため、過剰にエッチングがされることがない。よって、歩留が向上する。

デュアルダマシン構造のビアを設ける絶縁膜を全て第２の絶縁膜２１４のように窒化シリコンにすることも可能である。しかし、窒化シリコンは誘電率が高いため、配線と配線との間に窒化シリコンからなる膜を設けると、配線間の結合容量が大きくなってしまう。よって、本実施形態のように、シェアードコンタクト構造を覆う絶縁膜を窒化シリコンとすることで、配線の容量を低減することが可能となり、読み出し動作の速度の低下を抑制することが可能である。

本実施形態の構成によって、配線レイアウトの自由度を低下させることなく、絶縁膜の膜厚を薄するため低背化が可能となる。また、プロセスマージンが不要となるため絶縁膜の膜厚を薄くすることが可能となるため更なる低背化が可能となる。よって、光の入射角が大きい領域から小さい領域まで光量が変化しにくい、すなわち光量がＦナンバーに依存しない高品質のＭＯＳ型光電変換装置を提供することが可能となる。よって、光電変換素子への光の入射効率を向上させたＭＯＳ型光電変換装置を提供することが可能となる。

（撮像システムへの応用）
本実施形態では、第１の実施形態にて説明した光電変換装置を撮像システムに適用した場合について、図５を用いて説明する。撮像システムとは、デジタルスチルカメラやデジタルビデオカメラや携帯電話用デジタルカメラ等である。

図５はデジタルスチルカメラの構成図である。被写体の光学像は、レンズ８０２等を含む光学系によって光電変換装置８０４の撮像面に結像される。レンズ８０２の外側には、レンズ８０２のプロテクト機能とメインスイッチを兼ねるバリア８０１が設けられうる。レンズ８０２には、それから出射される光の光量を調節するための絞り８０３が設けられうる。光電変換装置８０４から複数チャンネルで出力される撮像信号は、撮像信号処理回路８０５によって、各種の補正、クランプ等の処理が施される。撮像信号処理回路８０５から複数チャンネルで出力される撮像信号は、Ａ／Ｄ変換器８０６でアナログ−ディジタル変換される。Ａ／Ｄ変換器８０６から出力される画像データは、信号処理部（画像処理部）８０７によって各種の補正、データ圧縮などがなされる。光電変換装置８０４、撮像信号処理回路８０５、Ａ／Ｄ変換器８０６及び信号処理部８０７は、タイミング発生部８０８が発生するタイミング信号にしたがって動作する。各ブロックは、全体制御・演算部８０９によって制御される。その他、画像データを一時的に記憶するためのメモリ部８１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部８１１を備える。記録媒体８１２は、半導体メモリ等を含んで構成され、着脱が可能である。さらに、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部８１３を備えてもよい。ここで、８０５から８０８は、光電変換装置８０４と同一チップ上に形成されてもよい。

次に、図５の動作について説明する。バリア８０１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器８０６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部８０９が絞り８０３を開放にする。光電変換装置８０４から出力された信号は、撮像信号処理回路８０５をスルーしてＡ／Ｄ変換器８０６へ提供される。Ａ／Ｄ変換器８０６は、その信号をＡ／Ｄ変換して信号処理部８０７に出力する。信号処理部８０７は、そのデータを処理して全体制御・演算部８０９に提供し、全体制御・演算部８０９において露出量を決定する演算を行う。全体制御・演算部８０９は、決定した露出量に基づいて絞りを制御する。次に、全体制御・演算部８０９は、光電変換装置８０４から出力され信号処理部８０７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ８０２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ８０２を駆動し、距離を演算する。そして、合焦が確認された後に本露光が始まる。露光が終了すると、光電変換装置８０４から出力された撮像信号は、撮像信号処理回路８０５において補正等がされ、Ａ／Ｄ変換器８０６でＡ／Ｄ変換され、信号処理部８０７で処理される。信号処理部８０７で処理された画像データは、全体制御・演算部８０９によりメモリ部８１０に蓄積される。その後、メモリ部８１０に蓄積された画像データは、全体制御・演算部８０９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体８１２に記録される。また、画像データは、外部Ｉ／Ｆ部８１３を通してコンピュータ等に提供されて処理される。

このようにして、本発明の光電変換装置は撮像システムに適用される。

以上述べてきたように、本発明の光電変換装置によって、配線レイアウトの自由度を低下させることなく、光電変換素子への光の入射効率を向上させることが可能となる。

第１の実施形態を説明する断面模式図 第１の実施形態の製造工程を説明する断面模式図 （Ａ）第１の実施形態を説明する断面模式図、（Ｂ）比較のための断面模式図 光電変換装置の回路図 撮像システムを説明するブロック図

符号の説明

２００ 基板
２０１ 第１導電型の第１の半導体領域
２０２ 第２導電型の第２の半導体領域
２０３ 第１導電型の第３の半導体領域
２０４ 転送ＭＯＳトランジスタのゲート電極
２０５ 第２導電型の第４の半導体領域
２０６ 素子分離領域
２０７ 増幅用ＭＯＳトランジスタのゲート電極
２０８ 第２導電型の第５の半導体領域
２０９ 第１の絶縁膜
２１０ 第１のプラグ
２１１ バリアメタル
２１２ 第２のプラグ
２１３ バリアメタル
２１４ 第２の絶縁膜
２１５ 第３の絶縁膜
２１６ 第３のプラグ
２１７ 第１の配線
２１８ バリアメタル
２１９ 第２の配線
２２０ バリアメタル
２２１ 第４の絶縁膜
２２２ 第５の絶縁膜
２２３、２２４ 開口

Claims (6)

1. 半導体基板と、
   前記半導体基板に配された光電変換素子およびＭＯＳトランジスタと、
   絶縁膜を介して複数の配線層が積層された多層配線構造と、
   を有する光電変換装置の製造方法において、
   前記半導体基板の上に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜に、前記半導体基板に配された複数の活性領域どうしを露出させる、複数の前記ＭＯＳトランジスタのゲート電極どうしを露出させる、あるいは前記活性領域と前記ＭＯＳトランジスタのゲート電極とを露出させる第１のホールと、前記半導体基板に配された複数の活性領域のいずれかを露出させる第２のホールとを形成する工程と、
   前記第１のホールと前記第２のホールとに導電体を形成し、前記第１のホールに第１のプラグを形成し、前記第２のホールに第２のプラグを形成する工程と、
   前記第１の絶縁膜と前記第１のプラグと前記第２のプラグとを覆う第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜に積層する第３の絶縁膜を形成する工程と、
   前記第２の絶縁膜をエッチングストップとして、前記第３の絶縁膜に前記多層配線構造の最下層となる、デュアルダマシン構造の配線のための第１の開口を形成する工程と、
   前記第２の絶縁膜に前記デュアルダマシン構造のビアのための、前記第２のプラグが露出する第２の開口を形成する工程と、
   前記第１の開口と前記第２の開口に導電体を形成し、デュアルダマシン構造を形成する工程と、を有することを特徴とする光電変換装置の製造方法。
2. 前記第３の絶縁膜を形成する工程の前に、前記第２の絶縁膜の前記光電変換素子の上部に開口を形成する工程を有することを特徴とする請求項１に記載の光電変換装置の製造方法。
3. 前記第１の絶縁膜と前記第３の絶縁膜は同一の材料からなることを特徴とする請求項１あるいは２に記載の光電変換装置。
4. 前記第１の絶縁膜は酸化シリコンであり、
   前記第２の絶縁膜は窒化シリコンであることを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
5. 半導体基板と、
   前記半導体基板に配された光電変換素子およびＭＯＳトランジスタと、
   前記半導体基板の上にこの順に積層された第１の絶縁膜と、第２の絶縁膜と、第３の絶縁膜と、
   最も前記半導体基板に近接して配された配線層であって、前記第３の絶縁膜に配された配線と、
   前記半導体基板に配された複数の活性領域どうし、複数の前記ＭＯＳトランジスタのゲート電極どうし、あるいは前記活性領域と前記ＭＯＳトランジスタのゲート電極とを電気的に接続する、前記第１の絶縁膜に配された第１のホールに配された第１のプラグと、
   前記第１の絶縁膜に配された第２のホールに配され、前記半導体基板に配された複数の活性領域のいずれかと電気的に接続された第２のプラグと、
   前記第２の絶縁膜に配された第３のホールに配され、前記第２のプラグと電気的に接続し、前記配線とデュアルダマシン構造を構成する第３のプラグとを有する光電変換装置において、
   前記第１の絶縁膜は前記第２の絶縁膜のエッチングに対して耐性を有する材料からなり、
   前記第２の絶縁膜は前記第３の絶縁膜のエッチングに対して耐性を有する材料からなることを特徴とする光電変換装置。
6. 請求項５に記載の光電変換装置と、
   前記光電変換装置からの信号を処理する信号処理回路とを有する撮像システム。

Images