JP2002368203A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2002368203A JP2002368203A JP2001169066A JP2001169066A JP2002368203A JP 2002368203 A JP2002368203 A JP 2002368203A JP 2001169066 A JP2001169066 A JP 2001169066A JP 2001169066 A JP2001169066 A JP 2001169066A JP 2002368203 A JP2002368203 A JP 2002368203A
- Authority
- JP
- Japan
- Prior art keywords
- floating diffusion
- diffusion region
- gate electrode
- wiring
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
バッファ回路との間を接続する配線部の配線容量を低減
し、電荷電圧変換効率を高めることができる固体撮像素
子を提供すること。 【解決手段】 フローティングディフュージョン領域2
8と、出力バッファ回路33を構成する駆動トランジス
タ34のゲート電極部34aとを接続する配線部32
を、これらフローティングディフュージョン領域28と
ゲート電極部34aとをシェアードコンタクトする金属
(W)プラグ40で形成することによって、配線部32
の配線容量を低減し、もってフローティングディフュー
ジョン領域28における電荷電圧変換効率を向上させ
る。
Description
素子)を用いた固体撮像素子に関し、更に詳しくは、固
体撮像素子の出力部の電荷電圧変換効率の向上を図った
固体撮像素子に関する。
配置したフォトセンサからなる複数の受光部と、各受光
部の垂直方向に対応して配置される垂直転送レジスタ
と、垂直転送レジスタの終端に配置される水平転送レジ
スタと、水平転送レジスタの終端に配置され転送電荷を
電圧信号に変換する出力部とを備えている。
開平11−238873号、及び特開平11−2979
82号公報に記載されているようなFDA(Floating D
iffusion Amplyfier)タイプのものが広く採用されてい
る。これは、水平転送レジスタからの信号電荷を受けて
それに対応した電位となり、その後リセットされて所定
のリセット電位になる動作を一定の周期で繰り返すフロ
ーティングディフュージョン領域(FD)と、そのリセ
ットをするリセットトランジスタと、フローティングデ
ィフュージョン領域の電位をインピーダンス変換して出
力する出力バッファ回路とからなるのが通常である。出
力バッファ回路は、一般に複数段(2段又は3段)のソ
ースフォロワ回路により構成されている。
形成された水平転送レジスタの終端側の転送電極2は、
水平出力ゲート3を介してフローティングディフュージ
ョン領域5に接続されている。転送電極は2相の駆動ク
ロックパルスφH1及びφH2が印加されることによ
り、基板1の表面のポテンシャル分布を変動させて信号
電荷を順次転送する。水平出力ゲート3には出力ゲート
電圧Vogが印加されることにより転送されてきた信号電
荷を1画素分毎にフローティングディフュージョン領域
5へ供給する。フローティングディフュージョン領域5
は、基板1の表面部に例えばN+型の不純物拡散領域と
して形成され、リセットゲート4を介して、一定の電位
Vrdに固定されたリセットドレイン6に接続されてい
る。
ディフュージョン領域5に信号電荷が供給されると、フ
ローティングディフュージョン領域5の電位が変化し、
この電位変化が出力信号として後段の出力バッファ回路
7へ供給され、増幅されて出力される。リセットゲート
4にリセットゲート電圧Vrgが印加されると、フローテ
ィングディフュージョン領域5はリセットドレイン6に
接続されて一定電位Vrdにリセットされる。上記動作
は、1画素分の電荷電圧変換を行う毎に行われる。
タでなる駆動トランジスタ8と、負荷抵抗として機能す
る負荷トランジスタ9とから構成される。駆動トランジ
スタ8のゲート電極部8aは配線部10を介してフロー
ティングディフュージョン領域5に電気的に接続されて
いる。
領域5と、出力バッファ回路7を構成する駆動トランジ
スタ8のゲート電極部8aと、これらを接続する配線部
10との関係を模式的に示す断面図である。駆動トラン
ジスタ8のゲート電極部8aは例えば多結晶シリコン層
からなり、フローティングディフュージョン領域5が形
成される半導体基板1の表面部近傍にゲート絶縁膜11
を介して形成される。配線部10は、基板1の表面を覆
う平坦化膜13にコンタクトホール14を形成すること
によってフローティングディフュージョン領域5及びゲ
ート電極部12を外部へ露出し、その後、スパッタ法に
よってアルミニウム等の配線材料を成膜することによっ
て、フローティングディフュージョン領域5とゲート電
極部12との間で両者をシェアードコンタクトしてい
る。
ージョン領域における電荷電圧変換効率(η)は、次式
で表される。 η=ΔV/ΔQ=1/Cfd ここで、ΔVは、フローティングディフュージョン領域
に蓄積された信号電荷量ΔQに基づく電圧変化を示し、
Cfdは、フローティングディフュージョン領域に関する
全容量であり、次式で表される。 Cfd=Cog+Crg+Cs+Cl+Cm
ジョン領域5と水平出力ゲート3との間の容量、Crgは
フローティングディフュージョン領域5とリセットゲー
ト4との間の容量、Csはフローティングディフュージ
ョン領域5と半導体基板1との間の容量、Clは配線部
10の配線容量、Cmは駆動トランジスタ8に関わる容
量である(図3参照)。このように、フローティングデ
ィフュージョン領域に関する全容量Cfdを低減すること
によって、電荷電圧変換効率(η)が高められることに
なる。
るCCD固体撮像素子は、光学系の縮小、高解像化によ
る多画素化の要請に伴って自身やそれを構成する個々の
画素の小型化が要求されている。そして、画素の小型化
に伴い開口面積の減少や取扱信号電荷量の減少が生じ、
それは出力レベルの低減を招くが、それには出力部(電
荷電圧変換部)の変換効率を高めることにより対応して
きた。しかし、従来の構成では、その変換効率を高める
ことに限界がある。
ィングディフュージョン領域5と、出力バッファ回路7
の駆動トランジスタ8を構成するゲート電極部12との
間を接続する配線部10に関する配線容量(Cl)が、
フローティングディフュージョン領域5に関する全容量
Cfdを高める一因となっている。
配線材料としてのアルミニウム膜をスパッタ法によって
成膜しコンタクトホール14内でフローティングディフ
ュージョン領域5とゲート電極部12とをシェアードコ
ンタクト形成しているが、当該膜のカバレージが悪いた
めに成膜後は図4に示したような形態となり、配線部1
0の表面積が必要以上に大きくなって、これが配線容量
Clの増大をもたらしている。
ーティングディフュージョン領域と出力バッファ回路と
の間を接続する配線部の配線容量を低減し、電荷電圧変
換効率を高めることができる固体撮像素子を提供するこ
とを課題とする。
当たり、本発明の固体撮像素子は、フローティングディ
フュージョン領域と、出力バッファ回路を構成する駆動
トランジスタのゲート電極部とを接続する配線部が、こ
れらフローティングディフュージョン領域とゲート電極
部とをシェアードコンタクトする金属プラグにより形成
されることを特徴とする。
することによって、従来のスパッタ膜により形成した配
線部と比べてその表面積を小さくし、配線容量の低減を
図るようにしている。これにより、フローティングディ
フュージョン領域に関する全容量を低減して、電荷電圧
変換効率を高めることができる。
て図面を参照して説明する。
像素子20の水平転送レジスタ21の最終段と電荷出力
部22の構造を示している。
の表面に絶縁膜24を介して配列形成されるストレージ
電極25S及びトランスファ電極25Tからなる転送部
25を有し、ストレージ電極25Sの直下における半導
体基板23の表面部はN型の不純物拡散層26Sが形成
され、トランスファ電極25Tの直下における半導体基
板23の表面部はN- 型の不純物拡散層26Tが形成さ
れている。これら各電極25S,25Tに対して2相の
駆動クロックパルスφH1及びφH2が印加されること
により、信号電荷が上記不純物拡散領域26S,26T
を通って順次、水平方向に転送されるようになってい
る。なお、図において符号29は転送部25を構成する
各電極25S,25T間を絶縁するための絶縁膜であ
る。
明する。
5には、水平出力ゲート27を介して、電荷電圧変換を
行うためのフローティングディフュージョン領域28が
接続されている。水平出力ゲート27は、N- 層26T
上にゲート絶縁膜24を介して形成される多結晶シリコ
ン層からなり、一定のゲート電圧Vogが印加されるよう
に構成されている。
は、N+ 型の不純物拡散層から構成され、リセットゲー
ト30を介して、一定の高電位Vrdに固定されたリセッ
トドレイン31に接続されている。リセットゲート30
は、半導体基板23の表面部にゲート絶縁膜24を介し
て形成される多結晶シリコン層からなり、周期的にリセ
ットゲートパルスφRGが印加されることによって、フ
ローティングディフュージョン領域28の電位をリセッ
ト電位(Vrd)にリセットするように構成されている。
は配線部32を介して出力バッファ回路33に電気的に
接続されている。出力バッファ回路33は、駆動トラン
ジスタ34及び負荷トランジスタ35の組が複数段(2
段、3段あるいはそれ以上)形成されてなるソースフォ
ロワ回路で構成されているが、図においては簡略化して
1段のみ示している。各トランジスタ34,35は従来
と同様、MOS型FETで構成されている。なお、図に
おいてVddは電源電圧端子、Vggは抵抗値制御用電圧の
入力端子、Vssは接地端子、Vout は出力端子をそれぞ
れ示している。
に連絡する配線部32は、駆動トランジスタ34のゲー
ト電極部34aに接続されている。これらフローティン
グディフュージョン領域28とゲート電極部34aとを
接続する配線部32の構成を図2に示す。
は、フローティングディフュージョン領域28の形成部
位近傍に位置し、ゲート絶縁膜24を介して半導体基板
23の表面に形成された多結晶シリコン層から構成され
る。配線部32は、図1に示した転送部25、半導体基
板23及び、当該ゲート電極部34aを覆う例えばBP
SGからなる層間膜(平坦化膜あるいはリフロー膜)3
7に形成された、コンタクトホール38に埋め込まれる
金属プラグ40で構成される。コンタクトホール38
は、例えばリアクティブイオンエッチング(RIE)法
によって形成される。
ングステン(W)プラグが採用されている。タングステ
ンプラグ40は、コンタクトホール38及びゲート絶縁
膜24の開口部39を介して、フローティングディフュ
ージョン領域28とゲート電極部34aとをシェアード
コンタクトして両者間を電気的に接続している。ここで
シェアードコンタクトとは、図2に示すように金属プラ
グ40の底部で導体層間を電気的に接続する形態をい
う。
化タングステン)ガスを用いたタングステン膜の減圧C
VD法により形成することができる。すなわち、WF6
+SiH4 →W+SiF4 +4HFというSiH4 (シ
ラン)ガスを用いた還元反応を用いることができる。タ
ングステンプラグ40の形成時は、ゲート電極部34a
を構成する多結晶シリコンや半導体基板23の表面部が
育成種(グルーレーヤ)となり、コンタクトホール38
内に選択的にタングステン膜が形成される。
ル38の埋込みは、上記の選択CVD法に限られず、ブ
ランケットタングステン膜を形成した後、全面エッチバ
ックを行うことによっても形成することができる。ある
いは、CMP等の機械研磨方法も可能である。
ると、図1を参照して、図示しない垂直転送レジスタを
介して水平転送レジスタ21に転送された信号電荷は、
駆動クロックパルスφH1及びφH2が印加される転送
部25直下の基板表面において順次、電荷出力部22へ
向けて転送される。各信号電荷は、水平出力ゲート27
を介して1画素分ずつフローティングディフュージョン
領域28に送られる。このとき、フローティングディフ
ュージョン領域28の電位が変化し、この電位変化が配
線部32を介して出力バッファ回路33へ供給され、増
幅されて、出力端子Vout から出力される。電位変化を
出力したフローティングディフュージョン領域28は、
リセットゲートパルスφRGが印加されたリセットゲー
ト30を介してリセットドレイン31と同電位(リセッ
ト電位Vrd)とされた後、次に送られてくる信号電荷の
上記した電荷電圧変換作用を行う。
ングディフュージョン領域28と、出力バッファ回路3
3を構成する駆動トランジスタ34のゲート電極部34
aとを電気的に接続する配線部32の構成が、図2に明
示したような金属(W)プラグ40で構成されているの
で、従来のAlスパッタ膜からなる配線部10(図4)
に比べてその表面積を大幅に低減することができる。こ
れにより、配線部32の配線容量(Cl)を低減してフ
ローティングディフュージョン領域28に関する全容量
Cfdを低下させ、もって信号電荷の電荷電圧変換効率η
を高めることができる。
22の微細化によってコンタクトホール38のアスペク
ト比が高い場合にも、配線部32を高い信頼性でもって
形成することが可能となる。
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
を構成する金属プラグ40の構成材料としてタングステ
ンを用いたが、これに限られることなく、例えばTi,
TiN,Mo等のようにCVD法で形成可能で埋込形状
の良好な金属材料を用いることができる。
子によれば、フローティングディフュージョン領域と、
出力バッファ回路を構成する駆動トランジスタのゲート
電極部とを電気的に接続する配線部の配線容量を、従来
よりも低減することができるので、出力部における電荷
電圧変換効率を従来よりも高めることができ、感度の向
上を図ることができる。
小型化に伴って出力部の微細化が進展しても、配線部を
信頼性高く形成することが可能となる。
る水平転送レジスタの最終段と電荷出力部の構成を模式
的に示す断面図である。
るフローティングディフュージョン領域と出力バッファ
回路との電気的接続を行うための配線部の構成を模式的
に示す断面図である。
全容量を説明する図である。
ィフュージョン領域と出力バッファ回路との電気的接続
を行うための配線部の構成を模式的に示す断面図であ
る。
電荷出力部、23…半導体基板、25…転送部、28…
フローティングディフュージョン領域、30…リセット
ゲート、31…リセットドレイン、32…配線部、33
…出力バッファ回路、34…駆動トランジスタ、34a
…ゲート電極部、37…層間膜、38…コンタクトホー
ル、40…金属(W)プラグ。
Claims (2)
- 【請求項1】 半導体基板の表面部に形成された電荷結
合素子により転送されてきた電荷を受け、又は所定のリ
セット電位にリセットされるフローティングディフュー
ジョン領域と、前記フローティングディフュージョン領
域にゲート電極部が電気的に接続されたMOSトランジ
スタを駆動トランジスタとして有する出力バッファ回路
とを備えた固体撮像素子において、 前記フローティングディフュージョン領域と前記ゲート
電極部とを接続する配線部が、前記フローティングディ
フュージョン領域と前記ゲート電極部とをシェアードコ
ンタクトする金属プラグで形成されることを特徴とする
固体撮像素子。 - 【請求項2】 前記金属プラグが、前記半導体基板及び
前記ゲート電極部を覆う層間膜に形成されたコンタクト
ホールに、配線材料が埋め込まれてなることを特徴とす
る請求項1に記載の固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001169066A JP2002368203A (ja) | 2001-06-05 | 2001-06-05 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001169066A JP2002368203A (ja) | 2001-06-05 | 2001-06-05 | 固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002368203A true JP2002368203A (ja) | 2002-12-20 |
Family
ID=19011187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001169066A Pending JP2002368203A (ja) | 2001-06-05 | 2001-06-05 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002368203A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123879A (ja) * | 2005-10-25 | 2007-05-17 | Magnachip Semiconductor Ltd | Cmosイメージセンサ |
JP2008028063A (ja) * | 2006-07-20 | 2008-02-07 | Sony Corp | 信号変換装置及びその製造方法、並びに信号計測システム |
JP2008060356A (ja) * | 2006-08-31 | 2008-03-13 | Canon Inc | 光電変換装置及び撮像システム |
JP2008166810A (ja) * | 2006-12-27 | 2008-07-17 | Dongbu Hitek Co Ltd | シーモスイメージセンサ及びその製造方法 |
EP1962345A2 (en) | 2007-02-23 | 2008-08-27 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus with dual-damascene interconnections and image pickup system using the same |
US7749788B2 (en) | 2006-08-31 | 2010-07-06 | Canon Kabushiki Kaisha | Manufacturing method of photoelectric conversion device |
US8248502B2 (en) | 2008-09-30 | 2012-08-21 | Canon Kabushiki Kaisha | Photoelectric conversion device and method for making the same |
US8716770B2 (en) | 2009-06-18 | 2014-05-06 | Canon Kabushiki Kaisha | Solid-state imaging apparatus that includes a local interconnect and method for manufacturing the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0240935A (ja) * | 1988-07-30 | 1990-02-09 | Sony Corp | 多層配線構造 |
JPH077146A (ja) * | 1992-05-26 | 1995-01-10 | Matsushita Electric Ind Co Ltd | 電荷検出装置 |
JPH0955440A (ja) * | 1995-08-17 | 1997-02-25 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JPH09331048A (ja) * | 1996-06-07 | 1997-12-22 | Mitsubishi Electric Corp | 半導体装置 |
JPH11243071A (ja) * | 1998-02-26 | 1999-09-07 | Nec Corp | 半導体装置の製造方法 |
JP2002270810A (ja) * | 2001-03-08 | 2002-09-20 | Sharp Corp | 固体撮像装置 |
-
2001
- 2001-06-05 JP JP2001169066A patent/JP2002368203A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0240935A (ja) * | 1988-07-30 | 1990-02-09 | Sony Corp | 多層配線構造 |
JPH077146A (ja) * | 1992-05-26 | 1995-01-10 | Matsushita Electric Ind Co Ltd | 電荷検出装置 |
JPH0955440A (ja) * | 1995-08-17 | 1997-02-25 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JPH09331048A (ja) * | 1996-06-07 | 1997-12-22 | Mitsubishi Electric Corp | 半導体装置 |
JPH11243071A (ja) * | 1998-02-26 | 1999-09-07 | Nec Corp | 半導体装置の製造方法 |
JP2002270810A (ja) * | 2001-03-08 | 2002-09-20 | Sharp Corp | 固体撮像装置 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123879A (ja) * | 2005-10-25 | 2007-05-17 | Magnachip Semiconductor Ltd | Cmosイメージセンサ |
JP2008028063A (ja) * | 2006-07-20 | 2008-02-07 | Sony Corp | 信号変換装置及びその製造方法、並びに信号計測システム |
US7749788B2 (en) | 2006-08-31 | 2010-07-06 | Canon Kabushiki Kaisha | Manufacturing method of photoelectric conversion device |
JP2008060356A (ja) * | 2006-08-31 | 2008-03-13 | Canon Inc | 光電変換装置及び撮像システム |
US7411170B2 (en) | 2006-08-31 | 2008-08-12 | Canon Kabushiki Kaisha | Photoelectric-conversion apparatus and image-pickup system |
US7842988B2 (en) | 2006-08-31 | 2010-11-30 | Canon Kabushiki Kaisha | Manufacturing method of photoelectric conversion device |
US7592578B2 (en) | 2006-08-31 | 2009-09-22 | Canon Kabushiki Kaisha | Photoelectric-conversion apparatus and image-pickup system |
JP2008166810A (ja) * | 2006-12-27 | 2008-07-17 | Dongbu Hitek Co Ltd | シーモスイメージセンサ及びその製造方法 |
US7838918B2 (en) | 2007-02-23 | 2010-11-23 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus |
EP1962345A3 (en) * | 2007-02-23 | 2009-03-04 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus with dual-damascene interconnections and image pickup system using the same |
EP1962345A2 (en) | 2007-02-23 | 2008-08-27 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus with dual-damascene interconnections and image pickup system using the same |
US20110027934A1 (en) * | 2007-02-23 | 2011-02-03 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus |
CN102142450A (zh) * | 2007-02-23 | 2011-08-03 | 佳能株式会社 | 光电转换装置的制造方法 |
EP2270862A3 (en) * | 2007-02-23 | 2011-09-07 | Canon Kabushiki Kaisha | A manufacturing method of a photoelectric conversion apparatus with dual-damascene interconnections |
US8304278B2 (en) | 2007-02-23 | 2012-11-06 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus |
US8248502B2 (en) | 2008-09-30 | 2012-08-21 | Canon Kabushiki Kaisha | Photoelectric conversion device and method for making the same |
US8716770B2 (en) | 2009-06-18 | 2014-05-06 | Canon Kabushiki Kaisha | Solid-state imaging apparatus that includes a local interconnect and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10115763B2 (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
EP1665341B1 (en) | An imager photo diode capacitor structure with reduced process variation sensitivity and its method of fabrication | |
US7037771B2 (en) | CMOS imager with a self-aligned buried contact | |
US7616245B2 (en) | Active pixel sensor with a diagonal active area | |
US6853045B2 (en) | Pixel cell with high storage capacitance for a CMOS imager | |
US20090057724A1 (en) | Image sensor and sensor unit | |
JP3579194B2 (ja) | 固体撮像装置の駆動方法 | |
US10163946B2 (en) | Three-layer stacked image sensor | |
US20110241080A1 (en) | Solid-state imaging device, method for manufacturing the same, and electronic apparatus | |
CN102569314A (zh) | 半导体装置、其制造方法以及电子设备 | |
JP2002368203A (ja) | 固体撮像素子 | |
JP2007335554A (ja) | 半導体装置の製造方法 | |
US8105858B2 (en) | CMOS imager having a nitride dielectric | |
KR20040093905A (ko) | 고감도 씨모스 이미지 센서의 단위화소 | |
KR100640949B1 (ko) | 시모스 이미지 센서의 단위화소 회로 | |
US20230026792A1 (en) | Image sensing device | |
JP2010073901A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
JP2877183B2 (ja) | 電荷転送装置 | |
JP4207268B2 (ja) | 電荷検出装置並びにこれを搭載した電荷転送装置および固体撮像装置 | |
JP4997857B2 (ja) | 信号変換装置及びその製造方法、並びに信号計測システム | |
CN116344565A (zh) | 图像传感器 | |
KR100748336B1 (ko) | 시모스 이미지센서 | |
JP2007214194A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2009070947A (ja) | 固体撮像装置及びその製造方法 | |
JP2007059562A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071027 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110329 |