JP2010085695A - アクティブマトリクス型表示装置 - Google Patents

Abstract

【課題】表示品位に優れたアクティブマトリクス型表示装置を提供する。
【解決手段】アクティブマトリクス型表示装置は、基板ＳＵＢと、複数の映像信号線ＶＬと、複数の画素ＰＸとを備えている。各画素ＰＸは、第１電源端子と、第２電源端子と、駆動トランジスタＤＲと、表示電極を含んだ表示素子と、第１電極及び第２電極を含んだ保持容量Ｃと、シールド電極ＳＥとを有している。シールド電極ＳＥは、表示電極及び第１電極間に位置し、表示電極及び第１電極に絶縁され、特定の電位に設定可能である。
【選択図】 図５

Description

この発明は、アクティブマトリクス型表示装置に関する。

近年、アクティブマトリクス型表示装置として、アクティブマトリクス型の有機エレクトロルミネッセンス（ＥＬ）表示装置が開発されている。アクティブマトリクス型の有機ＥＬ表示装置は、基板上に形成された複数の映像信号線及び複数の画素を備えている。各映像信号線に複数の画素が接続されている（例えば、特許文献１参照）。

有機ＥＬ表示装置の画素は、例えば、ｐチャネル電界効果トランジスタである駆動トランジスタと、有機ＥＬ素子と、キャパシタと、スイッチングトランジスタとを含んでいる。駆動トランジスタと有機ＥＬ素子とは、高電位電源線と低電位電源線との間で、この順に直列に接続されている。

キャパシタは、駆動トランジスタのゲートに接続されている。スイッチングトランジスタは、映像信号線並びにキャパシタ及び駆動トランジスタのゲート間に接続されている。駆動トランジスタと有機ＥＬ素子との間に出力スイッチが設けられている。
ＯＬＥＤに発光させる場合、駆動トランジスタ及び出力スイッチ経由で映像情報に応じた電流をＯＬＥＤに流す。これにより、ＯＬＥＤは所定の輝度レベルで発光する。

有機ＥＬ素子としての有機ＥＬダイオード（以下、ＯＬＥＤと称する）は、電流密度にほぼ比例して発光効率が経時的に低下するため、輝度レベルが徐々に低下してしまう。経時的な輝度レベルの低下を緩和させるため、ＯＬＥＤの面積を大きくし、電流密度を下げる設計的な対応が行われている。

その他、例えば、薄膜トランジスタ（以下、ＴＦＴと称する）を形成した基板側に光を取り出す下面発光型ではＴＦＴなどの素子配置の間隙部からも光を取り出す工夫が行われている。また、ＴＦＴを形成した基板と反対側に光を取り出す上面発光型とし、ＯＬＥＤの形成に対する基板上の素子配置の制約を無くす工夫も行われている。
特開２００７−１０９９３号公報

例えば、ＯＬＥＤは、ＴＦＴなどの回路素子の上部に配置されている。しかしこの例の場合、ＯＬＥＤの面積を増やすことができるが所望の白輝度が得られないという問題がある。その要因としては、駆動トランジスタのゲート若しくは駆動トランジスタのゲートと電気的に等価である電極、並びにＯＬＥＤの陽極が広い面積でオーバラップすることによる寄生容量の増大が挙げられる。

この寄生容量は、ＯＬＥＤの陽極電位変化を駆動トランジスタのゲートの電位変化に伝播させるものである。そして、ＯＬＥＤの陽極電位が大きく変位するタイミングは、出力スイッチをオンにする時である。出力スイッチのオン直前(書き込み終了時)にはＯＬＥＤの陽極電位はＯＬＥＤの閾値電圧に相当する電位に、駆動トランジスタのゲート電位は映像信号に基づいた所定の電位になっている。出力スイッチがオンになるとＯＬＥＤに電圧が印加されその陽極電位が上昇するため発光する。

しかし、この電位上昇に伴って駆動トランジスタのゲート電位も上昇(オフ方向)し、結果として所望の輝度より低い輝度で発光することになる。また、出力スイッチをオンした時のＯＬＥＤの陽極電位変化は輝度が低いほど小さく輝度が高いほど大きいため、映像信号電圧のダイナミックレンジをロスさせることにもなる。
この発明は以上の点に鑑みなされたもので、その目的は、表示品位に優れたアクティブマトリクス型表示装置を提供することにある。

上記課題を解決するため、本発明の態様に係るアクティブマトリクス型表示装置は、
基板と、
前記基板上に形成された複数の映像信号線と、
前記基板上に形成され、各映像信号線に接続された複数の画素と、を備え、
各画素は、
第１電源端子と、
第２電源端子と、
前記第１電源端子及び第２電源端子間に接続された駆動トランジスタと、
前記駆動トランジスタ及び第２電源端子間に接続され、前記駆動トランジスタに接続された表示電極を含んだ表示素子と、
前記駆動トランジスタのゲートに接続された第１電極及び前記第１電極に隙間を置いて重ねられた第２電極を含んだ保持容量と、
互いに隙間を置いて重ねられた前記表示電極及び第１電極間に位置し、前記表示電極及び第１電極に絶縁され、特定の電位に設定可能なシールド電極と、を有している。

この発明によれば、表示品位に優れたアクティブマトリクス型表示装置を提供することができる。

以下、図面を参照しながらこの発明に係るアクティブマトリクス型表示装置を有機ＥＬ表示装置に適用した実施の形態について詳細に説明する。
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が上方を向き、背面が下方を向くように描いている。また、図２において、出力スイッチは図示せずに省略している。図３は、図１の表示装置が含む画素の等価回路図である。図４は、上記画素を概略的に示す平面図である。図５は、図４の線Ａ−Ａに沿った表示装置を示す断面図である。

図１乃至図５に示すように、この表示装置は、アクティブマトリクス型駆動方式を採用した上面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、図１に示すように、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲとを含んでいる。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは駆動部１０を形成している。

表示パネルＤＰは、例えば、ガラス基板などの絶縁性の基板ＳＵＢを含んでいる。基板ＳＵＢ上には、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣは、例えば、基板ＳＵＢ上にＳｉＮ_Ｘ層とＳｉＯ_Ｘ層とをこの順に積層してなる。

アンダーコート層ＵＣ上では、チャネル層ＳＣが配列している。各チャネル層ＳＣは、例えば、ｐ型領域とｎ型領域とを含んだポリシリコン層である。アンダーコート層ＵＣ上では、下部電極Ｃ２がさらに配列している。これら下部電極Ｃ２は、例えば、ｎ^＋型ポリシリコン層である。

チャネル層ＳＣ及び下部電極Ｃ２は、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えば比誘電率４、膜厚１００ｎｍのＳｉＯ_Ｘ膜である。

ゲート絶縁膜ＧＩ上には、走査信号線ＳＬ及び走査信号線ＣＬが形成されている。走査信号線ＳＬ、ＣＬは、各々が後述する画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に配列している。走査信号線ＳＬ、ＣＬは、例えばＭｏＷなどからなる。

ゲート絶縁膜ＧＩ上では、上部電極Ｃ１がさらに配列している。これら上部電極Ｃ１は、例えばＭｏＷなどからなる。上部電極Ｃ１は、走査信号線ＳＬ、ＣＬと同一の工程で形成することができる。

上部電極Ｃ１の延出部であるゲートＧは半導体層のチャネル層ＳＣと交差するように形成され、駆動トランジスタＤＲを構成している。走査信号線ＣＬは上記半導体層のチャネル層ＳＡと交差するように形成され、出力スイッチＢＣＴを構成している。走査信号線ＳＬの延出部はチャネル層と交差するように形成され、この延出部は画素スイッチＳＷを構成している。なお、この例では、駆動トランジスタＤＲ、出力スイッチＢＣＴ及び画素スイッチＳＷは、トップゲート型のｐチャネル薄膜トランジスタである。

上部電極Ｃ１は、下部電極Ｃ２に隙間を置いて重ねられている。第１電極としての上部電極Ｃ１と第２電極としての下部電極Ｃ２とそれらの間に介在しているゲート絶縁膜ＧＩとは、保持容量Ｃを構成している。ここでは、保持容量Ｃはキャパシタである。

ゲート絶縁膜ＧＩ、走査信号線ＳＬ、走査信号線ＣＬ、及び上部電極Ｃ１は、層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯ_Ｘなどからなる。ここでは、層間絶縁膜ＩＩは、比誘電率４、膜厚４００ｎｍのＳｉＯ_Ｘ膜である。

層間絶縁膜ＩＩ上には、映像信号線ＶＬと、第１電源配線としての電圧電源線ＰＬと、第２電源配線としての基準電圧電源線ＲＬとが形成されている。映像信号線ＶＬ、電圧電源線ＰＬ及び基準電圧電源線ＲＬは、互いに絶縁されている。層間絶縁膜ＩＩ上には、ソース電極及びドレイン電極がさらに形成されている。

映像信号線ＶＬは、各々がＹ方向に延びており、Ｘ方向に配列している。映像信号線ＶＬは、画素スイッチＳＷのソースに接続されている。電圧電源線ＰＬは、複数のストライプ部ＰＬａを有している。ストライプ部ＰＬａは、各々がＹ方向に延びており、Ｘ方向に配列している。ストライプ部ＰＬａは、駆動トランジスタＤＲのソースに接続されている。

駆動トランジスタＤＲのソース電極及びドレイン電極は、層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに設けられたコンタクトホールを介してチャネル層ＳＣのソース領域及びドレイン領域にそれぞれ接続されている。駆動トランジスタＤＲのソース電極及びドレイン電極は、画素ＰＸが含む素子間の接続に利用されている。

この実施の形態において、層間絶縁膜ＩＩ上には、シールド電極ＳＥがさらに形成されている。シールド電極ＳＥは、ストライプ部ＰＬａの一部を延出して形成されている。シールド電極ＳＥは、駆動トランジスタＤＲのゲートＧ及び上部電極Ｃ１に重なっている。シールド電極ＳＥは、コンタクトホールを介して下部電極Ｃ２に接続されている。

映像信号線ＶＬと電圧電源線ＰＬと基準電圧電源線ＲＬとソース電極とドレイン電極とシールド電極ＳＥとは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。

映像信号線ＶＬと電圧電源線ＰＬと基準電圧電源線ＲＬとソース電極とドレイン電極とシールド電極ＳＥとは、パッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えば比誘電率３、膜厚２μｍの有機絶縁膜である。パッシベーション膜ＰＳは、平坦化膜としても機能している。

パッシベーション膜ＰＳ上では、画素電極ＰＥが配列している。各画素電極ＰＥは、パッシベーション膜ＰＳに設けたコンタクトホールを介して、出力スイッチＢＣＴのドレイン電極に接続されている。
画素電極ＰＥは、この例では光反射性の背面電極である。また、画素電極ＰＥは、この例では陽極である。

パッシベーション膜ＰＳ上には、さらに、隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、画素電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩは、画素電極ＰＥに対応した位置に貫通孔を有している。隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成されている。

画素電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。

隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極ＣＥで被覆されている。この例では、対向電極ＣＥは、画素ＰＸ間で互いに接続された電極，すなわち共通電極，である。また、この例では、対向電極ＣＥは、陰極であり且つ光透過性の前面電極である。対向電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、基準電圧電源線ＲＬに電気的に接続されている。対向電極ＣＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）などの透明な導電材料を使用することができる。各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、有機物層ＯＲＧと、対向電極ＣＥとを含んでいる。

電圧電源線ＰＬ及び基準電圧電源線ＲＬ（対向電極ＣＥ）には、それぞれ定電圧が印加されている。電圧電源線ＰＬの電位及び基準電圧電源線ＲＬの電位を比べた場合、電圧電源線ＰＬの電位は相対的にハイレベルであり、基準電圧電源線ＲＬの電位は相対的にローレベルである。

電圧電源線ＰＬは、電圧電源線ＰＬの節点ＮＤ１をハイレベルの一定の電位に設定するものである。基準電圧電源線ＲＬは、対向電極ＣＥの節点ＮＤ２をローレベルの一定の電位に設定するものである。このため、節点ＮＤ１は第１電源端子として高電位電源端子であり、節点ＮＤ２は第２電源端子として低電位電源端子である。

各画素ＰＸは、駆動トランジスタＤＲと、画素スイッチＳＷと、出力スイッチＢＣＴと、表示素子としての有機ＥＬ素子ＯＬＥＤと、保持容量Ｃと、シールド電極ＳＥとを含んでいる。上記した通り、この例では、駆動トランジスタＤＲ及び画素スイッチＳＷはｐチャネル薄膜トランジスタである。

駆動トランジスタＤＲと有機ＥＬ素子ＯＬＥＤとは、節点ＮＤ１と節点ＮＤ２との間で、この順に直列に接続されている。具体的には、駆動トランジスタＤＲのソースは節点ＮＤ１に接続されており、有機ＥＬ素子ＯＬＥＤの対向電極ＣＥは節点ＮＤ２を形成している。

画素スイッチＳＷは、映像信号線ＶＬ並びに駆動トランジスタＤＲのゲート及び上部電極Ｃ１間に接続されており、そのゲートは走査信号線ＳＬに接続されている。画素スイッチＳＷは、走査信号線ＳＬから供給される制御信号ＳＧに応答してオン（導通状態）、オフ（非導通状態）される。画素スイッチＳＷは、映像信号線ＶＬを介して伝送される映像信号電圧Ｖｓｉｇを出力させるかどうか切換えるものである。

保持容量Ｃは、駆動トランジスタＤＲのゲート及び画素スイッチＳＷのドレイン並びに節点ＮＤ１間に接続されている。より詳しくは、保持容量Ｃの上部電極Ｃ１が駆動トランジスタＤＲのゲート及び画素スイッチＳＷのドレインに接続されている。保持容量Ｃの下部電極Ｃ２が節点ＮＤ１に接続されている。保持容量Ｃは、映像信号電圧Ｖｓｉｇを保持（記憶）するものである。

出力スイッチＢＣＴは、駆動トランジスタＤＲのドレインと有機ＥＬ素子ＯＬＥＤの画素電極ＰＥとの間に接続されており、そのゲートは走査信号線ＣＬに接続されている。

出力スイッチＢＣＴは、走査信号線ＣＬから供給される制御信号ＢＧに応答してオン（導通状態）、オフ（非導通状態）される。

映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、この例では、表示パネルＤＰにＣＯＧ（chip on glass）実装されている。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、ＣＯＧ実装する代わりに、ＴＣＰ（tape carrier package）実装してもよい。

映像信号線ドライバＸＤＲには、映像信号線ＶＬが接続されている。映像信号線ドライバＸＤＲは、映像信号線ＶＬに映像信号として映像信号電圧Ｖｓｉｇを出力する。なお、映像信号線ドライバＸＤＲに電圧電源線ＰＬ及び基準電圧電源線ＲＬが接続されていても良く、この場合、映像信号線ドライバＸＤＲは、電圧電源線ＰＬにハイレベルの電源電圧を供給し、基準電圧電源線ＲＬにローレベルの電源電圧を供給すれば良い。

走査信号線ドライバＹＤＲには、走査信号線ＳＬ及び走査信号線ＣＬが接続されている。走査信号線ドライバＹＤＲは、走査信号線ＳＬに走査信号として電圧信号を出力する。加えて、走査信号線ドライバＹＤＲは、走査信号線ＣＬに走査信号として電圧信号を出力する。

ここで、上記シールド電極ＳＥについて説明する。
シールド電極ＳＥは、互いに隙間を置いて重ねられた表示電極としての画素電極ＰＥ及び第１電極としての上部電極Ｃ１間に位置している。シールド電極ＳＥは、画素電極ＰＥ及び上部電極Ｃ１に絶縁されている。シールド電極ＳＥは、特定の電位に設定可能である。この実施の形態において、シールド電極ＳＥは、電圧電源線ＰＬと同じ高電位に設定される。

次に、有機ＥＬ素子ＯＬＥＤに発光（画像を表示）させる場合の画素ＰＸの動作について説明する。
上記のように構成された有機ＥＬ表示装置において、まず、走査信号線ドライバＹＤＲから、画素スイッチＳＷをオン状態とするレベル（オン電位）、ここでは、ローレベルの制御信号ＳＧが出力され、出力スイッチＢＣＴをオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号ＢＧが出力される。

このため、画素スイッチＳＷがオンに切換えられる。これにより、駆動トランジスタＤＲのゲート電位がオン電位に設定されるとともに保持容量Ｃの上部電極Ｃ１が、映像信号線ドライバＸＤＲから、映像信号線ＶＬを介して供給される映像信号電圧Ｖｓｉｇにより、映像信号電位 (Ｖｓｉｇ)に設定される。

これにより、画像の階調を得るための電位だけ駆動トランジスタＤＲのゲート電位を変位させることができる。言い換えると、駆動トランジスタＤＲのゲート電位は、所望の発光電流を流すことができる状態に設定される。その後、出力スイッチＢＣＴをオン状態とするローレベルの制御信号ＢＧを出力させることにより、駆動トランジスタＤＲから駆動信号を有機ＥＬ素子ＯＬＥＤに出力させるものである。言い換えると、有機ＥＬ素子ＯＬＥＤに、画像の階調に応じた駆動電流が与えられる。

ここで、本願発明者は、シールド電極ＳＥを設けた場合と設けない場合とで、有機ＥＬ素子ＯＬＥＤに印加される電圧値を調査した。調査する際、有機ＥＬ素子ＯＬＥＤとして、閾値電圧２Ｖ、白発光（表示）時印加電圧５Ｖの有機ＥＬダイオードを用いた。シールド電極ＳＥを設けない場合、白発光時の有機ＥＬ素子ＯＬＥＤへの印加電圧は１００ｍＶロスした。そして、シールド電極ＳＥを設けた場合、このロスを１０ｍＶ以下にすることができた。

以上のように構成された有機ＥＬ表示装置によれば、シールド電極ＳＥは、画素電極ＰＥ及び上部電極Ｃ１間に位置している。シールド電極ＳＥは、特定の電位に設定されている。このため、シールド電極ＳＥを設けていない場合に比べ、画素電極ＰＥと上部電極Ｃ１との間に生じる寄生容量を低減させることができる。有機ＥＬ素子ＯＬＥＤの面積を極大化させた場合でも、画素電極ＰＥと上部電極Ｃ１との間の寄生容量を小さくできる。

発光期間中における駆動トランジスタＤＲのゲート電位の変化を抑制することができる。これにより、白輝度の低下や映像信号電圧のダイナミックレンジロスの少ない有機ＥＬ表示装置を得ることができる。
上記したことから、表示品位に優れたアクティブマトリクス型表示装置を得ることができる。

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

例えば、シールド電極ＳＥは、少なくとも駆動トランジスタＤＲのゲート又は上部電極Ｃ１に重なっていれば上述した効果を得ることができる。電圧電源線ＰＬのストライプ部ＰＬａからシールド電極ＳＥを延在させる場合について説明したが、これに限定されるものではなく、少なくとも発光期間中に電位変化を伴わない配線又は電極を延在させてシールド電極を形成すれば良い。

駆動トランジスタＤＲ、出力スイッチＢＣＴ及び画素スイッチＳＷは、ｐチャネル型のトランジスタに限らず、ｎチャネル型のトランジスタにより構成してもよい。
この発明は、有機ＥＬ表示装置に限定されるものではなく、アクティブマトリクス型表示装置であれば適用可能である。

本発明の実施の形態に係る有機ＥＬ表示装置を概略的に示す平面図。 上記有機ＥＬ表示装置の駆動トランジスタ及び有機ＥＬ素子を示す断面図。 上記有機ＥＬ表示装置における画素の等価回路を示す図。 図３に示した画素を示す概略平面図。 図４の線Ａ−Ａに沿った表示パネルの断面図であり、特に、保持容量、シールド電極及び画素電極を示す図。

符号の説明

ＳＵＢ…基板、ＤＰ…表示パネル、ＰＸ…画素、ＢＬ…基準信号線、ＶＬ…映像信号線、ＰＬ…電圧電源線、ＰＬａ…ストライプ部、ＲＬ…基準電圧電源線、ＳＬ，ＣＬ…走査信号線、ＤＲ…駆動トランジスタ、ＯＬＥＤ…有機ＥＬ素子、ＳＷ…画素スイッチ、ＢＣＴ…出力スイッチ、Ｃ…保持容量、Ｃ１…上部電極、Ｃ２…下部電極、ＳＧ，ＢＧ…制御信号、Ｖｓｉｇ…映像信号電圧、ＰＥ…画素電極、ＳＥ…シールド電極。

Claims (3)

1. 基板と、
   前記基板上に形成された複数の映像信号線と、
   前記基板上に形成され、各映像信号線に接続された複数の画素と、を備え、
   各画素は、
   第１電源端子と、
   第２電源端子と、
   前記第１電源端子及び第２電源端子間に接続された駆動トランジスタと、
   前記駆動トランジスタ及び第２電源端子間に接続され、前記駆動トランジスタに接続された表示電極を含んだ表示素子と、
   前記駆動トランジスタのゲートに接続された第１電極及び前記第１電極に隙間を置いて重ねられた第２電極を含んだ保持容量と、
   互いに隙間を置いて重ねられた前記表示電極及び第１電極間に位置し、前記表示電極及び第１電極に絶縁され、特定の電位に設定可能なシールド電極と、を有しているアクティブマトリクス型表示装置。
2. 前記表示素子に対して前記基板の反対側に画像を表示する請求項１に記載のアクティブマトリクス型表示装置。
3. 前記駆動トランジスタは、トップゲート型の薄膜トランジスタである請求項１に記載のアクティブマトリクス型表示装置。

Images