JP2010091608A - アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 - Google Patents
アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2010091608A JP2010091608A JP2008258575A JP2008258575A JP2010091608A JP 2010091608 A JP2010091608 A JP 2010091608A JP 2008258575 A JP2008258575 A JP 2008258575A JP 2008258575 A JP2008258575 A JP 2008258575A JP 2010091608 A JP2010091608 A JP 2010091608A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- gate
- voltage
- initialization
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】階調再現性に優れ、輝度ムラを抑制できるアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供する。
【解決手段】アクティブマトリクス型表示装置は、複数の映像信号線VLと、複数の画素PXと、駆動部とを備えている。各画素PXは、駆動トランジスタDRと、表示素子と、出力スイッチSWaと、キャンセルスイッチSWcと、書込みスイッチSWdと、駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチSWeと、リセット電圧を出力させるかどうか切換えるリセットスイッチSWbと、第1容量部Ckと、第2容量部Csとを有している。
【選択図】 図3
【解決手段】アクティブマトリクス型表示装置は、複数の映像信号線VLと、複数の画素PXと、駆動部とを備えている。各画素PXは、駆動トランジスタDRと、表示素子と、出力スイッチSWaと、キャンセルスイッチSWcと、書込みスイッチSWdと、駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチSWeと、リセット電圧を出力させるかどうか切換えるリセットスイッチSWbと、第1容量部Ckと、第2容量部Csとを有している。
【選択図】 図3
Description
この発明は、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法に関する。
近年、アクティブマトリクス型表示装置として、アクティブマトリクス型有機エレクトロルミネッセンス(EL)表示装置が開発されている。アクティブマトリクス型有機エレクトロルミネッセンス(EL)表示装置では、各画素で表示させる画像の階調を、映像信号の大きさで制御している。映像信号として電圧信号を利用するアクティブマトリクス型有機EL表示装置が開示されている(例えば、特許文献1参照)。
特許文献1に記載された表示装置の画素は、pチャネル電界効果トランジスタである駆動トランジスタと、有機EL素子と、第1及び第2キャパシタと、第1乃至第3スイッチングトランジスタとを含んでいる。駆動トランジスタと第1スイッチングトランジスタと有機EL素子とは、高電位電源線と低電位電源線との間で、この順に直列に接続されている。第1キャパシタは、高電位電源線と駆動トランジスタのゲートとの間に接続されている。第2スイッチングトランジスタは、駆動トランジスタのドレインとゲートとの間に接続されている。第2キャパシタの一方の電極は、駆動トランジスタのゲートに接続されている。第3スイッチングトランジスタは、映像信号線と第2キャパシタの他方の電極との間に接続されている。
駆動トランジスタのゲートには、映像信号に対応したゲート電圧が与えられる。これにより、駆動トランジスタからは、映像信号に対応した安定した電流が対応する有機EL素子に供給され、映像信号に応じた輝度で該有機EL素子が発光することになる。
駆動トランジスタに対するゲート電圧は、電圧信号方式或は電流信号方式により与えられる。発光素子の画素回路に関する技術として、サーノフ型画素回路と呼ばれる電圧信号(或は電圧書込み)方式を示した技術が開示されている(例えば、特許文献1及び特許文献2参照)。
米国特許第6229506号明細書(第3図)
特開2006−146257号公報
上記画素回路においては、スイッチトランジスタのオンオフ動作により、ゲート電圧が、例えば、1フレーム毎に設定される。このため、駆動トランジスタのゲート電位が変動し、有機EL素子へ供給される電流量までも変動してしまう恐れがある。このような悪影響が生じる一因として、画素回路を構成するスイッチトランジスタの“突き抜け電圧”が挙げられる。上記のゲート電圧の値が変動すると、駆動トランジスタの出力電流量が変動し、有機EL素子を映像信号に応じた輝度で動作させることができなくなってしまう。
この発明は以上の点に鑑みなされたもので、その目的は、階調再現性に優れ、輝度ムラを抑制できるアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供することにある。
この発明は以上の点に鑑みなされたもので、その目的は、階調再現性に優れ、輝度ムラを抑制できるアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供することにある。
上記課題を解決するため、本発明の態様に係るアクティブマトリクス型表示装置は、
複数の映像信号線と、
前記各映像信号線に接続された複数の画素と、
前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、
前記各画素は、駆動トランジスタと、前記駆動トランジスタのドレインに接続された表示素子と、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチと、リセット電圧を出力させるかどうか切換えるリセットスイッチと、前記駆動トランジスタのゲート並びに前記リセットスイッチ及び書込みスイッチ間に接続された第1容量部と、前記駆動トランジスタのゲート及びソース間に接続された第2容量部と、を有している。
複数の映像信号線と、
前記各映像信号線に接続された複数の画素と、
前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、
前記各画素は、駆動トランジスタと、前記駆動トランジスタのドレインに接続された表示素子と、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチと、リセット電圧を出力させるかどうか切換えるリセットスイッチと、前記駆動トランジスタのゲート並びに前記リセットスイッチ及び書込みスイッチ間に接続された第1容量部と、前記駆動トランジスタのゲート及びソース間に接続された第2容量部と、を有している。
また、本発明の他の態様に係るアクティブマトリクス型表示装置の駆動方法は、
複数の映像信号線と、前記各映像信号線に接続された複数の画素と、前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、前記各画素は、駆動トランジスタと、前記駆動トランジスタのドレインに接続された表示素子と、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチと、リセット電圧を出力させるかどうか切換えるリセットスイッチと、前記駆動トランジスタのゲート並びに前記リセットスイッチ及び書込みスイッチ間に接続された第1容量部と、前記駆動トランジスタのゲート及びソース間に接続された第2容量部と、を有しているアクティブマトリクス型表示装置の駆動方法において、
初期化期間に、前記初期化スイッチ、リセットスイッチ及びキャンセルスイッチを導通状態にさせ、前記出力スチッチ及び書込みスイッチを非導通状態にさせ、前記初期化電圧を前記初期化スイッチを介して前記駆動トランジスタのゲートに印加し前記駆動トランジスタのゲート及びドレインを初期化電位に設定し、かつ、前記リセット電圧を前記リセットスイッチを介して前記第1容量部に印加し前記第1容量部に記憶させ、
前記初期化期間に続くキャンセル期間に、前記初期化スイッチを非導通状態に切換え、前記第1容量部に前記リセット電圧の印加を維持させ、前記駆動トランジスタのゲート及びソース間の電圧を前記閾値電圧に設定し、前記閾値電圧を前記第2容量部に記憶させ、
前記キャンセル期間に続く書込み期間に、前記キャンセルスイッチ及びリセットスイッチを非導通状態に切換え、前記書込みスイッチを導通状態に切換え、前記表示素子に表示させる画像の階調に対応させた映像信号電圧を前記書込みスイッチを介して前記第1容量部に印加し前記第1容量部に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記書込み期間に続く表示期間に、前記書込みスイッチを非導通状態に切換え、前記出力スイッチを導通状態に切換え、前記駆動トランジスタから駆動信号を前記表示素子に出力させている。
複数の映像信号線と、前記各映像信号線に接続された複数の画素と、前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、前記各画素は、駆動トランジスタと、前記駆動トランジスタのドレインに接続された表示素子と、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチと、リセット電圧を出力させるかどうか切換えるリセットスイッチと、前記駆動トランジスタのゲート並びに前記リセットスイッチ及び書込みスイッチ間に接続された第1容量部と、前記駆動トランジスタのゲート及びソース間に接続された第2容量部と、を有しているアクティブマトリクス型表示装置の駆動方法において、
初期化期間に、前記初期化スイッチ、リセットスイッチ及びキャンセルスイッチを導通状態にさせ、前記出力スチッチ及び書込みスイッチを非導通状態にさせ、前記初期化電圧を前記初期化スイッチを介して前記駆動トランジスタのゲートに印加し前記駆動トランジスタのゲート及びドレインを初期化電位に設定し、かつ、前記リセット電圧を前記リセットスイッチを介して前記第1容量部に印加し前記第1容量部に記憶させ、
前記初期化期間に続くキャンセル期間に、前記初期化スイッチを非導通状態に切換え、前記第1容量部に前記リセット電圧の印加を維持させ、前記駆動トランジスタのゲート及びソース間の電圧を前記閾値電圧に設定し、前記閾値電圧を前記第2容量部に記憶させ、
前記キャンセル期間に続く書込み期間に、前記キャンセルスイッチ及びリセットスイッチを非導通状態に切換え、前記書込みスイッチを導通状態に切換え、前記表示素子に表示させる画像の階調に対応させた映像信号電圧を前記書込みスイッチを介して前記第1容量部に印加し前記第1容量部に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記書込み期間に続く表示期間に、前記書込みスイッチを非導通状態に切換え、前記出力スイッチを導通状態に切換え、前記駆動トランジスタから駆動信号を前記表示素子に出力させている。
この発明によれば、階調再現性に優れ、輝度ムラを抑制できるアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供することができる。
以下、図面を参照しながらこの発明に係るアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を有機EL表示装置および有機EL表示装置の駆動方法に適用した実施の形態について詳細に説明する。
図1は、本発明の一態様に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。図3は、図1の表示装置が含む画素の等価回路図である。なお、図2では、表示装置を、その表示面,すなわち前面又は光出射面,が下方を向き、背面が上方を向くように描いている。
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機EL表示装置である。この有機EL表示装置は、図1に示すように、表示パネルDPと、映像信号線ドライバXDRと、走査信号線ドライバYDR1、YDR2と、映像信号線ドライバXDR及び走査信号線ドライバYDR1、YDR2を介して表示パネルDPを制御するコントローラ12とを含んでいる。コントローラ12、映像信号線ドライバXDR及び走査信号線ドライバYDR1、YDR2は駆動部10を形成している。この実施の形態において、表示パネルDPは有機ELパネルである。
表示パネルDPは、図1及び図2に示すように、例えば、ガラス基板などの絶縁性の基板SUBを含んでいる。基板SUB上には、図2に示すように、アンダーコート層UCが形成されている。アンダーコート層UCは、例えば、基板SUB上にSiNX層とSiOX層とをこの順に積層してなる。
アンダーコート層UC上では、チャネル層SCが配列している。各チャネル層SCは、例えば、p型領域とn型領域とを含んだポリシリコン層である。アンダーコート層UC上では、図示しない下部電極がさらに配列している。これら下部電極は、例えば、n+型ポリシリコン層である。
チャネル層SC及び下部電極は、ゲート絶縁膜GIで被覆されている。ゲート絶縁膜GIは、例えばTEOS(tetraethyl orthosilicate)などを用いて形成することができる。
ゲート絶縁膜GI上には、図1及び図3に示す走査信号線SL1乃至SL7、電圧電源線SLa及び基準電圧電源線SLbが形成されている。ここでは、電圧電源線SLaが高電位電源配線であり、基準電圧電源線SLbが低電位電源配線である。走査信号線SL1乃至SL7、電圧電源線SLa及び基準電圧電源線SLbは、図1に示すように、各々が後述する画素PXの行方向(X方向)に延びており、画素PXの列方向(Y方向)に配列している。走査信号線SL1乃至SL7、電圧電源線SLa及び基準電圧電源線SLbは、例えばMoWなどからなる。
ゲート絶縁膜GI上では、図示しない上部電極がさらに配列している。これら上部電極は、例えばMoWなどからなる。上部電極は、走査信号線SL1乃至SL7、電圧電源線SLa及び基準電圧電源線SLbと同一の工程で形成することができる。
走査信号線SL1、SL2、SL4、SL5及びSL6のそれぞれはチャネル層SCと交差しており、これら交差部は薄膜トランジスタを構成している。また、上部電極はチャネル層SCと交差しており、これら交差部も薄膜トランジスタを構成している。
具体的には、走査信号線SL1とチャネル層SCとの交差部が形成している薄膜トランジスタは、図1乃至図3に示す出力スイッチSWaである。走査信号線SL2とチャネル層SCとの交差部が形成している薄膜トランジスタは、図1及び図3に示す書込みスイッチSWdである。走査信号線SL4とチャネル層SCとの交差部が形成している薄膜トランジスタは、図1及び図3に示すリセットスイッチSWbである。
走査信号線SL5とチャネル層SCとの交差部が形成している薄膜トランジスタは、図1及び図3に示すキャンセルスイッチSWcである。走査信号線SL6とチャネル層SCとの交差部が形成している薄膜トランジスタは、図1及び図3に示す初期化スイッチSWeである。上部電極とチャネル層SCとの交差部が形成している薄膜トランジスタは、図1及び図3に示す駆動トランジスタDRである。
なお、この例では、駆動トランジスタDR及びスイッチSWa、SWb、SWc、SWd、SWeは、トップゲート型のpチャネル薄膜トランジスタである。また、図2において参照符号Gで示す部分は、走査信号線SL1に接続された、出力スイッチSWaのゲートである。
電圧電源線SLaは、駆動トランジスタDRのソースと第2容量部Csの下部電極とに接続されている。基準電圧電源線SLbは、後述する有機EL素子OLEDの対向電極CEに接続されている。走査信号線SL3は、初期化スイッチSWeのソースに接続されている。走査信号線SL7は、リセットスイッチSWbのソースに接続されている。
上部電極は、下部電極と向き合っている。上部電極と、下部電極と、これらの間に介在しているゲート絶縁膜GIとは、図1及び図3に示す第1容量部Ck及び第2容量部Csを構成している。ここでは、第1容量部Ck及び第2容量部Csはキャパシタである。
ゲート絶縁膜GI、走査信号線SL1乃至SL7、電圧電源線SLa、基準電圧電源線SLb及び上部電極は、図2に示す層間絶縁膜IIで被覆されている。層間絶縁膜IIは、例えばプラズマCVD法などにより成膜されたSiOXなどからなる。
層間絶縁膜II上には、図1及び図3に示す映像信号線VLが形成されている。映像信号線VLは、図1に示すように、各々がY方向に延びており、X方向に配列している。映像信号線VLは、書込みスイッチSWdのソースに接続されている。
層間絶縁膜II上には、図2に示すソース電極SE及びドレイン電極DEがさらに形成されている。ソース電極SE及びドレイン電極DEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介してチャネル層SCのソース領域及びドレイン領域にそれぞれ接続されている。ソース電極SE及びドレイン電極DEは、画素PXが含む素子間の接続に利用されている。
映像信号線VLとソース電極SEとドレイン電極DEとは、例えば、Mo/Al/Moの三層構造を有している。これらは、同一工程で形成可能である。映像信号線VLとソース電極SEとドレイン電極DEとは、図2に示すパッシベーション膜PSで被覆されている。パッシベーション膜PSは、例えばSiNXなどからなる。
パッシベーション膜PS上では、画素電極PEが配列している。各画素電極PEは、パッシベーション膜PSに設けたコンタクトホールを介して、図2の出力スイッチSWaのドレイン電極DEに接続されている。
画素電極PEは、この例では光透過性の前面電極である。また、画素電極PEは、この例では陽極である。画素電極PEの材料としては、例えば、ITO(Indium Tin Oxide)などの透明な導電材料を使用することができる。
パッシベーション膜PS上には、さらに、隔壁絶縁層PIが形成されている。隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔が設けられているか、或いは、画素電極PEが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層PIは、画素電極PEに対応した位置に貫通孔を有している。隔壁絶縁層PIは、例えば、有機絶縁層である。隔壁絶縁層PIは、例えば、フォトリソグラフィ技術を用いて形成されている。
画素電極PE上には、活性層として、発光層を含んだ有機物層ORGが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ORGは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
隔壁絶縁層PI及び有機物層ORGは、対向電極CEで被覆されている。この例では、対向電極CEは、画素PX間で互いに接続された電極,すなわち共通電極,である。また、この例では、対向電極CEは、陰極であり且つ光反射性の背面電極である。対向電極CEは、例えば、パッシベーション膜PSと隔壁絶縁層PIとに設けられたコンタクトホールを介して、基準電圧電源線SLbに電気的に接続されている。各々の有機EL素子OLEDは、画素電極PEと、有機物層ORGと、対向電極CEとを含んでいる。
各画素PXは、図1に示すように、駆動トランジスタDRと、スイッチSWa乃至SWeと、表示素子としての有機EL素子OLEDと、第1容量部Ckと、第2容量部Csとを含んでいる。上記の通り、この例では、駆動トランジスタDR及びスイッチSWa乃至SWeはpチャネル薄膜トランジスタである。
駆動トランジスタDRと出力スイッチSWaと有機EL素子OLEDとは、電圧電源線SLaと基準電圧電源線SLbとの間で、この順に直列に接続されている。電圧電源線SLaには電源電圧Vddが印加され、基準電圧電源線SLbには電源電圧Vssが印加されている。電源電圧Vdd及び電源電圧Vssは、それぞれ定電圧である。電圧電源線SLaの電位及び基準電圧電源線SLbの電位を比べた場合、電圧電源線SLaの電位は相対的にハイレベルであり、基準電圧電源線SLbの電位は相対的にローレベルである。このため、電圧電源線SLaの節点ND1は高電位電源端子であり、基準電圧電源線SLbの節点ND2は低電位電源端子である。この実施の形態において、基準電圧電源線SLbの電位は接地電位である。
具体的には、駆動トランジスタDRのソースは節点ND1に接続されており、有機EL素子OLEDの対向電極CEは節点ND2に接続されている。出力スイッチSWaは、駆動トランジスタDRのドレインと有機EL素子OLEDの画素電極PEとの間に接続されており、そのゲートは走査信号線SL1に接続されている。出力スイッチSWaは、走査信号線SL1から供給される制御信号BGに応答してオン(導通状態)、オフ(非導通状態)される。
キャンセルスイッチSWcは、駆動トランジスタDRのゲートとドレインとの間に接続されている。キャンセルスイッチSWcのゲートは、走査信号線SL5に接続されている。キャンセルスイッチSWcは、走査信号線SL5から供給される制御信号CGに応答してオン、オフされる。
書込みスイッチSWdは、映像信号線VLと第1容量部Ckの下部電極との間に接続されている。書込みスイッチSWdのゲートは、走査信号線SL2に接続されている。書込みスイッチSWdは、走査信号線SL2から供給される制御信号SGに応答してオン、オフされる。書込みスイッチSWdは、映像信号線VLを介して伝送される映像信号電圧Vsigを出力させるかどうか切換えるものである。
初期化スイッチSWeは、走査信号線SL3と駆動トランジスタDRのゲートとの間に接続されている。初期化スイッチSWeのゲートは、走査信号線SL6に接続されている。初期化スイッチSWeは、走査信号線SL6から供給される制御信号IGに応答してオン、オフされる。初期化スイッチSWeは、走査信号線SL3を介して伝送される初期化電圧Viniを出力させるかどうか切換えるものである。
リセットスイッチSWbは、走査信号線SL7と第1容量部Ckの下部電極との間に接続されている。リセットスイッチSWbのゲートは、走査信号線SL4に接続されている。リセットスイッチSWbは、走査信号線SL4から供給される制御信号RGに応答してオン、オフされる。リセットスイッチSWbは、走査信号線SL7を介して伝送されるリセット電圧Vresetを出力させるかどうか切換えるものである。
第1容量部Ckは、駆動トランジスタDRのゲート並びにリセットスイッチSWbのドレイン及び書込みスイッチSWdのドレイン間に接続されている。より詳しくは、第1容量部Ckの上部電極が駆動トランジスタDRのゲートに接続されている。第1容量部Ckの下部電極がリセットスイッチSWbのドレイン及び書込みスイッチSWdのドレインに接続されている。第1容量部Ckは、リセット電圧Vreset及び映像信号電圧Vsigを保持(記憶)するものである。
第2容量部Csは、駆動トランジスタDRのゲート及びソース間に接続されている。より詳しくは、第2容量部Csの上部電極が駆動トランジスタDRのゲートに接続されている。第2容量部Csの下部電極が駆動トランジスタDRのソースに接続されている。第2容量部Csは、駆動トランジスタDRのゲート及びソース間の電位差を保持するものである。
映像信号線ドライバXDR及び走査信号線ドライバYDR1、YDR2は、この例では、基板SUB上にCOG(chip on glass)実装している。映像信号線ドライバXDR及び走査信号線ドライバYDR1、YDR2は、COG実装する代わりに、TCP(tape carrier package)実装してもよい。
一方、図1に示すコントローラ12は表示パネルDPの外部に配置されたプリント回路基板上に形成され、映像信号線ドライバXDR及び走査信号線ドライバYDR1、YDR2を制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、及び水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
そして、コントローラ12は、これら垂直走査制御信号および水平走査制御信号をそれぞれ映像信号線ドライバXDR及び走査信号線ドライバYDR1、YDR2に供給すると共に、水平及び垂直走査タイミングに同期してデジタル映像信号を映像信号線ドライバXDRに供給する。
映像信号線ドライバXDRには、映像信号線VLが接続されている。映像信号線ドライバXDRは、映像信号線VLに映像信号として映像信号電圧Vsigを出力する。
走査信号線ドライバYDR1には、制御信号線である走査信号線SL3及びSL7が接続されている。この例では、走査信号線ドライバYDR1には、電圧電源線SLa及び基準電圧電源線SLbがさらに接続されている。走査信号線ドライバYDR1は、走査信号線SL3に初期化電圧Viniを出力し、走査信号線SL7にリセット電圧Vresetを出力する。
走査信号線ドライバYDR1には、制御信号線である走査信号線SL3及びSL7が接続されている。この例では、走査信号線ドライバYDR1には、電圧電源線SLa及び基準電圧電源線SLbがさらに接続されている。走査信号線ドライバYDR1は、走査信号線SL3に初期化電圧Viniを出力し、走査信号線SL7にリセット電圧Vresetを出力する。
走査信号線ドライバYDR2には、走査信号線SL1、SL2、SL4、SL5及びSL6が接続されている。走査信号線ドライバYDR2は、走査信号線SL1に制御信号BGを出力し、走査信号線SL2に制御信号SGを出力し、走査信号線SL4に制御信号RGを出力し、走査信号線SL5に制御信号CGを出力し、走査信号線SL6に制御信号IGを出力する。
次に、有機EL素子OLEDに発光(画像を表示)させる場合の画素PXの動作について説明する。
上記のように構成された有機EL表示装置において、画素PXの動作は、リセット動作、キャンセル動作(閾値キャンセル動作)、書込み動作及び表示動作としての発光動作に分けられる。これら一連の動作は、例えば、1垂直走査期間に行われる。
ここで、図4は、制御信号IG、RG、CG、SG、BGのオン、オフタイミングを示すタイミングチャートである。
上記のように構成された有機EL表示装置において、画素PXの動作は、リセット動作、キャンセル動作(閾値キャンセル動作)、書込み動作及び表示動作としての発光動作に分けられる。これら一連の動作は、例えば、1垂直走査期間に行われる。
ここで、図4は、制御信号IG、RG、CG、SG、BGのオン、オフタイミングを示すタイミングチャートである。
まず、リセット動作について説明する。
リセット動作は、リセット期間T1行われる。
図5には、リセット期間T1における画素PXを示している。
リセット動作は、リセット期間T1行われる。
図5には、リセット期間T1における画素PXを示している。
図1、図3、図4及び図5に示すように、リセット動作では、走査信号線ドライバYDR2から、書込みスイッチSWdをオフ状態とするレベル(オフ電位)、ここでは、ハイレベルの制御信号SGが出力されている状態で、出力スイッチSWaをオフ状態とするオフ電位の制御信号BGが出力される。
同時に、走査信号線ドライバYDR2から、初期化スイッチSWe、リセットスイッチSWb及びキャンセルスイッチSWcをオン状態とするレベル(オン電位)、ここではローレベルの制御信号IG、RG、CGが出力される。
このため、出力スイッチSWaがオフ、初期化スイッチSWe、リセットスイッチSWb及びキャンセルスイッチSWcがオンに切換えられる。これにより、初期化電圧Viniが初期化スイッチSWeを介して駆動トランジスタDRのゲートに印加され、駆動トランジスタDRのゲート及びドレインが初期化電位に設定されるとともに、リセット電圧VresetがリセットスイッチSWbを介して第1容量部CkのリセットスイッチSWb側の電極(下部電極)に印加され、第1容量部Ckに記憶される。
次に、キャンセル動作について説明する。
キャンセル動作は、リセット期間T1に続くキャンセル期間T2に行われる。
図6には、キャンセル期間T2における画素PXを示している。
キャンセル動作は、リセット期間T1に続くキャンセル期間T2に行われる。
図6には、キャンセル期間T2における画素PXを示している。
図1、図3、図4及び図6に示すように、キャンセル動作では、走査信号線ドライバYDR2から、出力スイッチSWa及び書込みスイッチSWdにオフ電位の制御信号BG、SGの出力が維持され、リセットスイッチSWb及びキャンセルスイッチSWcにオン電位の制御信号RG、CGの出力が維持され、初期化スイッチSWeにオフ電位の制御信号IGが出力される。
このため、初期化スイッチSWeがオフに切換えられる。これにより、第1容量部Ckにリセット電圧Vresetの印加が維持され、駆動トランジスタDRのゲート及びドレインの同電位の状態を保ったまま駆動トランジスタDRにキャンセル電流が流れ、駆動トランジスタDRのゲート及びソースの間の電圧は閾値電圧に徐々に近づいて行くことになる。
そして、駆動トランジスタDRのゲート及びソースの間の電圧が閾値電圧に到達すると、駆動トランジスタDRのゲート電位の変化が止まる。これにより、駆動トランジスタDRのゲート及びソース間の電圧が上記閾値電圧に設定され、第2容量部Csには上記閾値電圧が保持(記憶)される。
次に、書込み動作について説明する。
書込み動作は、キャンセル期間T2に続く書込み期間T3に行われる。
図9には、書込み期間T3における画素PXを示している。
書込み動作は、キャンセル期間T2に続く書込み期間T3に行われる。
図9には、書込み期間T3における画素PXを示している。
図1、図3、図4及び図9に示すように、書込み動作では、走査信号線ドライバYDR2から、出力スイッチSWa及び初期化スイッチSWeにオフ電位の制御信号BG、IGの出力が維持され、リセットスイッチSWb及びキャンセルスイッチSWcにオフ電位の制御信号RG、CGが出力され、書込みスイッチSWdにオン電位の制御信号SGが出力される。
このため、リセットスイッチSWb及びキャンセルスイッチSWcがオフ、書込みスイッチSWdがオンに切換えられる。これにより、第1容量部Ckの書込みスイッチSWd側の電極(下部電極)の電位は、映像信号線ドライバXDRから、映像信号線VL及び書込みスイッチSWdを介して供給される映像信号電圧Vsigにより、リセット電圧Vresetから映像信号電位(Vsig)に変位される。
すなわち、有機EL素子OLEDに表示させる画像の階調に対応させた映像信号電圧Vsigを書込みスイッチSWdを介して第1容量部Ckに印加し第1容量部Ckに記憶させる。そして、第1容量部Ckの下部電極の電位変化にともない、駆動トランジスタDRのゲート電位は変位する。言い換えると、駆動トランジスタDRのゲート電位は、所望の発光電流を流すことができる状態に設定される。
図4、図7及び図8に示すように、この実施の形態において、キャンセル期間T2から書込み期間T3に移行する際、キャンセルスイッチSWcを非導通状態に切換えた後、リセットスイッチSWbを非導通状態に切換えている。
より詳しくは、キャンセルスイッチSWc及びリセットスイッチSWbをオフする際、キャンセルスイッチSWcをリセットスイッチSWbよりも1マイクロ秒以上先行させてオフさせている。このため、キャンセルスイッチSWcをオフしたときに発生する突き抜け電圧による駆動トランジスタDRのゲート電位変動に与える悪影響を低減させることができる。
次に、発光動作について説明する。
発光動作は、書込み期間T3に続く表示期間としての発光期間T4に行われる。
図10には、発光期間T4における画素PXを示している。
発光動作は、書込み期間T3に続く表示期間としての発光期間T4に行われる。
図10には、発光期間T4における画素PXを示している。
図1、図3、図4及び図10に示すように、発光動作では、走査信号線ドライバYDR2から、初期化スイッチSWe、リセットスイッチSWb及びキャンセルスイッチSWcにオフ電位の制御信号IG、RG、CGの出力が維持され、書込みスイッチSWdにオフ電位の制御信号SGが出力され、出力スイッチSWaにオン電位の制御信号BGが出力される。
このため、書込みスイッチSWdがオフ、出力スイッチSWaがオンに切換えられる。これにより、駆動トランジスタDRから駆動信号を有機EL素子OLEDに出力させる。言い換えると、有機EL素子OLEDに、画像の階調に応じた駆動電流が与えられる。
以上のように構成された有機EL表示装置および有機EL表示装置の駆動方法によれば、画素PXは、駆動トランジスタDRと、有機EL素子OLEDと、出力スイッチSWaと、キャンセルスイッチSWcと、SWd書込みスイッチと、第1容量部Ckと、第2容量部Csとを有している。画素PXは、初期化スイッチSWeと、リセットスイッチSWbとをさらに有している。
キャンセル期間T2に駆動トランジスタDRのゲート及びソース間の電圧を上記閾値電圧に設定できる、すなわち、電圧のばらつきを抑制できるため、有機EL素子OLEDには映像信号電圧Vsigに見合う発光電流を流すことができる。
また、キャンセル期間T2から書込み期間T3に移行する際、キャンセルスイッチSWcをオフに切換えた後、リセットスイッチSWbをオフに切換えている。このため、キャンセルスイッチSWcをオフしたときに発生する突き抜け電圧による駆動トランジスタDRのゲート電位変動に与える悪影響を低減させることができる。
上記したことから、階調再現性に優れ、輝度ムラを抑制できる有機EL表示装置および有機EL表示装置の駆動方法を得ることができる。
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
また、上述した実施の形態と同様の閾値キャンセル機能を持ち、電圧信号方式画素PXを有した有機EL表示装置および有機EL表示装置の駆動方法に本発明を適用しても、上述した実施の形態と同様の効果を得ることが期待できる。
駆動トランジスタDR、及びスイッチSWa乃至SWeは、pチャネル型のトランジスタに限らず、nチャネル型のトランジスタにより構成してもよい。
この発明は、有機EL表示装置および有機EL表示装置の駆動方法に限定されるものではなく、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法であれば適用可能である。
この発明は、有機EL表示装置および有機EL表示装置の駆動方法に限定されるものではなく、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法であれば適用可能である。
DP…表示パネル、SUB…基板、PX…画素、DR…駆動トランジスタ、SWa…出力スイッチ、SWd…書込みスイッチ、SWb…リセットスイッチ、SWc…キャンセルスイッチ、SWe…初期化スイッチ、Ck…第1容量部、Cs…第2容量部、OLED…有機EL素子、PE…画素電極、ORG…有機物層、CE…対向電極、VL…映像信号線、SL1〜SL7…走査信号線、SLa…電圧電源線、SLb…基準電圧電源線、10…駆動部、YDR1,YDR2…走査信号線ドライバ、XDR…映像信号線ドライバ、12…コントローラ、IG,RG,CG,SG,BG…制御信号、Vsig…映像信号電圧、Vini…初期化電圧、Vreset…リセット電圧、T1…リセット期間、T2…キャンセル期間、T3…書込み期間、T4…発光期間。
Claims (5)
- 複数の映像信号線と、
前記各映像信号線に接続された複数の画素と、
前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、
前記各画素は、駆動トランジスタと、前記駆動トランジスタのドレインに接続された表示素子と、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチと、リセット電圧を出力させるかどうか切換えるリセットスイッチと、前記駆動トランジスタのゲート並びに前記リセットスイッチ及び書込みスイッチ間に接続された第1容量部と、前記駆動トランジスタのゲート及びソース間に接続された第2容量部と、を有しているアクティブマトリクス型表示装置。 - 前記駆動部は、
初期化期間に、前記初期化スイッチ、リセットスイッチ及びキャンセルスイッチを導通状態にさせ、前記出力スチッチ及び書込みスイッチを非導通状態にさせ、前記初期化電圧を前記初期化スイッチを介して前記駆動トランジスタのゲートに印加し前記駆動トランジスタのゲート及びドレインを初期化電位に設定し、かつ、前記リセット電圧を前記リセットスイッチを介して前記第1容量部に印加し前記第1容量部に記憶させ、
前記初期化期間に続くキャンセル期間に、前記初期化スイッチを非導通状態に切換え、前記第1容量部に前記リセット電圧の印加を維持させ、前記駆動トランジスタのゲート及びソース間の電圧を前記閾値電圧に設定し、前記閾値電圧を前記第2容量部に記憶させ、
前記キャンセル期間に続く書込み期間に、前記キャンセルスイッチ及びリセットスイッチを非導通状態に切換え、前記書込みスイッチを導通状態に切換え、前記表示素子に表示させる画像の階調に対応させた映像信号電圧を前記書込みスイッチを介して前記第1容量部に印加し前記第1容量部に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記書込み期間に続く表示期間に、前記書込みスイッチを非導通状態に切換え、前記出力スイッチを導通状態に切換え、前記駆動トランジスタから駆動信号を前記表示素子に出力させる請求項1に記載のアクティブマトリクス型表示装置。 - 前記駆動部は、前記キャンセル期間から前記書込み期間に移行する際、前記キャンセルスイッチを非導通状態に切換えた後、前記リセットスイッチを非導通状態に切換える請求項2に記載のアクティブマトリクス型表示装置。
- 複数の映像信号線と、前記各映像信号線に接続された複数の画素と、前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、前記各画素は、駆動トランジスタと、前記駆動トランジスタのドレインに接続された表示素子と、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチと、リセット電圧を出力させるかどうか切換えるリセットスイッチと、前記駆動トランジスタのゲート並びに前記リセットスイッチ及び書込みスイッチ間に接続された第1容量部と、前記駆動トランジスタのゲート及びソース間に接続された第2容量部と、を有しているアクティブマトリクス型表示装置の駆動方法において、
初期化期間に、前記初期化スイッチ、リセットスイッチ及びキャンセルスイッチを導通状態にさせ、前記出力スチッチ及び書込みスイッチを非導通状態にさせ、前記初期化電圧を前記初期化スイッチを介して前記駆動トランジスタのゲートに印加し前記駆動トランジスタのゲート及びドレインを初期化電位に設定し、かつ、前記リセット電圧を前記リセットスイッチを介して前記第1容量部に印加し前記第1容量部に記憶させ、
前記初期化期間に続くキャンセル期間に、前記初期化スイッチを非導通状態に切換え、前記第1容量部に前記リセット電圧の印加を維持させ、前記駆動トランジスタのゲート及びソース間の電圧を前記閾値電圧に設定し、前記閾値電圧を前記第2容量部に記憶させ、
前記キャンセル期間に続く書込み期間に、前記キャンセルスイッチ及びリセットスイッチを非導通状態に切換え、前記書込みスイッチを導通状態に切換え、前記表示素子に表示させる画像の階調に対応させた映像信号電圧を前記書込みスイッチを介して前記第1容量部に印加し前記第1容量部に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記書込み期間に続く表示期間に、前記書込みスイッチを非導通状態に切換え、前記出力スイッチを導通状態に切換え、前記駆動トランジスタから駆動信号を前記表示素子に出力させるアクティブマトリクス型表示装置の駆動方法。 - 前記キャンセル期間から前記書込み期間に移行する際、前記キャンセルスイッチを非導通状態に切換えた後、前記リセットスイッチを非導通状態に切換える請求項4に記載のアクティブマトリクス型表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008258575A JP2010091608A (ja) | 2008-10-03 | 2008-10-03 | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008258575A JP2010091608A (ja) | 2008-10-03 | 2008-10-03 | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010091608A true JP2010091608A (ja) | 2010-04-22 |
Family
ID=42254418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008258575A Withdrawn JP2010091608A (ja) | 2008-10-03 | 2008-10-03 | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010091608A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012027434A (ja) * | 2010-07-19 | 2012-02-09 | Samsung Mobile Display Co Ltd | 画素及びこれを利用した有機電界発光表示装置 |
WO2017177730A1 (zh) * | 2016-04-11 | 2017-10-19 | 京东方科技集团股份有限公司 | 触控显示模组及其驱动方法、触控显示面板和装置 |
US11908412B1 (en) | 2022-10-11 | 2024-02-20 | HKC Corporation Limited | Pixel driving circuit and display panel |
-
2008
- 2008-10-03 JP JP2008258575A patent/JP2010091608A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012027434A (ja) * | 2010-07-19 | 2012-02-09 | Samsung Mobile Display Co Ltd | 画素及びこれを利用した有機電界発光表示装置 |
US8957837B2 (en) | 2010-07-19 | 2015-02-17 | Samsung Display Co., Ltd. | Pixel and organic light emitting display using the same |
WO2017177730A1 (zh) * | 2016-04-11 | 2017-10-19 | 京东方科技集团股份有限公司 | 触控显示模组及其驱动方法、触控显示面板和装置 |
US10545592B2 (en) | 2016-04-11 | 2020-01-28 | Boe Technology Group Co., Ltd. | Touch display module, method for driving the same, touch display panel and touch display device |
US11908412B1 (en) | 2022-10-11 | 2024-02-20 | HKC Corporation Limited | Pixel driving circuit and display panel |
WO2024078091A1 (zh) * | 2022-10-11 | 2024-04-18 | 惠科股份有限公司 | 像素驱动电路及显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210280131A1 (en) | Display apparatus | |
JP4807366B2 (ja) | 表示装置 | |
KR101529323B1 (ko) | 표시장치 및 그 구동방법 | |
JP5384051B2 (ja) | 画像表示装置 | |
JP2010085695A (ja) | アクティブマトリクス型表示装置 | |
JP2009169071A (ja) | 表示装置 | |
JP2007316511A (ja) | アクティブマトリクス型表示装置 | |
KR20090115692A (ko) | 표시장치 및 표시장치의 구동방법 | |
JP2018013567A (ja) | 表示装置 | |
JP2008233501A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP2009181014A (ja) | アクティブマトリクス型表示装置 | |
JP2014085384A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2006284916A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
JP2017116583A (ja) | 表示装置 | |
JP6116186B2 (ja) | 表示装置 | |
JP2012237931A (ja) | アクティブマトリクス型有機発光表示装置 | |
JP5548503B2 (ja) | アクティブマトリクス型表示装置 | |
JP2010091682A (ja) | アクティブマトリクス型有機el表示装置及びアクティブマトリクス型有機el表示装置の駆動方法 | |
JP2009115840A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2010091608A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2009115839A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2006276707A (ja) | 表示装置及びその駆動方法 | |
JP6186127B2 (ja) | 表示装置 | |
JP2017116576A (ja) | 表示装置 | |
JP2010256819A (ja) | アクティブマトリクス型有機発光表示装置及びアクティブマトリクス型有機発光表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111206 |