JP2010081690A - 同期整流のスタート制御回路 - Google Patents

Abstract

【課題】絶縁型スイッチングＤＣ−ＤＣコンバータの起動時に、出力電圧の落ち込み、アンダーシュートが生じないようにして、コンバータ自体や後段の回路の誤動作を防止し、使用部品の劣化・破損を防ぐ。
【解決手段】絶縁型スイッチングＤＣ−ＤＣコンバータの２次側同期整流回路の同期整流ＦＥＴをオン・オフ制御する同期整流の制御回路である。同期整流ＦＥＴを駆動するドライバ１４と、主スイッチング部１０起動後にドライバの動作電源として徐々に電圧が上昇するスタートスロープ電圧を供給する同期整流ソフトスタート回路１６を具備し、主スイッチング部起動後にスタートスロープ電圧により同期整流ＦＥＴのゲート電圧を徐々に上昇させることで同期整流ＦＥＴのオン抵抗を徐々に低下させて同期整流をソフトスタートさせる。
【選択図】図１

Description

本発明は、絶縁型スイッチングＤＣ−ＤＣコンバータの２次側同期整流回路の同期整流ＦＥＴをオン・オフ制御する制御回路に関し、更に詳しく述べると、コンバータの主スイッチング部の起動時に、同期整流回路にソフトスタートを掛け、出力からの過剰な電力の引き抜きを抑制するようにした同期整流のスタート制御回路に関するものである。

近年、スイッチング電源の効率を高める技術の一つとして、トランス２次側の整流回路を同期整流とすることによって損失を低減することが行われている。同期整流は、整流素子として整流ダイオードに代えてスイッチ素子（通常、ＦＥＴ：電界効果トランジスタが用いられている）を使用するもので、整流素子として導通となるべきときにオン状態となり、非導通となるべきときにオフ状態となるようにスイッチ素子を制御する整流方式である。同期整流方式を採用したスイッチング電源については、例えば特許文献１などに記載がある。

従来技術では、絶縁型スイッチングＤＣ−ＤＣコンバータの起動（主スイッチング部のスイッチング開始）と同時に同期整流動作を開始する。そのため、同期整流ＦＥＴのオン状態が継続し、それによって、該同期整流ＦＥＴが出力側から過剰な電流を吸い込み、出力電圧の異常な落ち込み、アンダーシュートが発生する。すると、絶縁型スイッチングＤＣ−ＤＣコンバータ自体あるいは後段の回路装置が誤動作する可能性があるほか、ＦＥＴを始めとして使用部品の劣化・破損の恐れがある。

特開２００３−１８９６２２号公報

本発明が解決しようとする課題は、絶縁型スイッチングＤＣ−ＤＣコンバータの起動時に、出力電圧の落ち込み、アンダーシュートが生じないようにして、コンバータ自体や後段の回路の誤動作を防止し、使用部品の劣化・破損を防ぐことである。

本発明は、絶縁型スイッチングＤＣ−ＤＣコンバータの２次側同期整流回路の同期整流ＦＥＴをオン・オフ制御する制御回路において、前記同期整流ＦＥＴを駆動するドライバと、絶縁型スイッチングＤＣ−ＤＣコンバータの主スイッチング部起動後に前記ドライバの動作電源として徐々に電圧が上昇するスタートスロープ電圧を供給する同期整流ソフトスタート回路を具備し、主スイッチング部起動後に前記スタートスロープ電圧により同期整流ＦＥＴのゲート電圧を徐々に上昇させることで該同期整流ＦＥＴのオン抵抗を徐々に低下させて同期整流をソフトスタートさせるようにしたことを特徴とする同期整流のスタート制御回路である。

ここで、例えば絶縁型スイッチングＤＣ−ＤＣコンバータのトランスの２次巻線の出力電圧と、主スイッチング部のスイッチングを制御するパルス幅変調信号との論理和をとるＯＲゲートを具備し、前記同期整流ＦＥＴを駆動するドライバは入出力の論理を反転させるインバータ・ドライバであって、前記ＯＲゲートの出力を前記ドライバに供給することによって、２次巻線電圧が有るときには同期整流ＦＥＴをオフさせ、主スイッチング部起動時に２次巻線電圧のリンギングにより同期整流のパルス幅を絞るようにするのが好ましい。

本発明に係る同期整流のスタート制御回路は、絶縁型スイッチングＤＣ−ＤＣコンバータの起動時（主スイッチング部のスイッチング開始時）に対して同期整流ＦＥＴがオンになるタイミングを遅らせ、同期整流スタート時に、同期整流ＦＥＴにソフトスタートを掛けているため、コンバータ起動時に、出力電圧の落ち込み、アンダーシュートが生じず、そのためコンバータ自体や後段の回路の誤動作を防止でき、使用部品の劣化・破損を防ぐことができる。

図１は、本発明を適用した絶縁型スイッチングＤＣ−ＤＣコンバータの一例を示す回路図である。コンバータ本体は、トランスＴの１次側にスイッチ素子（図示するのを省略）を備えた主スイッチング部１０が配置され、２次側に同期整流回路１２が配置される構成である。直流入力が主スイッチング部１０のスイッチ素子でスイッチングされる。トランスＴの２次側はセンタータップ方式の巻線Ｎ２１，Ｎ２２であり、センタータップからチョークコイルＬを経て出力端子（＋）に至り、両方の２次巻線Ｎ２１，Ｎ２２の他端はそれぞれ同期整流ＦＥＴ（符号Ｑ１，Ｑ２で示す）を介して共通に結線され、出力端子（ＧＮＤ）に接続されている。

２次側の同期整流回路１２では、従来同様、整流素子として導通となるべきときに同期整流ＦＥＴがオン状態となり、非導通となるべきときに同期整流ＦＥＴがオフ状態となるように制御され、それによって出力端子で直流出力が得られる。

各同期整流ＦＥＴは、それぞれドライバ（インバータ・ドライバ）１４で駆動されるものであり、該ドライバ１４の動作電源にスタートスロープ電圧を供給する同期整流ソフトスタート回路１６を設ける。同期整流ソフトスタート回路１６は、主スイッチング部１０の起動後に電圧が徐々に上昇する（ランプ波形）スタートスロープ電圧を電源電圧Ｖｃｃから作成する。主スイッチング部１０の起動後に同期整流がスタートし（遮断状態から同期整流状態に移行し）、その時にドライバ１４により同期整流ＦＥＴのゲート電圧を徐々に上昇させることで該同期整流ＦＥＴのオン抵抗を徐々に低下させてソフトスタートさせる。

また本実施例では、トランスＴの２次巻線Ｎ２１，Ｎ２２の出力電圧と、主スイッチング部１０のスイッチング動作を制御するパルス幅変調（ＰＷＭ）信号との論理和をとる第１のＯＲゲート１８を具備し、該第１のＯＲゲート１８の出力を前記ドライバ１４に供給する。これも同期整流スタート時に、２次巻線電圧が有るときには同期整流ＦＥＴをオフさせ、主スイッチング部起動時に２次巻線電圧のリンギングにより同期整流のパルス幅が絞られ、ソフトスタートが掛かるようにする機能を果たす。

更に本実施例では、前記第１のＯＲゲート１８とドライバ１４との間に第２のＯＲゲート２０を挿入している。この第２のＯＲゲート２０は、一方の入力が第１のＯＲゲート１８の出力、他方の入力が同期整流のＯｎ／Ｏｆｆ信号であり、それらの論理和出力がドライバ１４の入力となるように接続する。なお、該第２のＯＲゲート２０の出力は、抵抗Ｒを介して同期整流のＯｎ／Ｏｆｆ信号入力側に正帰還させる。この第２のＯＲゲート２０は、同期整流ストップ時に、２次側の巻線電圧が有るときにしか同期整流のＯｆｆ信号を受けつけないように機能するものである。

図２はコンバータ起動時のタイミング（Ａ）と動作波形（Ｂ）を示しており、図３はコンバータ停止時のタイミング（Ａ）と動作波形（Ｂ）を示している。

主スイッチング部１０は、ソフトスタートスロープでスイッチング動作が制御され、主スイッチング開始からソフトスタート期間を経て、通常運転状態に至る。そのソフトスタート期間中、スイッチ素子のパルス幅は徐々に広がる。主スイッチング部１０の起動に伴って、同期整流ソフトスタート回路１６は、電源電圧Ｖｃｃを用いて電圧が徐々に上昇するスタートスロープ電圧を作成する。このスタートスロープ電圧をドライバ１４の動作電圧とすることで該ドライバ１４により同期整流ＦＥＴのゲート電圧を徐々に上昇させる。すると、同期整流ＦＥＴのオン抵抗が徐々に低下して同期整流がソフトスタートする。同期整流がソフトスタートすると、出力電圧は徐々に上昇し、同期整流ソフトスタート期間を経て、やがて出力が安定化する。

コンバータ起動時、主スイッチング部１０の発振開始に伴ってトランスＴの２次巻線電圧にはリンギングが生じる。そのリンギングに適当な閾値を設定し（図２の（Ｂ）で破線で示す）、第１のＯＲゲート１８では、２次巻線に生じたリンギングが閾値よりも高い期間は、同期整流ＦＥＴがオフ状態となるように制御され、それによって同期整流のパルス幅が狭まる。これによる効果も、同期整流のソフトスタートに寄与する。

コンバータ停止時も、主スイッチング部１０はソフトスタートスロープでスイッチング動作が制御され、パルス幅は徐々に狭まり、主スイッチングが停止する。同期整流Ｏｆｆ信号で同期整流をストップさせるが、本実施例では第２のＯＲゲート２０によって巻線電圧が有るときに同期整流ＦＥＴを交互にオフさせている。ブリッジ方式の同期整流で、両方の２次側巻線の同期整流ＦＥＴを同時にオフさせると、チョークコイルＬと同期整流ＦＥＴで出力側からの昇圧回路となり該同期整流ＦＥＴに過大電圧が印加される恐れがあるが、本実施例では、それを防止でき、使用部品の劣化・破損を防ぐことができる。

本発明を適用した絶縁型スイッチングＤＣ−ＤＣコンバータの一例を示す回路図。 コンバータ起動時のタイミングと動作波形を示す説明図。 コンバータ停止時のタイミングと動作波形を示す説明図。

符号の説明

１０ 主スイッチング部
１２ 同期整流回路
１４ ドライバ
１６ 同期整流ソフトスタート回路
１８ 第１のＯＲゲート
２０ 第２のＯＲゲート
Ｑ１，Ｑ２ 同期整流ＦＥＴ

Claims (2)

1. 絶縁型スイッチングＤＣ−ＤＣコンバータの２次側同期整流回路の同期整流ＦＥＴをオン・オフ制御する制御回路において、
   前記同期整流ＦＥＴを駆動するドライバと、絶縁型スイッチングＤＣ−ＤＣコンバータの主スイッチング部起動後に前記ドライバの動作電源として徐々に電圧が上昇するスタートスロープ電圧を供給する同期整流ソフトスタート回路を具備し、主スイッチング部起動後に前記スタートスロープ電圧により同期整流ＦＥＴのゲート電圧を徐々に上昇させることで該同期整流ＦＥＴのオン抵抗を徐々に低下させて同期整流をソフトスタートさせるようにしたことを特徴とする同期整流のスタート制御回路。
2. 絶縁型スイッチングＤＣ−ＤＣコンバータのトランスの２次巻線の出力電圧と、主スイッチング部のスイッチングを制御するパルス幅変調信号との論理和をとるＯＲゲートを具備し、前記同期整流ＦＥＴを駆動するドライバは入出力の論理を反転させるインバータ・ドライバであって、前記ＯＲゲートの出力を前記ドライバに供給することによって、２次巻線電圧が有るときには同期整流ＦＥＴをオフさせ、主スイッチング部起動時に２次巻線電圧のリンギングにより同期整流のパルス幅を絞るようにした請求項１記載の同期整流のスタート制御回路。

Images