JP2010081254A - Display apparatus and television system - Google Patents
Display apparatus and television system Download PDFInfo
- Publication number
- JP2010081254A JP2010081254A JP2008246724A JP2008246724A JP2010081254A JP 2010081254 A JP2010081254 A JP 2010081254A JP 2008246724 A JP2008246724 A JP 2008246724A JP 2008246724 A JP2008246724 A JP 2008246724A JP 2010081254 A JP2010081254 A JP 2010081254A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- self
- signal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/027—Arrangements or methods related to powering off a display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Signal Processing (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
Description
本発明は、DAコンバータ出力回路における不具合の自己検出および自己修復を行う駆動回路を使用した表示装置に関するものである。 The present invention relates to a display device using a drive circuit that performs self-detection and self-repair of defects in a DA converter output circuit.
近年、液晶パネル等の大型化および高精細化に伴い、液晶駆動用半導体集積回路においては、液晶駆動用出力端子の端子数増加や、出力端子からの出力する多値電圧の多階調化が進んでいる。例えば、現在主流の液晶駆動用半導体集積回路は、256階調の電圧を出力可能な約500個の出力端子数を備えるものがある。さらに、出力端子数を1000個以上備えた、液晶駆動用半導体集積回路の開発も、現在行われている。また、階調出力電圧は、液晶パネルの多色化に伴い、1024階調を出力可能な液晶駆動用半導体集積回路の開発も行われている。 In recent years, with the increase in size and definition of liquid crystal panels and the like, in the semiconductor integrated circuit for liquid crystal drive, the number of output terminals for liquid crystal drive has increased, and the multi-value voltage output from the output terminal has been increased in multiple gradations. Progressing. For example, some of the currently mainstream liquid crystal driving semiconductor integrated circuits have about 500 output terminals capable of outputting 256 gray scale voltages. Furthermore, development of a semiconductor integrated circuit for driving a liquid crystal having 1000 or more output terminals is currently underway. Also, development of a semiconductor integrated circuit for driving a liquid crystal capable of outputting 1024 gradations has been carried out with the increase in the color of the liquid crystal panel.
ここで、従来の液晶駆動用半導体集積回路の構成を、図43を参照して以下に説明する。図43は、従来の液晶駆動用半導体集積回路の構成を示すブロック図である。 Here, the configuration of a conventional semiconductor integrated circuit for driving a liquid crystal will be described below with reference to FIG. FIG. 43 is a block diagram showing a configuration of a conventional semiconductor integrated circuit for driving liquid crystal.
同図に示す液晶駆動用半導体集積回路101は、n本の液晶駆動用信号出力端子から、それぞれm階調の出力電圧を出力できる。まず、液晶駆動用半導体集積回路101の構成について説明する。液晶駆動用半導体集積回路101は、外部にクロック入力端子102、複数の信号入力端子を備えた階調データ入力端子103、LOAD信号入力端子104、および、基準電源端子であるV0端子105、V1端子106、V2端子107、V3端子108、V4端子109を備えている。さらに、液晶駆動用半導体集積回路101は、n個の液晶駆動用信号出力端子111−1〜111−n(以下、液晶駆動用信号出力端子を信号出力端子と称する。さらに、液晶駆動用信号出力端子111−1〜111−nを総称する場合は、信号出力端子111と称する)を備えている。また、液晶駆動用半導体集積回路101は、基準電源補正回路121、ポインタ用シフトレジスタ回路123、ラッチ回路部124、ホールド回路125、D/Aコンバータ(Digital Analog Converter:以下、DACと称する。)回路126、および出力バッファ127を備えている。また、ポインタ用シフトレジスタ回路123は、n段のシフトレジスタ回路123−1〜123−nにより構成される。さらに、ラッチ回路部124は、n個のラッチ回路124−1〜124−nにより構成され、およびホールド回路125は、n個のホールド回路125−1〜125−nにより構成される。また、DAC回路126は、n個のDAC回路126−1〜126−nにより構成される。加えて、出力バッファ127はn個の出力バッファ127−1から127−nにより構成され、各出力バッファは、オペアンプにより構成される。
The liquid crystal driving semiconductor integrated
次に、液晶駆動用半導体集積回路101の動作について説明する。ポインタ用シフトレジスタ回路123は、クロック入力端子102より入力したクロック入力信号に基づき、1個目のラッチ回路124−1からn個目のラッチ回路124−nまで順次選択する。ポインタ用シフトレジスタ回路123により選択されたラッチ回路124は、階調データ入力端子103からの階調出力データを格納する。なお、階調出力データは、ラッチ回路124ごとに対応する、言い換えれば、信号出力端子111ごとに対応する、上記クロック入力信号に同期したデータである。したがって、各ラッチ回路124−1〜124−nは、信号出力端子111ごとに対応する、それぞれ異なる値の階調出力データを格納できる。ラッチ回路124−1〜124−nに格納された階調出力データは、データLOAD信号により、それぞれ対応するn個のホールド回路125−1〜125−nへ転送する。さらに、ホールド回路125−1〜125−nは、ラッチ回路124−1〜124−nより入力した階調出力データを、デジタルデータとしてDAC回路126−1〜126−nに出力する。
Next, the operation of the liquid crystal driving semiconductor integrated
ここで、DAC回路126−1〜126−nは、ホールド回路125からの階調出力データに基づき、m種類の階調電圧における、1つの電圧値を選択し、出力バッファ127−1〜127−nに出力する。なおDAC回路126は、基準電源端子V0端子105〜V4端子109より入力する電圧によって、m種類の階調電圧を出力することが可能である。次に、出力バッファ127は、DAC回路126からの階調電圧をバッファし、信号出力端子111−1〜111−nに、液晶パネル駆動用信号として出力する。
Here, the DAC circuits 126-1 to 126-n select one voltage value among m kinds of gradation voltages based on the gradation output data from the
以上のように、シフトレジスタ回路123、ラッチ回路124、ホールド回路125、DAC回路126、および出力バッファ127は、液晶駆動用信号出力端子111と同じ個数必要なり、液晶駆動用信号出力端子111が1000端子であれば、上記の各回路124〜127も、それぞれ1000個必要となる。
As described above, the same number of
上述したように、近年、液晶パネル等の表示装置が大型化・高精細化が進んでおり、フルスペックの高精細テレビ(HDTV:High Definition Television)においては、データライン数は1920本となる。よって、表示駆動用半導体集積回路は、データラインごとに、R・G・Bの階調電圧の信号を与える必要があり、結果、表示駆動用半導体集積回路は、1920本×3(R・G・B)=5760本の出力数、言い換えれば、5760個の液晶駆動用信号出力端子を備える必要がある。ここで、1つの表示駆動用半導体集積回路の出力数を720本とした場合、表示駆動用半導体集積回路は8個必要となる。 As described above, in recent years, display devices such as liquid crystal panels have been increased in size and definition, and a full-spec high definition television (HDTV) has 1,920 data lines. Therefore, the display driving semiconductor integrated circuit needs to give a signal of gradation voltage of R, G, B for each data line. As a result, the display driving semiconductor integrated circuit has 1920 lines × 3 (R · G B) = 5760 output numbers, in other words, 5760 liquid crystal drive signal output terminals need to be provided. Here, when the number of outputs of one display driving semiconductor integrated circuit is 720, eight display driving semiconductor integrated circuits are required.
一般的に、表示駆動用半導体集積回路はウエハ段階においてテストされ、パッケージ後出荷テストされ、液晶パネルへ搭載後に表示テストが行われる。さらに、バーンインやストレステストのスクリーニングテストにより、初期不良が起こる可能性のある半導体集積回路は取り除かれる。したがって、表示不良が起こる、表示駆動用半導体集積回路を搭載した表示装置が、市場へ出荷されることはない。しかしながら、出荷前のテストやスクリーニングテストの際には、不良と判断されなかった、極微小の欠陥や異物の付着混入により、表示装置を使用している間に表示不良が稀に発生する。例えば、表示駆動用半導体集積回路の1つのデータラインにおける、出荷後の表示不良が発生する割合が0.01ppm(1億分の1)であったとしても、データライン数が5760本となるフルスペックのHDTVにおいては、表示不良の発生割合は、57.6ppm(100万分の57.6)となる。つまり、約17361台に1台が、表示不良を発生することになり、より大型化・高精細化になるほど、表示不良の発生割合は高くなる。 In general, a display driving semiconductor integrated circuit is tested at the wafer stage, is subjected to a shipping test after being packaged, and a display test is performed after being mounted on a liquid crystal panel. Furthermore, semiconductor integrated circuits that may cause initial failures are removed by screening tests such as burn-in and stress tests. Therefore, a display device on which a display driving semiconductor integrated circuit in which display failure occurs is not shipped to the market. However, a display defect rarely occurs while using the display device due to a very small defect or a foreign matter adhering and mixing that has not been determined to be defective during a pre-shipment test or a screening test. For example, even if the ratio of occurrence of display defects after shipment in one data line of a semiconductor integrated circuit for display driving is 0.01 ppm (parts per hundred million), the number of data lines is 5760 full. In the spec HDTV, the display defect occurrence rate is 57.6 ppm (57.6 / 1,000,000). That is, about one in about 17361 units will cause display defects, and the larger the size and the higher definition, the higher the rate of occurrence of display defects.
このような、表示不良が発生した場合、迅速に表示装置を回収し、表示駆動用半導体集積回路のリペアを行う必要があるが、回収修理に大きなコストを要するのはもちろんのこと、商品イメージが低下することになる。 When such a display defect occurs, it is necessary to quickly collect the display device and repair the display driving semiconductor integrated circuit. Will be reduced.
ここで、従来技術においては、表示駆動用半導体集積回路に、欠陥となる回路に備える予備の回路を設け、欠陥のある回路を予備の回路に切り替えることにより、表示駆動用半導体集積回路の不具合を回避することが開示されている。 Here, in the prior art, the display driving semiconductor integrated circuit is provided with a spare circuit provided for the defective circuit, and the defective circuit is switched to the spare circuit, so that the defect of the display driving semiconductor integrated circuit is eliminated. Avoidance is disclosed.
具体的には、特許文献1において、表示駆動用半導体集積回路が、シフトレジスタの各段に予備の並列回路を備え、シフトレジスタの自己検査を行い、この検査結果をもとに、並列回路の欠陥のない一方を選択することによって、欠陥のシフトレジスタが引き起こす表示不良を回避する手法が開示されている。さらに、特許文献2においては、DAC回路の入力と出力にセレクターを設け、欠陥のあるDAC回路の位置が記憶されたRAMの情報をもとに、セレクターを切り替え、欠陥のないDAC回路を選択して使用する方法が開示されている。
しかしながら、自己検出および自己修復機能を有する表示用駆動回路では、自己検出動作を行う場合、映像信号を表示装置に供給する出力回路を、表示装置から切り離す必要があるため、この間、画像を表示させることができないという特性がある。したがって、特許文献1や特許文献2に開示されている自己検出および自己修復の構成において、例えばユーザが表示装置を視聴している最中に自己検出および自己修復動作が実行された場合、突然画像が表示されなくなってしまう。そのため、ユーザの視聴を妨害したり、表示装置が故障したのではないかとユーザに誤解を与えてしまう問題がある。
However, in the display drive circuit having the self-detection and self-repair functions, when performing the self-detection operation, the output circuit for supplying the video signal to the display device needs to be separated from the display device. There is a characteristic that can not be. Therefore, in the self-detection and self-repair configurations disclosed in
なお、特許文献1および特許文献2には、DAC回路等の出力回路における欠陥を検出する自己検出の方法については、全く開示されていない。
Note that
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、出力回路や出力回路周辺の出力ブロックの欠陥を自己検出および自己修復可能な駆動回路を供えた表示装置において、適切なタイミングで自己検出及び自己修復を行う表示装置を提供することにある。 The present invention has been made in view of the above problems, and its purpose is to provide a display device including a drive circuit capable of self-detecting and self-repairing defects in an output circuit and an output block around the output circuit. It is an object of the present invention to provide a display device that performs self-detection and self-repair at an appropriate timing.
本発明に係る表示装置は、上記の課題を解決するために、映像再生装置から供給される映像信号に基づいて映像を表示する表示パネルと、上記表示パネルを駆動する駆動回路であって、当該駆動回路の不良を検出し、修復する自己検出・自己修復手段を有する駆動回路とを備え、上記自己検出・自己修復手段は、上記映像再生装置が上記映像信号を供給することができない期間に、上記駆動回路の不良を検出し、修復することを特徴としている。 In order to solve the above problems, a display device according to the present invention includes a display panel that displays video based on a video signal supplied from a video playback device, and a drive circuit that drives the display panel. A drive circuit having self-detection / self-repair means for detecting and repairing a defect in the drive circuit, and the self-detection / self-repair means is in a period during which the video reproduction apparatus cannot supply the video signal. It is characterized in that a defect of the drive circuit is detected and repaired.
上記の構成によれば、表示パネルは、映像再生装置から供給される映像信号に基づいて映像を表示する。映像再生装置は、各種の記憶媒体に記憶されたデータに基づいて映像信号を生成可能な装置であって、例えばDVD再生装置やHDD再生装置などがある。なお、映像再生装置は、例えばノート型PCや液晶表示ディスプレイ付きのポータブルDVDプレーヤーなどのように、表示装置に一体的に備えられた構成であってもよいし、表示装置とは独立した装置として表示装置にケーブルなどを介して接続して用いられる構成であってもよい。また、表示装置は、デスクトップ型PCのディスプレイのように、必ずしもテレビ受像機能を備えていない構成であってもよい。さらに、映像再生装置は、少なくとも再生機能を備えた装置であって、例えば、録画機能など、他の再生以外の機能を備えた構成であってもよく、特に限定はされない。 According to said structure, a display panel displays an image | video based on the video signal supplied from a video reproduction apparatus. The video playback device is a device that can generate a video signal based on data stored in various storage media. Examples of the video playback device include a DVD playback device and an HDD playback device. Note that the video playback device may be configured to be integrated with the display device, such as a notebook PC or a portable DVD player with a liquid crystal display, or as a device independent of the display device. The display may be configured to be connected to a display device via a cable or the like. Further, the display device may have a configuration that does not necessarily include a television receiving function, such as a display of a desktop PC. Furthermore, the video playback device is a device having at least a playback function, and may be configured to have other functions other than playback, such as a recording function, for example, and is not particularly limited.
また、上記の構成によれば、駆動回路は、表示パネルを駆動する。そして、駆動回路は、駆動回路自身の不良を検出可能であり、検出した不良を修復する自己検出・自己修復手段とを有している。 Further, according to the above configuration, the drive circuit drives the display panel. The drive circuit can detect a failure of the drive circuit itself, and has self-detection / self-repair means for repairing the detected failure.
さらに、上記の構成によれば、自己検出・自己修復手段は、映像再生装置が上記映像信号を供給することができない期間に、自己検出および自己修復を行う。映像再生装置が上記映像信号を供給することができない期間は、映像再生装置において通常の再生機能を利用できない期間であり、表示装置は、映像再生装置からの信号に基づいて表示パネルに映像を映し出すことができない。 Further, according to the above configuration, the self-detection / self-repair means performs self-detection and self-repair during a period in which the video reproduction apparatus cannot supply the video signal. The period during which the video playback device cannot supply the video signal is a period during which the normal playback function cannot be used in the video playback device, and the display device projects video on the display panel based on the signal from the video playback device. I can't.
これにより、本発明に係る表示装置では、映像再生装置によって映像を再生することができない期間、つまり、ユーザが表示装置を利用しない期間に、駆動回路の自己検出および自己修復を行う。したがって、ユーザが表示装置を利用中に突然自己検出および自己修復が行われることがないため、表示装置が故障したとユーザに誤解を与えることがなく、ユーザにとっての利便性を向上させることができる。 As a result, the display device according to the present invention performs self-detection and self-repair of the drive circuit during a period in which the video cannot be reproduced by the video reproduction device, that is, during a period when the user does not use the display device. Therefore, since self-detection and self-repair are not suddenly performed while the user is using the display device, the user is not misunderstood that the display device has failed, and convenience for the user can be improved. .
また、本発明に係る表示装置では、上記駆動回路は、上記表示パネルを駆動するための出力信号を出力する複数の出力回路を備え、上記自己検出・自己修復手段は、上記出力回路が不良か否かを判定する判定手段を備え、上記判定手段の判定結果が不良であった場合に、上記表示パネルに正常な出力信号を出力するように、当該駆動回路を自己修復することが好ましい。 In the display device according to the present invention, the drive circuit includes a plurality of output circuits that output an output signal for driving the display panel, and the self-detection / self-repair means is configured to check whether the output circuit is defective. It is preferable to include a determination unit that determines whether or not the drive circuit is self-repaired so that a normal output signal is output to the display panel when the determination result of the determination unit is defective.
上記の構成によれば、駆動回路は、表示パネルを駆動するための出力信号を出力する複数の出力回路を備えている。出力回路は、例えば映像データを階調電圧に変換して表示パネルを駆動する出力信号として出力する。 According to said structure, the drive circuit is provided with the several output circuit which outputs the output signal for driving a display panel. The output circuit converts, for example, video data into a gradation voltage and outputs it as an output signal for driving the display panel.
また、上記の構成によれば、自己検出・自己修復手段は、出力回路が不良であるか否かを判定する判定手段を備えており、判定手段における判定結果が不良であった場合、表示パネルに正常な出力信号を出力するように、駆動回路を自己修復する。 Further, according to the above configuration, the self-detecting / self-repairing unit includes the determining unit that determines whether or not the output circuit is defective. When the determination result in the determining unit is defective, the display panel The drive circuit is self-repaired so that a normal output signal is output.
これにより、本発明に係る表示装置では、駆動回路の出力回路における欠陥を検出することができ、出力回路に欠陥があった場合に自己修復できる。 Thus, the display device according to the present invention can detect a defect in the output circuit of the drive circuit, and can self-repair when the output circuit is defective.
また、本発明に係る表示装置では、上記駆動回路は、上記表示パネルに上記出力信号を出力可能な予備出力回路を備え、上記自己検出・自己修復手段は、上記判定手段の判定結果が不良である場合、上記表示パネルへの出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることが好ましい。 In the display device according to the present invention, the drive circuit includes a preliminary output circuit capable of outputting the output signal to the display panel, and the self-detection / self-recovery means has a poor determination result of the determination means. In some cases, as an output signal to the display panel, it is preferable to include switching means for switching an output signal from the defective output circuit to an output signal from the spare output circuit.
上記の構成によれば、上記駆動回路は、表示パネルに出力信号を出力可能な予備出力回路を備えている。予備出力回路は、出力回路と同様、例えば映像データを階調電圧に変換して表示パネルを駆動する出力信号として出力することができる。 According to the above configuration, the drive circuit includes the spare output circuit that can output an output signal to the display panel. Similar to the output circuit, the preliminary output circuit can convert, for example, video data into a gradation voltage and output it as an output signal for driving the display panel.
また、上記の構成によれば、自己検出・自己修復手段は、判定手段において不良と判定された出力回路を、予備出力回路に切り替える切替手段を備えている。 Further, according to the above configuration, the self-detecting / self-repairing means includes the switching means for switching the output circuit determined to be defective by the determining means to the spare output circuit.
これにより、本発明に係る表示装置では、出力回路に欠陥があった場合、欠陥のある出力回路を予備出力回路に切り替えることにより、駆動回路の自己修復を容易に行うことができる。 Thereby, in the display device according to the present invention, when the output circuit is defective, the drive circuit can be easily self-repaired by switching the defective output circuit to the standby output circuit.
また、本発明に係る表示装置では、上記判定手段は、上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段を備え、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することが好ましい。 In the display device according to the present invention, the determination unit includes a comparison unit that compares the output signal from the output circuit and the output signal from the preliminary output circuit, and based on the comparison result of the comparison unit, It is preferable to determine whether or not the output circuit is defective.
上記の構成によれば、判定手段は、比較手段を備えている。また、比較手段は、出力回路からの出力信号と、予備出力回路からの出力信号とを比較する。そして、判定手段は、比較手段の比較結果に基づいて、出力回路が不良か否かを判定する。 According to said structure, the determination means is provided with the comparison means. The comparing means compares the output signal from the output circuit with the output signal from the standby output circuit. Then, the determination unit determines whether or not the output circuit is defective based on the comparison result of the comparison unit.
これにより、本発明に係る表示装置では、出力回路の出力と予備出力回路の出力とを比較することで出力回路の不良を判定できるため、簡素な構成にて、容易に出力回路の不良を検出することができる。 As a result, in the display device according to the present invention, the output circuit failure can be determined by comparing the output of the output circuit and the output of the standby output circuit, so the output circuit failure can be easily detected with a simple configuration. can do.
また、本発明に係る表示装置では、上記出力回路および上記予備出力回路に入力する入力信号を制御する制御手段をさらに備え、上記制御手段は、上記出力回路と上記予備出力回路とに、異なる大きさの入力信号を入力するとともに、上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路を不良と判定することが好ましい。 The display device according to the present invention further includes control means for controlling an input signal input to the output circuit and the spare output circuit, and the control means has different sizes for the output circuit and the spare output circuit. When the input signal is inputted, the expected value of the comparison result from the comparing means corresponding to the input signal of the different magnitude is output, and the judging means is different from the expected value In addition, it is preferable to determine that the output circuit is defective.
上記の構成によれば、制御手段は、出力回路と予備出力回路に入力する入力信号を制御し、異なる大きさの入力信号を入力する。また、制御手段は、異なる大きさの入力信号に対応する、比較手段からの比較結果の期待値を出力する。そして、判定手段は、比較手段からの実際の比較結果と制御手段からの期待値とが異なる場合、出力回路を不良と判定する。 According to said structure, a control means controls the input signal input into an output circuit and a reserve output circuit, and inputs the input signal of a different magnitude | size. Further, the control means outputs an expected value of the comparison result from the comparison means corresponding to the input signals having different sizes. Then, the determination means determines that the output circuit is defective when the actual comparison result from the comparison means is different from the expected value from the control means.
具体的には、例えば、出力回路に階調mの入力信号を入力し、予備出力回路に階調m+1の入力信号を入力する。なお、階調mの階調電圧は、階調m+1の階調電圧よりも低い電圧である。ここで、出力回路が正常であれば、比較手段は、予備出力回路から入力した階調電圧の方が高いことを示す信号を出力する。一方、出力回路に欠陥があり、階調mの信号を入力しても、出力回路は高い階調電圧しか出力できない場合、比較手段は、出力回路より入力した階調電圧の方が高いことを示す信号を出力する。 Specifically, for example, an input signal of gradation m is input to the output circuit, and an input signal of gradation m + 1 is input to the standby output circuit. Note that the gradation voltage of gradation m is lower than the gradation voltage of gradation m + 1. Here, if the output circuit is normal, the comparison means outputs a signal indicating that the gradation voltage input from the spare output circuit is higher. On the other hand, if the output circuit is defective and the output circuit can output only a high gradation voltage even if a signal of gradation m is input, the comparator means that the gradation voltage input from the output circuit is higher. The signal shown is output.
このように、本発明の駆動回路では、比較手段は、出力回路および予備出力回路より出力される階調電圧を比較し、出力回路に欠陥がある場合とない場合とにおいて、異なる値の信号を出力する。 Thus, in the drive circuit of the present invention, the comparison means compares the grayscale voltages output from the output circuit and the spare output circuit, and outputs signals having different values depending on whether the output circuit is defective or not. Output.
次に、判定手段は、比較手段より出力された信号より、出力回路が不良か否かを判定する。具体的には、上述したような、出力回路に階調mの入力信号を入力し、予備出力回路に階調m+1の入力信号を入力した場合に、出力回路からの階調電圧が高いことを示す信号を、比較手段より入力したときは、出力回路は不良であると判定する。一方、予備出力回路からの階調電圧が高いことを示す信号を、比較手段より入力した場合は、判定手段は、出力回路は不良でないと判定する。 Next, the determining means determines whether or not the output circuit is defective based on the signal output from the comparing means. Specifically, as described above, when an input signal of gradation m is input to the output circuit and an input signal of gradation m + 1 is input to the standby output circuit, the gradation voltage from the output circuit is high. When the signal shown is input from the comparison means, the output circuit is determined to be defective. On the other hand, when a signal indicating that the gradation voltage from the preliminary output circuit is high is input from the comparison unit, the determination unit determines that the output circuit is not defective.
これにより、本発明に係る表示装置では、容易に出力回路の欠陥を検出する具体的な手段を備え、出力回路に欠陥があった場合に自己修復できる。 Thus, the display device according to the present invention includes specific means for easily detecting a defect in the output circuit, and can self-repair when the output circuit is defective.
本発明に係る表示装置では、上記判定手段は、上記複数の出力回路のうち、少なくとも2つの出力回路からの出力信号を比較する比較手段を備え、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することが好ましい。 In the display device according to the present invention, the determination unit includes a comparison unit that compares output signals from at least two output circuits among the plurality of output circuits, and the output circuit is based on a comparison result of the comparison unit. It is preferable to determine whether or not is defective.
上記の構成によれば、判定手段は、比較手段を備えている。また、比較手段は、複数の出力回路のうち、少なくとも2つの出力回路からの出力信号を比較する。そして、判定手段は、比較手段の比較結果に基づいて、出力回路が不良か否かを判定する。 According to said structure, the determination means is provided with the comparison means. The comparing means compares output signals from at least two output circuits among the plurality of output circuits. Then, the determination unit determines whether or not the output circuit is defective based on the comparison result of the comparison unit.
これにより、本発明に係る表示装置では、出力回路の出力を比較することで出力回路の不良を判定できるため、簡素な構成にて、容易に出力回路の不良を検出することができる。 Thus, in the display device according to the present invention, since the output circuit failure can be determined by comparing the output of the output circuit, the output circuit failure can be easily detected with a simple configuration.
本発明に係る表示装置では、上記複数の出力回路のうち、少なくとも2つの出力回路に入力する入力信号を制御する制御手段をさらに備え、上記制御手段は、上記少なくとも2つの出力回路に、異なる大きさの入力信号を入力するとともに、上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記少なくとも2つの出力回路のいずれかが不良であると判定することが好ましい。 The display device according to the present invention further includes control means for controlling an input signal inputted to at least two output circuits among the plurality of output circuits, and the control means has different sizes for the at least two output circuits. When the input signal is inputted, the expected value of the comparison result from the comparing means corresponding to the input signal of the different magnitude is output, and the judging means is different from the expected value In addition, it is preferable to determine that one of the at least two output circuits is defective.
上記の構成によれば、制御手段は、複数の出力回路のうち、少なくとも2つの出力回路に入力する入力信号を制御し、異なる大きさの入力信号を入力する。また、制御手段は、異なる大きさの入力信号に対応する、比較手段からの比較結果の期待値を出力する。そして、判定手段は、比較手段からの実際の比較結果と制御手段からの期待値とが異なる場合、出力回路を不良と判定する。 According to said structure, a control means controls the input signal input into at least 2 output circuit among several output circuits, and inputs the input signal of a different magnitude | size. Further, the control means outputs an expected value of the comparison result from the comparison means corresponding to the input signals having different sizes. Then, the determination means determines that the output circuit is defective when the actual comparison result from the comparison means is different from the expected value from the control means.
具体的には、例えば、第1の出力回路と第2の出力回路との2つの出力回路に異なる入力信号を入力する場合、第1の出力回路に階調mの入力信号を入力し、第2の出力回路に階調m+1の入力信号を入力する。なお、階調mの階調電圧は、階調m+1の階調電圧よりも低い電圧である。ここで、第1の出力回路が正常であれば、比較手段は、第2の出力回路から入力した階調電圧の方が高いことを示す信号を出力する。一方、第1の出力回路に欠陥があり、階調mの信号を入力しても、第1の出力回路は高い階調電圧しか出力できない場合、比較手段は、第1の出力回路より入力した階調電圧の方が高いことを示す信号を出力する。
Specifically, for example, when different input signals are input to the two output circuits of the first output circuit and the second output circuit, the input signal of gradation m is input to the first output circuit, The input signal of gradation m + 1 is input to the
このように、本発明の駆動回路では、比較手段は、複数の出力回路のうち、少なくとも2つの出力回路より出力される階調電圧を比較し、出力回路に欠陥がある場合とない場合とにおいて、異なる値の信号を出力する。 As described above, in the driving circuit of the present invention, the comparison unit compares the gradation voltages output from at least two output circuits among the plurality of output circuits, and the case where the output circuit is defective or not is determined. , Output signals of different values.
次に、判定手段は、比較手段より出力された信号より、出力回路が不良か否かを判定する。具体的には、上述したような、第1の出力回路と第2の出力回路との2つの出力回路に異なる入力信号を入力する場合、第1の出力回路に階調mの入力信号を入力し、第2の出力回路に階調m+1の入力信号を入力した場合に、第1の出力回路からの階調電圧が高いことを示す信号を、比較手段より入力したときは、判定手段は、第1の出力回路と第2の出力回路との少なくともいずれかの出力回路は不良であると判定する。このとき、第1の出力回路と第2の出力回路は、予備の出力回路に切り替えられる。一方、第2の出力回路からの階調電圧が高いことを示す信号を、比較手段より入力した場合は、判定手段は、出力回路は不良でないと判定する。 Next, the determining means determines whether or not the output circuit is defective based on the signal output from the comparing means. Specifically, when different input signals are input to the two output circuits of the first output circuit and the second output circuit as described above, the input signal of the gradation m is input to the first output circuit. Then, when an input signal of gradation m + 1 is input to the second output circuit, when a signal indicating that the gradation voltage from the first output circuit is high is input from the comparison means, the determination means It is determined that at least one of the first output circuit and the second output circuit is defective. At this time, the first output circuit and the second output circuit are switched to a spare output circuit. On the other hand, when a signal indicating that the gradation voltage from the second output circuit is high is input from the comparison unit, the determination unit determines that the output circuit is not defective.
これにより、本発明に係る表示装置では、容易に出力回路の欠陥を検出する具体的な手段を備え、出力回路に欠陥があった場合に自己修復できる。 Thus, the display device according to the present invention includes specific means for easily detecting a defect in the output circuit, and can self-repair when the output circuit is defective.
本発明に係る表示装置では、上記出力回路は、出力バッファーとしてオペアンプを備え、上記比較手段は、上記オペアンプを含んで構成されるコンパレーターであることが好ましい。 In the display device according to the present invention, it is preferable that the output circuit includes an operational amplifier as an output buffer, and the comparison unit is a comparator including the operational amplifier.
上記の構成によれば、出力回路は、出力バッファーとしてオペアンプを備えている。また、比較手段は、オペアンプによって構成されるコンパレーターである。 According to the above configuration, the output circuit includes the operational amplifier as the output buffer. The comparison means is a comparator constituted by an operational amplifier.
一般的に、表示パネルを駆動する出力回路からの出力信号は、バッファリングされて出力端子に出力される。ここで、オペアンプは、自身の出力を、自身の負極性入力端子に負帰還させることにより、ボルテージフォロワ回路となり、バッファ回路としての機能を有することになる。 Generally, an output signal from an output circuit that drives a display panel is buffered and output to an output terminal. Here, the operational amplifier becomes a voltage follower circuit by negatively feeding back its output to its negative input terminal, and has a function as a buffer circuit.
したがって、上記のように、比較手段をオペアンプを含んで構成されるコンパレーターとすることにより、オペアンプが、出力回路からの出力信号をバッファリングするバッファ回路と比較手段との両方の役割を兼ね備えることになる。よって、本発明の駆動回路は、出力回路からの出力信号をバッファリングするためのバッファ回路を別途備える必要がなく、コストを低減する効果を奏する。 Therefore, as described above, by making the comparator means a comparator including an operational amplifier, the operational amplifier serves as both the buffer circuit for buffering the output signal from the output circuit and the comparator means. become. Therefore, the drive circuit according to the present invention does not need to include a separate buffer circuit for buffering the output signal from the output circuit, and has an effect of reducing cost.
本発明に係る表示装置では、上記オペアンプは、表示パネルを駆動する場合、ボルテージフォロワとして動作することが好ましい。 In the display device according to the present invention, the operational amplifier preferably operates as a voltage follower when the display panel is driven.
また、本発明に係る表示装置では、上記映像再生装置は、DVD再生装置であることが好ましい。 In the display device according to the present invention, the video playback device is preferably a DVD playback device.
また、本発明に係る表示装置では、上記自己検出・自己修復手段は、上記期間としての上記DVD再生装置のクリーニング時に、上記駆動回路の不良を検出し、修復することが好ましい。 In the display device according to the present invention, it is preferable that the self-detecting / self-repairing unit detects and repairs a defect of the driving circuit during the cleaning of the DVD reproducing device as the period.
上記の構成によれば、自己検出・自己修復手段は、DVD再生装置のクリーニング時に駆動回路の不良を検出し、修復動作を行う。 According to the above configuration, the self-detecting / self-recovering means detects a failure of the driving circuit when performing cleaning of the DVD reproducing apparatus, and performs a repairing operation.
これにより、DVD再生装置のクリーニング時、つまり、DVD再生装置によって映像を再生できず、ユーザが表示装置を利用しない期間において、自己検出・自己修復を行うことができる。 As a result, self-detection and self-repair can be performed during cleaning of the DVD playback device, that is, during a period in which video cannot be played back by the DVD playback device and the user does not use the display device.
また、本発明に係る表示装置では、上記映像再生装置は、HDD再生装置であることが好ましい。 In the display device according to the present invention, the video playback device is preferably an HDD playback device.
また、本発明に係る表示装置では、上記自己検出・自己修復手段は、上記期間としての上記HDD再生装置の記憶領域の最適化時に、上記駆動回路の不良を検出し、修復することを特徴とすることが好ましい。 Further, in the display device according to the present invention, the self-detection / self-repair means detects and repairs a defect in the drive circuit when the storage area of the HDD playback device is optimized as the period. It is preferable to do.
上記の構成によれば、自己検出・自己修復手段は、HDD再生装置の記憶領域の最適化すなわちデフラグ時に駆動回路の不良を検出し、修復動作を行う。 According to the above configuration, the self-detecting / self-repairing means detects a failure of the drive circuit at the time of optimizing the storage area of the HDD reproducing apparatus, that is, defragmenting, and performs a repairing operation.
これにより、HDD再生装置にデフラグ時、つまり、HDD再生装置によって映像を再生できず、ユーザが表示装置を利用しない期間において、自己検出・自己修復を行うことができる。 Thus, self-detection and self-repair can be performed at the time of defragmentation to the HDD playback device, that is, during a period in which video cannot be played back by the HDD playback device and the user does not use the display device.
また、本発明に係る表示装置では、上記HDD再生装置は、設定された時刻にメンテナンスを開始可能であり、上記自己検出・自己修復手段は、上記設定された時刻に開始される上記HDD再生装置の記憶領域の最適化を行う期間に、上記駆動回路の不良を検出し、修復することが好ましい。 In the display device according to the present invention, the HDD playback device can start maintenance at a set time, and the self-detection / self-repair means is the HDD playback device started at the set time. It is preferable to detect and repair a defect of the drive circuit during the period in which the storage area is optimized.
上記の構成によれば、映像再生装置は、設定された時刻にメンテナンスを開始する。例えば、ユーザによって映像再生装置および表示装置の未使用時間が設定され、設定された時間にメンテナンスが開始する。そして、自己検出・自己修復手段は、設定された時刻に開始される映像再生装置のメンテナンス期間に、駆動回路の不良を検出し、修復することができる。 According to said structure, a video reproduction apparatus starts a maintenance at the set time. For example, the unused time of the video playback device and the display device is set by the user, and maintenance starts at the set time. Then, the self-detecting / self-repairing means can detect and repair a defect in the drive circuit during the maintenance period of the video reproduction device that starts at the set time.
これにより、ユーザは、表示装置を使用しない時刻に映像再生装置のメンテナンス開始時刻を設定することができるため、利便性が向上する。 Thereby, since the user can set the maintenance start time of the video playback device at a time when the display device is not used, convenience is improved.
さらに、本発明に係るテレビジョンシステムは、上記いずれかに記載の表示装置を備えている構成であってもよい。 Furthermore, the television system according to the present invention may be configured to include any of the display devices described above.
本発明に係る表示装置は、上記の課題を解決するために、映像再生装置から供給される映像信号に基づいて映像を表示する表示パネルと、上記表示パネルを駆動する駆動回路であって、当該駆動回路の不良を検出し、修復する自己検出・自己修復手段を有する駆動回路とを備え、上記自己検出・自己修復手段は、上記映像再生装置のメンテナンス期間に、上記駆動回路の不良を検出し、修復することを特徴としている。 In order to solve the above problems, a display device according to the present invention includes a display panel that displays video based on a video signal supplied from a video playback device, and a drive circuit that drives the display panel. A self-detecting / self-repairing means for detecting and repairing a defect in the driving circuit, wherein the self-detecting / self-recovering means detects a defect in the driving circuit during a maintenance period of the video reproduction device. , Characterized by repair.
それゆえ、本発明に係る表示装置では、映像再生装置によって映像を再生することができない期間、つまり、ユーザが表示装置を利用しない期間に、駆動回路の自己検出および自己修復を行うため、ユーザにとっての利便性を向上させることができる。 Therefore, in the display device according to the present invention, the drive circuit self-detects and self-repairs during a period in which the video cannot be reproduced by the video reproduction device, that is, when the user does not use the display device. Convenience can be improved.
以下、本発明に係る実施の形態を図面に基づいて説明する。 Embodiments according to the present invention will be described below with reference to the drawings.
〔実施形態1〕
本発明の第1の実施形態について、図1〜図17を参照して以下に説明する。
[Embodiment 1]
A first embodiment of the present invention will be described below with reference to FIGS.
(液晶テレビジョン400)
表示用駆動回路を使用した表示装置の代表的なものとしては液晶テレビに代表される薄型テレビを挙げることが出来る。液晶テレビ(液晶表示装置)は、表示パネルに半導体集積回路(LSI)で作成した駆動回路を複数実装し、表示を行っている。このような表示装置において、表示用駆動回路に不具合が生じた場合、直接表示不良として、ユーザに認識される。このような不具合が生じた場合、迅速に不具合箇所の修理を行う必要があり、できればユーザが使用している場所にて短時間で修理を終えることが望ましい。表示信号を処理するようなコントロール基板であれば、表示パネルとコネクタで接続されているため交換は容易であるが、表示駆動用回路はコネクタ等で接続されておらず、表示パネルに直接接続されているため、ユーザが製品を使用している場所での交換は困難である。
(LCD television 400)
As a typical display device using a display driving circuit, a thin-screen television typified by a liquid crystal television can be given. 2. Description of the Related Art A liquid crystal television (liquid crystal display device) performs display by mounting a plurality of drive circuits created with a semiconductor integrated circuit (LSI) on a display panel. In such a display device, when a defect occurs in the display drive circuit, the user recognizes it as a direct display defect. When such a problem occurs, it is necessary to repair the defective part promptly, and it is desirable that the repair be completed in a short time at the place where the user is using if possible. If it is a control board that processes display signals, it is easy to replace because it is connected to the display panel with a connector, but the display drive circuit is not connected with a connector etc., but is connected directly to the display panel. Therefore, it is difficult to replace the product at a place where the user is using the product.
このため、本出願人は、表示用駆動回路自身の不具合に対する自己診断自己修復機能(自己検出および自己修復機能)を有する表示駆動用回路を提案している(例えば、特願2008−130848、特願2008−048640、特願2008−048639、および特願2008−054130:いずれも本願出願前の確認時点で未公開)。 For this reason, the present applicant has proposed a display drive circuit having a self-diagnosis self-repair function (self-detection and self-repair function) for defects of the display drive circuit itself (for example, Japanese Patent Application No. 2008-130848, Application Nos. 2008-048640, Japanese Patent Application No. 2008-048639, and Japanese Patent Application No. 2008-054130: all unpublished at the time of confirmation before filing this application.
図1は、本発明に係る液晶テレビジョン400の構成を示すブロックを示す。図1に示すとおり、液晶テレビジョン400は、TFT−LCDモジュール(表示部)90、スイッチボタン401、DVD装置402、HDD装置403、およびDVD・HDD制御装置404を含んで構成される。さらに、表示部90は、ソースドライバ(駆動回路、集積回路)10a、予備ソースドライバ10b、TFT−LCDパネル(表示パネル)80、ゲートドライバ99、およびコントローラ100とを備えている。そして、ソースドライバ10a、すなわち、集積回路10aが、上述の自己検出および自己修復機能を有する表示用駆動用回路である。なお、予備ソースドライバ10b、すなわち、予備集積回路10bもまた、自己検出および自己修復機能を有する構成であってもよい。また、以下では、単に集積回路10またはソースドライバ10と記載した場合、集積回路10aおよび10b、すなわち、ソースドライバ10aおよび10bの総称を表しているものとする。
FIG. 1 is a block diagram showing the configuration of a
以下では、表示部90における自己検出および自己修復の基本動作を説明した後、液晶テレビジョン400における自己検出および自己修復の特徴的構成、すなわち、ユーザに故障ではないかと誤解を与えることなく自己検出および自己修復を実行可能な構成について、具体的に説明する。
In the following, after describing the basic operation of self-detection and self-repair in the
(表示部90)
まず、図2を参照して、本発明の表示部90の概略構成を説明する。図2は、表示部90の概略構成を示すブロック図である。図2に示すように、表示部90は、表示パネル80と、外部より入力される階調データに基づき表示パネル80を駆動する表示駆動用半導体集積回路(以下、集積回路またはソースドライバと呼称する)10とを備えている。また、ソースドライバすなわち集積回路10(駆動回路)は、切替回路60(自己検出・自己修復手段、切替手段)、切替回路61(自己検出・自己修復手段、切替手段)、出力回路ブロック30(出力回路)、予備出力回路ブロック40(予備出力回路)、および比較判定回路50(比較手段、判定手段、自己検出・自己修復手段)を備えている。また、表示パネル80は、集積回路10からの階調電圧が印加される画素70を備えている。
(Display unit 90)
First, the schematic configuration of the
次に、表示部90における基本動作を説明する。まず、表示部90は、基本動作として、2つの基本動作を有している。具体的には、表示部90は、外部より入力された階調データを、集積回路10が階調電圧(出力信号)に変換し、この階調電圧に基づいて映像を表示パネル80に表示する通常動作と、集積回路10に含まれる出力回路ブロック30が不良か否かを検出し、出力回路ブロック30に不良があった場合に、集積回路10が自身を自己修復する自己検出修復動作との、2つの基本動作を有している。
Next, the basic operation in the
以下に、集積回路10が行う、自己検出修復動作の概略について説明する。まず、自己検出修復動作を行う場合、出力回路ブロック30と予備出力回路ブロック40とに、外部より切替回路61を介して動作確認用の階調データが入力される。
The outline of the self-detection / repair operation performed by the integrated
出力回路ブロック30および予備出力回路ブロック40の各々は、入力された階調データを階調電圧に変換し、比較判定回路に出力する。比較判定回路50は、出力回路ブロックからの階調電圧と、予備出力回路ブロックからの階調電圧とを比較し、この比較結果に基づき、出力回路ブロックが不良か否かを判定する。
Each of the
さらに、比較判定回路50は、出力回路ブロックが不良か否かを示す判定結果(不良検出情報)を、切替回路61および切替回路60に出力する。切替回路61は、比較判定回路50からの判定結果に基づいて、外部からの階調データの出力先を切り替える。一方、切替回路60は、出力回路ブロック30および予備出力回路ブロック40の各々より階調電圧が入力され、比較判定回路からの判定結果に基づいて、入力された階調電圧の中から、表示パネル80に出力する階調電圧を選択する。
Further, the
より具体的に説明すると、切替回路61は、出力回路ブロック30が不良であることを示す判定結果が入力されると、不良と判定された出力回路ブロック30に出力される階調データと同じ階調データを、予備出力回路ブロック40にも入力する。一方、切替回路60は、出力回路ブロック30が不良であることを示す判定結果が入力されると、不良と判定された出力回路ブロック30からの階調電圧の代わりに、予備出力回路40からの階調電圧を、表示パネル80に出力する。これにより、集積回路10は、出力回路ブロック30が不良になったとしても、代わりに予備出力回路ブロックを用いて、正常な階調電圧を表示パネル80に出力することが可能となる。
More specifically, when the determination result indicating that the
以上のように、本実施形態の集積回路10は、比較判定回路50、切替回路60および切替回路61を備えることによって、自身の不具合を検出し、さらに、自身の不具合を自己修復することが可能となる。言い換えれば、集積回路10は、自身の不具合を検出し、さらに、自身の不具合を自己修復する自己修復回路(自己修復手段)を備えることになる。なお、ソースドライバ10すなわち集積回路10の構成や自己検出および自己修復動作の詳細については後述する。
As described above, the
(自己検出動作開始スイッチ)
図3は、液晶テレビジョン400の外観を示す図である。図3に示すとおり、液晶テレビジョン400は、自己検出動作を開始させるためのスイッチボタン401(指示手段)を備えている。以下に、スイッチボタン401について詳細に説明する。
(Self-detection operation start switch)
FIG. 3 is a view showing the appearance of the
図4は、液晶テレビジョン400に含まれる集積回路10を構成する出力回路ブロック30に異常が発生した場合の表示の一例を示す図である。図4に示すとおり、出力回路ブロック30に異常がある場合、表示に縦線が入る。
FIG. 4 is a diagram illustrating an example of a display when an abnormality occurs in the
通常、ソースドライバは、LSIとして出荷されるときに、十分機能テストが行われ、表示装置においても表示の確認が十分に行われるため、表示の異常が発生する可能性は非常に低い。つまり、表示装置の通常使用の範囲では、表示不具合が起こる可能性は非常に低い。しかしながら、突発的な要因、例えばドライバ製造時の異物混入や傷に起因して出力信号の経路に発生したダメージが、表示装置の使用期間において拡大し、ソースドライバの出力回路に異常が発生し、表示不良を起こす場合がある。そのため、ソースドライバは、出力回路ブロックの不具合の自己検出を行う必要がある。ここで、出力回路ブロックの自己検出を、例えば電源投入毎に行う構成とすることも考えられるが、上述したとおり、表示不具合が発生する可能性は非常に低いため、ソースドライバは出力回路ブロックの自己検出をそれほど高い頻度で行う必要はない。 Usually, when a source driver is shipped as an LSI, a sufficient function test is performed, and display is sufficiently confirmed even in a display device. Therefore, the possibility of occurrence of display abnormality is very low. That is, in the range of normal use of the display device, the possibility of display failure is very low. However, the damage that occurred in the path of the output signal due to sudden factors such as foreign matter contamination and scratches during the manufacture of the driver expanded during the usage period of the display device, and the output circuit of the source driver became abnormal, Display failure may occur. For this reason, the source driver needs to perform self-detection of a defect in the output circuit block. Here, it is conceivable that the output circuit block self-detection is performed, for example, every time the power is turned on. However, as described above, since the possibility of display failure is very low, the source driver is connected to the output circuit block. There is no need to perform self-detection as frequently.
そこで、液晶テレビジョン400においては、自己検出および自己修復の開始を指示するためのスイッチボタン401が備えられている。これにより、ユーザは、任意のタイミングにおいて、液晶テレビジョン400における自己検出および自己修復を開始させることが可能となる。
Therefore, the
図5は、液晶テレビジョン400における自己検出および自己修復動作の例を示す図であり、(a)は自己検出および自己修復動作の開始前の液晶テレビジョン400を示す図であり、(b)は自己検出および自己修復動作中の液晶テレビジョン400を示す図であり、(c)は自己検出および自己修復動作の完了後の液晶テレビジョン400を示す図である。
FIG. 5 is a diagram illustrating an example of self-detection and self-repair operation in the
図5(a)に示すように、液晶テレビジョン400の画面に縦線が入る表示不良が発生した場合、ユーザは、スイッチボタン401を押下する。これにより、液晶テレビジョン400においては、自己検出および自己修復動作を開始する。自己検出および自己修復動作が開始すると、図5(b)に示すように、液晶テレビジョン400の画面からは一旦表示が消える。この間に、ソースドライバ10すなわち集積回路10は自己検出を行い、出力回路ブロック30の中から不良の出力回路ブロックを見つけ出し、不良の出力回路ブロックと予備出力回路ブロック40とを入れ替える。そして、自己検出および自己修復動作が完了すると、図5(c)に示すように、液晶テレビジョン400には再度表示が行われる。このとき、不良の出力回路ブロックが正常な予備の出力回路ブロックに交換されており、表示不良がなくなっている。
As shown in FIG. 5A, when a display defect in which a vertical line enters the screen of the
なお、上述したとおり、スイッチボタン401を押下すなわち開始スイッチをオンすると、図5(b)に示すとおり、一旦表示が消える。このため、ユーザが故障と勘違いする虞がある場合には、この現象を使用説明書に明記すると共に、自己検出および自己修復動作の間、しばらく表示が消えることを、表示パネル80(告知手段)によって画面表示してもよいし、あるいは、スピーカ(告知手段)によって音声案内等によって告知したのち、表示をオフにする構成であってもよい。
As described above, when the
これにより、液晶テレビジョン400では、電源投入毎に自己検出および自己修復を行う必要がないため、電源投入毎に自己検出および自己修復を行う構成に比べて、電源投入から表示が行われるまでの時間が短縮されると共に、自己検出に消費される電力の節約にもなる。
As a result, the
なお、スイッチボタン401を液晶テレビジョン400自体のメンテナンス用のスイッチとして使用することも可能である。例えば、スイッチボタン401が押下された場合、コントローラ100(メニュー表示制御手段)は、表示パネル80に液晶テレビジョン400のメンテナンスメニュー(例えば、時計設定、画面の色調整、画面の調整等の操作メニュー)を表示させる。図6は、液晶テレビジョン400におけるメンテナンスメニューの表示例を示す図である。このメンテナンスメニューの中に自己検出および自己修復を行うメニューが設けられており、表示不具合が発生した場合に選択可能となる。そして、表示パネル80に表示されたメンテナンスメニューの中から、ユーザが自己検出および自己修復動作を開始するメニュー(図6に示す例では「3.画面の調整」)を選択すると、ソースドライバ10aにおける自己検出および自己修復動作が開始する。さらに、自己検出および自己修復が選択された場合、しばらく表示が消えることを画面表示や音声案内等にて告知してから、自己検出および自己修復動作を開始する。
The
また、本実施の形態では、スイッチボタン401が液晶テレビジョン400に設けられた構成を示しているが、リモコンに設けられた構成であってもよい。すなわち、リモコンに設けられたスイッチボタン401を押下すると、液晶テレビジョン400に対して自己検出および自己修復を指示する信号が送信され、液晶テレビジョン400では、受信した信号に基づいて、駆動回路の自己検出および自己修復が行われる。
In this embodiment, the
(予備ソースドライバ)
図7は、液晶テレビジョン400における自己検出および自己修復動作の例を示す図であり、(a)は自己検出および自己修復動作の開始前の液晶テレビジョン400を示す図であり、(b)は自己検出および自己修復動作中の液晶テレビジョン400を示す図であり、(c)は自己検出および自己修復動作の完了後の液晶テレビジョン400を示す図である。
(Spare source driver)
FIG. 7 is a diagram showing an example of self-detection and self-repair operations in the
図7(b)に示すとおり、液晶テレビジョン400は、自己検出および自己修復中に、自己検出および自己修復中である旨の画面表示を行い、ユーザに対して現在の状況を知らせることができる。なお、液晶テレビジョン400は、自己検出および自己修復動作中には、ソースドライバ、すなわち集積回路10と液晶パネルとの接続を電気的に切り離すため、集積回路10によって図7(b)に示す自己検出および自己修復中である旨の画面表示を行うことはできない。このため、液晶テレビジョン400は、図7(b)に示す画面表示を行うための予備のソースドライバを備えており、自己検出および自己修復動作中には、予備のソースドライバを用いて自己検出および自己修復中である旨の画面表示を行っている。
As shown in FIG. 7B, during the self-detection and self-repair, the
図8は、液晶テレビジョン400を構成するTFT−LCDモジュール、すなわち、表示部90において表示パネル80を駆動するソースドライバ10aを実装した例を示す図である。図8に示すとおり、表示部90は、ソースドライバ10aと、ゲートドライバ99と、FPC(フィルムケーブル)98と、PWD(プリント基板)97と、ガラス基板96と、ソースライン95と、ゲートライン94と、TFT93と、画素92と、対向電極91とを含んで構成される。
FIG. 8 is a diagram showing an example in which the TFT-LCD module constituting the
ガラス基板96には、ソースライン95と、ゲートライン94と、TFT93と、画素92と、対向電極91とが形成されており、液晶パネル80を構成している。そして、ソースドライバ10aとゲートドライバ99とが、それぞれ、液晶パネル80のガラス基板96に一辺に実装されている。ソースドライバ10aは、ソースライン95を介して、画素92に表示電圧すなわち画像を表す階調電圧を与える。ゲートドライバ99は、ゲートライン94を介して、TFT93のオンタイミング、すなわち、画素に階調電圧を与えるタイミングを示すゲート信号を供給する。ソースドライバ10aとゲートドライバ99の入力はプリント基板97に接続され、プリント基板97の配線を介して、制御信号や電源電圧およびGNDが与えられる。制御信号や電源電圧およびGND等は、フィルムケーブル98を介して接続されるコントロール基板(図示せず)すなわちコントローラ100から供給される。
On the
上述したとおり、表示部90は、予備のソースドライバを備えた構成とすることもできる。図9は、液晶テレビジョン400を構成するTFT−LCDモジュール、すなわち、表示部90において表示パネル80を駆動するソースドライバ10aおよび予備ソースドライバ10bを実装した例を示す図である。図9では、ソースドライバ10a(第1の駆動回路)は、表示パネル80を構成するガラス基板96の1辺に実装されている。また、予備ソースドライバ10b(第2の駆動回路)は、ソースドライバ10aの対辺に実装され、ソースドライバ10aと同様、入力側においてプリント基板97に接続されており、制御信号等が供給される。
As described above, the
また、図10〜12に示す実装形態にて、ソースドライバ10aおよび10bをソースドライバを実装してもよい。図10は、自己検出および自己修復機能を備えたソースドライバ10aと予備のソースドライバ10bを、テープキャリア89を用いてガラス基板96に並列実装した状態を表す概略図である。
In addition, the
図10において、図8および図9に示す表示部90を構成する部材と同一の機能を有する部材には、同一の番号を付している。図10に示すとおり、ソースドライバ10aおよび予備ソースドライバ10bは、入力側においてプリント基板97に接続されており、出力側において表示パネル80を構成するガラス基板96に接続されている。図10のように筒状に実装した場合、ソースドライバ10aおよびソースドライバ10bはいずれもプリント基板97に接続可能となり、入力信号を共通の基板97から供給することができる。
10, members having the same functions as those constituting the
図11は、図10に示すテープキャリア89を開いた状態を示す図である。図11に示すように、ソースドライバ10aは、テープキャリア89のフィルム基材83を取り除いたデバイスホール部115にて、入力側配線88および出力側配線86に接続される。また、予備ソースドライバ10bは、ソースドライバ10aとは裏向きに、フィルム基材83の入力側配線88および出力側配線86に接続される。図11に示すように、フィルム基材83において、ソースドライバ10aと予備ソースドライバ10bとを表裏逆に実装することにより、出力端子がテープキャリア89上で共通に接続可能となる。これにより、図10に示すとおり、ソースドライバ10aおよびソースドライバ10bは、表示パネル80を構成するガラス基板96の同じ辺に実装可能となる。
FIG. 11 is a view showing a state where the
図12は、図11に示すソースドライバ10aおよび10bが実装されたテープキャリア89を方向Aからみた平面図である。図11に示すとおり、テープキャリア89の両端には、入力側配線88に接続する入力端子84および動作切換入力端子82が形成されている。動作切換入力端子82には、通常、「L」の信号が入力されており、ソースドライバ10aが動作し、表示部90において通常の表示が行われることになる。このとき、予備ソースドライバ10bは動作を行わない。これに対して、ソースドライバ10aにおいて自己検出および自己修復動作が行われる場合、コントローラ(コントロール基板)が動作切換入力端子82に「H」の信号を入力する。これにより、ソースドライバ10aにおいて自己検出および自己修復動作が開始すると共に、予備ソースドライバ10bが動作を開始し、表示部90において、自己検出および自己修復動作中である旨の表示が行われる。
FIG. 12 is a plan view of the
なお、予備ソースドライバ10bは、簡単な表示が行えればよいため、階調数が少ない安価なドライバにて構成されてもよい。例えば、ソースドライバ10aが1024階調表示可能である場合に、予備ソースドライバ10bとして、8階調のドライバを使用してもよい。
The
また、予備ドライバ10bの表示制御は、ソースドライバ10aによる制御と同様、コントローラから送られる制御信号や表示用データ信号によって行うことも可能であるが、予備ソースドライバ10bの内部に表示用メモリを設けて、予め表示内容を記憶させておけば、予備ソースドライバ10bに表示用データを常に供給し続ける必要はなくなる。予備ソースドライバ10bによる表示を行う前に、表示用メモリに表示用データを記憶させれば、メモリ内の表示データを使用して行うことが可能となる。表示内容が決まっていれば、表示用メモリをROM(Read Only Memory)やOTP(One Time Prom)にして表示内容を固定すれば、予備ソースドライバ10bには、外部から表示データを与える必要がなく、簡素な構成にて、表示制御を容易に行うことができるようになる。
The display control of the
(フラグ格納用外部メモリ)
自己検出および自己修復において、出力回路ブロック30の不良判定は、比較判定回路50によって行われ、判定結果は、判定フラグ(不良検出情報)としてソースドライバ内のメモリに記憶される。表示部90は、この判定フラグに基づいて自己修復を行うが、ソースドライバに電源が供給されない場合でも判定フラグを記憶しておく必要がある。つまり、判定フラグが失われてしまうと、不良の出力回路を特定できなくなるため、再度、自己検出を行う必要があり、毎回の自己修復動作に長時間を要する。
(External memory for flag storage)
In self-detection and self-repair, the failure determination of the
ソースドライバのメモリが不揮発性であれば問題ないが、ソースドライバ内に不揮発性のメモリを内蔵することはコストアップにつながるため、通常、ソースドライバ内のメモリは、揮発性のメモリが一般的である。このため、電源遮断時には、ソースドライバの内部のメモリに記憶された判定フラグは消去されてしまう。 If the source driver memory is non-volatile, there is no problem. However, incorporating the non-volatile memory in the source driver leads to an increase in cost. Therefore, the memory in the source driver is usually volatile memory. is there. For this reason, when the power is shut off, the determination flag stored in the memory inside the source driver is erased.
そこで、液晶テレビジョン400では、電源遮断時には、ソースドライバの判定フラグの内容を外部のメモリ81(記憶装置)に転送し、電源投入時には、逆に、外部のメモリ81からソースドライバ内のメモリに判定フラグを読み込む仕組みを備えている。
Therefore, in the
図13は、液晶テレビジョン400を構成するTFT−LCDモジュール、すなわち、表示部90において、ソースドライバ10aの入力が接続されるプリント基板97に、メモリ81を実装した例を示す図である。ソースドライバ10aは、内部の各出力回路ブロックに設けられている判定フラグ格納用の揮発性メモリの値をシリアルデータとして入出力するシリアルI/O端子と、メモリ81へのデータの書き込みを設定するための端子と、メモリ81からのデータの読み出しを設定する端子とを備えている。
FIG. 13 is a diagram showing an example in which the
シリアルI/O端子は、メモリ81に接続されており、ソースドライバ10aの内部の揮発性メモリと外部のメモリ81との間でデータの読み出し、および、読み込みが可能となっている。
The serial I / O terminal is connected to the
ユーザの操作や電源オフのタイマーなどによって液晶テレビジョン400の電源が遮断される時(すなわち、表示部90の電源切断時)には、コントローラ100(書込制御手段)から、メモリ81へのデータの書き込みを設定する端子に、メモリ81へのデータの書き込みを指示する信号が供給され、ソースドライバ10aは、メモリ81へのデータの書き込みを行う状態に設定される。そして、コントローラ100からの指示に従って、判定フラグのデータがソースドライバ10aから外部のメモリ81に書き込まれ、メモリ81は、判定フラグを記憶する。この操作を、各ソースドライバ10aについて行い、全てのソースドライバの判定フラグを、メモリ81に記憶させる。
When the power of the
一方、電源の立ち上げ時には、コントローラ100から、メモリ81からのデータの読み出しを設定する端子に、メモリ81からのデータの読み出しを指示する信号が供給され、ソースドライバ10aは、メモリ81からのデータの読み出しを行う状態に設定される。これにより、外部のメモリ81から判定フラグのデータがソースドライバ10aに読み出され、ソースドライバ10aの内部の揮発性メモリは、判定フラグを記憶する。この操作を、各ソースドライバ10aについて行い、全てのソースドライバの内部のメモリに、判定フラグを記憶させる。そして、切替回路60および61は、読み出した判定フラグに基づいて、不良の出力回路ブロック30と予備の出力回路ブロック40とを切り替えて、ソースドライバ10aの自己修復を行う。
On the other hand, when the power is turned on, a signal instructing the reading of data from the
図14は、液晶テレビジョン400を構成するTFT−LCDモジュール、すなわち、表示部90において、ソースドライバ10aの入力が接続されるプリント基板97に、メモリ81を実装した他の例を示す図である。
FIG. 14 is a diagram showing another example in which the
図14に示す構成では、ソースドライバ10aの判定フラグのデータを入出力するための端子を、ソースドライバ同士接続することにより、実装されているソースドライバの判定フラグ全体をシリアルに書き出したり、読み込んだりすることができる。
In the configuration shown in FIG. 14, the terminal for inputting / outputting the determination flag data of the
なお、本実施の形態では、メモリ81は、不揮発性のメモリであるフラッシュメモリを使用しているが、揮発性のRAMとすることも可能である。この場合、RAMの電源に電圧が常に与えられる回路構成として、不意の電源遮断に備えたバックアップ用のコンデンサや電池を設ける必要がある。
In the present embodiment, the
また、図13および図14に示す例では、メモリ81は、プリント基板97に設けられているが、例えばコントロール基板など、別の基板に設けられて、フィルムケーブル98を介して接続する構成であってもよい。
In the example shown in FIGS. 13 and 14, the
次に、表示部90の電源オフ時に自己検出を行う構成について、図15を用いて説明する。図15は、表示部90の電源オフ時に、ソースドライバ10aの自己検出を行う手順を示すフローチャートである。この構成では、電源オン時には自己修復のみを行って自己検出を行わない代わりに、電源オフ時に自己検出を行う。
Next, a configuration for performing self-detection when the
表示部90は、電源オンされると(S1501)、判定フラグを格納した外部メモリ81から、ソースドライバ10a内部のメモリへ判定フラグを転送する(S1502)。そして、ソースドライバ10aは、この判定フラグを元に自己修復を行い(S1503)、表示パネル80への画像の表示など通常の動作を開始する(S1504)。表示部90は、通常動作中、一定の時間間隔で、電源オフ命令を受けたか否かの判定を行う(S1505)。そして、表示部90は、電源オフ命令を感知しない間(S1505:No)、電源オフ命令を受けたか否かの判定を繰り返す。
When the power is turned on (S1501), the
そして、表示部90は、電源オフの命令がスイッチやリモコンから液晶テレビジョン400(あるいは表示部90)に対して送られたことを感知すると(S1505:Yes)、表示パネル80への画像の表示をオフする(S1506)。このとき、表示部90自身、および、表示部90を含んで構成されるシステム全体の電源についてはオフにしていない。次に、表示部90では、比較判定回路50が、ソースドライバ10aを構成する各出力回路について不良であるか否かを判定する。すなわち、表示部90は、ソースドライバ10aの自己検出を行い、判定結果の内容を表す判定フラグを、ソースドライバ10aの内部のメモリに保存する(S1507)。そして、全てのソースドライバ10aについて、自己検出が完了したか否かを判定する(S1508)。全てのソースドライバ10aについて自己検出が終了していない場合(S1508:No)、S1507において、自己検出が行われていない残りのソースドライバ10aについても同様に自己検出し、判定フラグを内部のメモリに格納する処理を繰り返す。全てのソースドライバ10aについて自己検出が終了した場合(S1508:Yes)、ソースドライバ10aの内部のメモリに格納された判定フラグを、ソースドライバ10aの外部の不揮発性のメモリ81に格納する(S1509)。そして、ソースドライバ10aの外部のメモリに自己検出の判定フラグを格納した後、表示部90は、ソースドライバ10aおよび周辺回路の電源をオフにする(S1510)。
When the
以上の処理によって、表示部90では、ソースドライバ10aに含まれる出力回路ブロックに異常が発生し、表示不具合が発生した場合、電源をオフし、再度電源を投入することによって、表示が回復する。
With the above processing, in the
(DVD装置402)
図16は、液晶テレビジョン400における自己検出および自己修復動作の一例を示す図であり、(a)は自己検出および自己修復動作前の液晶テレビジョン400を示す図であり、(b)は自己検出および自己修復動作中の液晶テレビジョン400を示す図であり、(c)は自己検出および自己修復動作の完了後の液晶テレビジョン400を示す図である。
(DVD device 402)
FIG. 16 is a diagram illustrating an example of the self-detection and self-repair operation in the
図1に示すとおり、液晶テレビジョン400は、DVD(Digital Versatile Disc or Digital Video Disc)装置402を搭載している。DVD装置402は、DVDによる再生や録画などの機能を有する。液晶テレビジョン400では、ユーザからの指示に応じて、DVD・HDD制御部404がDVD装置402(映像再生装置)の各種の動作を制御する。
As shown in FIG. 1, the
DVDは、信号を読み出すヘッドを定期的に掃除する必要がある。そこで、図16(a)に示すように、クリーニングディスクを挿入してピックアップの掃除を行う。DVD装置402は、クリーニングディスクの挿入を検知すると、ユーザの指示に応じたDVD・HDD制御部404からの制御信号に基づいて、クリーニング動作を開始する。
DVD needs to periodically clean the head from which signals are read. Therefore, as shown in FIG. 16A, a cleaning disk is inserted to clean the pickup. When detecting the insertion of the cleaning disk, the
また、図16(a)に示すとおり、液晶テレビジョン400では、表示画面に縦線が入る不具合が生じている。そして、液晶テレビジョン400は、一体的に備えられたDVD装置402のクリーニングを行うタイミングにおいて、ソースドライバ10aの自己検出をあわせて行う構成である点に特徴を有している。より詳細に説明すれば、DVD・HDD制御部404は、DVD装置402から、クリーニングを開始したことを表す信号を受信すると、コントローラ100に対して、ソースドライバ10aの自己検出および自己修復を開始する指示を表す信号を供給する。そして、コントローラ100からの指示に従って、ソースドライバ10aは、自己検出および自己修復動作を開始する。なお、DVD装置402は、液晶テレビジョン400から独立して設けられた構成であってもよい。
Further, as shown in FIG. 16A, the
図16(b)に示すとおり、クリーニング中である旨を知らせる表示を行う場合、ユーザにとっての利便性が向上するが、通常の画像表示用のソースドライバ10aは、クリーニングと同時に自己検出動作を行っているため、上述したように予備のソースドライバ10bを備えておく必要がある。そして、ソースドライバ10aの自己検出による判定結果を示す判定フラグは、ソースドライバ10aの内部のメモリに保持されており、ソースドライバ10aは、内部のメモリに保持された判定フラグに基づいて自己修復動作を行う。これにより、図16(c)に示すとおり、図16(a)の表示画面において縦線が入る不具合が解消される。電源オフ時には、ソースドライバ10aの内部のメモリから外部のメモリ81に格納され、電源オン時には、再度、ソースドライバ10aの内部のメモリに読み込まれ、自己修復が再現されることになる。
As shown in FIG. 16B, when displaying that the cleaning is in progress, the convenience for the user is improved, but the normal image
(HDD装置403)
図17は、液晶テレビジョン400における自己検出および自己修復動作の一例を示す図であり、(a)は自己検出および自己修復動作前の液晶テレビジョン400を示す図であり、(b)は自己検出および自己修復動作中の液晶テレビジョン400を示す図であり、(c)は自己検出および自己修復動作の完了後の液晶テレビジョン400を示す図である。
(HDD device 403)
FIG. 17 is a diagram illustrating an example of the self-detection and self-repair operations in the
図1に示すとおり、液晶テレビジョン400は、HDD(Hard Disk Drive)装置403を内蔵している。HDD装置403は、HDDによる再生や録画などの機能を有する。
液晶テレビジョン400では、ユーザからの指示に応じて、DVD・HDD制御部404がHDD装置403(映像再生装置)の各種の動作を制御する。
As shown in FIG. 1, the
In the
HDDは、記憶領域の整理等(例えば、デフラグなどの記憶領域の最適化やディスクのエラーチェックなど)のメンテナンスを行う必要があり、HDD装置403は、ユーザの指示に応じたDVD・HDD制御部404からの制御信号に基づいて、メンテナンス動作を開始する。メンテナンス中は、録画や再生ができなくなる。したがって、HDD装置403の記憶領域のメンテナンスは、ユーザが使用していない時間に行う必要がある。
The HDD needs to perform maintenance such as organization of storage areas (for example, optimization of storage areas such as defragmentation and disk error check), and the
そこで、液晶テレビジョン400では、図17(a)に示すように、ユーザに使用していない時間(例えば深夜)を指定させ、指定された時間にメンテナンスを行う構成としている。つまり、HDD装置403は、あらかじめ設定された時刻にメンテナンスを行うことが可能なタイマー機能を有している。また、図17(a)に示すとおり、液晶テレビジョン400では、表示画面に縦線が入る不具合が生じている。そして、液晶テレビジョン400は、一体的に備えられたHDDのメンテナンスを行うタイミングにおいて、ソースドライバ10aの自己検出をあわせて行う構成である点に特徴を有している。より詳細に説明すれば、DVD・HDD制御部404は、HDD装置403から、記憶領域の最適化を開始したことを表す信号を受信すると、コントローラ100に対して、ソースドライバ10aの自己検出および自己修復を開始する指示を表す信号を供給する。そして、コントローラ100からの指示に従って、ソースドライバ10aは、自己検出および自己修復動作を開始する。なお、HDD装置403は、液晶テレビジョン400から独立して設けられた構成であってもよい。
Therefore, in the
自己検出は、ユーザが使用しない時間に行われるため、HDDのメンテナンス中である旨の表示を行う必要はなく、図17(b)に示すように表示はオフで構わないが、ユーザがHDDのメンテナンス中であることを忘れて表示を行わせようとする場合も考えられるため、上述の予備のソースドライバ10bを搭載して、簡単な表示を行う構成であってもよい。
Since the self-detection is performed at a time when the user does not use it, there is no need to display that the HDD is being maintained, and the display may be off as shown in FIG. Since it is conceivable that the user forgets that the maintenance is in progress and the display is to be performed, the above-described
自己検出の結果を示す判定フラグは、ソースドライバ10aの内部のメモリに保持されており、この判定フラグに基づいて、自己修復動作が行われる。図17(c)は、メンテナンス終了後に再度表示を行った時の画面の状態であり、ユーザにメンテナンスが終了したことを報告している。図17(c)に示すとおり、図17(a)の表示画面において縦線が入る不具合が解消される。
A determination flag indicating the result of self-detection is held in a memory inside the
そして、電源オフ時には、ソースドライバ10aの内部のメモリに記憶されている判定フラグは、外部メモリに格納され、電源オン時に、再度、ソースドライバ10a内のメモリに読み込まれて、自己修復が再現される。
When the power is turned off, the determination flag stored in the internal memory of the
(集積回路10の構成)
次に、図18を参照して、本発明に係るソースドライバ10aの構成について説明する。なお、上述したとおり、予備ソースドライバ10bは、ソースドライバ10aよりも簡単な構成とすることもできるが、ソースドライバ10aと同様の構成とすることもできる。以下では、ソースドライバ10aと同様の自己検出および自己修復動作を実行可能な回路を、集積回路10と呼称して説明する。
(Configuration of integrated circuit 10)
Next, the configuration of the
図18は、集積回路10(駆動回路)の構成を示す説明図である。同図に示すように、集積回路10は、階調データ入力端子(図示しない)より、データバスを介して、n個の液晶駆動用信号出力端子OUT1〜OUTn(以下、出力端子OUT1〜OUTnとする)のそれぞれに対応する階調データを入力するn個のサンプリング回路6−1〜6−n(以下、総称する場合は、サンプリング回路6とする)と、n個のホールド回路7−1〜7−n(以下、総称する場合は、ホールド回路7とする)と、階調データを階調電圧信号に変換するn個のDAC回路8−1〜8−n(以下、総称する場合は、DAC回路8とする)と、DAC回路8からの階調電圧信号に対するバッファ回路の役割を有するn個のオペアンプ1−1〜1−n(以下、総称する場合は、オペアンプ1とする)と、n個の判定回路3−1〜3−n(以下、総称する場合は、判定回路3とする)と、n個の判定フラグ4−1〜4−n(以下、総称する場合は、判定フラグ4とする)と、n個のプルアップ・プルダウン回路5−1〜5−n(以下、総称する場合は、プルアップ・プルダウン回路5とする)を備えている。
FIG. 18 is an explanatory diagram showing the configuration of the integrated circuit 10 (drive circuit). As shown in the figure, the
さらに、同図に示すように、集積回路10は、test信号によってON,OFFが切り替わる複数のスイッチ2aと、testB信号によってON,OFFが切り替わる複数のスイッチ2bと、判定フラグ4からの出力信号である、Flag1〜FlagnによってON,OFFが切り替わる複数のスイッチ2c(接続切替手段)および2d(接続切替手段)と、を備えている。なお、スイッチ2a、2b、2dは、「H」の信号を入力した場合にONとなり、「L」の信号を入力した場合にOFFとなる。一方、スイッチ2cは、「H」の信号を入力した場合にOFFとなり、「H」の信号を入力した場合にONとなる。
Further, as shown in the figure, the
また、集積回路10は、予備のサンプリング回路26と、予備のホールド回路27と、予備のDAC回路28(予備出力回路)と、予備のオペアンプ21を、各1回路づつ備えている。
Further, the
なお、図18において、サンプリング回路6、ホールド回路7、およびDAC回路8が、図2に示した出力回路ブロック30に相当し、サンプリング回路26、ホールド回路27、およびDAC回路28が、図2に示した予備回路ブロック40に相当し、オペアンプ1、判定回路3、および判定フラグ4が、図2に示した比較判定回路50に相当し、出力端子OUT1〜OUTnに接続するスイッチ2dおよびスイッチ2cが、図2に示した切替回路60に相当し、サンプリング回路6に接続するスイッチ2dが、図2に示した切替回路61に相当する。なお、図18に示す集積回路10は、出力端子OUT1〜OUTnを介して、図2に示す表示パネル80と接続しており、図18においては、表示パネル80の図示を省略している。
In FIG. 18, the
(集積回路10の通常動作)
次に、集積回路10における、表示パネル80(図2を参照)に階調電圧を出力する、通常の動作を、図18を参照して以下に説明する。
(Normal operation of integrated circuit 10)
Next, a normal operation of outputting a gradation voltage to the display panel 80 (see FIG. 2) in the
まず、通常動作の場合は、test信号は「L」であり、testB信号は「H」となる。test信号が「L」のときスイッチ2aはOFFとなり、スイッチ2bはONとなる。これにより、図示しないポインター用シフトレジスタからの信号である、STR1〜STRn信号(以下、総称する場合は、STR信号とする)を、対応する各サンプリング回路6が入力する。サンプリング回路6は、入力したSTR信号に基づき、階調データ入力端子より、データバスを介して自身に対応する階調データを取得する。ホールド回路7は、サンプリング回路6が取得した階調データを、データLOAD信号に基づき、サンプリング回路6より入力する。次に、DAC回路8(出力回路)は、ホールド回路7より階調データを入力する。DAC回路8は、入力した階調データを階調電圧信号に変換し、オペアンプ1(比較手段)の正極性入力端子に出力する。ここでオペアンプ1の出力は、スイッチ2bがONしているため、自身の負極性入力端子への負帰還となる。これにより、オペアンプ1は、ボルテージフォロワとして動作する。よって、オペアンプ1は、DAC回路8からの階調電圧に対して、バッファ回路の役割を有することになり、自身の正極性入力端子に入力した階調電圧信号を、対応する出力端子OUT1〜OUTnに出力する。なお、ここでは、スイッチ2cがON、スイッチ2dがOFFとなっているものとする。スイッチ2cおよび2dの動作については、後述とする。上述した、出力端子ごとに直列に接続された、サンプリング回路6と、ホールド回路7と、DAC回路8と、オペアンプ1とを含むブロックを、出力回路ブロックとすると、この出力回路ブロックは、階調データ入力端子より入力した階調データを、表示パネル80を駆動するための階調電圧に変換し、変換した階調電圧を出力端子を介して表示パネル80に出力することを目的としている。
First, in normal operation, the test signal is “L” and the test B signal is “H”. When the test signal is “L”, the
(動作確認テストへの切り替え)
次に、DAC回路8の動作確認を行う動作確認テストへの切り替えは、test信号を「H」とし、testB信号を「L」とする。まず、スイッチ2aがONとなることにより、予備のサンプリング回路26には、動作確認テスト用のSTR信号である、TSTR1信号が入力され、サンプリング回路6には、動作確認テスト用のSTR信号である、TSTR2信号が入力される。さらに、オペアンプ1の負極性入力端子には、予備のDAC回路28からの階調電圧が入力される。また、スイッチ2bがOFFになったことにより、オペアンプ1の出力は、自身の負極性入力端子への負帰還が遮断される。その結果、オペアンプ1は、自身の正極性入力端子に直列に接続されたDAC回路8からの出力電圧と、予備のDAC回路28からの出力電圧とを比較するコンパレータとなる。
(Switch to operation check test)
Next, switching to the operation check test for checking the operation of the
なお、test信号およびtestB信号は、動作確認テストの切り替え、および動作確認テストの動作をコントロールする、制御回路(図示しない)より出力される。また、この制御回路(制御手段)は、動作確認テストにおける、データバスを介して入力される階調データ、および、データLOAD信号を制御する回路でもある。さらに、この制御回路は、通常動作中の階調データ、データLOAD信号、シフトクロック用入力信号を制御する制御回路と同一であってもよいし、異なる制御回路であってもよい。 The test signal and the testB signal are output from a control circuit (not shown) that controls switching of the operation check test and operation of the operation check test. The control circuit (control means) is also a circuit for controlling gradation data and a data LOAD signal input via the data bus in the operation check test. Further, the control circuit may be the same as or different from the control circuit that controls the gradation data, the data LOAD signal, and the shift clock input signal during normal operation.
(実施形態1の動作確認テスト1)
次に、動作確認テストの1つ目の手順を、図19を参照して以下に説明する。図19は、第1の実施形態に係る、動作確認テストの1つ目の手順を示すフローチャート図である。
(
Next, the first procedure of the operation check test will be described below with reference to FIG. FIG. 19 is a flowchart showing a first procedure of the operation check test according to the first embodiment.
同図に示すステップS21(以下、S21と略称する)において、test信号を「H」とし、testB信号を「L」とする。すでに上述したように、S21により、オペアンプ1はコンパレータの役割を有することとなる。
In step S21 (hereinafter abbreviated as S21) shown in the figure, the test signal is set to “H” and the test B signal is set to “L”. As already described above, the
次に、S22において、図示しない制御回路が備えるカウンタmを0に初期化する。さらに、制御回路は、カウンタmの値に対応する階調mの階調データを、ここでは、階調0の階調データを、TSTR1信号をアクティブにし、データバスを介して予備のサンプリング回路26に格納する。さらに、制御回路は、カウンタmの値に1を加算した、階調m+1の階調データを、ここでは、階調1の階調データを、TSTR2信号をアクティブにし、データバスを介して、サンプリング回路6に格納する。次に、予備のホールド回路27は、データLOAD信号に基づいて、サンプリング回路26より、階調0の階調データを取得する。さらに、DAC回路28は、ホールド回路27より階調データを入力し、階調0の階調電圧を、オペアンプ1の負極性入力端子に出力する(S23)。一方、ホールド回路7は、データLOAD信号に基づいて、サンプリング回路6より、階調1の階調データを取得する。さらに、DAC回路8は、ホールド回路7より階調データを入力する。各DAC回路8は、自身に直列に接続された、各オペアンプ1の正極性入力端子に、階調1の階調電圧を出力する(S23)。なお、本発明の集積回路10は、n階調の階調電圧を出力するものであり、階調0の階調電圧が一番低い電圧値であり、階調nの階調電圧が一番高い電圧値であるものとする。
In step S22, a counter m included in a control circuit (not shown) is initialized to zero. Further, the control circuit activates the gradation data corresponding to the value of the counter m, the gradation data of gradation m, here the gradation data of
次に、オペアンプ1は、正極性入力端子に入力したDAC回路8からの階調電圧と、負極性入力端子に入力したDAC回路28からの階調電圧とを比較する(S24)。具体的には、オペアンプ1は、自身の正極性入力端子に階調1の階調電圧を入力し、自身の負極性入力端子に階調0の階調電圧を入力する。ここで、DAC回路8が正常であれば、階調1の階調電圧が階調0の階調電圧よりも高いため、オペアンプ1は、「H」レベルの信号を出力する。ここで、オペアンプの出力が「L」レベルの信号であった場合、DAC回路8は不良であることになる。
Next, the
次に、判定回路3(判定手段)は、オペアンプ1からの出力信号を入力し、入力した信号のレベルと、自身が記憶する期待値とを比較する。なお、判定回路3が記憶する期待値は、制御回路より与えられたものである。この動作確認テスト1においては、判定回路3は期待値を「H」レベルとして記憶している。
Next, the determination circuit 3 (determination means) receives the output signal from the
ここで、判定回路3は、オペアンプ1より入力した信号が、自身が記憶する期待値と同じ、「H」レベルであれば、DAC回路8が正常であると判定する。一方、判定回路3は、オペアンプ1より入力した信号が「L」レベルであれば、DAC回路8が不良であると判定し、判定フラグ4に「H」フラグを出力する。判定フラグ4は、判定回路3より「H」フラグを入力した場合、入力した「H」フラグを自身の内部メモリに記憶する。(S25)
なお、判定回路3は、オペアンプ1からの出力信号を入力し、入力した信号が「H」レベルであれば、判定フラグ4に「L」フラグを出力し、入力した信号が「L」レベルであれば、判定フラグ4に「H」フラグを出力する構成としてもよい。この場合、判定フラグ4は、判定回路3より一度でも「H」フラグを入力した場合、その後、判定回路3より「L」フラグを入力しても、判定フラグ4は「H」フラグを保持しつづける。
Here, the
The
また、不良であると判断され、判定フラグ4が「H」になった場合以後の判定動作を行わない構成にしても良い。
Further, it may be configured such that the subsequent determination operation is not performed when it is determined as defective and the
次に、カウンタmの値が、n−1であるかを判定する(S26)。カウンタmの値がn−1以下の場合は、カウンタmの値を1つ増やし、S23〜S25のステップを、mの値がn−1となるまで、繰り返し行う。なお、このnとは、集積回路10が出力できる階調数である。
Next, it is determined whether the value of the counter m is n−1 (S26). When the value of the counter m is n−1 or less, the value of the counter m is incremented by 1, and the steps from S23 to S25 are repeated until the value of m becomes n−1. Note that n is the number of gradations that the
(実施形態1の動作確認テスト2)
次に、動作確認テストの2つ目の手順を、図20を参照して以下に説明する。図20は、第1の実施形態に係る、動作確認テストの2つ目の手順を示すフローチャート図である。
(
Next, the second procedure of the operation check test will be described below with reference to FIG. FIG. 20 is a flowchart showing a second procedure of the operation check test according to the first embodiment.
まず、動作確認テスト1においては、常にオペアンプ1の正極性入力端子に入力される階調電圧が、負極性入力端子に入力される階調電圧より高いため、DAC回路28に、低い電圧しか出力しないような不具合がある場合や、DAC回路8に高い電圧しか出力しないような不具合がある場合には、判定回路3は、正常を示す「L」フラグを出力してしまう。
First, in the
したがって、動作確認テスト2においては、オペアンプ1の正極性入力端子に、負極性入力端子より低い階調電圧を入力して動作確認を行う。
Therefore, in the
まず、動作確認テスト1が終了した後、カウンタmの値を0に初期化する(S31)。次に、制御回路は、カウンタmの値に1を加算した、階調m+1の階調データを、ここでは、階調1の階調データを、TSTR1信号をアクティブにし、データバスを介して予備のサンプリング回路26に格納する。次に、制御回路は、カウンタmに対応する、階調mの階調データを、ここでは、階調0の階調データを、TSTR2信号をアクティブにし、データバスを介して、サンプリング回路6に格納する。
First, after the
ここで、動作確認テスト1のS23と同様に、DAC回路28は、サンプリング回路26が格納した階調データを、ホールド回路27を介して入力する。さらに、DAC回路28は、入力した階調データに対応する、階調m+1の階調電圧を、ここでは、階調1の階調電圧を、オペアンプ1の負極性入力端子に出力する。一方、DAC回路8は、サンプリング回路6が格納した階調データを、ホールド回路7を介して入力する。さらに、各DAC回路8は、入力した階調データに対応する、階調mの階調電圧を、ここでは、階調0の階調電圧を、自身に直列に接続された、各オペアンプ1の正極性入力端子に出力する(S32)。
Here, as in S <b> 23 of the
次に、オペアンプ1は、正極性入力端子に入力したDAC回路8からの階調0の階調電圧と、負極性入力端子に入力したDAC回路28からの階調1の階調電圧とを比較する(S33)。ここで、DAC回路8が正常であれば、階調1の階調電圧が階調0の階調電圧よりも高いため、オペアンプ1は、「L」フラグの信号を出力する。ここで、オペアンプの出力が「H」レベルの信号であった場合、DAC回路8は不良であることになる。
Next, the
次に、判定回路3は、オペアンプ1からの出力信号を入力し、入力した信号のレベルと、自身が記憶する期待値とを比較する。この動作確認テスト1においては、判定回路3は期待値を「L」レベルとして記憶している。ここで、判定回路3は、オペアンプ1より入力した信号が、自身が記憶する期待値と同じ、「L」レベルであれば、DAC回路8が正常であると判定する。一方、判定回路3は、オペアンプ1より入力した信号が「H」であれば、DAC回路8が不良であると判定し、判定フラグ4に「H」フラグを出力する。判定フラグ4は、判定回路3より「H」フラグを入力した場合、入力した「H」フラグを自身の内部メモリに記憶する(S34)。以上の、S33〜S34のステップを、mの値がn−1となるまで繰り返し行う(S35、S36)。
Next, the
(実施形態1の動作確認テスト3)
次に、動作確認テストの3つ目の手順を、図21を参照して以下に説明する。図21は、第1の実施形態に係る、動作確認テストの3つ目の手順を示すフローチャート図である。
(
Next, the third procedure of the operation check test will be described below with reference to FIG. FIG. 21 is a flowchart showing a third procedure of the operation check test according to the first embodiment.
DAC回路8において、出力がオープンとなる不具合がある場合、実行済の確認テストによる、オペアンプ1に入力された階調電圧を、オペアンプ1が保持し続け、動作確認テスト1および2において、不具合を検出できない場合がある。ここで、動作確認テスト3においては、オペアンプ1の正極性入力端子にプルダウン回路を接続する。これにより、DAC回路8の出力がオープンとなる場合、オペアンプ1の正極性入力端子に、低い電圧を入力することになる。結果、DAC回路8の出力がオープンとなる場合、言い換えれば、DAC回路8より出力がない場合において、実行済の確認テストによる、オペアンプ1の入力された階調電圧を、オペアンプ1が保持し続けることを防ぐことができる。
In the
動作確認テスト3の具体的な手順は、図21に示すように、まず、カウンタmを0に初期化する(S41)。次に、プルアップ・プルダウン回路5は、オペアンプ1の正極性入力端子をプルダウンする(S42)。ここからのS43〜S47のステップは、既に上述した動作確認テスト1の、S23〜S27のステップと同様であるため、ここではその説明を省略する。
As shown in FIG. 21, the specific procedure of the
以上のように、オペアンプ1の正極性入力端子をプルダウンし、動作確認テスト1の手順を行うことにより、DAC回路8の出力がオープンとなった場合、オペアンプ1は、「L」レベルの信号を出力することになる。結果、判定回路3は、入力した「L」レベルの信号より、DAC回路8に不具合があると判定し、判定フラグ4が「H」フラグを記憶することになる。
As described above, when the output of the
(実施形態1の動作確認テスト4)
次に、動作確認テストの4つ目の手順を、図22を参照して以下に説明する。図22は、第1の実施形態に係る、動作確認テストの4つ目の手順を示すフローチャート図である。
(
Next, the fourth procedure of the operation check test will be described below with reference to FIG. FIG. 22 is a flowchart showing a fourth procedure of the operation check test according to the first embodiment.
ここで、動作確認テスト4は、動作確認テスト3と同様に、DAC回路8の出力がオープンとなる不具合に対応するためのものである。同図に示すように、まず、カウンタmを0に初期化する(S51)。次に、プルアップ・プルダウン回路5は、オペアンプ1の正極性入力端子をプルアップする(S52)。ここからのS53〜S57のステップは、既に上述した動作確認テスト2の、S32〜S36のステップと同様であるため、ここではその説明を省略する。
Here, like the
以上のように、オペアンプ1の正極性入力端子をプルアップし、動作確認テスト2の手順を行うことにより、DAC回路8の出力がオープンとなった場合、オペアンプ1は、「H」レベルの信号を出力することになる。結果、判定回路3は、入力した「H」レベルの信号より、DAC回路8に不具合があると判定し、判定フラグ4が「H」を記憶することになる。
As described above, when the output of the
(実施形態1の動作確認テスト5)
次に、動作確認テストの5つ目の手順を、図23を参照して以下に説明する。図23は、第1の実施形態に係る、動作確認テストの5つ目の手順を示すフローチャート図である。
(
Next, the fifth procedure of the operation check test will be described below with reference to FIG. FIG. 23 is a flowchart showing the fifth procedure of the operation check test according to the first embodiment.
DAC回路8においては、自身における隣接する2つ階調がショートするという不具合が発生する場合がある。このように、隣接する2つ階調がショートした場合、DAC回路8は、ショートした2つの階調の中間電圧を出力することになる。この不具合の場合、DAC回路8が出力する階調電圧は、正常な場合と比べて、1階調以上の電圧のずれとならない。したがって、動作確認テスト1〜4において、この不具合を検出することはできない。ここで、動作確認テスト5においては、このようなDAC回路8における、隣接する2つの階調がショートした不具合を検出することが目的である。
In the
同図に示すように、まず、カウンタmを0に初期化する(S61)。次に、TSTR1およびTSTR2をアクティブにし、さらに、データバスを介して、階調mの階調データを、ここでは、階調0の階調データを、サンプリング回路26およびサンプリング回路6が入力する。次に、DAC回路28および8は、ホールド回路27および7を介して、サンプリング回路26および6より、階調0の階調データを取得する。さらにDAC回路28および8は、オペアンプ1の正極性入力端子および負極性入力端子に、階調0の階調電圧を出力する(S62)。
As shown in the figure, first, the counter m is initialized to 0 (S61). Next, TSTR1 and TSTR2 are activated, and further, gradation data of gradation m and here gradation data of
次に、図示しないスイッチにより、オペアンプ1の正極性入力端子と、負極性入力端子とをショートする。なお、動作確認テスト1および2において、DAC回路8に不具合がないと判定されている場合は、正極性入力端子と負極性入力端子に入力される階調電圧の差は、1階調以上の電圧差にならない。したがって、正極性入力端子と負極性入力端子とをショートすることによって、大きな電流が流れるという問題はない。
Next, the positive input terminal and the negative input terminal of the
ここで、オペアンプ1の正極性入力端子と負極性入力端子とをショートしたことにより、オペアンプ1の2つの入力端子は、同じ階調電圧を入力することになる。ここで、本来オペアンプ1は、入出力のオフセット電圧を有しているため、自身の2つの入力端子に同じ階調電圧を入力したとしても、オペアンプ1の出力は、「H」または「L」のどちらかを出力することになる。この、オペアンプ1の正極性入力端子と負極性入力端子とをショートした場合の、オペアンプ1の出力のレベルを、判定回路3は、期待値として記憶する(S63)。
Here, since the positive input terminal and the negative input terminal of the
次に、図示しないスイッチをOFFにして、オペアンプ1の正極性入力端子と負極性入力端子とのショートを解除する。このとき、オペアンプ1の正極性入力端子には、DAC回路8からの階調0の階調電圧が入力され、負極性入力端子には、DAC回路28からの階調0の階調電圧が入力される。ここで、DAC回路28および8に不具合がなければ、オペアンプ1の出力は、判定回路3に記憶した期待値と同じ出力となる。したがって、判定回路3は、オペアンプ1からの出力と、自身が記憶する期待値とを比較する(S64)。判定回路3は、オペアンプ1からの出力値が、期待値と異なる値であれば、判定フラグ4に「H」フラグを出力する(S65)。
Next, a switch (not shown) is turned OFF to cancel the short circuit between the positive input terminal and the negative input terminal of the
次に、図示しないスイッチによって、オペアンプ1の正極性入力端子にDAC回路28からの階調電圧を入力し、負極性入力端子にDAC回路8からの階調電圧を入力するように、オペアンプ1の入力を切り替える(S66)。ここで、S64と同様の処理を行う(S67)。S67において、判定回路3が、オペアンプ1からの出力と、自身が記憶する期待値とが異なれば、判定フラグ4に「H」フラグを出力する(S68)。このように、正極性入力端子と負極性入力端子とを切り替えることにより、判定回路3が記憶する期待値が「H」レベルまたは「L」レベルのどちらであっても、DAC回路8の不具合を検出可能となる。
Next, the gradation voltage from the
以上のS62〜S68のステップを、カウンタmの値がnとなるまで、カウンタmの値を1つ増加させて繰り返し行う(S69、S70)。 The above steps S62 to S68 are repeated by incrementing the value of the counter m by one until the value of the counter m reaches n (S69, S70).
(自己修復)
次に、判定フラグ4が「H」フラグを記憶している場合、言い換えれば、上記動作確認テスト1〜5において、DAC回路8−1〜8−nのいずれかに不具合があると判定回路3が判定した場合の修復について、図24を参照して以下に説明する。図24は、不良と判定したDAC回路8と、予備のDAC回路28とを切り替え、自己修復する手順を示すフローチャート図である。
(Self-healing)
Next, when the
判定回路3は、DAC回路8が不良であると判定した場合、「H」フラグを判定フラグ4に出力する。さらに、判定フラグ4は、判定回路3からの「H」フラグを入力し、自身の内部に記憶する。ここで、制御回路は、判定フラグ4が「H」を記録しているかどうかを検出する(S71)。制御回路は、判定フラグ4が「H」を記憶していないことを検出した場合は、S75の処理に移る。一方、制御回路は、判定フラグ4が「H」を記憶していることを検出した場合、判定フラグ4−1〜4−nのそれぞれが記憶している「H」のフラグ数を確認する。ここで、判定フラグ4が記憶している「H」のフラグ数が複数の場合、S73の処理にうつる。一方、判定フラグ4が記憶している「H」のフラグ数が1つの場合は、S74の処理にうつる(S72)。
When the
S74においては、「H」フラグを記憶している判定フラグ4に対応するDAC回路8を、予備のDAC回路28に切り替える処理を行う(S74)。まず、不良のDAC回路8と予備のDAC回路28との切り替えの手順を説明するにあたり、ここでは、液晶駆動用信号出力端子OUT1に対応する判定フラグ4−1が「H」フラグを記憶しているものとする。
In S74, a process of switching the
判定フラグ4−1は、スイッチ2cおよび2dに対して、「H」レベルとなるFlag1の出力信号を出力する。Flag1の出力信号によって、「H」レベルの信号を入力したスイッチ2cはOFFとなり、スイッチ2dはONとなる。これにより、スイッチ2cはオペアンプ1−1からの出力と、液晶駆動用信号出力端子OUT1との接続を遮断することになる。一方、スイッチ2dは、サンプリング回路6−1に入力されるSTR1信号を、サンプリング回路26に出力することになる。これにより、液晶駆動用信号出力端子OUT1に対応する階調データは、サンプリング回路26も格納することになる。さらに、スイッチ2dは、オペアンプ21の出力と、液晶駆動用信号出力端子OUT1とを接続する。このように、判定フラグ4−1からのFlag1の出力信号によって、スイッチ2cおよび2dが切り替わることにより、不良であるDAC回路8−1を予備のDAC回路28に切り替えることになる。
Determination flag 4-1 outputs an output signal of Flag1 that is at “H” level to
次に、S73の処理について説明する。判定フラグ4が記憶する「H」フラグの数が、複数であった場合、確率的に予備のDAC回路28が不良であると考えられる。したがって、S73において、制御回路は、判定フラグ4が記憶するフラグを全て「L」フラグにし、S75の処理に移行する。次に、S71においてNOと判定された場合、S73の処理後、または、S74の処理後、制御回路は、test信号を「L」に、testB信号を「H」に切り替え、通常動作に移行する(S75)。
Next, the process of S73 will be described. When the number of “H” flags stored in the
以上のように、動作確認テスト1〜5、および、自己修復の処理を行うことにより、集積回路10は、不良のDAC回路を予備のDAC回路28に切り替えることができる。さらに、第1の実施形態においては、予備のDAC回路28に対応する、予備のサンプリング回路26およびホールド回路27を備えている。したがって、DAC回路8だけでなく、サンプリング回路6またはホールド回路7に不具合があった場合においても、予備のサンプリング回路26およびホールド回路28に切り替えることができる。
As described above, the
次に、集積回路10を搭載する表示装置の電源投入から、動作確認テストを行い、通常動作を行うまでの手順を、図25を参照して以下に説明する。図25は、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの処理手順を示すフローチャート図である。
Next, a procedure from turning on the power of the display device on which the integrated
同図に示すように、まず、表示装置に電源投入し、集積回路10を初期化することにより、判定フラグ4は全て「L」フラグになる(S81)。次に、制御回路は、test信号を「H」に、testB信号を「L」にし、動作確認テストの状態に集積回路10を切り替える(S82)。次に、制御回路および集積回路10は、上述した動作確認テストを行う(S83)。さらに、全ての動作確認テスト1〜5が終了したかどうかを、制御回路は確認し、不良となる回路は、予備の回路に切り替え、通常動作に移行する(S84)。
As shown in the figure, first, the display device is powered on and the
(オペアンプ1の動作確認)
上述した動作確認テストは、オペアンプ1に不具合がないことを前提としている。しかしながら、オペアンプ1においても不具合が発生する可能性がある。したがって、上記動作確認テストを行う前に、オペアンプ1の動作確認を行うことが、本実施形態においては好ましい。そこで、以下に、オペアンプ1の動作確認についても、図26を参照して説明する。図26は、オペアンプ1とオペアンプ1の動作確認のための周辺回路との構成を示す説明図である。
(Operation check of operational amplifier 1)
The operation check test described above is based on the premise that the
同図に示すように、オペアンプ1の正極性入力端子には、DAC回路8からの出力と、所定の電圧との入力を切り替えるスイッチS5が接続されている。さらにスイッチS5のB側(所定の電圧の入力側)には、2つの所定の電圧Vref1およびVref2を切り替えるスイッチS3が接続されている。一方、オペアンプ1の負極性入力端子には、オペアンプ1からの負帰還を行うためのオペアンプ1の出力と、所定の電圧との入力を切り替えるスイッチS6が接続されている。さらに、スイッチS4のB側(所定の電圧の入力側)には、2つの所定の電圧Vref1およびVref2を切り替えるスチッチS4が接続されている。
As shown in the figure, the positive input terminal of the
次に、オペアンプ1の通常動作について説明する。オペアンプ1の通常動作時は、スイッチS5をA側(DAC回路8の出力側)にし、スイッチS6をA側にすることにより、オペアンプ1は、ボルテージフォロワの回路として動作する。
Next, normal operation of the
次に、オペアンプ1の動作確認動作確認を行うための手順を以下に説明する。まず、スイッチS1およびS2をB側に切り替える。これにより、オペアンプ1の負帰還はなくなり、オペアンプ1はコンパレータとして動作する。次に、スイッチS3およびS4をA側に切り替える。これにより、オペアンプ1の正極性入力端子は、Vref1を入力し、負極性入力端子は、Vref2を入力することになる。ここで、Vref1およびVref2は予め生成された電圧であり、Vref1の電圧値は、Vref2の電圧値より大きい値とする。なお、Vref1とVref2との電圧値の差は、オペアンプ1の入出力オフセット値よりも大きい値とする。このとき、オペアンプ1は、負極性入力端子に入力したVref2より、正極性入力端子に入力したVref1の電圧の方が高いため、「H」レベルの信号を出力する。このオペアンプ1からの出力を、判定回路3が検出し、自身が記憶する期待値「H」と比較する。ここで、オペアンプ1の出力が「L」レベルであった場合、判定回路3は、オペアンプ1に不具合があると判定できる。なお、判定回路3が記憶する期待値は、制御回路より与えられたものである。
Next, a procedure for confirming the operation confirmation operation of the
次に、オペアンプ1のコンパレータ動作に不具合があり、オペアンプ1は「H」レベルしか出力できない場合も考えられる。したがって、スイッチS3およびS4をB側に切り替え、オペアンプ1の正極性入力端子にVref2を入力し、負極性入力端子にVref1を入力する。このとき、オペアンプ1は、正極性入力端子に入力したVref2よりも、負極性入力端子に入力したVref1の電圧値の方が高いため、「L」レベルを出力する。このオペアンプ1からの出力を、判定回路3が検出し、自身が記憶する期待値「L」と比較する。ここで、オペアンプ1の出力が「H」レベルであった場合、判定回路3は、オペアンプ1に不具合があると判定できる。なお、スイッチS3〜S6は、制御回路によって切り替えられるものとする。
Next, there is a case where there is a malfunction in the comparator operation of the
〔実施形態2〕
次に、本発明に係る第2の実施形態について、図27〜図33を参照して、以下に説明する。なお、なお、実施形態2の説明に関しては、実施形態1と異なる箇所についてのみ説明し、重複する箇所についてはその説明を省略する。
[Embodiment 2]
Next, a second embodiment according to the present invention will be described below with reference to FIGS. In addition, regarding the description of the second embodiment, only portions that are different from the first embodiment will be described, and descriptions of overlapping portions will be omitted.
まず、実施形態1と実施形態2の違いについて簡単に説明する。実施形態1は、DAC回路8の出力と、予備のDAC回路28の出力を、オペアンプ1において比較している。一方、実施形態2は、互いに隣接する2つのDAC回路8を一組とし、互いのDAC回路8からの出力を、オペアンプ1において比較する。
First, the difference between the first embodiment and the second embodiment will be briefly described. In the first embodiment, the
(表示駆動用半導体集積回路20の構成)
図27を参照して、本発明の表示駆動用半導体集積回路(以下、集積回路とする)20の構成について説明する。図27は、集積回路20(表示装置駆動用の集積回路)の構成を示す説明図である。
(Configuration of display driving semiconductor integrated circuit 20)
With reference to FIG. 27, the configuration of a display driving semiconductor integrated circuit (hereinafter referred to as an integrated circuit) 20 of the present invention will be described. FIG. 27 is an explanatory diagram showing a configuration of the integrated circuit 20 (integrated circuit for driving the display device).
オペアンプ1は、自身に直列に接続されるDAC回路8からの出力を、自身の正極性入力端子に入力する。さらに、オペアンプ1は、自身に隣り合うオペアンプに直列に接続されるDAC回路8からの出力を、自身の負極性入力端子に入力する。具値的には、同図に示すように、オペアンプ1−1は、DAC回路8−1からの出力を、自身の正極性入力端子に入力し、DAC回路8−2にからの出力を、スイッチ2aを介して自身の負極性入力端子に入力する。同様に、オペアンプ1−2は、DAC回路8−2からの出力を、自身の正極性入力端子に入力し、DAC回路8−1からの出力を、スイッチ2aを介して自身の負極性入力端子に入力する。また、集積回路20は、予備のサンプリング回路26Aおよび26Bと、予備のホールド回路27Aおよび27Bと、予備のDAC回路28Aおよび28Bと、オペアンプ21Aおよび21Bと、プルアップ・プルダウン回路25Aおよび25Bとを備えている。オペアンプ21Aにおいても、DAC回路28Aからの出力を自身の正極性入力端子に、DAC回路28Bからの出力を、スイッチ2aを介して自身の負極性入力端子に入力する。さらに、オペアンプ21Bにおいても、DAC回路28Bからの出力を、自身の正極性入力端子に、DAC回路28Aからの出力を、スイッチ2aを介して自身の負極性入力端子に入力している。
The
(集積回路20の通常動作)
集積回路20における通常動作においては、実施形態1と同様に、制御回路は、test信号を「L」レベルに、testB信号を「H」レベルにする。これにより、DAC回路8は、ホールド回路7より入力した階調データを階調電圧信号に変換し、階調電圧としてオペアンプ1の正極性入力端子に出力する。ここでオペアンプ1の出力は、スイッチ2bがONしているため、自身の負極性入力端子への負帰還となる。これにより、オペアンプ1は、ボルテージフォロワとして動作する。よって、オペアンプ1は、DAC回路8からの階調電圧をバッファし、対応する各出力端子OUT1〜OUTnに出力する。
(Normal operation of integrated circuit 20)
In the normal operation in the
(動作確認テストの切り替え)
集積回路20における動作確認テストへの切り替えは、制御回路がtest信号を「H」レベルとし、testB信号を「L」レベルとする。まず、スイッチ2aがONとなることにより、サンプリング回路26Aおよび奇数番目のサンプリング回路6(サンプリング回路6−1,6−3,・・・,6−(n−1))には、TSTR1信号が入力される。さらに、サンプリング回路26Bおよび偶数番目のサンプリング回路6(サンプリング回路6−2,6−3,・・・,6−n)には、TSTR2信号が入力される。さらに、スイッチ2aがONとなることにより、奇数番目のオペアンプ1の負極性入力端子には、隣り合う偶数番目のDAC回路8からの出力が入力され、偶数番目のオペアンプ1の負極性入力端子には、隣り合う奇数番目のDAC回路8からの出力が入力される。また、testB信号が「L」レベルとなることにより、スイッチ2bはOFFとなる。これにより、オペアンプ1における、自身の出力の負極性入力端子への負帰還が遮断されることになる。その結果、オペアンプ1は、自身に直列に接続されたDAC回路8からの出力と、隣り合うDAC回路8からの出力とを比較するコンパレータとなる。
(Switch operation test)
In the switching to the operation check test in the
(実施形態2の動作確認テスト1)
次に、第2の実施形態に係る、動作確認テストの1つ目の手順を、図28を参照して以下に説明する。図28は、第2の実施形態に係る、動作確認テストの1つ目の手順を示すフローチャート図である。
(
Next, the first procedure of the operation check test according to the second embodiment will be described below with reference to FIG. FIG. 28 is a flowchart showing a first procedure of the operation check test according to the second embodiment.
まず、制御回路はtest信号を「H」レベルに、testB信号を「L」レベルにする(S101)。これにより、オペアンプ1はコンパレータとして動作する(S102)。次に、制御回路は、奇数番目の判定回路3(判定回路3−1,3−3,・・・,3−(n−1))の期待値を「L」レベルに設定する。一方、制御回路は、偶数番目の判定回路3(判定回路3−2,3−4,・・・,3−n)の期待値を「H」レベルに設定する。
First, the control circuit sets the test signal to the “H” level and the test B signal to the “L” level (S101). As a result, the
次に、制御回路は、自身が備えるカウンタmを0に初期化する(S103)。さらに、制御回路は、TSTR1をアクティブにし、サンプリング回路26Aおよび奇数番目のサンプリング回路6がデータバスを介して、階調mの階調データを入力する。また、制御回路は、TSTR2をアクティブにし、サンプリング回路26Bおよび偶数番目のサンプリング回路6がデータバスを介して、階調m+1の階調データを入力する(S104)。
Next, the control circuit initializes a counter m included in the control circuit to 0 (S103). Further, the control circuit activates TSTR1, and the
ここで、カウンタmの値が0の場合を考えると、奇数番目のオペアンプ1は、自身の正極性入力端子に階調0の階調電圧を、自身に直列に接続される、奇数番目のDAC回路8より入力する。また、奇数番目のオペアンプ1は、自身の負極性入力端子に階調1の階調電圧を、隣り合う偶数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、奇数番目のオペアンプ1の出力は「L」になる。一方、偶数番目のオペアンプ1は、自身の正極性入力端子に階調1の階調電圧を、自身に直列に接続される、偶数番目のDAC回路8より入力する。また、偶数番目のオペアンプ1は、自身の負極性入力端子に階調0の階調電圧を、隣り合う奇数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、偶数番目のオペアンプ1の出力は「H」になる。
Here, considering the case where the value of the counter m is 0, the odd-numbered
次に、判定回路3は、オペアンプ1からの出力信号のレベルが、自身が記憶する期待値に合致するかを判定する(S105)。ここで、オペアンプ1からの出力が、期待値と異なる場合、判定回路3は、判定フラグ4に「H」フラグを出力する(S106)。以上のS104〜S106までの処理を、カウンタmの値を1つづつ増やし、カウンタmの値がn−1となるまで繰り返し行う(S107,S108)。
Next, the
(実施形態2の動作確認テスト2)
次に、第2の実施形態に係る、動作確認テストの2つ目の手順を、図29を参照して以下に説明する。図29は、第2の実施形態に係る、動作確認テストの2つ目の手順を示すフローチャート図である。
(
Next, a second procedure of the operation check test according to the second embodiment will be described below with reference to FIG. FIG. 29 is a flowchart showing a second procedure of the operation check test according to the second embodiment.
第2の実施形態における動作確認テスト2は、第2の実施形態における動作確認テスト1における、奇数番目と偶数番目との階調の電圧関係を逆にした動作確認であり、その他は、第2の実施形態における動作確認テストと同様である。
The
まず、制御回路は、奇数番目の判定回路3の期待値を「H」に設定し、一方、偶数番目の判定回路3の期待値を「L」に設定する。さらに、制御回路は、自身が備えるカウンタmを0に初期化する(S111)。
First, the control circuit sets the expected value of the odd-numbered
次に、制御回路は、TSTR1をアクティブにし、サンプリング回路26Aおよび奇数番目のサンプリング回路6がデータバスを介して、階調m+1の階調データを入力する。また、制御回路は、TSTR2をアクティブにし、サンプリング回路26Bおよび偶数番目のサンプリング回路6がデータバスを介して、階調mの階調データを入力する(S112)。
Next, the control circuit activates TSTR1, and the
ここで、カウンタmの値が0の場合を考えると、奇数番目のオペアンプ1は、自身の正極性入力端子に階調1の階調電圧を、自身に直列に接続される、奇数番目のDAC回路8より入力する。また、奇数番目のオペアンプ1は、自身の負極性入力端子に階調0の階調電圧を、隣り合う偶数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、奇数番目のオペアンプ1の出力は「H」レベルになる。一方、偶数番目のオペアンプ1は、自身の正極性入力端子に階調0の階調電圧を、自身に直列に接続される、偶数番目のDAC回路8より入力する。また、偶数番目のオペアンプ1は、自身の負極性入力端子に階調1の階調電圧を、隣り合う奇数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、偶数番目のオペアンプ1の出力は「L」レベルになる。
Here, considering the case where the value of the counter m is 0, the odd-numbered
次に、判定回路3はオペアンプ1からの出力のレベルと、自身が記憶する期待値とを比較する(S113)。ここで、判定回路3は、オペアンプ1からの出力が期待値と異なる場合、判定フラグ4に「H」フラグを出力する。以上のS112〜S114の処理を、カウンタmの値を1つづつ増やし、カウンタmの値がn−1となるまで繰り返し行う(S115、S116)。
Next, the
(実施形態2の動作確認テスト3)
次に、第2の実施形態に係る、動作確認テストの3つ目の手順を、図30を参照して以下に説明する。図30は、第2の実施形態に係る、動作確認テストの3つ目の手順を示すフローチャート図である。
(
Next, a third procedure of the operation check test according to the second embodiment will be described below with reference to FIG. FIG. 30 is a flowchart showing a third procedure of the operation check test according to the second embodiment.
第1の実施形態の動作確認テスト3において説明したように、DAC回路8において、出力がオープンとなる不具合がある場合、実行済の確認テストによる、オペアンプ1の入力された階調電圧を、オペアンプ1が保持し続け、実施形態2の動作確認テスト1および2において、不具合を検出できない場合がある。
As described in the
まず、動作確認テスト1〜2と同様に、制御回路は、自身が備えるカウンタmの値を0に初期化する(S121)。また、集積回路20は、DAC回路8の正極性入力端子に、プルアップ・プルダウン回路5を接続している。ここで、奇数番目のオペアンプ1の正極性入力端子をプルアップするように、制御回路は、プルアップ・プルダウン回路5を制御する(S122)。結果、奇数番目のDAC回路8の出力がオープンとなる場合に、奇数番目のオペアンプ1の正極性入力端子に高い電圧を入力することになる。一方、偶数番目のオペアンプ1の正極性入力端子については、プルダウンとなるように、制御回路は、プルアップ・プルダウン回路5を制御する(S122)。結果、偶数番目のDAC回路8の出力がオープンとなる場合に、偶数番目のオペアンプ1の正極性入力端子に低い電圧を入力することになる。
First, similarly to the
この後のS123〜S127の処理については、第2の実施形態の動作確認テスト1と同様であるため、ここではその説明を省略する。
Since the subsequent processes of S123 to S127 are the same as those in the
(実施形態2の動作確認テスト4)
次に、第2の実施形態に係る、動作確認テストの4つ目の手順を、図31を参照して以下に説明する。図31は、第2の実施形態に係る、動作確認テストの4つ目の手順を示すフローチャート図である。
(
Next, a fourth procedure of the operation check test according to the second embodiment will be described below with reference to FIG. FIG. 31 is a flowchart showing a fourth procedure of the operation check test according to the second embodiment.
ここでは、上記の動作確認テスト3と同様の不具合を検出することを目的としている。まず、これまでの動作確認テストと同様に、制御回路は、自身が備えるカウンタmの値を0に初期化する(S131)。次に、制御回路は、奇数番目のオペアンプ1の正極性入力端子をプルダウンするように、プルアップ・プルダウン回路5を制御する(S122)。結果、奇数番目のDAC回路8の出力がオープンとなる場合に、奇数番目のオペアンプ1の正極性入力端子に低い電圧を入力することになる。一方、偶数番目のオペアンプ1の正極性入力端子については、プルアップとなるように、制御回路は、プルアップ・プルダウン回路5を制御する(S122)。結果、偶数番目のDAC回路8の出力がオープンとなる場合に、偶数番目のオペアンプ1の正極性入力端子に高い電圧を入力することになる。
Here, the purpose is to detect the same defect as the
この後のS133〜S137の処理については、第2の実施形態の動作確認テスト2と同様であるため、ここではその説明を省略する。
The subsequent processes of S133 to S137 are the same as those in the
(実施形態2の動作確認テスト5)
次に、第2の実施形態に係る、動作確認テストの5つ目の手順を、図32を参照して以下に説明する。図32は、第2の実施形態に係る、動作確認テストの5つ目の手順を示すフローチャート図である。
(
Next, a fifth procedure of the operation check test according to the second embodiment will be described below with reference to FIG. FIG. 32 is a flowchart showing a fifth procedure of the operation check test according to the second embodiment.
第1の実施形態の動作確認テスト5において説明したように、DAC回路8においては、自身における隣接する2つ階調がショートするという不具合が発生する場合がある。第2の実施形態の動作確認テスト5においては、このような不具合を検出することが目的である。
As described in the
同図に示すように、まず、制御回路は、自身が備えるカウンタmの値を0に初期化する(S141)。次に、TSTR1およびTSTR2をアクティブにし、さらに、データバスを介して、階調mの階調データを、サンプリング回路26A、サンプリング回路26B、およびサンプリング回路6が入力する。さらに、データLOAD信号をアクティブにすることにより、奇数番目のDAC回路8および偶数番目のDAC回路8は、同じ階調mの階調電圧を出力することになる(S142)。次に、図示しないスイッチを介して、制御回路は、オペアンプ1の正極性入力端子と負極性入力端子とをショートさせる。このオペアンプ1の正極性入力端子と負極性入力端子とをショートさせたことにより、オペアンプ1の正極性入力端子および負極性入力端子は、同じ階調電圧を入力することになる。次に、オペアンプ1の正極性入力端子と負極性入力端子とをショートした場合の、オペアンプの出力のレベルを、判定回路3は、期待値として記憶する(S143)。
As shown in the figure, first, the control circuit initializes the value of the counter m provided therein to 0 (S141). Next, TSTR1 and TSTR2 are activated, and further, gradation data of gradation m is input to the
次に、図示しないスイッチをOFFにして、オペアンプ1の正極性入力端子と負極性入力端子とのショートを解除する。このとき、奇数番目のオペアンプ1の正極性入力端子は、自身に直列に接続された奇数番目のDAC回路8からの、階調mの階調電圧が入力され、負極性入力端子には、自身に隣り合う偶数番目のDAC回路8からの、階調mの階調電圧が入力される。一方、偶数番目のオペアンプ1の正極性入力端子は、自身に直列に接続された偶数番目のDAC回路8からの、階調mの階調電圧が入力され、負極性入力端子には、自身に隣り合う奇数番目のDAC回路8からの、階調mの階調電圧が入力される。ここで、判定回路3は、自身が記憶した期待値と、オペアンプ1からの出力とを比較する(S144)。さらに、判定回路3は、オペアンプ1からの出力が、自身が記憶する期待値と異なる場合は、判定フラグ4に「H」フラグを出力する。さらに、判定フラグ4は、判定回路3より入力した「H」フラグを、自身の内部に記憶する。
Next, a switch (not shown) is turned OFF to cancel the short circuit between the positive input terminal and the negative input terminal of the
次に、制御回路は、図示しないスイッチを用いて、DAC回路8からの、オペアンプ1の正極性入力端子に入力される信号と、負極性入力端子に入力される信号とを入れ替える(S146)。この後、S147の処理と同じ処理を行う(S147)。また、S145と同様に、判定回路3は、オペアンプ1からの出力が、自身が記憶する期待値と異なる場合には、判定フラグ4に「H」を出力する(S148)。
Next, the control circuit uses a switch (not shown) to switch the signal input from the
以上のS142〜S148の処理を、カウンタmの値がnとなるまで、カウンタmの値を1つ増加させて繰り返し行う(S149、S150)。 The processes of S142 to S148 are repeated by incrementing the value of the counter m by one until the value of the counter m reaches n (S149, S150).
(実施形態2の自己修復)
次に、判定フラグ4が「H」を記憶している場合、言い換えれば、上記動作確認テスト1〜5において、DAC回路8のいずれかに不具合があると判定回路3が判定した場合の修復について、図33を参照して以下に説明する。図33は、不良と判定したDAC回路8と、予備のDAC回路28Aおよび28Bとを切り替え、自己修復する手順を示すフローチャート図である。
(Self-repair of Embodiment 2)
Next, when the
まず、制御回路は、判定フラグ4が「H」を記憶しているかどうかを検出する(S151)。制御回路は、判定フラグ4が「H」を記憶していないことを検出した場合は、S153の処理に移行する。一方、制御回路が、「H」を記憶している判定フラグ4を検出した場合、「H」を記憶する判定フラグ4に対応するDAC回路8を、予備のDAC回路28Aまたは28Bに切り替える。ここで、実施形態2においては、2つのDAC回路8を1組として動作確認を行っているため、判定フラグ4が「H」フラグを記憶していたとしても、1組のうちの、どちらのDAC回路が不良なのか判断がつかない。したがって、実施形態2においては、「H」を記憶する判定フラグ4に対応する1組のDAC回路8を、言い換えれば、奇数番目および偶数番目の2つのDAC回路8を、予備のDAC回路28Aおよび28Bに切り替える(S152)。具体的な説明として、以下においては、DAC回路8−1に不具合があるものとして説明する。
First, the control circuit detects whether or not the
ここで、DAC回路8−1に不具合があった場合、動作確認テスト1〜5によって、判定回路3−1および3−2は、ともに「H」を判定フラグ4−1および4−2に出力することになる。さらに判定フラグ4−1および4−2は、判定回路3−1および3−2より入力した「H」フラグをスイッチ2cおよび2dに出力し、スイッチ2cをOFF、スイッチ2dをONする。結果、サンプリング回路26AはSTR1信号を入力し、サンプリング回路26BはSTR2信号を入力する。これにより、サンプリング回路26Aは、液晶駆動用信号出力端子OUT1に対応する階調データをデータバスより取得することになり、また、サンプリング回路26Bは、液晶駆動用信号出力端子OUT2に対応する階調データをデータバスより取得することになる。さらに、スイッチ2cがOFFとなることにより、オペアンプ1−1の出力と、液晶駆動用信号出力端子OUT1との接続は遮断され、オペアンプ1−2の出力と、液晶駆動用信号出力端子OUT2との接続も遮断される。さらに、スイッチ2dがONしたことにより、オペアンプ21Aの出力は、液晶駆動用信号出力端子OUT1に接続し、オペアンプ21Bの出力は、液晶駆動用信号出力端子OUT2に接続する。
Here, when the DAC circuit 8-1 is defective, the determination circuits 3-1 and 3-2 output “H” to the determination flags 4-1 and 4-2 by the
以上のように、不具合があるDAC回路8と、これに対となるDAC回路8とを1組として、予備のDAC回路28Aおよび28Bに切り替えることにより、不具合のあるDAC回路8を予備のDAC回路26Aまたは26Bに切り替えることができる。
As described above, the
次に、制御回路は、test信号を「L」、testB信号を「H」にし、通常動作に移行する(S153)。 Next, the control circuit sets the test signal to “L” and the test B signal to “H”, and shifts to normal operation (S153).
〔実施形態3〕
以上に説明した実施形態1および実施形態2においては、出力回路ブロック30(図2を参照)からの階調電圧と、予備出力回路ブロック40(図2を参照)からの階調電圧とを切り替える切替回路60(図2を参照)は、集積回路10および20に備えられる構成であったが、本発明はこれに限るものではなく、切替回路60が、表示パネル側に備えられる構成であってもよい。
[Embodiment 3]
In the first and second embodiments described above, the gradation voltage from the output circuit block 30 (see FIG. 2) and the gradation voltage from the standby output circuit block 40 (see FIG. 2) are switched. Although the switching circuit 60 (see FIG. 2) is configured to be provided in the
以下に、表示パネル側に切替回路60を備えた表示部90’の構成および動作を、本発明に係る第3の実施形態として説明する。なお、本実施形態では、実施形態1と異なる箇所について説明し、重複する箇所についてはその説明を省略する。
Hereinafter, the configuration and operation of the
(表示部90’の概略構成)
まず、図34を参照して、本実施形態に係る表示部90’の概略構成を説明する。図34は、表示部90’の概略構成を示すブロック図である。
(Schematic configuration of display unit 90 ')
First, a schematic configuration of the
図34に示すように、表示部90’は、表示パネル80’と、外部より入力される階調データに基づき表示パネル80’を駆動する集積回路10’(駆動回路)とを備えている。ここで、集積回路10’において、実施形態1の集積回路10と異なる点は、切替回路60を備えていないことであり、その他の構成は、集積回路10と同じ構成である。また、表示パネル80’において、実施形態1の表示パネル80と異なる点は、切替回路60を備えていることであり、その他の構成は、表示パネル80と同じ構成である。
As shown in FIG. 34, the
(表示部90’の構成)
次に、図35を参照して、本実施形態に係る表示部90’の、より詳細な構成を説明する。図35は、集積回路10’の構成を示すブロック図である。
(Configuration of display unit 90 ')
Next, with reference to FIG. 35, a more detailed configuration of the
図35に示すよに、集積回路10’は、階調データ入力端子(図示しない)より、データバスを介してn個の出力端子OUT1〜OUTnの各々に対応する階調データが入力されるn個のサンプリング回路6と、n個のホールド回路7と、階調データを階調電圧信号に変換するDAC回路8と、DAC回路8からの階調電圧信号に対するバッファ回路の役割を有するオペアンプ1と、n個の判定回路3と、n個のプルアップ・プルダウン回路5とを備えている。
As shown in FIG. 35, in the
さらに、図35に示すように、集積回路10’は、test信号によってON,OFFが切替わる複数のスイッチ2aと、testB信号によってON,OFFが切替わる複数のスイッチ2bと、LF信号によってON,OFFが切替わる複数のスイッチ2fと、を備えている。なお、スイッチ2a、2bおよび2fは、「H」の信号を入力された場合にONとなり、「L」の信号を入力された場合にOFFとなる。さらに、集積回路10’予備のサンプリング回路26と、予備のホールド回路27と、予備のDAC回路28と、予備のオペアンプ21と、予備の出力端子OUT0とを、各1回路づつ備えている。
Further, as shown in FIG. 35, the
一方、表示パネル80’は、図35に示すように、集積回路10’が備える出力端子OUT1〜OUTnの各々に接続する接続端子(図示せず)と、判定フラグ9−1〜9−n(以下、総称する場合は、判定フラグ9とする)と、制御回路(図示せず)からのLF信号によってON,OFFが切替わるスイッチ2fと、LF信号の反転信号であるLFB信号によってON,OFFが切替わるスイッチ2eと、判定フラグ9からの出力信号であるFlag1〜FlagnによってON,OFFが切替わるスイッチ2cおよび2dと、を備えている。なお、スイッチ2d、2e、および2fは、「H」の信号を入力された場合にONとなり、「L」の信号を入力された場合にOFFとなる。また、スイッチ2cは、「L」の信号を入力された場合にONとなり、「H」の信号を入力された場合にOFFとなる。
On the other hand, as shown in FIG. 35, the
また、本実施形態における表示パネル80’は、液晶表示パネルであり、図35に示すように、集積回路10’の出力端子OUTの各々に、スイッチ2eおよび2cを介して、データ信号線SL−1〜SL−n(以下、総称する場合、データ信号線SLとする)が接続されている。また、データ信号線SLの各々には、走査信号線GLの本数と同数の画素Pが接続されている。なお、図35においては、データ信号線SL−1に接続する画素Pを画素P−1とし、データ信号線SL−nに接続する画素Pを画素P−nとしている。
Further, the
(実施形態3の自己修復)
次に、本実施形態に係る表示部90’において、動作確認テストを行った結果、判定フラグ4が「H」フラグを記憶している場合での、自己修復動作について説明する。なお、本実施形態における、動作確認テストの方法は、実施形態1に述べた動作確認テスト1〜5と同様であるため、ここでは、動作確認テストの説明は省略する。
(Self-repair of Embodiment 3)
Next, the self-repair operation in the case where the
まず、動作確認テスト1〜5が終了した時点においては、test信号は「H」であり、testB信号は「L」となっている。したがって、オペアンプ1と出力端子OUTとの接続は、スイッチ2bによって切り離されている。ここで、制御回路は、動作確認テスト1〜5が完了した後、「H」のLF信号を出力するとともに、「L」のLFB信号を出力する。この「H」のLF信号が出力されることにより、スイッチ2fはONし、判定フラグ4の各々は、各出力端子OUTを介して、各判定フラグ9に接続することになる。さらに、判定フラグ4の各々は、自身が記憶する「H」フラグまたは「L」フラグを、Flag1〜Flagnとして、各出力端子OUTを介して、各判定フラグ9に出力する。各判定フラグ9は、判定フラグ4より出力されたFlag1〜Flagnを、自身の内部メモリに記憶するとともに、自身に接続するスイッチ2cおよび2dに出力する。なお、LF信号が「H」の期間、LFB信号が「L」となることにより、各スイッチ2eはOFFとなる。これにより、判定フラグ4が出力するFlag1〜Flagnが、データ信号線SL−1〜SL−nに出力されることを防止し、結果、判定フラグ4が出力するFlag1〜Flagnが、画素Pに影響を及ぼすことはない。
First, when the
以下に、表示部90’における自己修復動作の詳細な説明として、出力端子OUT1に対応する判定フラグ4−1が「H」フラグを記憶している場合を例にとって説明する。
Hereinafter, as a detailed description of the self-repair operation in the
まず、出力端子OUT1に対応する判定フラグ4−1が「H」フラグを記憶している場合、言い換えれば、DAC回路8−1が不良であった場合、判定フラグ9−1は、判定フラグ4より「H」フラグが出力され、出力された「H」フラグを、自身が備える内部メモリに記録する。なお、この例においては、判定フラグ4−2〜4−nは、「L」フラグを記録しているものとする。
First, when the determination flag 4-1 corresponding to the output terminal OUT1 stores the “H” flag, in other words, when the DAC circuit 8-1 is defective, the determination flag 9-1 is determined by the
次に、判定フラグ9−1は、「H」フラグのFlag1を、自身に接続するスイッチ2cおよび2dに出力する。これにより、判定フラグ9−1に接続するスイッチ2cは、出力端子OUT1とデータ信号線SL−1との接続を切断することになり、さらに、判定フラグ9−1に接続するスイッチ2dは、出力端子OUT0とデータ信号線SL−1とを接続することになる。一方、判定フラグ9−2〜9−nの各々は、自身に接続するスイッチ2cおよび2dに、「L」フラグのFlag2〜Flagnを出力するため、判定フラグ9−2〜9−nに接続するスイッチ2cはONとなり、判定フラグ9−2〜9−nに接続するスイッチ2dはOFFとなる。結果、データ信号線SL−2〜SL−nの各々は、スイッチ2eを介して、出力端子OUT2〜OUTnの各々に接続することになる。
Next, the determination flag 9-1 outputs Flag1 of the “H” flag to the
各判定フラグ9が、判定フラグ4からのFlag1〜Flagnに基づいて、自身に接続するスイッチ2cおよび2dを切り替えた後、制御回路は、「L」のLF信号を出力するとももに、「H」のLFB信号を出力する。これにより、出力端子OUT2〜OUTnの各々と、データ信号線SL−2〜SL−nの各々とが接続することになる。
After each
次に、制御回路が、「L」のLF信号を出力した後、「L」のtest信号と、「H」のtestB信号を出力することにより、データ信号線SL−1は、出力端子OUT0を介して、オペアンプ21の出力に接続し、一方、データ信号線SL−2〜SL−nの各々は、出力端子OUT2〜OUTnを介して、オペアンプ1−2〜1−nに接続する。なお、サンプリング回路6−1に接続するスイッチ2dは、判定フラグ4−1からのFlag1によってONしているため、サンプリング回路6−1に入力される階調データ(データ信号線SL−1に対応する階調データ)は、サンプリング回路26にも入力される。結果、データ信号線SL−1には、データ信号線SL−1に対応する階調データが、出力端子OUT1の代わりに、出力端子OUT0より入力される。なお、サンプリング回路6および予備のサンプリング回路26の各々に入力される階調データの切替については、実施形態1における動作と同様でため、ここでは、その詳細な説明を省略する。
Next, after the control circuit outputs the “L” LF signal, the control circuit outputs the “L” test signal and the “H” test B signal, whereby the data signal line SL-1 is connected to the output terminal OUT0. The data signal lines SL-2 to SL-n are connected to the operational amplifiers 1-2 to 1-n via the output terminals OUT2 to OUTn, respectively. Since the
以上のように、表示部90’は、自己修復動作を行うことにより、不良と検出されたDAC回路8の代わりに、予備のDAC回路28を用いて、データ信号線SLに正常な階調電圧を出力することができる。なお、実施形態1と同様に、本実施形態においても、予備のDAC回路28に対応する、予備のサンプリング回路26およびホールド回路27を備えている。したがって、DAC回路8だけでなく、サンプリング回路6またはホールド回路7に不具合があった場合においても、予備のサンプリング回路26およびホールド回路28に切り替えることができる。
As described above, the
次に、表示部90’における、電源投入から、動作確認テストを行い、通常動作に移行するまでの手順を、図36を参照して以下に説明する。図36は、表示部90’の電源投入から、動作確認テストを行い通常動作に移行するまでの処理手順を示すフローチャート図である。
Next, the procedure in the display unit 90 'from when the power is turned on until the operation check test is performed and the operation proceeds to the normal operation will be described with reference to FIG. FIG. 36 is a flowchart showing a processing procedure from when the
図36に示すように、まず、表示部90’は、ユーザーによって電源投入されたことを検出すると、集積回路10を初期化することにより、判定フラグ4が記憶する全てのフラグを「L」フラグにする(S161)。次に、制御回路は、test信号を「H」に、testB信号を「L」にし、集積回路10’を動作確認テストの状態に切り替える(S162)。次に、制御回路および集積回路10は、上述した動作確認テストを行う(S163)。さらに、全ての動作確認テスト1〜5が終了したか否かを、制御回路は確認する(S164)。このS164において、制御回路が、全ての動作確認テスト1〜5が完了していないことを検出すると、表示部90’は、制御回路からの指示に基づき、処理をS163に移行し、未完了の動作確認テストを行う。一方、S164において、制御回路は、表示部90’において全ての動作確認テストが完了したことを確認すると、「H」のLF信号および「L」のLFB信号を出力し、不良となる回路(サンプリング回路6、ホールド回路7、DAC回路9、オペアンプ1)を検出した場合は、当該不良回路を、予備の回路(サンプリング回路26、ホールド回路27、DAC回路29、オペアンプ21)に切替、通常動作に移行する(S165)。
As shown in FIG. 36, first, when the
なお、本実施形態における表示部90’においては、判定回路3−1における判定結果であるフラグを記憶する回路として、判定フラグ4および判定フラグ9を備える構成であるが、表示部90’の変形例として、判定フラグ9、スイッチ2f、スイッチ2eを備えず、判定フラグ4が、スイッチ2cおよび2dを制御する構成であってもよい。この場合、スイッチ2fおよび2eを制御するLF信号およびLFB信号も不要となる一方、判定フラグ4と、スイッチ2cおよび2dを接続するための配線および接続端子が必要となる。
Note that the
〔実施形態4〕
以上に説明した実施形態1〜実施形態3においては、集積回路と表示パネルとが、出力端子OUTを介して接続する構成であったが、出力端子OUTを介さず、集積回路と表示パネルとが一体となる表示装置も、本発明の範疇に含むものである。
[Embodiment 4]
In the first to third embodiments described above, the integrated circuit and the display panel are connected via the output terminal OUT. However, the integrated circuit and the display panel are not connected via the output terminal OUT. An integrated display device is also included in the scope of the present invention.
以下に、集積回路と表示パネルとが一体となる表示部90”を、第4の実施形態として、図37を参照して説明する。なお、本実施形態に係る表示部90”は、実施形態1に係る表示部90の変形例であり、本実施形態では、実施形態1と異なる箇所について説明し、重複する箇所についてはその説明を省略する。
Hereinafter, a
(表示部90”の構成)
まず、図37を参照して、本実施形態に係る表示部90”の構成を説明する。図37は、表示部90”の構成を示すブロック図である。
(Configuration of
First, the configuration of the
図37に示すように、表示部90”は、実施形態1に示した集積回路10と表示パネル80との区別はなく、オペアンプ1および21の出力が、スイッチ2b、2c、および2dを介して、データ信号線SLに直接接続している。つまり、本実施形態の表示部90”において、実施形態1の表示部90と異なる点は、出力端子OUTを備えているか否かの違いであり、その他の構成は実施形態1の表示部90と同じである。
As shown in FIG. 37, the
なお、本実施形態においては、実施形態1の変形例として説明したが、実施形態2および3も同様に、出力端子OUTを介さず、集積回路と表示パネルとを一体にした表示装置も、本発明の範疇に含まれることは言うまでもない。 Although the present embodiment has been described as a modification of the first embodiment, similarly to the second and third embodiments, a display device in which an integrated circuit and a display panel are integrated without using the output terminal OUT is also provided. Needless to say, it is included in the scope of the invention.
(テレビジョンシステム)
次に、実施形態1に係る表示部90を備えるテレビジョンシステム300について、図38を参照して説明する。なお、図38は、テレビジョンシステム300の構成を示すブロック図である。なお、以下では、テレビジョンシステム300が、実施形態1に係る表示部90を備えるものとして説明するが、本発明に係るテレビジョンシステムは、これに限るものではなく、表示部90の代わりに、実施形態2〜4に係る表示装置を備える構成であってもよい。
(Television system)
Next, a
(テレビジョンシステム300の構成)
図38に示すように、テレビジョンシステム300は、放送波を受信するアンテナ301と、受信した放送波を映像音声信号に復調するチューナー部302と、復調された映像音声信号を、映像信号と音声信号とに分離する信号分離部303と、分離された映像信号をデジタル映像信号に復号する映像信号処理部304と、復号されたデジタル映像信号を、階調データとして取得し、取得した階調データに基づいて映像を表示パネル80(図2を参照)に表示する表示部90と、分離された音声信号をデジタル音声信号に復号する音声信号処理部305と、復号されたデジタル音声信号を、アナログ音声信号に変換した後、変換したアナログ音声信号を音声としてスピーカより出力する音声信号出力部306とを、備えている。
(Configuration of television system 300)
As shown in FIG. 38, a
(テレビジョンシステム300の動作)
次に、テレビジョンシステム300における動作処理を説明する。まず、放送局からの放送波を、アンテナ301が受信し、受信した放送波を、チューナー部302に出力する。チューナー部302は、出力された放送波を映像音声信号に復調し、信号分離部303に出力する。信号分離部303は、出力された映像音声信号を、映像信号と音声信号とに分離し、それぞれを映像信号処理部304および音声信号処理部305に出力する。映像信号処理部304は、出力された映像信号をデジタル映像信号に復号し、復号したデジタル映像信号を階調データとして表示部90に出力する。表示部90は、出力された階調データを、自身が備える表示パネル80を用いて表示する。一方、音声信号処理部305は、信号分離部303によって分離された音声信号を、デジタル音声信号に復号し、音声出力部306に出力する。音声信号出力部306は、出力されたデジタル音声信号をアナログ音声信号に変換した後、自身が備えるスピーカを用いて、アナログ音声信号を音声として出力する。
(Operation of the television system 300)
Next, operation processing in the
なお、本発明に係るテレビジョンシステム300は、映像音声信号を取得する手段として、アンテナ301およびチューナー部302を用いて放送局より取得する構成としたが、本発明はこれに限るものではなく、記録媒体より当該記録媒体に記録されたコンテンツデータを読み出す、DVDプレーヤー等のコンテンツ読み取り装置や、インターネット等よりPC(パーソナルコンピュータ)を介して取得する構成であってもよい。
Note that the
実施形態1および実施形態4において説明した、動作確認テストおよび自己修復の処理動作は、液晶駆動用半導体集積回路10に電源が投入された直後に行う構成としたが、本発明はこれに限るものではなく、液晶駆動用半導体集積回路10へ制御信号を入力することにより行う構成にし、任意のタイミングで行ってもよい。例えば、表示装置のコントローラから表示の帰線期間を示す信号を液晶駆動用半導体集積回路10に入力し、このタイミングで動作確認テスト、自己修復を行ってもよい。
The operation check test and the self-repair processing operation described in the first and fourth embodiments are performed immediately after power is supplied to the liquid crystal driving semiconductor integrated
また、動作確認テストおよび自己修復の処理動作は、液晶駆動用半導体集積回路10に液晶駆動用半導体集積回路10の異常を検知する回路を構成し、液晶駆動用半導体集積回路10に異常が発生したときに行ってもよい。例えば、液晶駆動用半導体集積回路10から出力される信号の電流を検知し、検知した電流が設定電流より多くなった場合、動作確認テストおよび自己修復の処理動作を行ってもよい。
Further, in the operation check test and the self-repair processing operation, the liquid crystal driving semiconductor integrated
また、動作確認テストおよび自己修復の処理動作は、定期的に行なってもよい。例えば、表示を行わない垂直帰線期間毎に行なう、または、あらかじめ設定した累計表示時間毎に行ってもよい。 The operation check test and the self-repair processing operation may be performed periodically. For example, it may be performed every vertical blanking period in which no display is performed, or may be performed every preset total display time.
また、動作確認テストおよび自己修復の処理動作は、表示を行っている期間の一部で行っても良い。例えば、液晶表示装置では画素が表示電圧を記憶するので、表示電圧の充電が終了した後は、液晶駆動用半導体集積回路10の出力をハイインピーダンスにしても表示に問題ない。表示期間の一部で、液晶駆動用半導体集積回路10の出力をハイインピーダンスにして、動作確認テストおよび自己修復の処理動作を行う。このとき、動作確認テストのパターンをすべて行う時間が無ければ、1ラインの表示期間の一部で、例えば1パターンの判定を行い、1画面での表示期間もしくは数画面を表示する期間で行う事もできる。
Further, the operation check test and the self-repair processing operation may be performed during a part of the display period. For example, since a pixel stores a display voltage in a liquid crystal display device, there is no problem in display even if the output of the semiconductor integrated
なお、本発明に係る集積回路10(図18参照)は、自身の欠陥を自己検出(動作確認テスト)するために、表示パネル80(図2参照)を駆動するための出力信号を停止する必要がある。すなわち、集積回路10は、自己検出の期間において、表示パネル80を駆動できない。したがって、集積回路10が自己検出を行うタイミングは、表示装置の映像の表示に影響を与えない期間において行う必要がある。
Note that the integrated circuit 10 (see FIG. 18) according to the present invention needs to stop the output signal for driving the display panel 80 (see FIG. 2) in order to self-detect its own defect (operation check test). There is. That is, the
そこで、本発明に係る実施形態においては、集積回路10が自己検出を行う期間として、表示装置の電源投入時における起動プロセス中に、集積回路10が自己検出および自己修復を行うものとして説明した。これは、表示装置の起動プロセス中であれば、表示装置は映像の表示を行っていないため、表示装置の映像の表示に影響を及ぼすことなく、集積回路10が、自己検出および自己修復を行えるためである。
Therefore, in the embodiment according to the present invention, the case where the
以上のように、本実施形態における、集積回路10は、表示装置の電源投入時における起動プロセス中に、自身の欠陥を検出する自己検出を行っていたが、本発明はこれに限るものではなく、表示装置の起動プロセス中以外の期間において、自己検出および自己修復を行うことが可能である。
As described above, the
以下に、表示装置に起動プロセス中以外の、自己検出および自己修復を行うことが可能な期間を、実施例として説明する。 Hereinafter, a period in which the display device can perform self-detection and self-repair other than during the startup process will be described as an example.
〔実施例1〕
(垂直帰線期間における自己検出および自己修復)
まず、一つ目の実施例として、表示装置の垂直帰線期間中においては、表示装置の映像の表示に影響を及ぼすことなく、集積回路10は、自己検出および自己修復を行うことが可能となる。以下にその理由を説明する。
[Example 1]
(Self-detection and self-repair in the vertical blanking period)
First, as a first embodiment, during the vertical blanking period of the display device, the
以下に、表示装置に入力される各信号のタイミングについて、図39(a)〜(f)を参照して説明する。図39(a)〜(f)は、液晶表示装置に入力する各信号のタイミングを示すタイムチャート図である。 Hereinafter, the timing of each signal input to the display device will be described with reference to FIGS. FIGS. 39A to 39F are time charts showing timings of signals input to the liquid crystal display device.
図39(a)は、表示装置の走査線を駆動する走査側駆動回路より出力される、表示装置の1本目の走査信号線に与えられる走査信号線SCN1を示し、同図(b)は、走査側駆動回路より出力される、表示装置の2本目の走査信号線に与えられる走査信号線SCN2を示し、同図(c)は、集積回路10(図18参照)から映像信号反転回路に与えられる、表示装置のj本目のデータ信号線に対応する映像信号DSjを示し、同図(d)は、映像信号反転回路からデータ側駆動回路に与えられる、表示装置のj本目のデータ信号線に対応する映像信号DRVjを示し、同図(e)は、表示装置のj本目のデータ信号線に与えられる映像信号DATAjを示し、同図(f)は、表示装置における1本目の走査信号線とj本目のデータ信号線とに接続される画素に印加される駆動電圧VD1jを示している。また、図39に示す、時刻t1〜t5の期間TVは、表示装置の垂直走査期間であり、期間TV1は垂直帰線期間であり、時刻t1〜t3の期間THは水平走査期間であり、時刻t2〜t3の期間TH1は水平帰線期間である。なお、上記映像信号反転回路は、水平走査期間THおよび垂直走査期間TV毎に、表示装置の各画素における表示電極の極性を反転させるために、集積回路10からの映像信号DSjの極性を反転させる回路である。
FIG. 39A shows the scanning signal line SCN1 that is output from the scanning side driving circuit that drives the scanning line of the display device and is given to the first scanning signal line of the display device, and FIG. A scanning signal line SCN2 output from the scanning side drive circuit and applied to the second scanning signal line of the display device is shown, and FIG. 8C shows the video signal inversion circuit supplied from the integrated circuit 10 (see FIG. 18). The video signal DSj corresponding to the jth data signal line of the display device is shown, and FIG. 4D shows the jth data signal line of the display device supplied from the video signal inversion circuit to the data side drive circuit. The corresponding video signal DRVj is shown, FIG. 5E shows the video signal DATAj applied to the jth data signal line of the display device, and FIG. 5F shows the first scanning signal line in the display device. j-th data signal line and It shows a driving voltage VD1j applied to pixels connected. 39, a period TV from time t1 to t5 is a vertical scanning period of the display device, a period TV1 is a vertical blanking period, a period TH from time t1 to t3 is a horizontal scanning period, A period TH1 from t2 to t3 is a horizontal blanking period. The video signal inversion circuit inverts the polarity of the video signal DSj from the integrated
図39(a)および(b)に示すように、走査側駆動回路は、表示装置の各走査信号線に対して、走査信号線の1本目から、順次水平走査THずつタイミングを遅延させて、走査信号SCN1、走査信号SCN2、…、走査信号SCNmを出力する。また、走査側駆動回路は、各走査信号SCN1〜走査信号SCNmを、表示装置の各走査信号線に対して、垂直走査期間TV毎に繰り返し出力する。なお、ここでは、表示装置は、m本の走査信号線を有するものである。 As shown in FIGS. 39A and 39B, the scanning side drive circuit sequentially delays the timing by the horizontal scanning TH from the first scanning signal line to each scanning signal line of the display device, Scan signal SCN1, scan signal SCN2,..., Scan signal SCNm are output. Further, the scanning side driving circuit repeatedly outputs each scanning signal SCN1 to scanning signal SCNm to each scanning signal line of the display device for each vertical scanning period TV. Note that here, the display device has m scanning signal lines.
図39(c)に示す、集積回路10からの映像信号DSjは、映像信号反転回路に入力される。次に、映像信号反転回路は、映像信号DSjを、水平走査期間TH毎に極性を反転するとともに、垂直走査期間TV毎にも極性を反転し、図39(d)に示す映像信号DRVjを生成する。さらに映像信号反転回路は、生成した映像信号DRVjを、データ側駆動回路に入力する。
The video signal DSj from the integrated
次に、データ側駆動回路は、映像信号反転回路からの映像信号DRVjを、水平走査期間TH毎にサンプリングし、サンプリングした信号値を、一水平走査期間TH遅延させて、図39(e)に示す映像信号DATAjとして、表示装置のj本目のデータ信号線に出力する。 Next, the data side driving circuit samples the video signal DRVj from the video signal inverting circuit every horizontal scanning period TH, and delays the sampled signal value by one horizontal scanning period TH, as shown in FIG. Is output to the jth data signal line of the display device.
次に、1本目の走査信号線とj本目のデータ信号線とに接続している表示装置の画素(以下、画素1jとする)においては、時刻t1〜t2の水平走査期間THにおける走査信号SCN1によって、画素1j内のTFTが導通し、結果、j本目のデータ信号線を介して、時刻t1〜t2における映像信号DATAjの映像信号電圧が、駆動電圧VD1jとして、画素1j内の表示電極に印加される。ここで、画素1jの表示電極に印加された駆動電圧VD1jは、時刻t2〜t5において、画素1j内のTFTの導通が遮断されても、時刻t1〜t2の間の電圧レベルを保持し続ける。同様に、2本目の走査信号線とj本目のデータ信号線とに接続している表示装置の画素(以下、画素2jとする)においては、時刻t3〜t4の水平走査期間THにおける走査信号SCN2によって、画素2j内のTFTが導通し、結果、j本目のデータ信号線を介して、時刻t3〜t4における映像信号DATAjの映像信号電圧が、駆動電圧として画素2j内の表示電極に印加される。ここでも、画素2jの表示電極に印加された駆動電圧は、画素2j内のTFTの導通が遮断されても、時刻t3〜t4の間の電圧レベルを保持し続けることになる。 Next, in the pixel of the display device (hereinafter referred to as pixel 1j) connected to the first scanning signal line and the jth data signal line, the scanning signal SCN1 in the horizontal scanning period TH from time t1 to t2 is used. As a result, the TFT in the pixel 1j becomes conductive, and as a result, the video signal voltage of the video signal DATAj at time t1 to t2 is applied to the display electrode in the pixel 1j via the jth data signal line as the drive voltage VD1j. Is done. Here, the drive voltage VD1j applied to the display electrode of the pixel 1j continues to hold the voltage level between time t1 and t2 even when the TFT in the pixel 1j is cut off at time t2 to t5. Similarly, in the pixel of the display device (hereinafter referred to as pixel 2j) connected to the second scanning signal line and the jth data signal line, the scanning signal SCN2 in the horizontal scanning period TH from time t3 to t4. As a result, the TFT in the pixel 2j conducts, and as a result, the video signal voltage of the video signal DATAj at time t3 to t4 is applied to the display electrode in the pixel 2j via the jth data signal line as a drive voltage. . Again, the drive voltage applied to the display electrode of the pixel 2j continues to hold the voltage level between times t3 and t4 even when the TFT in the pixel 2j is turned off.
以上のように、表示装置の各画素における駆動電圧は、各画素内のTFTの導通が遮断されても、TFTの導通時に印加された駆動電圧の電圧レベルを保持し続ける。よって、走査側駆動回路が、各画素のTFTを導通させる走査信号SCN1〜SCNmを、走査信号線に出力していない、言い換えれば、各画素のTFTの導通が遮断している期間である、垂直帰線期間TV1においては、表示装置は、各画素の表示電極に電圧を印加する必要がない。つまり、駆動電圧の基となる映像信号DSjを、集積回路10は出力する必要がなく、集積回路10と、表示装置とを電気的に切り離しても、表示装置の映像の表示に影響を及ぼすことはない。
As described above, the drive voltage in each pixel of the display device continues to hold the voltage level of the drive voltage applied when the TFT is turned on even if the TFT in each pixel is turned off. Therefore, the scanning-side driving circuit does not output the scanning signals SCN1 to SCNm for conducting the TFTs of the respective pixels to the scanning signal line, in other words, the period in which the conduction of the TFTs of the respective pixels is cut off. In the blanking period TV1, the display device does not need to apply a voltage to the display electrode of each pixel. That is, it is not necessary for the
したがって、表示装置の垂直帰線期間であれば、表示装置の映像の表示に影響を及ぼすことなく、集積回路10は、自己検出および自己修復を行うことができる。
Therefore, the
(集積回路10全体の動作不良検出)
本実施形態における、集積回路10が行う、自身が備える出力回路ブロックの不良を検出する自己検出処理は、各データ信号線ごとに対応する、出力回路ブロック毎に、かつ、各出力回路ブロック全てを対象としている。よって、この自己検出処理は、時間を要することになる。
(Detection of malfunction of entire integrated circuit 10)
In the present embodiment, the
このことから、集積回路10が備える各出力回路ブロックに、動作不良が起こっている可能性がない場合に、集積回路10が自己検出処理を行う必要はない。言い換えれば、各出力回路ブロックに、動作不良が起こっている可能性がある場合のみ、集積回路10は、自己検出処理を行えばよい。
For this reason, when there is no possibility of malfunction in each output circuit block included in the
ここで、集積回路10は、集積回路10全体に対して、動作不良の可能性があるかどうかを判定する動作判定回路を備え、動作判定回路によって、集積回路10のどこかに動作不良があると判定された場合にのみ、自己検出処理を行えば、無駄な自己検出処理を行うことを防止できる。
Here, the
以下に、集積回路10が備える、集積回路10全体に対して、動作不良の可能性があるかどうかを判定する動作判定回路200について、図40〜図42を参照して説明する。
Hereinafter, an
まず、集積回路10に動作不良が発生した場合、集積回路10に供給される電源電流は、正常動作時と比べて、言い換えれば、製品として出荷される時に良品と判定された初期段階と比べて多くなる。したがって、集積回路10に供給される電源電流の値が、正常動作時に比べて一定の値以上大きくなった場合に、集積回路10に動作不良が発生していることになる。そこで、動作判定回路200は、集積回路10に供給される電源電流の値を検出し、検出した電源電流の値から、集積回路10に動作不良が発生しているかどうかを判定する。
First, when an operation failure occurs in the
(動作判定回路200の構成)
以下に、動作判定回路200の構成を、図40を参照して説明する。図40は、動作判定回路200の構成を示すブロック図である。
(Configuration of Operation Determination Circuit 200)
Hereinafter, the configuration of the
図40に示すように、動作判定回路200は、集積回路10の電源を供給するVA201と、集積回路10との間に、抵抗202(検出手段)およびスイッチ203を備えている。なお、抵抗202とスイッチ203とは、互いに並列となるように接続されている。さらに、動作判定回路200は、抵抗202およびスイッチ203の、集積回路10側の一端に接続された、A/Dコンバータ204(検出手段)と、A/Dコンバータ204からの出力信号を入力するスイッチ205と、スイッチ205の一方の出力端子に接続された不揮発性メモリーであるEEPROM206(正常電流値記憶手段)と、スイッチ205のもう一方の出力端視に接続されたデータラッチ回路207と、EEPROM206の出力値とデータラッチ回路207からの出力値とを比較する比較回路208(電流値比較手段、駆動回路判定手段)と、を備えている。なお、比較回路208の出力端子は、比較回路208における比較結果を、集積回路10が備える制御回路に接続している。なお、スイッチ203および205の切替は、集積回路10が備える制御回路によって制御される。
As illustrated in FIG. 40, the
(動作判定回路200の概略動作)
動作判定回路200は、予め、集積回路10の正常動作時における電源電流値に応じた値を、基準データとしてEEPROM206に記憶しておく。ここで、動作判定回路200は、集積回路10に動作不良が発生しているかどうかを判定する場合、集積回路10に供給される電源電流値に応じた値を検出し、この検出した値と予めEEPROM206が記憶する基準データの値とを比較し、検出した値が一定の値以上の場合に、集積回路10に動作不良が発生していると判定する。さらに、動作判定回路200は、集積回路10に動作不良が発生していることを示す信号を、集積回路10が備える制御回路に対して出力することにより、制御回路は、集積回路10の自己検出処理および自己修復処理を開始する。
(Schematic operation of the operation determination circuit 200)
The
(基準データの生成および記憶処理)
上述したように、動作判定回路200は、予め、基準データを、自身が備えるEEPROM206に記憶しておく必要がある。そこで、以下に、動作判定回路200がEEPROM206に基準データを記憶するための処理を、図41を参照して説明する。図41は、動作判定回路200が、基準データをEEPROM206に記憶する動作処理を示すフローチャート図である。
(Generation and storage of reference data)
As described above, the
図41に示すように、基準データの生成にあたり、制御回路が、スイッチ203を開放し、抵抗202にVA201からの電源電流が流れるようにする(S301)。ここで、抵抗202の抵抗値は、集積回路10の正常動作時における抵抗202の電圧降下が約0.1Vとなるような抵抗値である。なお、抵抗202の抵抗値は、集積回路の消費電流を考慮して決定されることが好ましい。
As shown in FIG. 41, in generating the reference data, the control circuit opens the
次に、抵抗202の集積回路10側の一端の電圧値を、A/Dコンバータ204がデジタル値に変換する(S302)。A/Dコンバータ204は、変換したデジタル値を、スイッチ205を介して、EEPROM206に入力する。EEPROM206は、入力されたA/Dコンバータからのデジタル値を、基礎データとして記憶する(S303)。なお、S303におけるスイッチ205は、制御回路によって、A/Dコンバータ204とEEPROM206とを接続するように、切替られているものとする。
Next, the A /
次に、EEPROM206が基礎データを記憶した後、制御回路が、スイッチ203を短絡し、集積回路10を通常動作状態に戻す(S304)。なお、S301〜S304までの、基準データの生成および記憶処理は、集積回路10を備える表示装置の製品出荷段階、言い換えれば、集積回路10が様々な出荷検査によって正常と判定された段階において、行われる。
Next, after the
(動作判定回路200による動作不良検出処理)
次に、動作判定回路200における、集積回路10の動作不良を検出する処理を、図42を参照して、以下に説明する。図42は、動作判定回路200における、集積回路10の動作不良を検出する処理を示すフローチャート図である。
(Operation failure detection processing by the operation determination circuit 200)
Next, processing for detecting an operation failure of the
図42に示すように、まず、制御回路がスイッチ203を開放し、抵抗202にVA201からの電源電流が流れるようにする(S305)。
As shown in FIG. 42, first, the control circuit opens the
次に、抵抗202の集積回路10側の一端の電圧値を、A/Dコンバータ204がデジタル値に変換する(S306)。A/Dコンバータ204は、変換したデジタル値を、スイッチ205を介して、データラッチ回路207に入力する。データラッチ回路207は、入力されたA/Dコンバータからのデジタル値を、検出データとして記憶する(S307)。なお、S306におけるスイッチ205は、制御回路によって、A/Dコンバータ204とデータラッチ回路207とを接続するように、切替られているものとする。
Next, the A /
次に、比較回路208は、EEPROM206が記憶する基準データと、データラッチ回路207が記憶する検出データとを読み出し、読み出した基準データの値と、検出データの値とを比較する(S308)。さらに比較回路208は、基準データの値と、検出データの値との差が、所定の値以上(例えば、デジタル値で3以上)であるかどうかを検出する(S309)。ここで、基準データの値と、検出データの値との差が所定の値以上(例えば、デジタル値で3以上)であった場合に、集積回路10に動作不良が発生していることを示す信号を、集積回路10が備える制御回路に出力する。
Next, the
ここで、制御回路は、比較回路208より、集積回路10に動作不良が発生していることを示す信号を入力されると、集積回路10の自己検出を開始する(S311)。さらに、集積回路10の自己検出において、集積回路10が自身の出力回路ブロックに不具合を検出した場合、集積回路10は、不具合の出力回路ブロックの出力と、予備の出力回路ブロックの出力を切替え、自己修復を行う。なお、S311の集積回路10の自己検出において、出力回路ブロックの不具合を検出できない場合は、他の要因による電源電流値の変動と考えれる。したがって、この場合は、電源電流値に変動が生じているため、動作判定回路200は、S301〜S304に示した基準データを生成および記憶処理を行い、変動が生じている電源電流値を、新たな基準データとしてEEPROM206に記憶する(S312)。さらに、S312の後、制御回路が、スイッチ203を短絡し、動作判定回路200および集積回路10を通常動作状態にする(S310)。
Here, when the
一方、S309において、比較回路208が、基準データの値と、検出データの値との差が所定の値未満(例えば、デジタル値で3未満)であることを検出した場合は、S310に処理が移行する。
On the other hand, if the
〔実施例2〕
(定期的な集積回路10の自己検出)
また、集積回路10の自己検出(動作確認テスト)および自己修復を、定期的に行ってもよい。具体的には、上述の実施例1において説明した、表示装置の垂直帰線期間毎に、集積回路10の自己検出(動作確認テスト)および自己修復を行ってもよい。この場合、垂直同期信号をカウントし、一定回数の表示毎に行う。この場合、不揮発性のメモリーにてカウンタを構成し、カウンタが垂直同期信号の回数をカウントすることにより実現できる。さらに、集積回路10が時間を測定するタイマを備え、このタイマにより、動作時間をカウントし、予め設定した累計動作時間毎に、集積回路10の自己検出および自己修復を行う構成としてもよい。
[Example 2]
(Periodic self-detection of the integrated circuit 10)
Further, self-detection (operation check test) and self-repair of the
〔実施例3〕
また、集積回路10の自己検出(動作確認テスト)および自己修復の処理動作は、表示装置が映像の表示を行っている期間の一部で行っても良い。例えば、表示装置の各画素は、表示電極の電圧を記憶するため、表示電極の電圧の充電が終了した後は、集積回路10の出力端子OUT1〜OUTnを、ハイインピーダンスにしても、表示装置における映像の表示に問題はない。
Example 3
Further, the self-detection (operation check test) and self-repair processing operation of the
したがって、表示装置が映像の表示を行っている表示期間の一部において、集積回路10の出力端子OUT1〜OUTnをハイインピーダンスにして、自己検出(動作確認テスト)および自己修復の処理動作を行う。出力端子OUT1〜OUTnをハイインピーダンスにする方法の一例として、出力端子OUT1〜OUTnと、表示装置とを接続する信号伝送路毎に対して、直列にスイッチを設け、このスイッチを開放することにより、出力端子OUT1〜OUTnと、表示装置とをハイインピーダンスとする、言い換えれば、電気的に切り離すことができる。
Therefore, during a part of the display period in which the display device displays an image, the output terminals OUT1 to OUTn of the
また、自己検出(動作確認テスト)には、本実施形態1に説明したように、いくつかのパターンがある。そこで、自己検出(動作確認テスト)のパターンをすべて行う時間が無ければ、1ラインの表示期間の一部において、自己検出(動作確認テスト)の一部のパターン(例えば1パターンのみ)を行ってもよい。これにより、自己検出(動作確認テスト)の全てのパターンを、表示装置の1フレーム分の表示期間、または、数フレーム分の表示期間において行うことができる。また、自己検出(動作確認テスト)のパターンを、一度に行わず、各パターンを分割して行う上記手法を使用すれば、図39に示す水平帰線期間において、自己検出(動作確認テスト)を行うことができる。 Further, as described in the first embodiment, there are several patterns for self-detection (operation check test). Therefore, if there is no time to perform all of the self-detection (operation check test) patterns, a part of the self-detection (operation check test) pattern (for example, only one pattern) is performed during a part of the display period of one line. Also good. Thereby, all the patterns of self-detection (operation check test) can be performed in the display period of one frame of the display device or in the display period of several frames. In addition, if the above-described method is used in which each pattern is divided without performing self-detection (operation confirmation test) patterns at once, self-detection (operation confirmation test) is performed in the horizontal blanking period shown in FIG. It can be carried out.
なお、上記実施例1〜3においては、実施形態1における集積回路10を対象として説明したが、本発明はこれに限るものではなく、実施形態2および3における集積回路10’、20、および、実施形態4における表示部90”に対しても適用できる。
In the first to third embodiments, the
また、本実施形態1〜4においては、液晶表示パネルによって映像を表示する液晶表示装置について説明したが、本発明はこれに限るものでなかく、液晶表示装置以外の表示装置、例えばプラズマテレビ等にも適用できる。 In the first to fourth embodiments, the liquid crystal display device that displays an image using the liquid crystal display panel has been described. However, the present invention is not limited to this, and a display device other than the liquid crystal display device, such as a plasma television or the like. It can also be applied to.
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.
なお、本発明の表示装置駆動用の集積回路、および、表示装置を以下のように構成してもよい。 The display device driving integrated circuit and the display device of the present invention may be configured as follows.
〔第1の構成〕
表示パネルを駆動する駆動回路であって、
不良になった当該駆動回路を自己修復する自己修復手段を備えていることを特徴とする駆動回路。
[First configuration]
A driving circuit for driving a display panel,
A drive circuit comprising self-repair means for self-repairing the drive circuit that has become defective.
〔第2の構成〕
上記表示パネルを駆動するための出力信号を出力する出力回路を備え、
上記自己修復手段は、
上記出力回路が不良か否かを判定する判定手段を備え、
上記判定手段の判定結果が不良であった場合に、上記表示パネルに正常な出力信号を出力するように、当該駆動回路を自己修復することを特徴とする、第1の構成に記載の駆動回路。
[Second configuration]
An output circuit for outputting an output signal for driving the display panel;
The self-healing means is
Determining means for determining whether or not the output circuit is defective;
The drive circuit according to the first configuration, wherein the drive circuit is self-repaired so that a normal output signal is output to the display panel when the determination result of the determination unit is defective. .
〔第3の構成〕
上記表示パネルに上記出力信号を出力可能な予備出力回路を備え、
上記自己修復手段は、
上記判定手段の判定結果が不良である場合、上記表示パネルへの出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることを特徴とする第2の構成に記載の駆動回路。
[Third configuration]
A preliminary output circuit capable of outputting the output signal to the display panel;
The self-healing means is
When the determination result of the determination means is defective, a switching means for switching the output signal from the defective output circuit to the output signal from the spare output circuit as an output signal to the display panel is provided. The drive circuit according to the second configuration, characterized in that:
〔第4の構成〕
上記判定手段は、
上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段を、備え、
上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することを特徴とする、第3の構成に記載の駆動回路。
[Fourth configuration]
The determination means is
Comparing means for comparing the output signal from the output circuit and the output signal from the preliminary output circuit,
The drive circuit according to the third configuration, wherein it is determined whether or not the output circuit is defective based on a comparison result of the comparison means.
〔第5の構成〕
第1の構成から第4の構成までのいずれか1つの構成に記載の駆動回路と、上記表示パネルとを、備えていることを特徴とする表示装置。
[Fifth Configuration]
A display device comprising the drive circuit according to any one of the first to fourth configurations and the display panel.
〔第6の構成〕
表示パネルと、
上記表示パネルを駆動するための出力信号を出力する出力回路を含む駆動回路と、を備えた表示装置であって、
上記駆動回路は、
上記出力回路が不良か否かを判定する判定手段と、上記表示パネルに上記出力信号を出力可能な予備出力回路とを備え、
上記表示パネルは、
上記判定手段からの判定結果が不良であった場合、当該表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることを特徴とする表示装置。
[Sixth configuration]
A display panel;
A drive circuit including an output circuit for outputting an output signal for driving the display panel, and a display device comprising:
The drive circuit is
Determination means for determining whether or not the output circuit is defective, and a spare output circuit capable of outputting the output signal to the display panel;
The display panel
Switching means for switching the output signal from the defective output circuit to the output signal from the spare output circuit as an output signal for driving the display panel when the determination result from the determination means is defective. And a display device.
〔第7の構成〕
表示パネルと、
上記表示パネルを駆動するための出力信号を出力する出力回路と、
上記表示パネルに上記出力信号を出力可能な予備出力回路と、
上記出力回路が不良か否かを判定する判定手段と、
上記判定手段の判定結果が不良である場合、上記表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段と、
を備えていることを特徴とする表示装置。
[Seventh Configuration]
A display panel;
An output circuit for outputting an output signal for driving the display panel;
A preliminary output circuit capable of outputting the output signal to the display panel;
Determining means for determining whether or not the output circuit is defective;
When the determination result of the determination means is defective, as an output signal for driving the display panel, switching means for switching the output signal from the defective output circuit to the output signal from the standby output circuit;
A display device comprising:
〔第8の構成〕
請求項5から7までのいずれか1項に記載の表示装置を備えていることを特徴とするテレビジョンシステム。
[Eighth configuration]
A television system comprising the display device according to any one of
〔第9の構成〕
表示パネルに接続された出力端子と、
上記出力端子に接続可能な出力回路を含む出力回路ブロックと、
上記出力端子に接続可能な予備出力回路を含む予備出力回路ブロックとを備えた、上記表示パネルを駆動する駆動回路であって、
上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、
上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定する判定手段と、
上記判定手段の判定結果が不良である場合、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させる接続切替手段と、を備えたことを特徴とする駆動回路。
[Ninth Configuration]
An output terminal connected to the display panel;
An output circuit block including an output circuit connectable to the output terminal;
A drive circuit for driving the display panel, comprising a spare output circuit block including a spare output circuit connectable to the output terminal,
Comparison means for comparing the output signal from the output circuit with the output signal from the preliminary output circuit;
Determination means for determining whether or not the output circuit is defective based on a comparison result of the comparison means;
A drive circuit comprising: connection switching means for connecting the spare output circuit to the output terminal instead of the output circuit when the judgment result of the judgment means is defective.
〔第10の構成〕
上記比較手段は、オペアンプであることを特徴とする、第9の構成に記載の駆動回路。
[Tenth Configuration]
The drive circuit according to the ninth configuration, wherein the comparison means is an operational amplifier.
〔第11の構成〕
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファを含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることを特徴とする第9の構成に記載の駆動回路。
[Eleventh configuration]
The output circuit block and the spare output circuit block further include an output buffer using an operational amplifier, and when the operational amplifier is used as the comparison unit and the determination result is bad, the output circuit block replaces the output circuit block. The drive circuit according to the ninth configuration, wherein a spare output circuit block is connected.
〔第12の構成〕
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファと、出力回路の入力に与える信号を記憶する回路を含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることを特徴とする第9の構成に記載の駆動回路。
[Twelfth configuration]
The output circuit block and the spare output circuit block further include an output buffer using an operational amplifier and a circuit for storing a signal applied to an input of the output circuit, the operational amplifier is used as the comparing means, and the determination result is The drive circuit according to the ninth configuration, wherein, when defective, the spare output circuit block is connected instead of the output circuit block.
〔第13の構成〕
上記出力回路および予備出力回路に入力する入力信号を制御する制御手段を備え、
上記制御手段は、
上記出力回路と予備出力回路とに、異なる大きさの入力信号を入力するとともに、
上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、
上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路を不良と判定することを特徴とする、第9の構成から第12の構成までのいずれか1項に記載の駆動回路。
[13th Configuration]
Control means for controlling input signals to be input to the output circuit and the standby output circuit,
The control means includes
While inputting input signals of different magnitudes to the output circuit and the standby output circuit,
Output the expected value of the comparison result from the comparison means corresponding to the input signals of different sizes,
The determination unit according to any one of the ninth configuration to the twelfth configuration, wherein the output circuit is determined to be defective when the comparison result is different from the expected value. Driving circuit.
〔第14の構成〕
上記判定手段の判定結果を示すフラグを格納するフラグ格納手段をさらに備え、
上記接続切替手段は、上記フラグの値が、上記出力回路が不良であることを示すとき、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させることを特徴とする、第9の構成から第13の構成までのいずれか1つの構成に記載の駆動回路。
[Fourteenth Configuration]
Flag storage means for storing a flag indicating the determination result of the determination means;
The connection switching means connects the spare output circuit to the output terminal instead of the output circuit when the value of the flag indicates that the output circuit is defective. The drive circuit according to any one of the configurations from the configuration to the thirteenth configuration.
〔第15の構成〕
上記表示パネルが表示する画像に影響を与えない期間に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替え、
上記接続切替手段が、上記出力端子と上記予備出力回路の出力とを接続した後、上記予備出力回路が上記出力端子に出力信号を出力することを特徴とする、第9の構成から第14の構成のいずれか1つの構成に記載の駆動回路。
[Fifteenth configuration]
During a period that does not affect the image displayed on the display panel,
The comparing means compares the output signal from the output circuit with the output signal from the preliminary output circuit,
The determination means determines whether or not the output circuit is defective based on a comparison result by the comparison means,
The connection switching means switches the connection to the output terminal from the output of the output circuit determined to be defective by the determination means to the output of the spare output circuit,
After the connection switching means connects the output terminal and the output of the auxiliary output circuit, the auxiliary output circuit outputs an output signal to the output terminal. The drive circuit according to any one of the configurations.
〔第16の構成〕
上記駆動回路に供給される電源電流の値を検出する検出手段と、
上記駆動回路の正常動作時における上記電源電流の値を、予め記憶する正常電流値記憶手段と、
上記検出手段からの電源電流の値と、上記正常電流値記憶手段からの電源電流の値とを比較する電流値比較手段と、
上記電流値比較手段の比較結果に基づき、上記駆動回路が不良か否かを判定する駆動回路判定手段と、をさらに備え、
上記駆動回路判定手段の判定結果が不良である場合に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、第9の構成から第15の構成までのいずれか1つの構成に記載の駆動回路。
[Sixteenth configuration]
Detection means for detecting the value of the power supply current supplied to the drive circuit;
Normal current value storage means for storing in advance the value of the power supply current during normal operation of the drive circuit;
Current value comparison means for comparing the value of the power supply current from the detection means with the value of the power supply current from the normal current value storage means;
Drive circuit determination means for determining whether or not the drive circuit is defective based on a comparison result of the current value comparison means;
When the determination result of the drive circuit determination means is bad,
The comparing means compares the output signal from the output circuit with the output signal from the preliminary output circuit,
The determination means determines whether or not the output circuit is defective based on a comparison result by the comparison means,
The connection switching means switches the connection to the output terminal from the output of the output circuit determined to be defective by the determination means to the output of the spare output circuit. The drive circuit according to any one of the configurations up to the configuration.
〔第17の構成〕
上記表示パネルの電源投入直後に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、第9の構成から第16の構成までのいずれか1つの構成に記載の駆動回路。
[17th Configuration]
Immediately after the display panel is turned on,
The comparing means compares the output signal from the output circuit with the output signal from the preliminary output circuit,
The determination means determines whether or not the output circuit is defective based on a comparison result by the comparison means,
The connection switching means switches the connection to the output terminal from the output of the output circuit determined to be defective by the determination means to the output of the spare output circuit. The drive circuit according to any one of the configurations up to the configuration.
〔第18の構成〕
上記表示パネルの垂直帰線期間に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、第9の構成から第16の構成までのいずれか1つの構成に記載の駆動回路。
[18th Configuration]
During the vertical blanking period of the display panel,
The comparing means compares the output signal from the output circuit with the output signal from the preliminary output circuit,
The determination means determines whether or not the output circuit is defective based on a comparison result by the comparison means,
The connection switching means switches the connection to the output terminal from the output of the output circuit determined to be defective by the determination means to the output of the spare output circuit. The drive circuit according to any one of the configurations up to the configuration.
〔第19の構成〕
上記出力端子から上記表示パネルへの信号伝送路を遮断する遮断手段を、さらに備え、
上記遮断手段が、上記出力端子から上記表示パネルへの信号伝送路を遮断した後に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、第9の構成から第18の構成までのいずれか1つの構成に記載の駆動回路。
[19th Configuration]
A blocking means for blocking a signal transmission path from the output terminal to the display panel;
After the blocking means blocks the signal transmission path from the output terminal to the display panel,
The comparing means compares the output signal from the output circuit with the output signal from the preliminary output circuit,
The determination means determines whether or not the output circuit is defective based on a comparison result by the comparison means,
The connection switching means switches the connection to the output terminal from the output of the output circuit determined to be defective by the determination means to the output of the spare output circuit. The drive circuit according to any one of the configurations up to the configuration.
本発明は、出力回路の欠陥の検出および自己修復の具体的な手段を備え、より容易に出力回路の不具合に対処可能な表示駆動用集積回路を備えた表示装置を提供するものであり、特に、適切なタイミングにて自己検出および自己修復を行うことができる液晶表示装置に好適である。 The present invention provides a display device including a display drive integrated circuit that includes specific means for detecting a defect in the output circuit and self-repairing, and that can more easily cope with the malfunction of the output circuit. It is suitable for a liquid crystal display device that can perform self-detection and self-repair at an appropriate timing.
1−1 オペアンプ(比較手段)
1−2 オペアンプ(比較手段)
1−n オペアンプ(比較手段)
2c スイッチ(接続切替手段)
2d スイッチ(接続切替手段)
3−1 判定回路(判定手段)
3−2 判定回路(判定手段)
3−n 判定回路(判定手段)
4−1 判定フラグ(フラグ格納手段)
4−2 判定フラグ(フラグ格納手段)
4−n 判定フラグ(フラグ格納手段)
8−1 DAC回路(出力回路)
8−2 DAC回路(出力回路)
8−n DAC回路(出力回路)
10 液晶駆動用半導体集積回路(駆動回路)
10’ 液晶駆動用半導体集積回路(駆動回路)
10a 液晶駆動用半導体集積回路(駆動回路、第1の駆動回路、ソースドライバ)
10b 液晶駆動用半導体集積回路(駆動回路、第2の駆動回路、予備ソースドライバ)
20 液晶駆動用半導体集積回路(駆動回路)
21 オペアンプ(比較手段)
21A オペアンプ(比較手段)
21B オペアンプ(比較手段)
28 DAC回路(予備出力回路)
28A DAC回路(予備出力回路)
28B DAC回路(予備出力回路)
50 比較判定手段(自己検出・自己修復手段、判定手段)
60 切替回路(自己検出・自己修復手段、切替手段)
61 切替回路(自己検出・自己修復手段)
80 表示パネル
80’ 表示パネル
81 メモリ(記憶装置)
82 動作切換入力端子
83 フィルム基材
84 入力端子
85 ソルダーレジスト
86 出力側配線
87 デバイスホール
88 入力側配線
89 テープキャリア
90 表示部(表示装置)
92 画素
93 TFT
94 ゲート線
95 ソース線
96 ガラス基板
97 プリント基板(PWD)
98 フィルムケーブル(FPC)
99 ゲートドライバ
100 コントローラ(書込制御手段)
202 抵抗(検出手段)
204 A/Dコンバータ(検出手段)
206 EEPROM(正常電流値記憶手段)
208 比較回路(電流値比較手段、駆動回路判定手段)
300 テレビジョンシステム
400 液晶テレビジョン
401 スイッチボタン
402 DVD装置(映像再生装置、DVD再生装置)
403 HDD装置(映像再生装置、HDD再生装置)
404 DVD・HDD制御部
1-1 Operational amplifier (comparison means)
1-2 Operational amplifier (comparison means)
1-n operational amplifier (comparison means)
2c switch (connection switching means)
2d switch (connection switching means)
3-1. Determination circuit (determination means)
3-2 Determination circuit (determination means)
3-n determination circuit (determination means)
4-1 Determination flag (flag storage means)
4-2 Determination flag (flag storage means)
4-n determination flag (flag storage means)
8-1 DAC circuit (output circuit)
8-2 DAC circuit (output circuit)
8-n DAC circuit (output circuit)
10 Liquid crystal drive semiconductor integrated circuit (drive circuit)
10 'Liquid crystal driving semiconductor integrated circuit (driving circuit)
10a Liquid crystal driving semiconductor integrated circuit (driving circuit, first driving circuit, source driver)
10b Liquid crystal driving semiconductor integrated circuit (driving circuit, second driving circuit, spare source driver)
20 Semiconductor integrated circuit for driving liquid crystal (drive circuit)
21 Operational amplifier (comparison means)
21A operational amplifier (comparison means)
21B operational amplifier (comparison means)
28 DAC circuit (spare output circuit)
28A DAC circuit (spare output circuit)
28B DAC circuit (spare output circuit)
50 Comparison determination means (self-detection / self-repair means, determination means)
60 switching circuit (self-detection / self-repair means, switching means)
61 Switching circuit (self-detection / self-repair means)
80 display panel 80 '
82 Operation switching
92
94
98 Film cable (FPC)
99
202 Resistance (detection means)
204 A / D converter (detection means)
206 EEPROM (normal current value storage means)
208 comparison circuit (current value comparison means, drive circuit determination means)
300
403 HDD device (video playback device, HDD playback device)
404 DVD / HDD controller
Claims (15)
上記表示パネルを駆動する駆動回路であって、当該駆動回路の不良を検出し、修復する自己検出・自己修復手段を有する駆動回路とを備え、
上記自己検出・自己修復手段は、
上記映像再生装置が上記映像信号を供給することができない期間に、上記駆動回路の不良を検出し、修復することを特徴とする表示装置。 A display panel for displaying video based on a video signal supplied from the video playback device;
A drive circuit for driving the display panel, comprising a drive circuit having self-detection / self-repair means for detecting and repairing a defect in the drive circuit;
The self-detection / self-repair means is
A display device, wherein a defect of the drive circuit is detected and repaired during a period in which the video reproduction device cannot supply the video signal.
上記表示パネルを駆動するための出力信号を出力する複数の出力回路を備え、
上記自己検出・自己修復手段は、
上記出力回路が不良か否かを判定する判定手段を備え、上記判定手段の判定結果が不良であった場合に、上記表示パネルに正常な出力信号を出力するように、当該駆動回路を自己修復することを特徴とする請求項1に記載の表示装置。 The drive circuit is
A plurality of output circuits for outputting an output signal for driving the display panel;
The self-detection / self-repair means is
A determination unit configured to determine whether or not the output circuit is defective; and when the determination result of the determination unit is defective, the drive circuit is self-repaired so that a normal output signal is output to the display panel. The display device according to claim 1.
上記表示パネルに上記出力信号を出力可能な予備出力回路を備え、
上記自己検出・自己修復手段は、
上記判定手段の判定結果が不良である場合、上記表示パネルへの出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることを特徴とする請求項2に記載の表示装置。 The drive circuit is
A preliminary output circuit capable of outputting the output signal to the display panel;
The self-detection / self-repair means is
When the determination result of the determination means is defective, a switching means for switching the output signal from the defective output circuit to the output signal from the spare output circuit as an output signal to the display panel is provided. The display device according to claim 2, wherein the display device is a display device.
上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段を備え、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することを特徴とする請求項3に記載の表示装置。 The determination means is
Comparing means for comparing an output signal from the output circuit and an output signal from the auxiliary output circuit, and determining whether or not the output circuit is defective based on a comparison result of the comparing means The display device according to claim 3.
上記制御手段は、
上記出力回路と上記予備出力回路とに、異なる大きさの入力信号を入力するとともに、上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、
上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路を不良と判定することを特徴とする、請求項4に記載の表示装置。 Control means for controlling input signals to be input to the output circuit and the spare output circuit,
The control means includes
Input an input signal of a different magnitude to the output circuit and the preliminary output circuit, and output an expected value of a comparison result from the comparison means corresponding to the input signal of the different magnitude,
The display device according to claim 4, wherein the determination unit determines that the output circuit is defective when the comparison result is different from the expected value.
上記複数の出力回路のうち、少なくとも2つの出力回路からの出力信号を比較する比較手段を備え、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することを特徴とする請求項3に記載の表示装置。 The determination means is
Comparing means for comparing output signals from at least two output circuits among the plurality of output circuits is provided, and whether or not the output circuit is defective is determined based on a comparison result of the comparing means. The display device according to claim 3.
上記制御手段は、
上記少なくとも2つの出力回路に、異なる大きさの入力信号を入力するとともに、上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、
上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記少なくとも2つの出力回路のいずれかが不良であると判定することを特徴とする、請求項6に記載の表示装置。 Control means for controlling an input signal input to at least two output circuits among the plurality of output circuits,
The control means includes
The input signals having different magnitudes are input to the at least two output circuits, and expected values of the comparison results from the comparison means corresponding to the input signals having different magnitudes are output.
The display device according to claim 6, wherein the determination unit determines that one of the at least two output circuits is defective when the comparison result is different from the expected value.
上記比較手段は、上記オペアンプを含んで構成されるコンパレーターであることを特徴とする請求項4から7までのいずれか1項に記載の表示装置。 The output circuit includes an operational amplifier as an output buffer,
The display device according to claim 4, wherein the comparison unit is a comparator configured to include the operational amplifier.
表示パネルを駆動する場合、ボルテージフォロワとして動作することを特徴とする請求項8に記載の表示装置。 The above operational amplifier
The display device according to claim 8, wherein when the display panel is driven, the display device operates as a voltage follower.
DVD再生装置であることを特徴とする請求項1から9までのいずれか1項に記載の表示装置。 The video playback device
The display device according to claim 1, wherein the display device is a DVD playback device.
上記期間としての上記DVD再生装置のクリーニング時に、上記駆動回路の不良を検出し、修復することを特徴とする請求項10に記載の表示装置。 The self-detection / self-repair means is
11. The display device according to claim 10, wherein a defect of the drive circuit is detected and repaired when the DVD reproducing apparatus is cleaned as the period.
HDD再生装置であることを特徴とする請求項1から9までのいずれか1項に記載の表示装置。 The video playback device
The display device according to claim 1, wherein the display device is an HDD playback device.
上記期間としての上記HDD再生装置の記憶領域の最適化時に、上記駆動回路の不良を検出し、修復することを特徴とする請求項12に記載の表示装置。 The self-detection / self-repair means is
13. The display device according to claim 12, wherein a defect in the drive circuit is detected and repaired when the storage area of the HDD reproducing device is optimized as the period.
上記自己検出・自己修復手段は、
上記設定された時刻に開始される上記HDD再生装置の記憶領域の最適化を行う期間に、上記駆動回路の不良を検出し、修復することを特徴とする請求項13に記載の表示装置。 The HDD playback device can start optimizing the storage area at a set time,
The self-detection / self-repair means is
14. The display device according to claim 13, wherein a defect of the drive circuit is detected and repaired during a period in which the storage area of the HDD playback device is started at the set time.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008246724A JP2010081254A (en) | 2008-09-25 | 2008-09-25 | Display apparatus and television system |
TW98132358A TW201031180A (en) | 2008-09-25 | 2009-09-24 | Display device and television system |
PCT/JP2009/066683 WO2010035801A1 (en) | 2008-09-25 | 2009-09-25 | Display apparatus and television system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008246724A JP2010081254A (en) | 2008-09-25 | 2008-09-25 | Display apparatus and television system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010081254A true JP2010081254A (en) | 2010-04-08 |
Family
ID=42059796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008246724A Pending JP2010081254A (en) | 2008-09-25 | 2008-09-25 | Display apparatus and television system |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2010081254A (en) |
TW (1) | TW201031180A (en) |
WO (1) | WO2010035801A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8416171B2 (en) | 2007-05-29 | 2013-04-09 | Sharp Kabushiki Kaisha | Display device and television system including a self-healing driving circuit |
US8587573B2 (en) | 2008-02-28 | 2013-11-19 | Sharp Kabushiki Kaisha | Drive circuit and display device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2624750B2 (en) * | 1988-03-07 | 1997-06-25 | 株式会社日立製作所 | Liquid crystal display |
GB9219836D0 (en) * | 1992-09-18 | 1992-10-28 | Philips Electronics Uk Ltd | Electronic drive circuits for active matrix devices,and a method of self-tasting and programming such circuits |
JPH06324651A (en) * | 1992-10-19 | 1994-11-25 | Fujitsu Ltd | Driving circuit of liquid crystal display device |
JP3821862B2 (en) * | 1994-09-06 | 2006-09-13 | 株式会社半導体エネルギー研究所 | Method of operating drive circuit of active matrix display device |
JP3136066B2 (en) * | 1994-12-28 | 2001-02-19 | シャープ株式会社 | Liquid crystal display |
JP4277055B2 (en) * | 2007-05-29 | 2009-06-10 | シャープ株式会社 | Drive circuit, display device, and television system |
JP5520437B2 (en) * | 2007-06-28 | 2014-06-11 | 株式会社半導体エネルギー研究所 | Display device |
-
2008
- 2008-09-25 JP JP2008246724A patent/JP2010081254A/en active Pending
-
2009
- 2009-09-24 TW TW98132358A patent/TW201031180A/en unknown
- 2009-09-25 WO PCT/JP2009/066683 patent/WO2010035801A1/en active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8416171B2 (en) | 2007-05-29 | 2013-04-09 | Sharp Kabushiki Kaisha | Display device and television system including a self-healing driving circuit |
US8587573B2 (en) | 2008-02-28 | 2013-11-19 | Sharp Kabushiki Kaisha | Drive circuit and display device |
Also Published As
Publication number | Publication date |
---|---|
TW201031180A (en) | 2010-08-16 |
WO2010035801A1 (en) | 2010-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4277055B2 (en) | Drive circuit, display device, and television system | |
WO2010035797A1 (en) | Display apparatus and television system | |
JP6653593B2 (en) | Display device and display device inspection method | |
WO2010035792A1 (en) | Display device and television system | |
WO2010035785A1 (en) | Display apparatus and television system | |
JP4812361B2 (en) | Test device for digital / analog converter in LCD driving IC | |
WO2010058836A1 (en) | Display device and television system | |
WO2010035801A1 (en) | Display apparatus and television system | |
US20080180588A1 (en) | Driver and driving method, and display device | |
JP4494001B2 (en) | Display device inspection method | |
US20090243981A1 (en) | Driving module of display device and method for extending lifetime of the driving module | |
JP5015037B2 (en) | DRIVE CIRCUIT AND DISPLAY DEVICE HAVING THE DRIVE CIRCUIT | |
JP5015041B2 (en) | DRIVE CIRCUIT AND DISPLAY DEVICE PROVIDED WITH DRIVE CIRCUIT | |
JP5015038B2 (en) | DRIVE CIRCUIT AND DISPLAY DEVICE HAVING THE DRIVE CIRCUIT | |
JPH0850796A (en) | Shift register and display | |
JPH07199876A (en) | Shift register, active matrix system tft-lcd and method of driving drive circuit | |
JP2006308630A (en) | Electro-optic device, electronic appliance and method for inspecting electro-optic device | |
JP2006235165A (en) | Board for electrooptic device, electrooptic device, and electronic equipment | |
JP3230393B2 (en) | Inspection method of liquid crystal panel | |
JP2006235164A (en) | Substrate for electrooptical device, electrooptical device, and electronic equipment | |
JPH11326422A (en) | Drive circuit for display unit | |
TW425503B (en) | A RAMDAC testing method | |
JP2010107830A (en) | Liquid crystal display device | |
JP2003241156A (en) | Inspection device and inspection method thereby | |
JP2006235160A (en) | Board for electrooptic device, electrooptic device, and electronic equipment |