JP2010079702A - 伝送装置、伝送方法、伝送プログラム - Google Patents
伝送装置、伝送方法、伝送プログラム Download PDFInfo
- Publication number
- JP2010079702A JP2010079702A JP2008248718A JP2008248718A JP2010079702A JP 2010079702 A JP2010079702 A JP 2010079702A JP 2008248718 A JP2008248718 A JP 2008248718A JP 2008248718 A JP2008248718 A JP 2008248718A JP 2010079702 A JP2010079702 A JP 2010079702A
- Authority
- JP
- Japan
- Prior art keywords
- packet data
- error detection
- detection information
- cpu
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1683—Temporal synchronisation or re-synchronisation of redundant processing components at instruction level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
- G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
【解決手段】PCI Expressスイッチ30は、自装置と接続されるCPUが処理した結果を示すパケットデータの誤り検出に用いられる誤り検出情報を取得するパケット取得部320−1と、前記パケットデータの誤り検出情報を取得したとき、前記CPUと多重化された装置であって前記CPUと同時に同一の処理を行う同期動作をする装置があるか否かを判定するパケット収集部330と、判定された結果、同期動作をする装置が少なくとも1以上あるとき、同期動作をするそれぞれの装置が同期動作をした結果を示すパケットデータの誤り検出情報をそれぞれ取得するパケット取得部320−2と、パケット取得部320−1およびパケット取得部320−2によって取得された誤り検出情報のすべての誤り検出情報が互いに一致するか否かを比較する比較部340と、を備える。
【選択図】 図2
Description
前記第1の取得手段によって前記パケットデータの誤り検出情報を取得したとき、前記第1の装置と多重化された装置であって前記第1の装置と同時に同一の処理を行う同期動作をする装置があるか否かを判定する判定手段と、
前記判定手段によって判定された結果、前記同期動作をする装置が少なくとも1以上あるとき、前記同期動作をするそれぞれの装置が同期動作をした結果を示すパケットデータの誤り検出情報をそれぞれ取得する第2の取得手段と、
前記第1の取得手段によって取得された誤り検出情報および前記第2の取得手段によって取得された誤り検出情報のすべての誤り検出情報が互いに一致するか否かを比較する比較手段と、
を備えることを特徴とする伝送装置。
あらかじめ定められた同期動作をする装置の経路同士を組とした経路情報から、前記経路選択手段によって選択された経路と同期動作をする装置の経路を選択する同期経路選択手段を含み、
前記同期経路選択手段によって選択された経路の数だけ前記パケットデータを複製することを特徴とする付記5に記載の伝送装置。
前記第1の取得工程によって前記パケットデータの誤り検出情報を取得したとき、前記第1の装置と多重化された装置であって前記第1の装置と同時に同一の処理を行う同期動作をする装置があるか否かを判定する判定工程と、
前記判定工程によって判定された結果、前記同期動作をする装置が少なくとも1以上あるとき、前記同期動作をするそれぞれの装置が同期動作をした結果を示すパケットデータの誤り検出情報をそれぞれ取得する第2の取得工程と、
前記第1の取得工程によって取得された誤り検出情報および前記第2の取得工程によって取得された誤り検出情報のすべての誤り検出情報が互いに一致するか否かを比較する比較工程と、
を含むことを特徴とする伝送方法。
前記第1の取得手順によって前記パケットデータの誤り検出情報を取得したとき、前記第1の装置と多重化された装置であって前記第1の装置と同時に同一の処理を行う同期動作をする装置があるか否かを判定する判定手順と、
前記判定手順によって判定された結果、前記同期動作をする装置が少なくとも1以上あるとき、前記同期動作をするそれぞれの装置が同期動作をした結果を示すパケットデータの誤り検出情報をそれぞれ取得する第2の取得手順と、
前記第1の取得手順によって取得された誤り検出情報および前記第2の取得手順によって取得された誤り検出情報のすべての誤り検出情報が互いに一致するか否かを比較する比較手順と、
をコンピュータに実行させることを特徴とする伝送プログラム。
310−1〜2 ポート
320−1〜2 パケット取得部
330 パケット収集部
340 比較部
350 パケット選択部
360 経路選択部
370 複製部
380−1〜4 ポート
381−1〜4 擬似ポート判定部
Claims (6)
- 自装置と接続される第1の装置が処理した結果を示すパケットデータの誤り検出に用いられる誤り検出情報を取得する第1の取得手段と、
前記第1の取得手段によって前記パケットデータの誤り検出情報を取得したとき、前記第1の装置と多重化された装置であって前記第1の装置と同時に同一の処理を行う同期動作をする装置があるか否かを判定する判定手段と、
前記判定手段によって判定された結果、前記同期動作をする装置が少なくとも1以上あるとき、前記同期動作をするそれぞれの装置が同期動作をした結果を示すパケットデータの誤り検出情報をそれぞれ取得する第2の取得手段と、
前記第1の取得手段によって取得された誤り検出情報および前記第2の取得手段によって取得された誤り検出情報のすべての誤り検出情報が互いに一致するか否かを比較する比較手段と、
を備えることを特徴とする伝送装置。 - 前記比較手段によって比較された結果、誤り検出情報が一致するとき、一致する誤り検出情報のパケットデータごとにパケットデータの出力先の装置が自装置に接続されているか否かを判定し、出力先の装置が接続されていないパケットデータがあるとき、当該パケットデータを破棄する装置接続判定手段をさらに備えることを特徴とする請求項1に記載の伝送装置。
- 前記比較手段によって3つ以上の誤り検出情報が比較された結果、一致する誤り検出情報があるとき、一致する誤り検出情報の数を比較して多数決で決定された誤り検出情報のパケットデータを選択する選択手段をさらに備えることを特徴とする請求項1に記載の伝送装置。
- 前記判定手段によって判定された結果前記同期動作をする装置がないとき、前記第1の取得手段によって取得されたパケットデータ、または、前記選択手段によって選択されたパケットデータをパケットデータの出力先の装置と同期動作をする装置の数だけ複製する複製手段をさらに備えることを特徴とする請求項3に記載の伝送装置。
- 自装置と接続される第1の装置が処理した結果を示すパケットデータの誤り検出に用いられる誤り検出情報を取得する第1の取得工程と、
前記第1の取得工程によって前記パケットデータの誤り検出情報を取得したとき、前記第1の装置と多重化された装置であって前記第1の装置と同時に同一の処理を行う同期動作をする装置があるか否かを判定する判定工程と、
前記判定工程によって判定された結果、前記同期動作をする装置が少なくとも1以上あるとき、前記同期動作をするそれぞれの装置が同期動作をした結果を示すパケットデータの誤り検出情報をそれぞれ取得する第2の取得工程と、
前記第1の取得工程によって取得された誤り検出情報および前記第2の取得工程によって取得された誤り検出情報のすべての誤り検出情報が互いに一致するか否かを比較する比較工程と、
を含むことを特徴とする伝送方法。 - 自装置と接続される第1の装置が処理した結果を示すパケットデータの誤り検出に用いられる誤り検出情報を取得する第1の取得手順と、
前記第1の取得手順によって前記パケットデータの誤り検出情報を取得したとき、前記第1の装置と多重化された装置であって前記第1の装置と同時に同一の処理を行う同期動作をする装置があるか否かを判定する判定手順と、
前記判定手順によって判定された結果、前記同期動作をする装置が少なくとも1以上あるとき、前記同期動作をするそれぞれの装置が同期動作をした結果を示すパケットデータの誤り検出情報をそれぞれ取得する第2の取得手順と、
前記第1の取得手順によって取得された誤り検出情報および前記第2の取得手順によって取得された誤り検出情報のすべての誤り検出情報が互いに一致するか否かを比較する比較手順と、
をコンピュータに実行させることを特徴とする伝送プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248718A JP5380978B2 (ja) | 2008-09-26 | 2008-09-26 | 伝送装置、伝送装置の制御方法および伝送装置の制御プログラム |
US12/556,785 US20100082875A1 (en) | 2008-09-26 | 2009-09-10 | Transfer device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248718A JP5380978B2 (ja) | 2008-09-26 | 2008-09-26 | 伝送装置、伝送装置の制御方法および伝送装置の制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010079702A true JP2010079702A (ja) | 2010-04-08 |
JP5380978B2 JP5380978B2 (ja) | 2014-01-08 |
Family
ID=42058804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008248718A Expired - Fee Related JP5380978B2 (ja) | 2008-09-26 | 2008-09-26 | 伝送装置、伝送装置の制御方法および伝送装置の制御プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100082875A1 (ja) |
JP (1) | JP5380978B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8750430B2 (en) | 2010-04-12 | 2014-06-10 | Fujitsu Limited | Data receiver circuit |
WO2016151674A1 (ja) * | 2015-03-20 | 2016-09-29 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101401874B1 (ko) * | 2010-02-22 | 2014-05-29 | 닛본 덴끼 가부시끼가이샤 | 통신제어 시스템, 스위칭 노드, 통신제어 방법, 및 통신제어용 프로그램 |
TW201209580A (en) * | 2010-08-27 | 2012-03-01 | Hon Hai Prec Ind Co Ltd | System and method for testing PCI-E switch |
US20140112131A1 (en) * | 2011-06-17 | 2014-04-24 | Hitachi, Ltd. | Switch, computer system using same, and packet forwarding control method |
JP2014186376A (ja) * | 2013-03-21 | 2014-10-02 | Fujitsu Ltd | 障害箇所特定方法、スイッチング装置、障害箇所特定装置、及び情報処理装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11102267A (ja) * | 1997-07-30 | 1999-04-13 | Canon Inc | 印刷装置および印刷システムおよび印刷装置のデータ処理方法および印刷システムのデータ処理方法および印刷制御装置および印刷制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
US5901281A (en) * | 1991-01-25 | 1999-05-04 | Hitachi, Ltd. | Processing unit for a computer and a computer system incorporating such a processing unit |
US6447184B2 (en) * | 1997-07-30 | 2002-09-10 | Canon Kabushiki Kaisha | Method and apparatus for controlling a printing operation |
JP2005301488A (ja) * | 2004-04-08 | 2005-10-27 | Hitachi Ltd | 入出力インタフェースモジュールの管理方法 |
JP2006209523A (ja) * | 2005-01-28 | 2006-08-10 | Yokogawa Electric Corp | 情報処理装置および情報処理方法 |
US7328371B1 (en) * | 2004-10-15 | 2008-02-05 | Advanced Micro Devices, Inc. | Core redundancy in a chip multiprocessor for highly reliable systems |
JP2008518339A (ja) * | 2004-10-25 | 2008-05-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも2つの実施ユニットを有する計算機において切り替える装置および方法 |
JP2008310489A (ja) * | 2007-06-13 | 2008-12-25 | Hitachi Ltd | I/oデバイス切り替え方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4907228A (en) * | 1987-09-04 | 1990-03-06 | Digital Equipment Corporation | Dual-rail processor with error checking at single rail interfaces |
JPH0756976B2 (ja) * | 1988-02-25 | 1995-06-14 | 富士通株式会社 | 情報分配方式とその送信局および端末装置 |
US5181207A (en) * | 1988-04-14 | 1993-01-19 | Harris Corp. | Error correction mechanism using pattern predictive error correction codes |
US5838894A (en) * | 1992-12-17 | 1998-11-17 | Tandem Computers Incorporated | Logical, fail-functional, dual central processor units formed from three processor units |
SE516542C2 (sv) * | 1999-07-01 | 2002-01-29 | Ericsson Telefon Ab L M | Metod och anordning för övervakning av parallella processer |
US7457897B1 (en) * | 2004-03-17 | 2008-11-25 | Suoer Talent Electronics, Inc. | PCI express-compatible controller and interface for flash memory |
US6985975B1 (en) * | 2001-06-29 | 2006-01-10 | Sanera Systems, Inc. | Packet lockstep system and method |
JP4411602B2 (ja) * | 2004-12-16 | 2010-02-10 | 日本電気株式会社 | フォールトトレラント・コンピュータシステム |
JP2006178636A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | フォールトトレラントコンピュータ、およびその制御方法 |
JP4507875B2 (ja) * | 2004-12-21 | 2010-07-21 | 日本電気株式会社 | 多重化装置及びレガシーデバイス多重化方法 |
-
2008
- 2008-09-26 JP JP2008248718A patent/JP5380978B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-10 US US12/556,785 patent/US20100082875A1/en not_active Abandoned
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5901281A (en) * | 1991-01-25 | 1999-05-04 | Hitachi, Ltd. | Processing unit for a computer and a computer system incorporating such a processing unit |
JPH11102267A (ja) * | 1997-07-30 | 1999-04-13 | Canon Inc | 印刷装置および印刷システムおよび印刷装置のデータ処理方法および印刷システムのデータ処理方法および印刷制御装置および印刷制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
US6447184B2 (en) * | 1997-07-30 | 2002-09-10 | Canon Kabushiki Kaisha | Method and apparatus for controlling a printing operation |
JP2005301488A (ja) * | 2004-04-08 | 2005-10-27 | Hitachi Ltd | 入出力インタフェースモジュールの管理方法 |
US7328371B1 (en) * | 2004-10-15 | 2008-02-05 | Advanced Micro Devices, Inc. | Core redundancy in a chip multiprocessor for highly reliable systems |
JP2008518339A (ja) * | 2004-10-25 | 2008-05-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも2つの実施ユニットを有する計算機において切り替える装置および方法 |
US7669079B2 (en) * | 2004-10-25 | 2010-02-23 | Robert Bosch Gmbh | Method and device for switching over in a computer system having at least two execution units |
JP2006209523A (ja) * | 2005-01-28 | 2006-08-10 | Yokogawa Electric Corp | 情報処理装置および情報処理方法 |
JP2008310489A (ja) * | 2007-06-13 | 2008-12-25 | Hitachi Ltd | I/oデバイス切り替え方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8750430B2 (en) | 2010-04-12 | 2014-06-10 | Fujitsu Limited | Data receiver circuit |
WO2016151674A1 (ja) * | 2015-03-20 | 2016-09-29 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
CN106796541A (zh) * | 2015-03-20 | 2017-05-31 | 瑞萨电子株式会社 | 数据处理装置 |
JPWO2016151674A1 (ja) * | 2015-03-20 | 2017-06-15 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
US10248156B2 (en) | 2015-03-20 | 2019-04-02 | Renesas Electronics Corporation | Data processing device |
CN106796541B (zh) * | 2015-03-20 | 2021-03-09 | 瑞萨电子株式会社 | 数据处理装置 |
Also Published As
Publication number | Publication date |
---|---|
US20100082875A1 (en) | 2010-04-01 |
JP5380978B2 (ja) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5380978B2 (ja) | 伝送装置、伝送装置の制御方法および伝送装置の制御プログラム | |
JP3709795B2 (ja) | コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法 | |
US7940666B2 (en) | Communication node architecture in a globally asynchronous network on chip system | |
CN101873339B (zh) | 灵活地将终端逻辑集成到各种平台 | |
US6826123B1 (en) | Global recovery for time of day synchronization | |
US9749222B2 (en) | Parallel computer, node apparatus, and control method for the parallel computer | |
JP5285690B2 (ja) | 並列コンピュータ・システム、並列コンピュータ・システム上のノード・トラフィックを動的に再経路指定するためのコンピュータ実装方法、コンピュータ可読記録媒体及びコンピュータ・プログラム | |
US20050091383A1 (en) | Efficient zero copy transfer of messages between nodes in a data processing system | |
US20050081080A1 (en) | Error recovery for data processing systems transferring message packets through communications adapters | |
US20050080933A1 (en) | Master-slave adapter | |
US8489795B2 (en) | PCI-Express communication system and PCI-Express communication method | |
JP5593530B2 (ja) | フォールトトレラントなタイムトリガ方式のリアルタイム通信のための方法および装置 | |
US20030118042A1 (en) | Packet communications method and apparatus | |
US9306844B2 (en) | Zero-cycle router for networks on-chip | |
US20050080869A1 (en) | Transferring message packets from a first node to a plurality of nodes in broadcast fashion via direct memory to memory transfer | |
JP2005202956A (ja) | 破損データを処理する方法 | |
US20050080945A1 (en) | Transferring message packets from data continued in disparate areas of source memory via preloading | |
JP2006260140A (ja) | データ処理システム | |
US20050078708A1 (en) | Formatting packet headers in a communications adapter | |
US6157651A (en) | Rogue data packet removal method and apparatus | |
US10554535B2 (en) | Apparatus and method to perform all-to-all communication without path conflict in a network including plural topological structures | |
JP2012235335A (ja) | 装置間ケーブルの誤接続検出方法及び装置 | |
JP2009194510A (ja) | 優先調停システム及び優先調停方法 | |
JP2017147597A (ja) | 通信装置、経路管理サーバ、通信方法、および仮想ポート割当方法 | |
JP4655733B2 (ja) | リング型二重化ネットワークにおける受信方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |