JP2010074249A

JP2010074249A - パワーデバイダ回路とその素子並びにその回路を備えた回路基板及び回路モジュール

Info

Publication number: JP2010074249A
Application number: JP2008236438A
Authority: JP
Inventors: Shinpei Oshima; 心平大島
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2008-09-16
Filing date: 2008-09-16
Publication date: 2010-04-02
Anticipated expiration: 2028-09-16
Also published as: JP5084678B2

Abstract

【課題】小型で且つ低背化が可能なパワーデバイダ回路とその素子並びにその回路を備えた回路基板及び回路モジュールを提供する。
【解決手段】積層素体からなる素子本体101内の所定層に、一端が第１入出力端子102aに導電接続され他端が接地された電気長が１／４波長の第１の信号伝送線路111と、第１の信号伝送線路111に対して絶縁体を挟んで積層配置されて一端が接地されるとともに他端が第２入出力端子102bに接続され、第１の信号伝送線路111にインタデジタル結合されている電気長が１／４波長の第２の信号伝送線路112と、第１の信号伝送線路111に対して絶縁体を挟んで積層配置されて一端が接地されるとともに他端が第２入出力端子102bに接続され、第１の信号伝送線路111にインタデジタル結合されている電気長が１／４波長の第３の信号伝送線路113とを設けたパワーデバイダ回路素子100を構成する。
【選択図】図２

Description

本発明は、高周波信号を分配或いは合成するパワーデバイダ回路とその素子並びにその回路を備えた回路基板及び回路モジュールに関するものである。

従来、携帯電話等の通信装置において、１つの高周波信号を２つに分配したり或いは２つの高周波信号を１つに合成するために用いられるパワーデバイダ回路が知られている。一般的にはウィルキンソン型パワーデバイダ回路が知られており、この回路は図１９に示すように２つの信号伝送線路を接続して構成されている。すなわち、一般的なウィルキンソン型パワーデバイダ回路１０は、伝送対象となる高周波信号周波数の１／４波長の長さに電気長が設定された２つの信号伝送線路１１，１２のそれぞれの一端が第１入出力端子１３に導電接続されるとともに、一方の信号伝送線路１１の他端が第２入出力端子１４に接続され、他方の信号伝送線路１２の他端が第３入出力端子１５に接続されて構成されている。また、使用する際には、第２入出力端子１４と第３入出力端子１５との間に抵抗器Ｒ１を接続する。

上記パワーデバイダ回路１０は、分配回路として考えた場合には、第１入出力端子１３が入力側となり、第２及び第３入出力端子１４，１５が出力側となる。また、合成回路として考えた場合には、第２及び第３入出力端子１４，１５が入力側となり、第１入出力端子１３が出力側となる。

また、ウィルキンソン型パワーデバイダ回路を小型に積層構造で実現する手法も提案されている。例えば、特開２００２−２８０８６４号公報（特許文献１）に開示される電力２分配回路や、特開２００２−３４４２７６号公報（特許文献２）に開示される高周波電力分配・合成回路が知られている。

前者の特開２００２−２８０８６４号公報（特許文献１）に開示される電力２分配回路は、第１入出力端子と第２入出力端子との間に電気的に接続されたインダクタに対して並列にコンデンサを接続するとともに、第１入出力端子と第３入出力端子との間に電気的に接続されたインダクタに対して並列にコンデンサを接続し、これらを複数の絶縁体層を積み重ねて構成した積層体に設けることによって構成されている。この構成により、小型でかつ低背の電力２分配部品が得られる。

また、後者の特開２００２−３４４２７６号公報（特許文献２）に開示される高周波電力分配・合成回路においても前者と同様に、第１及び第２の信号伝送線路を構成するインダクタとコンデンサを複数の絶縁体層を積み重ねて構成した積層体に設けることによって構成されている。この構成により、小型でかつ低背の電力２分配部品が得られる。
特開２００２−２８０８６４号公報特開２００２−３４４２７６号公報

しかしながら、従来から用いられているウィルキンソン型のパワーデバイダ回路には、次の３つの課題が存在する。

(1) 第１及び第２の信号伝送線路の間が干渉しない状態を前提としているため、２本の１／４波長線路を互いに干渉しないように設置する必要があり、その小型化に限界がある。

(2) 最も良く用いられる分配比が１対１であるパワーデバイダ回路を想定すると、高インピーダンスの線路（特性インピーダンスの√２倍）が必要になるため、多層基板等への低背形状での内蔵が困難である。

(3) 構成上、信号伝送線路間が直流でショートであり、用途によっては直流カット用のコンデンサを外付けで設ける必要がある。

また、上記(1)の課題を解決する手法として、ウィルキンソン型パワーデバイダ回路を基本回路とし、１／４波長信号伝送線路をＬＣ素子で実現する方法も提案されているが、上記(2)及び(3)の解決に課題を残している。

本発明は上記の課題を解決するためになされたものであり、その目的とするところは、小型で且つ低背化が可能なパワーデバイダ回路とその素子並びにその回路を備えた回路基板及び回路モジュールを提供することにある。

これまでの技術は、ウィルキンソン型の改良であったため、根本的な課題の解決には至らなかった。そこで、先に示した(1)〜(3)の課題を解決する手法として、従来にないインタデジタル結合を用いたパワーデバイダ回路を構成した。

すなわち、本発明は前記目的を達成するために、第１入出力端子に入力された高周波信号を第２入出力端子と第３入出力端子に分配して出力するとともに、前記第２入出力端子に入力された高周波信号と前記第３入出力端子に入力された高周波信号を合成して前記第１入出力端子に出力するパワーデバイダ回路であって、一端が前記第１入出力端子に導電接続されるとともに他端が接地され、伝送対象となる高周波信号周波数の１／４波長に電気長が設定されている第１の信号伝送線路と、前記第１の信号伝送線路に対して平行に並べて配置されて、一端が接地されるとともに他端が前記第２入出力端子に導電接続され、伝送対象となる高周波信号周波数の１／４波長に電気長が設定され、前記第１の信号伝送線路にインタデジタル結合されている第２の信号伝送線路と、前記第１の信号伝送線路に対して平行に並べて配置されて、一端が接地されるとともに他端が前記第３入出力端子に導電接続され、伝送対象となる高周波信号周波数の１／４波長に電気長が設定され、前記第１の信号伝送線路にインタデジタル結合されている第３の信号伝送線路とからなるパワーデバイダ回路を構成した。

本発明のパワーデバイダ回路は、第１の信号伝送線路と第２の信号伝送線路をインタデジタル結合させ、第１の信号伝送線路と第３の信号伝送線路をインタデジタル結合させているため、従来例のように信号伝送線路間の干渉を避ける必要がない。また、構成上、信号伝送線路間が直流で絶縁されている。

本発明は前記目的を達成するために、第１入出力端子に入力された高周波信号を第２入出力端子と第３入出力端子に分配して出力するとともに、前記第２入出力端子に入力された高周波信号と前記第３入出力端子に入力された高周波信号を合成して前記第１入出力端子に出力するパワーデバイダ回路素子であって、積層素体からなる素子本体と、前記素子本体の外面に設けられ、前記第１乃至第３入出力端子及び接地端子のそれぞれを構成する複数の外部端子電極と、前記素子本体内部の所定層に設けられて伝送対象となる高周波信号周波数の１／４波長に電気長が設定されている帯状導電体からなり、一端が前記第１入出力端子をなす外部端子電極に導電接続されるとともに他端が接地端子をなす外部端子電極に導電接続されている第１の信号伝送線路と、前記第１の信号伝送線路をなす帯状導電体に対して絶縁体を挟んで対向するように前記素子本体内部の所定層に設けられ、伝送対象となる高周波信号周波数の１／４波長に電気長が設定されている帯状導電体からなり、一端が接地端子をなす外部端子電極に導電接続されるとともに他端が前記第２入出力端子をなす外部端子電極に導電接続され、前記第１の信号伝送線路にインタデジタル結合されている第２の信号伝送線路と、前記第１の信号伝送線路をなす帯状導電体に対して絶縁体を挟んで対向するように前記素子本体内部の所定層に設けられ、伝送対象となる高周波信号周波数の１／４波長に電気長が設定されている帯状導電体からなり、一端が接地端子をなす外部端子電極に導電接続されるとともに他端が前記第３入出力端子をなす外部端子電極に導電接続され、前記第１の信号伝送線路にインタデジタル結合されている第３の信号伝送線路とを備えているパワーデバイダ回路素子を構成した。

本発明のパワーデバイダ回路素子は、第１の信号伝送線路と第２の信号伝送線路をインタデジタル結合させ、第１の信号伝送線路と第３の信号伝送線路をインタデジタル結合させているため、従来例のように信号伝送線路間の干渉を避ける必要がないので、素子形状を小型に形成することができる。さらに、高インピーダンスの信号伝送線路を必要としない。また、構成上、信号伝送線路間が直流で絶縁されている。

また、本発明は前記目的を達成するために、前記パワーデバイダ回路が一体形成されている回路基板を構成した。

さらに、本発明は前記目的を達成するために、前記パワーデバイダ回路が一体形成されている回路モジュールを構成した。

本発明のパワーデバイダ回路及びパワーデバイダ回路素子によれば、第１の信号伝送線路と第２の信号伝送線路をインタデジタル結合させ、第１の信号伝送線路と第３の信号伝送線路をインタデジタル結合させているため、従来例のように信号伝送線路間の干渉を避ける必要がないので、素子の形状を小型に形成することができる。さらに、高インピーダンスの信号伝送線路を必要としないため、多層基板等への低背形状での内蔵が容易である。また、構成上、信号伝送線路間が直流で絶縁されているので、直流カット用のコンデンサを外付けで設ける必要がない。

また、本発明の回路基板と回路モジュールによれば、本発明の上記パワーデバイダ回路及びパワーデバイダ回路素子の効果を得ることができる。

図１乃至図５は本発明の第１実施形態を示すもので、図１は本発明の第１実施形態におけるパワーデバイダ回路素子を示す外観斜視図、図２は本発明の第１実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視斜視図、図３は本発明の第１実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視平面図、図４は本発明の第１実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視側面図、図５は本発明の第１実施形態におけるパワーデバイダ回路素子の等価回路図である。

図において、100はパワーデバイダ回路素子で、誘電体セラミックの積層素体からなる素子本体101と、素子本体101の外面の所定位置に設けられた４つの外部端子電極102a〜102fから構成されている。

素子本体101の内部には、帯状導電体からなる３つの信号伝送線路111〜113と、素子本体101の上層部と下層部のそれぞれに互いに平行に設けられた接地導電体114,115が設けられている。

第１の信号伝送線路111は、素子本体101のほぼ中央の所定層に設けられ、伝送対象となる高周波信号周波数（５．０ＧＨｚ）の１／４波長に電気長が設定されている直線状の形状をなす帯状導電体によって構成されている。第１の信号伝送線路111の一端111aは第１入出力端子となる外部端子電極102aに導電接続され、他端111bはビア導電体121,122によって接地導電体114,115に導電接続されている。

第２の信号伝送線路112は、第１の信号伝送線路111をなす帯状導電体に対して絶縁体を挟んで対向するように素子本体内部の所定層に設けられ、伝送対象となる上記高周波信号周波数の１／４波長に電気長が設定されているＬ字形状の帯状導電体によって構成されている。また、第２の信号伝送線路112の一端112aはビア導体123によって接地導電体115に導電接続されている。さらに、第２の信号伝送線路112の他端は第２入出力端子をなす外部端子電極102bに導電接続されている。これにより、第２の信号伝送線路112は第１の信号伝送線路111にインタデジタル結合されている。

第３の信号伝送線路113は、第１の信号伝送線路111をなす帯状導電体に対して絶縁体を挟んで対向するように素子本体内部の所定層に設けられ、伝送対象となる上記高周波信号周波数の１／４波長に電気長が設定されているＬ字形状の帯状導電体によって構成されている。また、第３の信号伝送線路113の一端113aはビア導体124によって接地導電体114に導電接続されている。さらに、第３の信号伝送線路113の他端は第３入出力端子をなす外部端子電極102cに導電接続されている。これにより、第３の信号伝送線路113は第１の信号伝送線路111にインタデジタル結合されている。なお、外部端子電極102d〜102fは接地端子である。

上記のインタデジタル結合を用いたパワーデバイダ回路素子100は、３つの信号伝送線路111〜113を必要とするが、３つの信号伝送線路111〜113を積層方向に重ねてブロードサイドで結合させた状態になっているため、その占有面積は、１本の信号伝送線路に必要な面積にほぼ等しくなる。よって、２本の信号伝送線路で構成する従来例のパワーデバイダ回路素子に比べて大幅な小型化が可能になる。

また、高インピーダンスの１／４波長信号伝送線路を必要とする従来のウィルキンソン型パワーデバイダ回路素子は、多層基板への内蔵は困難であった。すなわち、従来のウィルキンソン型パワーデバイダ回路素子は、多層基板内に受動部品を内蔵する場合、配線や他の内蔵部品との干渉を極力避けるため、内蔵受動部品の上下層に接地導電体を設ける必要があり、その接地導電体によって、内蔵する線路が低インピーダンス化するためである。

一方、本実施形態のパワーデバイダ回路素子100は、１／４波長信号伝送線路と接地導電体が対向する部分が従来型の半分程度になるため、従来型に対して線路の特性インピーダンスを高く保つことができる。その結果、低背構造での多層基板への内蔵が可能になる。また、本実施形態のパワーデバイダ回路素子100は、直流的には開放状態であるため、直流カット用のコンデンサを外付けで設ける必要がないので、部品点数の削減が可能になる。

さらに、本実施形態のパワーデバイダ回路素子100は、各信号伝送線路111〜113をインタデジタル結合させているため、従来例のように信号伝送線路間の干渉を避ける必要がないので、素子形状を小型に形成することができる。

さらにまた、本実施形態のパワーデバイダ回路素子100は、従来型に対して線路の特性インピーダンスを高く保つことができるため、多層基板等への低背形状での内蔵が容易である。

また、本実施形態のパワーデバイダ回路素子100は、構成上、信号伝送線路111〜113間が直流で絶縁されているので、直流カット用のコンデンサを外付けで設ける必要がない。

図７及び図８に、本実施形態のインタデジタル結合を用いた積層型パワーデバイダ回路素子100のシミュレーション結果を示す。図７は減衰特性を示す図であり、図８は位相特性を示す図である。なお、本計算は、図６のように，電磁界シミュレーションで解析した結果に回路シミュレータ上で第２及び第３入出力端子をなる外部端子電極102b,102c間に抵抗器Ｒ１を付加する方法で計算した。また、図６において、外部端子電極（第１の入出力端子）102aは分配前のポートであり、外部端子電極（第２及び第３入出力端子）102b,102cは分配後のポートである。

図７に示す減衰特性において、通過帯域である５ＧＨｚ帯で、Ｓ２１，Ｓ３１の振幅特性は３．５ｄＢ程度、Ｓ１１の振幅特性は１５ｄＢ程度であり、良好な分配特性が実現できていることが確認できる。また、Ｓ２３の振幅特性についても、２０ｄＢ以上であり、良好なアイソレーション特性が得られていることが確認できる。

さらに、図８に示す位相特性において、位相差についても１．５〜２．９度程度であり、良好な特性であることが確認できる。

次に、本発明の第２実施形態を説明する。

図９乃至図１２は本発明の第２実施形態を示すもので、図９は本発明の第２実施形態におけるパワーデバイダ回路素子を示す外観斜視図、図１０は本発明の第２実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視斜視図、図１１は本発明の第２実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視平面図、図１２は本発明の第２実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視側面図である。なお、第２実施形態のパワーデバイダ回路素子の等価回路は第１実施形態と同じである。

第２実施形態のパワーデバイダ回路素子は、第１実施形態のパワーデバイダ回路素子100では１／４波長信号伝送線路を直線状の帯状導電体で構成しているのに対し、１／４波長信号伝送線路をミアンダ形状の帯状導電体によって構成することで、更なる小型化を図ったものである。なお、ミアンダ形状の導電体以外に、１／４波長信号伝送線路を、巻き線状或いは渦巻き状等の帯状導電体によって構成しても、更なる小型化を実現できることは言うまでもない。

図において、200はパワーデバイダ回路素子で、誘電体セラミックの積層素体からなる素子本体201と、素子本体201の外面の所定位置に設けられた４つの外部端子電極202a〜202fから構成されている。

素子本体201の内部には、帯状導電体からなる３つの信号伝送線路211〜213と、素子本体201の上層部と下層部のそれぞれに互いに平行に設けられた接地導電体214,215が設けられている。

第１の信号伝送線路211は、素子本体201のほぼ中央の所定層に設けられ、伝送対象となる高周波信号周波数（５．０ＧＨｚ）の１／４波長に電気長が設定されているミアンダ形状をなす帯状導電体によって構成されている。第１の信号伝送線路211の一端211aは第１入出力端子となる外部端子電極202aに導電接続され、他端211bはビア導電体221,222によって接地導電体214,215に導電接続されている。

第２の信号伝送線路212は、第１の信号伝送線路211をなす帯状導電体に対して絶縁体を挟んで対向するように素子本体内部の所定層に設けられ、伝送対象となる上記高周波信号周波数の１／４波長に電気長が設定されているミアンダ形状の帯状導電体によって構成されている。また、第２の信号伝送線路212の一端212aはビア導体223によって接地導電体214に導電接続されている。さらに、第２の信号伝送線路212の他端は第２入出力端子をなす外部端子電極202bに導電接続されている。これにより、第２の信号伝送線路212は第１の信号伝送線路211にインタデジタル結合されている。

第３の信号伝送線路213は、第１の信号伝送線路211をなす帯状導電体に対して絶縁体を挟んで対向するように素子本体内部の所定層に設けられ、伝送対象となる上記高周波信号周波数の１／４波長に電気長が設定されているミアンダ形状の帯状導電体によって構成されている。また、第３の信号伝送線路213の一端213aはビア導体224によって接地導電体215に導電接続されている。さらに、第３の信号伝送線路213の他端は第３入出力端子をなす外部端子電極202cに導電接続されている。これにより、第３の信号伝送線路213は第１の信号伝送線路211にインタデジタル結合されている。なお、外部端子電極202d〜202fは接地端子である。

上記第２実施形態のパワーデバイダ回路素子200も、第１実施形態のパワーデバイダ素子100と同様の効果を発揮する。

すなわち、３つの信号伝送線路211〜213を積層方向に重ねてブロードサイドで結合させた状態になっているため、その占有面積は、１本の信号伝送線路に必要な面積にほぼ等しくなるので、従来例のパワーデバイダ回路素子に比べて大幅な小型化が可能になる。

さらに、３つの信号伝送線路211〜213をミアンダ形状の帯状導電体によって構成したので、第１実施形態のパワーデバイダ回路素子100に比べて、第２実施形態のパワーデバイダ回路素子200はさらに形状が小型化されている。

さらにまた、第２実施形態のパワーデバイダ回路素子200においても、従来型に対して線路の特性インピーダンスを高く保つことができるため、多層基板等への低背形状での内蔵が容易である。

また、第２実施形態のパワーデバイダ回路素子200においても、構成上、信号伝送線路211〜213間が直流で絶縁されているので、直流カット用のコンデンサを外付けで設ける必要がない。

図１３及び図１４に、第２実施形態のパワーデバイダ回路素子200のシミュレーション結果を示す。図１３は減衰特性を示す図であり、図１４は位相特性を示す図である。なお、本計算も、上記図６と同様に，電磁界シミュレーションで解析した結果に回路シミュレータ上で第２及び第３入出力端子をなる外部端子電極202b,202c間に抵抗器Ｒ１を付加する方法で計算した。また、外部端子電極（第１の入出力端子）202aは分配前のポートであり、外部端子電極（第２及び第３入出力端子）202b,202cは分配後のポートである。

図１３に示す減衰特性において、通過帯域である５ＧＨｚ帯で、Ｓ２１，Ｓ３１の振幅特性は３．５ｄＢ程度、Ｓ１１の振幅特性は１５ｄＢ以上であり、良好な分配特性が実現できていることが確認できる。また、Ｓ２３の振幅特性についても、２０ｄＢ以上であり、良好なアイソレーション特性が得られていることが確認できる。

さらに、図１４に示す位相特性において、位相差についても１．４度程度であり、良好な特性であることが確認できる。

なお、上記各実施形態において、１／４波長信号伝送線路を構成する帯状導電体の線路幅は必ずしも一定でなくともよい。構造化により付着する寄生成分及び小型化により付着する寄生成分等を考慮し、線路の一部分において、線路幅を変えて特性の調整を行うことができる。そして、構造化により付着する寄生成分及び小型化により付着する寄生成分等を考慮し、本発明によるパワーデバイダ回路素子を構成する３つの１／４波長信号伝送線路の線路長を各々少しずつ異なる線路長に設定し、特性の調整を行うこともできる。さらに、ＬＴＣＣ（低温同時焼成セラミックス基板）の製造プロセスの特徴である薄層構造及び多層構造を活用し、ブロードサイド結合で強く結合させ、共振周波数を分離させ、分離した共振周波数の低い方を活用することで、１／４波長以下の線路長での実現も可能である。

次に、本発明の第３実施形態を説明する。

図１５及び図１６は本発明の第３実施形態を示すもので、図１５は本発明の第３実施形態における回路基板を示す透過斜視図、図１６は本発明の第３実施形態における回路基板を示す透過側面図である。これらの図において、前述した第１実施形態と同一構成部分は同一符号をもって表しその説明を省略する。また、図中の300は回路基板で、誘電体からなる基板の内部に本発明のパワーデバイダ回路が形成されているものである。このパワーデバイダ回路の等価回路は第１実施形態において示したものと同様である。

上記のように回路基板300に本発明のパワーデバイダ回路を構成した場合においても、このパワーデバイダ回路は上記第１実施形態と同様の効果を発揮する。なお、各信号伝送線路を構成する導体パターンの形状を、巻き線状、ミアンダ状、渦巻き状等に変更し、小型化することも当然可能である。

次に、本発明の第４実施形態を説明する。

第４実施形態では、本発明のパワーデバイダ回路を備えた高周波無線回路モジュールを構成した。

図１７及び図１８は本発明の第４実施形態における高周波無線回路モジュールを示すもので、図１７は側面透視図、図１８は電気系回路の要部を示すブロック図である。

図において、400は高周波無線回路モジュールで、低温同時焼成セラミックス（ＬＴＣＣ）等のセラミック基板や樹脂基板等の配線回路基板からなるモジュール基板401上に、無線送受信機能部（無線機能部）を構成するＩＣ421や受動素子422等の電子部品が実装されている。さらに、モジュール基板401の上面はシールド部材402によって覆われている。また、モジュール基板401の内部には本発明のパワーデバイダ回路432を形成する導電体411が設けられている。これらによって構成される回路は、モジュール基板401の底面に形成されている複数の外部電極441を介して外部回路に接続できるようになっている。

高周波無線回路モジュール400の電気系回路は、図に示すように、フィルタ回路431と、パワーデバイダ回路432、第１の無線送受信機能回路433、第２の無線送受信機能回路434を備えている。フィルタ回路431は外部アンテナ450に接続される。パワーデバイダ回路432の第１入出力端子はフィルタ回路431に接続され、第２入出力端子は第１の無線送受信機能回路433に接続され、第３入出力端子は第２の無線送受信機能回路434に接続されている。第１の無線送受信機能回路433と第２の無線送受信機能回路434は送受信周波数が略同じで異なる規格のものである。例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標）や無線ラン等がある。

本実施形態の高周波無線回路モジュール400においても、前述したと同様に、本発明のパワーデバイダ回路432を非常に小型な構造に形成することができるので、パワーデバイダ回路432を内蔵した高周波無線回路モジュール400の形状を小型にすることができる。

尚、前記実施形態は、本発明の一具体例であって、本発明がこれらの実施形態の構成のみに限定されることはない。

本発明の第１実施形態におけるパワーデバイダ回路素子を示す外観斜視図本発明の第１実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視斜視図本発明の第１実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視平面図本発明の第１実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視側面図本発明の第１実施形態におけるパワーデバイダ回路素子の等価回路図本発明の第１実施形態のけるパワーデバイダ回路素子のシミュレーション計算回路を説明する図本発明の第１実施形態におけるパワーデバイダ回路素子の減衰量周波数特性のシミュレーション結果を示す図本発明の第１実施形態におけるパワーデバイダ回路素子の位相差周波数特性のシミュレーション結果を示す図本発明の第２実施形態におけるパワーデバイダ回路素子を示す外観斜視図本発明の第２実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視斜視図本発明の第２実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視平面図本発明の第２実施形態におけるパワーデバイダ回路素子の内部導電体を示す透視側面図本発明の第２実施形態におけるパワーデバイダ回路素子の減衰量周波数特性のシミュレーション結果を示す図本発明の第２実施形態におけるパワーデバイダ回路素子の位相差周波数特性のシミュレーション結果を示す図本発明の第３実施形態における回路基板を示す透過斜視図本発明の第３実施形態における回路基板を示す透過側面図本発明の第４実施形態における高周波無線回路モジュールを示す透過側面図本発明の第４実施形態における高周波無線回路モジュールの電気系回路の要部を示すブロック図従来例のウィルキンソン型パワーデバイダ回路を示す等価回路図

符号の説明

100…パワーデバイダ回路素子、101…素子本体、102a…外部端子電極（第１入出力端子）、102b…外部端子電極（第２入出力端子）、102c…外部端子電極（第３入出力端子）、102d,102e,102f…外部端子電極（接地端子）、111…第１の信号伝送線路、112…第２の信号伝送線路、113…第３の信号伝送線路、121〜124…ビア導体、114,115…接地導電体、200…パワーデバイダ回路素子、201…素子本体、202a…外部端子電極（第１入出力端子）、202b…外部端子電極（第２入出力端子）、202c…外部端子電極（第３入出力端子）、202d,202e,202f…外部端子電極（接地端子）、211…第１の信号伝送線路、212…第２の信号伝送線路、213…第３の信号伝送線路、221〜224…ビア導体、214,215…接地導電体、300…回路基板、400…高周波無線回路モジュール、401…モジュール基板、402…シールド部材、411…導電体、421…ＩＣ、422…受動素子、431…フィルタ回路、432…パワーデバイダ回路、433…第１の無線送受信機能回路、434…第２の無線送受信機能回路、441…外部電極、450…外部アンテナ。

Claims

第１入出力端子に入力された高周波信号を第２入出力端子と第３入出力端子に分配して出力するとともに、前記第２入出力端子に入力された高周波信号と前記第３入出力端子に入力された高周波信号を合成して前記第１入出力端子に出力するパワーデバイダ回路であって、
一端が前記第１入出力端子に導電接続されるとともに他端が接地され、伝送対象となる高周波信号周波数の１／４波長に電気長が設定されている第１の信号伝送線路と、
前記第１の信号伝送線路に対して平行に並べて配置されて、一端が接地されるとともに他端が前記第２入出力端子に導電接続され、伝送対象となる高周波信号周波数の１／４波長に電気長が設定され、前記第１の信号伝送線路にインタデジタル結合されている第２の信号伝送線路と、
前記第１の信号伝送線路に対して平行に並べて配置されて、一端が接地されるとともに他端が前記第３入出力端子に導電接続され、伝送対象となる高周波信号周波数の１／４波長に電気長が設定され、前記第１の信号伝送線路にインタデジタル結合されている第３の信号伝送線路とからなる
ことを特徴とするパワーデバイダ回路。
第１入出力端子に入力された高周波信号を第２入出力端子と第３入出力端子に分配して出力するとともに、前記第２入出力端子に入力された高周波信号と前記第３入出力端子に入力された高周波信号を合成して前記第１入出力端子に出力するパワーデバイダ回路素子であって、
積層素体からなる素子本体と、
前記素子本体の外面に設けられ、前記第１乃至第３入出力端子及び接地端子のそれぞれを構成する複数の外部端子電極と、
前記素子本体内部の所定層に設けられて伝送対象となる高周波信号周波数の１／４波長に電気長が設定されている帯状導電体からなり、一端が前記第１入出力端子をなす外部端子電極に導電接続されるとともに他端が接地端子をなす外部端子電極に導電接続されている第１の信号伝送線路と、
前記第１の信号伝送線路をなす帯状導電体に対して絶縁体を挟んで重なるように前記素子本体内部の所定層に設けられ、伝送対象となる高周波信号周波数の１／４波長に電気長が設定されている帯状導電体からなり、一端が接地端子をなす外部端子電極に導電接続されるとともに他端が前記第２入出力端子をなす外部端子電極に導電接続され、前記第１の信号伝送線路にインタデジタル結合されている第２の信号伝送線路と、
前記第１の信号伝送線路をなす帯状導電体に対して絶縁体を挟んで重なるように前記素子本体内部の所定層に設けられ、伝送対象となる高周波信号周波数の１／４波長に電気長が設定されている帯状導電体からなり、一端が接地端子をなす外部端子電極に導電接続されるとともに他端が前記第３入出力端子をなす外部端子電極に導電接続され、前記第１の信号伝送線路にインタデジタル結合されている第３の信号伝送線路とを備えている
ことを特徴とするパワーデバイダ回路素子。
前記請求項１に記載のパワーデバイダ回路が一体形成されていることを特徴とする回路基板。
前記請求項１に記載のパワーデバイダ回路が一体形成されていることを特徴とする回路モジュール。