JPH11261313A

JPH11261313A - 方向性結合器

Info

Publication number: JPH11261313A
Application number: JP5689698A
Authority: JP
Inventors: Hiroyuki Tadai; 裕之但井; Yoichi Tanaka; 洋一田中; Tsuyoshi Takeda; 剛志武田
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 1998-03-09
Filing date: 1998-03-09
Publication date: 1999-09-24
Anticipated expiration: 2018-03-09
Also published as: JP3664358B2

Abstract

(57)【要約】【課題】新規な構造を有し、極めて小型の積層型方向
性結合器を得る。【解決手段】誘電体層を積層一体化して構成される積
層体であって、前記積層体内に電極パターンが形成され
て複数のストリップライン線路が構成され、前記ストリ
ップラインからなる第１と第２の主線路と第１の副線路
を有し、前記第１と第２の主線路が共に第１の副線路に
結合している積層型方向性結合器。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波通信機
器用に使用される方向性結合器に関し、特にデュアルバ
ンド用携帯電話などに使用される積層チップ型方向性結
合器に関するものである。

【０００２】

【従来の技術】従来のストリップラインを用いた方向性
結合器の斜視図を図５に示す。この従来例は誘電体基板
５３の表面に２本のストリップライン５１、５２が間隔
Ｓだけ離れて平行に配されている。これらのストリップ
ライン５１、５２の平行な長さは、誘電体基板内を伝搬
する電磁波の１／４波長の長さになるように構成されて
いる。ポート５４より入力された高周波電力は、主線路
であるストリップライン５１を通り、ポート５５に出力
される。このとき、主線路であるストリップライン５１
と副線路であるストリップライン５２との結合により、
ストリップライン５１を通る電力の一部が、ストリップ
ライン５２に流れ、ポート５６に出力される。このと
き、ポート５７に出力は現れない。

【０００３】次に、主線路であるストリップライン５１
の逆方向に、つまりポート５５からポート５４に向かっ
て電力を流した場合、その一部の電力がポート５７に現
れ、ポート５６には現れない。つまり、このような構成
をとることにより、主線路のストリップライン５１を流
れる順方向電力と逆方向電力の一部を、副線路のストリ
ップライン５２の出力ポート５６及び５７端子にそれぞ
れ分離して取り出すことができる。これが、方向性結合
器の基本的な動作である。

【０００４】主線路５１から副線路５２への結合は、二
つのストリップライン間の平行部分の間隔Ｓを調節する
ことにより可能である。図５の従来例の説明では、主線
路及び副線路をストリップライン５１、５２としたが、
図５の対称な構造から明らかなように、主線路及び副線
路の役割を入れ替えても、同じように方向性結合器の基
本的動作を実現できる。

【０００５】図７にその応用例のブロック図を示す。方
向性結合器７１の主線路７２のポートＰ１、Ｐ２を送信
電力増幅器とアンテナの間に配するとともに、副線路７
３の一つのポートＰ３を自動利得制御回路に接続し、他
のポートＰ４に電力を吸収する抵抗素子Ｒを接続する。
このようにすると、送信電力増幅器の出力の一部だけが
ポートＰ３に現れ自動利得制御回路に導かれる。アンテ
ナから逆流する高周波電力の一部はポートＰ４に現れ、
抵抗素子Ｒで吸収される。自動利得制御回路の信号出力
は利得制御可能な送信電力増幅器に送られ、目的に応じ
た高周波出力の制御を行うことができる。

【０００６】また、携帯電話などではその小型化が重要
になってきている。通常、上記方向性結合器については
１／４波長の長さを有するストリップラインで構成する
ことが一般的であるが、そのストリップラインの長さは
例えば９００ＭＨｚで３．３ｃｍ（１／４波長、比誘電
率８とした場合）の長さを必要とし、十分な小型化は期
待できない。このため、特開平７−１３１２１１号公報
によれば図６に示される構成により３．２×１．６ｍｍ
といった小型化を実現し、かつ所望の結合度を得、低損
失の優れた特性を有する積層型方向性結合器などの提案
がなされている。

【０００７】

【発明が解決しようとする課題】近年の携帯電話の普及
はめざましいものがあり、携帯端末機の機能の向上が計
られている。その一つとして、１つの携帯端末機で２つ
の周波数帯での通話を可能とするデュアルバンド携帯電
話の提案がなされている。このデュアルバンド携帯電話
を構成するためには、その２つの周波数帯（例えば９０
０ＭＨｚと１８００ＭＨｚ）を選択する必要があり、各
々の周波数に応じた使用部品の選定をしなければならな
いため、部品点数が多くなり取り付け面積が大きくなる
という問題点があった。

【０００８】例えば図８に示すブロック図の使用例にお
ける方向性結合器７１ａ、７１ｂについても同様であ
る。このとき、自動利得制御回路は数十〜数分の一の一
定の電力を取り出して出力制御を行うため、周波数の関
係なく共用化することが可能である。しかしながら、図
５または図６を用いた方向性結合器については、先述の
ようにその使用される周波数帯に応じて２本のストリッ
プラインの長さあるいは２本のストリップラインの間隔
を調節することにより構成されており、各々の周波数帯
において結合損失、挿入損失などの諸特性が異なるた
め、実用上共用化することは困難である。このため各々
の周波数帯に応じた部品を２個使用する必要があり、部
品点数が多くなると共に取り付け面積が大きくなる。

【０００９】また、各々の部品を従来より、より一層小
型化するという方法も考えられるが、部品点数を２個使
用することは変わりなく、方向性結合器７１ａ、７１ｂ
部分だけ小型化されても機器全体の小型化、低価格化は
容易ではない。すなわち、抵抗素子Ｒを２個使用する必
要があること、各々の部品の小型化により実装基板上の
パターン及び部品搭載位置などに高精度の寸法が要求さ
れること、部品点数が２個分の実装時間を要するといっ
た問題点がある。

【００１０】本発明は上記の事を鑑みて、複数の周波数
帯で使用可能であり、かつ小型で良好な特性を有する方
向性結合器を提供することを目的としている。

【００１１】

【課題を解決するための手段】本発明の第１の発明は、
誘電体層を積層一体化して構成される積層体であって、
前記積層体内に電極パターンが形成されて複数のストリ
ップラインが構成され、前記ストリップラインからなる
第１と第２の主線路と第１の副線路を有し、前記第１と
第２の主線路が共に第１の副線路に結合している方向性
結合器である。

【００１２】本発明の第２の発明は、第１の発明におい
て、前記第１の主線路、第２の主線路及び第１の副線路
はそれぞれ別々の誘電体層上に形成され、積層方向にお
いて、前記第１の副線路を中間とし、前記第１の副線路
が前記第１の主線路と第２の主線路に挟まれる構造とし
た方向性結合器である。

【００１３】本発明の第３の発明は、第１の発明におい
て、前記複数のストリップラインのうち少なくとも１本
を直線状に形成している方向性結合器である。この好ま
しい構造は、副線路を直線状に形成し、第１の主線路を
前記副線路の直線状部分に対向して結合する直線状部分
を有する形状に形成し、また第２の主線路も前記副線路
の直線状部分に対向して結合する直線状部分を有する形
状に形成し、第１の主線路と第２の主線路が、副線路を
挟むように、副線路の上下に分かれて配置されているこ
とが望ましい。

【００１４】本発明の第４の発明は、第１又は第2の発
明において、前記第1、第2の主線路と、前記第1の副線
路は、外部端子に接続される部分を除き、積層方向に見
たとき重複するように形成されている方向性結合器であ
る。

【００１５】本発明の第５の発明は、第２の発明におい
て、前記第１の主線路と第１の副線路との間に構成され
る誘電体層と第２の主線路と第１の副線路との間に構成
される誘電体層の厚みが異なっている方向性結合器であ
る。

【００１６】本発明の第６の発明は、第１の発明におい
て、前記積層体の第１の側面に第１の主線路の両端部が
引き出され、第１の側面に対向する第２の側面に第２の
主線路の両端部が引き出され、副線路の端部がそれぞれ
他の２つの側面に引き出されている方向性結合器であ
る。

【００１７】本発明の第７の発明は、第１の発明におい
て、前記複数のストリップラインのいずれかあるいは全
てが、少なくとも２層以上に分けて形成された電極パタ
ーンで構成されている方向性結合器である。２層以上に
分けて形成される電極パターンは巻線状、スパイラル
状、ミアンダライン状などある。この巻線状とした場
合、主線路と副線路はＭ結合させることが好ましい。

【００１８】本発明の第８の発明は、第１、第２の主線
路はＵ字状に形成されたストリップラインからなり、第
１の副線路は、直線状のストリップラインからなり、前
記第1の副線路の上下に誘電体層を介在させてそれぞれ
前記第1と第2の主線路が配置され、さらに誘電体層を介
在させて上下にアース電極が配置され、前記第1の主線
路のＵ字状ストリップラインと前記第2の主線路のＵ字
状ストリップラインとは互いに逆方向に形成され、前記
副線路と前記第1、第2の主線路は積層方向に重複するよ
うに配置されている方向性結合器である。

【００１９】本発明の第９の発明は、それぞれ異なる使
用周波数に設計された複数の主線路と、前記複数の主線
路に結合する一つの副線路とから構成される方向性結合
器である。本発明では、２つ以上の異なる使用周波数に
対応する方向性結合器であって、それぞれの使用周波数
に応じて複数の主線路を構成し、一方副線路は、一つの
副線路とし、複数の主線路がそれぞれ一つの副線路に結
合することにより、複数の異なる使用周波数に用いるこ
とを可能とした方向性結合器である。これにより、小型
化を達成するものである。

【００２０】

【発明の実施の形態】デュアルバンド携帯電話の送信部
を構成する図８のブロック図の機能について考えてみ
る。通常マイクロ波電力の送信は、使用する２つのシス
テム（例えば９００ＭＨｚ帯と１８００ＭＨｚ帯）に対
する各々の電力を同時に送信することはなく、２つの方
向性結合器７１ａ、７１ｂが同時に動作することはな
い。このことから、ある時間帯において１つの主線路と
１つの副線路が互いに結合していればよく、副線路７３
ａ、７３ｂを共用化することができると考えた。

【００２１】そこで、本発明では、図３に示す様に、２
つの主線路３２、３３と、一つの副線路３４を有する方
向性結合器３３とした。このように副線路を共用化する
ことにより、方向性結合器の小型化が容易となり、また
吸収抵抗素子も１個でよく機器全体の小型化に貢献でき
る。方向性結合器は使用する周波数により、線路長ある
いは線路間の距離を設定しているため、主線路を共用化
することはできない。

【００２２】従って、第１と第２の主線路及び第１の副
線路を形成し、第１の主線路と第１の副線路、第２の主
線路と第１の副線路がそれぞれ時間をかえて結合するこ
とにより、デュアルバンド携帯電話機の機器全体の小型
化、低価格化に寄与できる方向性結合器を提供すること
ができる。もちろん、本発明の方向性結合器は、上記し
たデュアルバンド携帯電話機以外の用途であっても活用
出来る。本発明は、複数の主線路が一つの副線路に結合
する構造、言い替えれば、一つの副線路を複数の主線路
が共用することを特徴としている。例えば、主線路が３
つの場合も考えられる。

【００２３】本発明に係る一実施例の積層型方向性結合
器の積層構造図を図１に、斜視図を図２に示す。図１、
２において斜線を施した部分は導体部分である。この実
施例の方向性結合器１はパターン電極の形成された誘電
体層を積層して構成され、側面及び表面に外部電極が形
成されている。また、誘電体層の厚みは適宜設定され、
その間に電極パターンの形成されていない無地の誘電体
層を挿入することができる。この実施例の積層構造につ
いて図１、２を用いて更に詳しく説明する。

【００２４】下層の誘電体層１１にはアース用のパター
ン電極２１が形成され、そのアース用のパターン電極２
１は外部端子Ｔ７、Ｔ８に接続されるように引き出し部
を有しており、アース接続される。その上に、主線路と
なるストリップライン用パターン電極２３が形成された
誘電体層１２を積層する。このパターン電極２３はコの
字状に形成され外部端子Ｔ１、Ｔ２に接続される。その
上に、副線路となるストリップライン用パターン電極２
５が形成された誘電体層１３を積層する。このパターン
電極２５は外部端子Ｔ５、Ｔ６に接続される。また、こ
のパターン電極２５は直線状に形成され、誘電体層１３
の中心線の位置に配置されている。その上にもう一方の
主線路となるストリップライン用パターン電極２４が形
成された誘電体層１４を積層する。このパターン電極２
４はコの字状に形成され外部端子Ｔ３、Ｔ４に接続され
る。その上に、アース用のパターン電極２２が形成され
た誘電体層１５を積層する。このアース用のパターン電
極２２は誘電体層１１上に形成されたパターン電極２１
と同一の電極パターンであり、外部端子Ｔ７、Ｔ８に接
続されるように引き出し部を有し、アース接続される。
その上に、特にパターン電極の形成されていない誘電体
層１６を積層する。

【００２５】また、ストリップライン用電極パターン２
３、２４、２５は誘電体層に垂直な方向から投影してみ
たとき、外部端子に接続される部分を除き、重複される
ように形成されている。従ってパターン電極２３、２５
は誘電体層の中心線に対し対称な形状となっている。

【００２６】この実施例は約９００℃以下の低温焼成が
可能な誘電体材料を用い、この誘電体材料をスラリー化
した後、ドクターブレードでシート状に形成し、そのシ
ート（誘電体層）上に適宜Ａｇからなる導電体をスクリ
ーン印刷法にて、電極パターンを形成し、それらを積層
し、圧着した後、チップ状に切断し、焼成した。焼成
後、外部電極を印刷焼付けし、さらにめっきを施して積
層型方向性結合器を構成した。また、外部電極は積層体
を焼成した後に形成しても良いし、焼成前に形成しても
良い。尚、本実施例では誘電率が約８の誘電体材料を用
いたが、本発明において誘電率は５〜１５程度が望まし
い。また、本発明は上記製造工程に限定されるものでは
ない。

【００２７】本実施例では図１、２に示すように副線路
を直線状に形成し、外部端子Ｔ５、Ｔ６に接続してい
る。また、第１の主線路となるストリップライン用パタ
ーン電極２３と第２の主線路となるストリップライン用
パターン電極２４は、長さ及び幅が同一で、副線路との
間に構成される誘電体層の厚みが異なっている。つま
り、図１の誘電体層１３の厚さと誘電体層１４の厚さ
（複数枚の誘電体層で構成しても良い）が異なってい
る。また、第１の主線路と第２の主線路はその直線状部
分で副線路と対向し結合している。そして、その間隔で
結合の度合を調整している。この構成によれば、第１の
主線路と第２の主線路に同一印刷パターンを使用するこ
とが出来るため、製造コストを低減出来る。もちろん、
所望の結合度を得ることができる。

【００２８】また、本実施例では、図２に示す様に８個
の外部端子が形成されている。第１の主線路の外部端子
Ｔ１、Ｔ２は、第１の側面に形成され、第２の主線路の
外部端子Ｔ３、Ｔ４は、第１の側面に対向する第２の側
面に形成されている。副線路の外部端子Ｔ５、Ｔ６は、
それらとは別の側面にそれぞれ形成されている。また、
アース用の外部端子Ｔ７、Ｔ８は、主線路の外部端子間
に形成されている。これにより、小型化が容易になると
共に、回路基板に実装した際においても他の部品と接続
する配線パターンが形成し易くなる。

【００２９】また、この実施例の方向性結合器を使用し
た回路ブロック図を図３に示す。図３において、本発明
の実施例の方向性結合器が破線で示した３１であり、第
１の主線路が３２であり、第２の主線路が３３であり、
副線路が３４である。図８に示す従来例に係る方向性結
合器の使用例の回路ブロック図に比べて、使用部品点数
が少なく構成できるため、機器全体の小型化、低価格化
が実現可能となるものである。

【００３０】また、図１、２に示す積層型方向性結合器
は第１の使用周波数ｆ１を９００ＭＨｚ、第２の使用周
波数ｆ２を１７５０ＭＨｚ用として構成している。この
実施例の積層型方向性結合器はｆ１の周波数帯が８８０
〜９１５ＭＨｚ、ｆ２の周波数帯が１７１０〜１７８５
ＭＨｚ（いずれも送信周波数）のデュアルバンド携帯電
話用の送信部に使用される。このときの挿入損失及び結
合損失の特性を図４に示す。入力端子を周波数毎に選択
することにより、いずれの周波数帯においても結合損失
は２０ｄＢ程度と同一であり、また挿入損失も０．２ｄ
Ｂ以下と良好な特性を得ることができた。図４には示し
ていないが、アイソレーション特性も３０ｄＢ以上と良
好である。

【００３１】また図１に示すストリップラインの導体パ
ターンは幅０．２ｍｍ、長さ３〜４ｍｍ、厚さ１０μｍ
のＡｇ電極から成る。また、図１に示す誘電体層１３の
厚みを約０．１３ｍｍ、誘電体層１４の厚みを約０．３
ｍｍに設定している。尚、これら寸法はいずれも焼成後
の寸法である。また、本発明は各電極パターンの寸法あ
るいは誘電体層の厚さ（電極パターン間の間隔）、誘電
体の誘電率などを変更することにより諸特性を調整可能
であり、上記周波数帯の使用に限られたものではない。

【００３２】また、この実施例の外形は３．２×１．６
ｍｍ、厚さは１．０ｍｍであり、極めて小型に構成する
ことができた。従来例には外形３．２×１．６ｍｍ、厚
さは１．０ｍｍと同一寸法の積層型方向性結合器もある
が、デュアルバンド用として使用する場合は２個必要と
なり、本発明の実施例によれば面積比で５０％に小型化
される。またこれらの部品を回路基板上に搭載すること
を考えた場合、基板上に配線パターンを設ける必要があ
り、本実施例によれば従来例に比べパターンが簡略化で
きるため、更なる小型化かつ回路設計の高効率化が期待
できる。更に部品点数が少なくなることにより、部品搭
載時間の短縮にも寄与できるものである。

【００３３】次に、本発明に係る別の実施例の積層型方
向性結合器の積層構造図を図９に示す。尚、この実施例
の斜視図は図２と同様である。図９において斜線を施し
た部分は導体部分である。この実施例の方向性結合器は
パターン電極の形成された誘電体層を積層して構成さ
れ、側面及び表面に外部電極が形成されている。また、
誘電体層の厚みは適宜設定され、その間に電極パターン
の形成されていない無地の誘電体層を挿入することがで
きる。この実施例の積層構造について図９を用いて更に
詳しく説明する。

【００３４】下層の誘電体層８１にはアース用のパター
ン電極９１が形成され、そのアース用のパターン電極９
１は外部端子Ｔ７、Ｔ８に接続されるように引き出し部
を有しており、アース接続される。その上に、第１の主
線路となるストリップライン用パターン電極９３が形成
された誘電体層８２を積層する。このパターン電極８２
は外部端子Ｔ１、Ｔ２に接続される。その上に、副線路
の一部となるストリップライン用パターン電極９５ａが
形成された誘電体層８３を積層する。このパターン電極
９５ａの一端は外部端子Ｔ６に接続され、もう一端には
ビアホール用ラウンド電極９５ｄが形成されている。そ
の上に、副線路の一部となるストリップライン用パター
ン電極９５ｂが形成された誘電体層８４を積層する。こ
のパターン電極９５ｂの一端は外部端子Ｔ５に接続さ
れ、もう一端にはビアホール電極９５ｃが形成されてい
る。ビアホール電極９５ｃは誘電体層８３上のビアホー
ル用ラウンド電極９５ｄに接続され、パターン電極９５
ａとパターン電極９５ｂとで１本の副線路をコイル状に
形成している。

【００３５】その上に、第２の主線路の一部となるスト
リップライン用パターン電極９４ａが形成された誘電体
層８５を積層する。このパターン電極９４ａの一端は外
部端子Ｔ４に接続され、もう一端にはビアホール用ラウ
ンド電極９４ｄが形成されている。その上に、第２の主
線路の一部となるストリップライン用パターン電極９４
ｂが形成された誘電体層８６を積層する。このパターン
電極９４ｂの一端は外部端子Ｔ３に接続され、もう一端
にはビアホール電極９４ｃが形成されている。ビアホー
ル電極９４ｃは誘電体層８５上のビアホール用ラウンド
電極９４ｄに接続され、パターン電極９４ａとパターン
電極９４ｂとで第２の主線路をコイル状に形成してい
る。

【００３６】その上に、アース用のパターン電極９２が
形成された誘電体層８７を積層する。このアース用のパ
ターン電極９２は誘電体層８１上に形成されたパターン
電極９１と同一の電極パターンであり、外部端子Ｔ７、
Ｔ８に接続されるように引き出し部を有し、アース接続
される。その上に、特にパターン電極の形成されていな
い誘電体層８８を積層する。

【００３７】本実施例のストリップライン用電極パター
ン９３、９５ａ、９５ｂ、９４ａ、９４ｂは誘電体層に
垂直な方向から投影してみたとき、重複されるように形
成されている。この構造により、第１の主線路と第１の
副線路、及び第２の主線路と第１の副線路は、コイル結
合（Ｍ結合）している。これは、上記実施例とは異なる
結合手段による。このような、コイル結合によっても本
発明の方向性結合器を構成することができる。この場
合、各線路の線路長、巻数、間隔によって結合度が調整
できる。

【００３８】本実施例においては各線路をコイル状に形
成したが、スパイラル状など他の形状であっても良い。
本実施例においても図１と同様誘電率が約８の誘電体材
料を用い、製造工法も同様の方法で製造した。尚、本実
施例においても、誘電率は５〜１５程度が望ましく、ま
た上記製造工程に限定されるものではない。本実施例に
よれば、上記実施例とは異なる周波数帯あるいは結合度
など、使用用途に応じた積層型方向性結合器を提供する
ことが可能である。

【００３９】上記実施例では、積層構造によって、複数
の異なる使用周波数に対応した複数の主線路と、それに
結合する一つの副線路からなる方向性結合器を構成する
ことが出来た。これにより、複数の異なる使用周波数に
対応した方向性結合器を非常に小型に構成することがで
きた。しかしながら、本発明は、複数の主線路が一つの
副線路に結合する構造、言い替えれば、一つの副線路を
複数の主線路が共用することを特徴としており、上記実
施例以外の構造であっても、本発明の効果を得ることが
できる。

【００４０】

【発明の効果】本発明によれば、２つ以上の周波数帯に
おいて使用可能で、各々の周波数帯において所定の結合
度及び良好な挿入損失特性が得られ、しかも極めて小型
である方向性結合器を構成することができる。これによ
り、例えば携帯電話など小型のマイクロ波製品において
機器全体の小型化に特性を犠牲にすることなく貢献でき
る。特にデュアルバンド携帯機において有効なものであ
る。

【図面の簡単な説明】

【図１】本発明に係る一実施例の積層構造を示す内部電
極パターン図である。

【図２】本発明に係る一実施例の斜視図である。

【図３】本発明に係る方向性結合器の使用例の回路ブロ
ック図である。

【図４】本発明に係る一実施例の特性図である。

【図５】従来例の斜視図である。

【図６】別の従来例の分解斜視図である。

【図７】方向性結合器の使用例の回路ブロック図であ
る。

【図８】従来例に係る方向性結合器の使用例の回路ブロ
ック図である。

【図９】本発明に係る別の実施例の積層構造を示す内部
電極パターン図である。

【符号の説明】

１積層型方向性結合器１１、１２、１３、１４、１５、１６誘電体層２３、２５主線路用ストリップライン電極２４副線路用ストリップライン電極２１、２２アース電極

Claims

【特許請求の範囲】

【請求項１】誘電体層を積層一体化して構成される積
層体であって、前記積層体内に電極パターンが形成され
て複数のストリップラインが構成され、前記ストリップ
ラインからなる第１と第２の主線路と第１の副線路を有
し、前記第１と第２の主線路が共に第１の副線路に結合
していることを特徴とする方向性結合器。
【請求項２】前記第１の主線路、第２の主線路及び第
１の副線路はそれぞれ別々の誘電体層上に形成され、積
層方向において、前記第１の副線路を中間とし、前記第
１の副線路が前記第１の主線路と第２の主線路に挟まれ
る構造としたことを特徴とする請求項１に記載の方向性
結合器。
【請求項３】前記複数のストリップラインのうち少な
くとも１本を直線状に形成していることを特徴とする請
求項１に記載の方向性結合器。
【請求項４】前記第1、第2の主線路と、前記第1の副
線路は、外部端子に接続される部分を除き、積層方向に
見たとき重複するように形成されていることを特徴とす
る請求項１又は２に記載の方向性結合器。
【請求項５】前記第１の主線路と第１の副線路との間
に構成される誘電体層と第２の主線路と第１の副線路と
の間に構成される誘電体層の厚みが異なることを特徴と
する請求項２に記載の方向性結合器。
【請求項６】前記積層体の第１の側面に第１の主線路
の両端部が引き出され、第１の側面に対向する第２の側
面に第２の主線路の両端部が引き出され、副線路の端部
がそれぞれ他の２つの側面に引き出されていることを特
徴とする請求項１に記載の方向性結合器。
【請求項７】前記複数のストリップラインのいずれか
あるいは全てが、少なくとも２層以上に分けて形成され
た電極パターンで構成されていことを特徴とする請求項
１に記載の方向性結合器。
【請求項８】第１、第２の主線路はＵ字状に形成され
たストリップラインからなり、第１の副線路は、直線状
のストリップラインからなり、前記第1の副線路の上下
に誘電体層を介在させてそれぞれ前記第1と第2の主線路
が配置され、さらに誘電体層を介在させて上下にアース
電極が配置され、前記第1の主線路のＵ字状ストリップ
ラインと前記第2の主線路のＵ字状ストリップラインと
は互いに逆方向に形成され、前記副線路と前記第1、第2
の主線路は積層方向に重複するように配置されているこ
とを特徴とする方向性結合器。
【請求項９】それぞれ異なる使用周波数に設計された
複数の主線路と、前記複数の主線路に結合する一つの副
線路とから構成されることを特徴とする方向性結合器。