JP2010073946A - Transistor element and method of manufacturing the same - Google Patents
Transistor element and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010073946A JP2010073946A JP2008240743A JP2008240743A JP2010073946A JP 2010073946 A JP2010073946 A JP 2010073946A JP 2008240743 A JP2008240743 A JP 2008240743A JP 2008240743 A JP2008240743 A JP 2008240743A JP 2010073946 A JP2010073946 A JP 2010073946A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- collector
- emitter
- base electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
本発明は、薄膜面に垂直方向に電流を流す縦型薄膜電流注入型のトランジスタ素子およびその製造方法に関する。 The present invention relates to a vertical thin film current injection type transistor element that allows a current to flow in a direction perpendicular to a thin film surface, and a method of manufacturing the same.
本発明は、第一電極(コレクタ電極、もしくはエミッタ電極)、コレクタ半導体層、ベース電極、エミッタ半導体層、第二電極(コレクタ電極、もしくはエミッタ電極)が基板上に構成され、当該半導体層にベース電極を介して印加される電圧によってエミッタ電極とコレクタ電極の間の電流値を制御する縦型の薄膜トランジスタに関する。 In the present invention, a first electrode (collector electrode or emitter electrode), a collector semiconductor layer, a base electrode, an emitter semiconductor layer, and a second electrode (collector electrode or emitter electrode) are formed on a substrate, and the base is formed on the semiconductor layer. The present invention relates to a vertical thin film transistor that controls a current value between an emitter electrode and a collector electrode by a voltage applied through the electrode.
シリコン材料を用いた薄膜電界効果型トランジスタは、すでに工業製品として製造されており良く知られたものである。これらは例えば図4に示すように、基板71に対し横方向に配置されている。ソース電極層75及びドレイン電極層76は、電気的に中性である半導体層(チャネル層領域)74により分離されて設けられている。ゲート電極72は、ゲート絶縁層73により半導体層74と電気的に分離されて、基板71の上に配置している。半導体層74を構成する半導体材料としては、水素化アモルファスシリコンや、多結晶シリコン材料等が用いられている。
Thin film field effect transistors using silicon materials are already well-known as industrial products. For example, as shown in FIG. 4, these are arranged laterally with respect to the
また、半導体層に有機材料を用いた薄膜電界効果型トランジスタもよく知られている(非特許文献1)。この従来の有機材料を用いた薄膜電界効果型トランジスタも、前記シリコン材料を用いた薄膜電界効果型トランジスタと基本的に同様の構成であり、基板71に対し、横方向に配置されたものが多く検討されている。半導体層74を構成する有機半導体材料としては、p電子共役系の高分子化合物、芳香族化合物等の有機材料が用いられてきた。
A thin film field effect transistor using an organic material for a semiconductor layer is also well known (Non-Patent Document 1). This conventional thin film field effect transistor using an organic material also has basically the same configuration as the thin film field effect transistor using a silicon material, and many of them are arranged laterally with respect to the
加えて近年は、酸化物系半導体の開発が目覚しい。例えば半導体層に酸化亜鉛やインジウム・ガリウム・亜鉛複合酸化物を用いて比較的高い移動度を持つ薄膜トランジスタが報告されている(非特許文献2および非特許文献3)。これらの薄膜電界効果型トランジスタは、ゲート絶縁層を介してゲート電極層より印加された電界が半導体層(チャネル部)に作用して、ソース電極層とドレイン電極層との間に流れる電流を制御することによりトランジスタ動作を実現している。特に、半導体層に有機材料や酸化物系半導体を用いた薄膜電界効果型トランジスタは、半導体層に結晶シリコンを用いたトランジスタと比べて、広い面積の均一な素子を作製できることや、低温プロセスで素子が作製できるためプラスチック基板が使用出来ること等の利点を有している。また、特に有機材料を用いた場合には、これらを溶液化して、塗布、印刷などの液体プロセスにより、素子を低コストで作製出来るという利点もある。しかしながら、薄膜電界効果型トランジスタは結晶シリコントランジスタと比べて、(イ)キャリア移動度(トランジスタ性能を示す)が低いこと、(ロ) 大電流を流せないこと、(ハ) 高速動作ができないこと等の問題があった。 In addition, in recent years, development of oxide semiconductors has been remarkable. For example, a thin film transistor having relatively high mobility using zinc oxide or indium / gallium / zinc composite oxide for a semiconductor layer has been reported (Non-Patent Document 2 and Non-Patent Document 3). In these thin film field effect transistors, the electric field applied from the gate electrode layer through the gate insulating layer acts on the semiconductor layer (channel portion) to control the current flowing between the source electrode layer and the drain electrode layer. Thus, transistor operation is realized. In particular, thin-film field-effect transistors using organic materials or oxide-based semiconductors in the semiconductor layer can produce a uniform device with a large area compared to transistors using crystalline silicon in the semiconductor layer, Can be produced, and therefore has an advantage that a plastic substrate can be used. In particular, when an organic material is used, there is an advantage that an element can be manufactured at a low cost by making them into a solution and performing a liquid process such as coating or printing. However, thin-film field-effect transistors have (a) low carrier mobility (showing transistor performance), (b) inability to carry large currents, and (c) inability to operate at high speed compared to crystalline silicon transistors. There was a problem.
これらの課題の解決手段として、従来から、電流方向を薄膜半導体層に垂直とする縦型の素子構造が提案されてきた。例えば、Yangらは、網目状のポリアニリンをゲート電極として用いた素子を提案した(非特許文献4)。また、村石らは、ゲート電極を蒸着する際にLATEX球を蒸着マスクとして用いナノスケールの空隙を持つ電極を形成している(非特許文献5)。加えて特許文献1にはゲート電極を有機膜の側壁に配する方法が開示されている。一般に有機半導体層の厚さは100nm程度まで薄く出来るのに対し、基板に平行な方向でのパターニング精度は10μmのオーダーであるので、電流方向を有機半導体層に垂直とすることすれば、電流方向が有機半導体層に水平な場合に比して、電流経路の断面積が大きく(おおよそ100nm×10μm→10μm×10μm)、かつ電流経路の長さが短く(おおよそ10μm→100nm)なるため、電流密度は数桁大きくとることが可能となる。これらの素子構造の基本的な部分は、静電誘導型トランジスタとして公知のものである。 As means for solving these problems, a vertical element structure in which the current direction is perpendicular to the thin film semiconductor layer has been proposed. For example, Yang et al. Proposed a device using mesh-like polyaniline as a gate electrode (Non-patent Document 4). Muraishi et al. Have formed electrodes with nanoscale voids using LATEX spheres as vapor deposition masks when depositing gate electrodes (Non-patent Document 5). In addition, Patent Document 1 discloses a method of arranging a gate electrode on the side wall of an organic film. In general, the thickness of the organic semiconductor layer can be reduced to about 100 nm, but the patterning accuracy in the direction parallel to the substrate is on the order of 10 μm. Therefore, if the current direction is perpendicular to the organic semiconductor layer, the current direction Compared with the case where is horizontal to the organic semiconductor layer, the cross-sectional area of the current path is large (approximately 100 nm × 10 μm → 10 μm × 10 μm) and the length of the current path is short (approximately 10 μm → 100 nm). Can be several orders of magnitude larger. The basic parts of these element structures are known as static induction transistors.
しかしながら、静電誘導型トランジスタにおいては以下の問題点があった。即ち、一般の電界効果型トランジスタにおいてはゲート電圧一定の動作条件において、ドレイン電流のドレイン電圧への依存性は、ある閾値以上では飽和特性を示す。しかしながら、静電誘導型トランジスタでは一般にそのような特性は認められず、ドレイン電流はドレイン電圧に対して単調に増加する。これは、静電誘導型トランジスタにおいてはチャネル長が短く、所謂ピンチオフ効果が現れにくい事に起因するものである。 However, the electrostatic induction transistor has the following problems. That is, in a general field-effect transistor, the dependency of the drain current on the drain voltage exhibits saturation characteristics above a certain threshold value under an operation condition where the gate voltage is constant. However, such a characteristic is generally not recognized in the static induction transistor, and the drain current increases monotonously with respect to the drain voltage. This is due to the fact that the channel length is short in the static induction transistor and the so-called pinch-off effect is difficult to appear.
これを解決する手段として、制御電極として金属薄膜など導電性材料の薄膜を用い、それに印加される電界により電流制御を行うメタルベーストランジスタが提案されている(非特許文献6) 。メタルベーストランジスタにおいては、エミッタ電極からコレクタ電極への電流はベース電極を透過して流れ、その電流値はベース電極に印加される電圧により制御される。従って、ベース電極は、コレクタ半導体層とエミッタ半導体層を分断する。メタルベーストランジスタ素子の形成過程では、半導体/金属/半導体の積層構造を作製するだけである。類似の構造としては、シリコン半導体で広く知られているバイポーラトランジスタがある。しかしながら、多くの有機半導体や酸化物半導体では未だPN接合が実現されておらず、バイポーラトランジスタを構成する事が出来ない。メタルベーストランジスタの構造によればPN両極性の材料が未だ開発されていない半導体材料についてもトランジスタを構成する事が可能であり、かつ制御電極であるベース電極が薄くても飽和特性に支障はなく、縦型の薄膜トランジスタには好適である。加えてPN接合に起因する拡散静電容量が無いため、トランジスタの高周波特性が改善されるという利点も期待される。 As a means for solving this problem, a metal base transistor has been proposed in which a thin film of a conductive material such as a metal thin film is used as a control electrode and current is controlled by an electric field applied thereto (Non-patent Document 6). In the metal base transistor, the current from the emitter electrode to the collector electrode flows through the base electrode, and the current value is controlled by the voltage applied to the base electrode. Therefore, the base electrode divides the collector semiconductor layer and the emitter semiconductor layer. In the formation process of the metal base transistor element, only a semiconductor / metal / semiconductor laminated structure is produced. As a similar structure, there is a bipolar transistor widely known as a silicon semiconductor. However, many organic semiconductors and oxide semiconductors have not yet realized a PN junction, and a bipolar transistor cannot be formed. According to the structure of the metal base transistor, it is possible to construct a transistor even for a semiconductor material for which a PN bipolar material has not yet been developed, and there is no problem in saturation characteristics even if the base electrode as a control electrode is thin. It is suitable for a vertical thin film transistor. In addition, since there is no diffusion capacitance due to the PN junction, an advantage of improving the high-frequency characteristics of the transistor is also expected.
このメタルベーストランジスタにおいては、エミッタ電極からベース電極に注入された電荷の大部分がベース電極で再結合せずコレクタ電極に流れ込むことが必要である。ベース接地条件で、電荷のベース電極透過率をαとすると電流増倍率hFEは、
hFE = a/(1−a)
で表される。例えばa =0.99の時、hFEとして約100が得られる。これを実現するための条件として、エミッタ電極側の半導体からベース電極へ注入される電荷が十分な運動エネルギーを持つものである事(ホットエレクトロン)と、ベース電極からコレクタ側の半導体への電荷注入障壁が十分小さい事が上げられる。
In this metal base transistor, it is necessary that most of the charges injected from the emitter electrode to the base electrode flow into the collector electrode without being recombined with the base electrode. If the base electrode transmittance of the charge is α under the base ground condition, the current multiplication factor h FE is
h FE = a / (1-a)
It is represented by For example, when the a = of 0.99, about 100 is obtained as h FE. As conditions for realizing this, the charge injected from the semiconductor on the emitter electrode side to the base electrode must have sufficient kinetic energy (hot electrons), and the charge injection from the base electrode to the semiconductor on the collector side The barrier is small enough.
一般に、薄膜での電子透過距離(1/eに減衰する距離)はシリコンでは約1cmと言われており、例えばシリコンのベース電極の厚さが1μmあっても大部分の電子は透過するので、高い電流増倍率が得られる。しかしながら、金属材料中の電子透過距離はおおよそ10nmと言われており、ベース電極に金属材料を用いた場合の電流増倍率は低い値しか得られないと考えられていた。それに対し、近年、M. S. MeruviaらはC60/Au(膜厚6nm)/シリコンの構成でa-=0.99、hFE=100を得ており(非特許文献7)、また、S. FujimotoらはC60/Al(膜厚20nm)/ペリレン化合物の構成でhFE=180〜1000を得ている(非特許文献8)。しかしながら、これらの結果は前述の電子透過距離を考慮すると、いずれもその動作メカニズムが未だ説明出来ておらず、今後の解明が必要である。このように、メタルベーストランジスタは、そのメカニズムは未だ充分には解明されていないものの、縦型の薄膜トランジスタとして優れた特性を示す事が確認されつつある。
In general, the electron transmission distance in a thin film (distance that attenuates to 1 / e) is said to be about 1 cm in silicon. For example, most of the electrons are transmitted even if the thickness of the base electrode of silicon is 1 μm. A high current multiplication factor can be obtained. However, the electron transmission distance in the metal material is said to be approximately 10 nm, and it has been thought that only a low value can be obtained for the current multiplication factor when the metal material is used for the base electrode. On the other hand, MS Meruvia et al. Recently obtained a- = 0.99 and h FE = 100 in the structure of C60 / Au (film thickness 6 nm) / silicon (Non-Patent Document 7), and S. Fujimoto et al. Obtained CFE / Al (
従来のメタルベーストランジスタの半導体は、主として有機材料を用いていた。メタルベーストランジスタのベース電極とコレクタ側の半導体のエネルギー準位は、電荷注入障壁を充分低くなるよう選択する必要がある。電荷注入障壁は、ベース電極の仕事関数とコレクタ側の半導体のフェルミ準位が一致させた場合の、ベース電極の仕事関数とコレクタ側の半導体の電子親和力(n型の場合)となるが、有機材料では不純物ドーピング技術が未だ確立されていないため、フェルミエネルギー準位の微細な制御は一般には困難であり、改善が望まれていた。 Conventional semiconductors of metal base transistors mainly use organic materials. It is necessary to select the energy level of the base electrode of the metal base transistor and the semiconductor on the collector side so that the charge injection barrier is sufficiently low. The charge injection barrier is the work function of the base electrode and the electron affinity (in the case of n-type) of the semiconductor on the collector side when the work function of the base electrode and the Fermi level of the semiconductor on the collector side match. Since impurity doping technology has not yet been established for materials, fine control of Fermi energy levels is generally difficult, and improvements have been desired.
また、従来のメタルベーストランジスタは、有機材料を蒸着プロセスにより形成し作製されていた。有機材料の特長である低コストプロセス(塗布などの湿式プロセスまたは液体プロセス)が適用されていない理由として、液体プロセスを用いてメタルベーストランジスタの積層構造を形成する場合、上層のプロセスにより下層を損傷する恐れがあるためである。特に半導体層を有機材料として塗布プロセスで形成する場合、エミッタ半導体層を形成する時にコレクタ半導体層(第1半導体層)を溶解するなどの損傷を与える可能性がある。これを避ける手段として、例えば極薄の保護層を設けるなどの対策が取られている例もあるが(非特許文献9)、この方法では電気抵抗を増大させ、かつプロセスが多くなりコスト増加となるなどの問題が生じていた。また、例えば非特許文献7ではシリコン基板上に形成されている例もあるが、この場合は素子面積がシリコンウエファの寸法で制限されるため、大きな素子面積の形成やプラスチック基板への形成という薄膜トランジスタの特長を活かす事が出来ていない。 In addition, the conventional metal base transistor is manufactured by forming an organic material by a vapor deposition process. The reason why the low-cost process (wet process such as coating or liquid process), which is a feature of organic materials, is not applied, is that the upper layer process damages the lower layer when forming a metal base transistor stack structure using the liquid process. Because there is a risk of doing. In particular, when the semiconductor layer is formed by an application process using an organic material, there is a possibility that the collector semiconductor layer (first semiconductor layer) may be damaged when the emitter semiconductor layer is formed. As a means for avoiding this, there are examples in which measures such as providing an extremely thin protective layer are taken (Non-Patent Document 9). However, this method increases the electrical resistance and increases the process, resulting in an increase in cost. The problem of becoming. Further, for example, in Non-Patent Document 7, there is an example in which it is formed on a silicon substrate. In this case, since the element area is limited by the size of the silicon wafer, a thin film transistor that forms a large element area or a plastic substrate is formed. It is not possible to make use of the features of.
本発明は上記従来技術の問題点を鑑みてなされたもので、ベース電極とコレクタ半導体の電荷注入障壁の制御が可能である、高性能な縦型薄膜のトランジスタ素子およびその製造方法を提供することを目的とする。
さらに、本発明は、低コストプロセスにより製造可能な高性能な縦型薄膜のトランジスタ素子およびその製造方法を提供することを目的とする。
The present invention has been made in view of the above problems of the prior art, and provides a high-performance vertical thin film transistor element capable of controlling a charge injection barrier between a base electrode and a collector semiconductor, and a method for manufacturing the same. With the goal.
Another object of the present invention is to provide a high-performance vertical thin film transistor element that can be manufactured by a low-cost process and a method for manufacturing the transistor element.
即ち、本発明は、基板上に、第一電極と、コレクタ半導体層と、ベース電極と、エミッタ半導体層と、第二電極とが順次積層したトランジスタ素子であって、前記コレクタ半導体層と前記エミッタ半導体層の間には前記ベース電極が存在し、前記コレクタ半導体層が金属酸化物よりなるトランジスタ素子を提供する。また、本発明のトランジスタ素子は、第二電極と第一電極との間に流れる電流が、ベース電極を透過し、かつベース電極の電圧により制御されることを特徴とする。 That is, the present invention is a transistor element in which a first electrode, a collector semiconductor layer, a base electrode, an emitter semiconductor layer, and a second electrode are sequentially stacked on a substrate, the collector semiconductor layer and the emitter Provided is a transistor element in which the base electrode is present between semiconductor layers, and the collector semiconductor layer is made of a metal oxide. The transistor element of the present invention is characterized in that a current flowing between the second electrode and the first electrode is transmitted through the base electrode and controlled by the voltage of the base electrode.
さらに、本発明で提供されるトランジスタ素子は、ベース電極と、エミッタ半導体層と、第二電極とのうち少なくとも一つが液体プロセスにより形成されることを特徴とする。また、本発明で提供されるトランジスタ素子は、コレクタ半導体層が酸化亜鉛と、酸化インジウムとのうち少なくとも一つを主成分とし、第二電極と第一電極との間に流れる電流が主として電子によるものであることを特徴とする。また、本発明で提供されるトランジスタ素子は、コレクタ半導体層が液体プロセスにより形成されることを特徴とする。また、本発明の別の実施態様により提供されるトランジスタ素子は、ベース電極が金属材料からなるメタルベーストランジスタ素子である。 Furthermore, the transistor element provided in the present invention is characterized in that at least one of the base electrode, the emitter semiconductor layer, and the second electrode is formed by a liquid process. In the transistor element provided in the present invention, the collector semiconductor layer is mainly composed of at least one of zinc oxide and indium oxide, and the current flowing between the second electrode and the first electrode is mainly due to electrons. It is characterized by being. The transistor element provided in the present invention is characterized in that the collector semiconductor layer is formed by a liquid process. A transistor element provided by another embodiment of the present invention is a metal base transistor element in which a base electrode is made of a metal material.
また、本発明の別の態様として、基板上に第一電極を形成する工程と、前記第一電極上にコレクタ半導体層を形成する工程と、前記コレクタ半導体層上にベース電極を形成する工程と、前記ベース電極上にエミッタ半導体層を形成する工程と、前記エミッタ半導体層上に第二電極を形成する工程とを含むトランジスタ素子の製造方法であって、前記コレクタ半導体層と前記エミッタ半導体層の間にはベース電極が存在し、前記コレクタ半導体層が金属酸化物よりなるトランジスタ素子の製造方法を提供する。また、本発明で提供されるトランジスタ素子の製造方法は、前記ベース電極と、前記エミッタ半導体層と、前記第二電極とのうち少なくとも一つが液体プロセスにより形成されることを特徴とする。 As another aspect of the present invention, a step of forming a first electrode on a substrate, a step of forming a collector semiconductor layer on the first electrode, and a step of forming a base electrode on the collector semiconductor layer, A method of manufacturing a transistor element, comprising: forming an emitter semiconductor layer on the base electrode; and forming a second electrode on the emitter semiconductor layer, wherein the collector semiconductor layer and the emitter semiconductor layer There is provided a method of manufacturing a transistor element in which a base electrode exists between the collector semiconductor layer and a metal oxide. The method for manufacturing a transistor element provided by the present invention is characterized in that at least one of the base electrode, the emitter semiconductor layer, and the second electrode is formed by a liquid process.
本発明におけるコレクタ半導体層は金属酸化物で構成されており、この酸化物半導体では金属元素量の選択や不純物ドーピングによりフェルミ準位を制御することが可能である。一般に、金属と半導体の界面では金属の仕事関数と半導体のフェルミ準位が一致し、金属の仕事関数と半導体の電子親和力の差が電子の注入障壁となる。上記のように、半導体のフェルミ準位を制御できれば、ベース電極とコレクタ側の半導体の電荷注入障壁を精密に制御することが可能となる。加えて、本発明においてコレクタ半導体層を構成する金属酸化物は一般に液体プロセスに対して高い耐性を有するので、その上にベース電極、エミッタ半導体層、第二電極を液体プロセスにより形成してもコレクタ半導体層が損傷を受けることはない。また、金属酸化物は、スパッタ法、真空蒸着法、塗布法などによる薄膜素子を形成できるので、例えばシリコンなどのようにウェファ面積により素子面積が限定される事がない。従って、積層素子を低コストで作製することが可能となる。また、有機半導体材料の電荷移動度が10cm2/Vs以下であるのに対し、酸化物半導体では10〜50cm2/Vsと高いため、特性が格段に改善される。 The collector semiconductor layer in the present invention is made of a metal oxide, and in this oxide semiconductor, the Fermi level can be controlled by selecting the amount of metal element or doping impurities. In general, at the interface between a metal and a semiconductor, the work function of the metal matches the Fermi level of the semiconductor, and the difference between the work function of the metal and the electron affinity of the semiconductor becomes an electron injection barrier. As described above, if the Fermi level of the semiconductor can be controlled, the charge injection barrier of the semiconductor on the base electrode and collector side can be precisely controlled. In addition, since the metal oxide constituting the collector semiconductor layer in the present invention generally has high resistance to the liquid process, even if the base electrode, the emitter semiconductor layer, and the second electrode are formed thereon by the liquid process, the collector The semiconductor layer is not damaged. In addition, since the metal oxide can form a thin film element by sputtering, vacuum deposition, coating, or the like, the element area is not limited by the wafer area such as silicon. Therefore, it becomes possible to manufacture a laminated element at low cost. In addition, the charge mobility of the organic semiconductor material is 10 cm 2 / Vs or less, whereas the oxide semiconductor has a high value of 10 to 50 cm 2 / Vs, and thus the characteristics are remarkably improved.
このように、本発明のコレクタ半導体層は金属酸化物により構成されているためエネルギー準位(電子親和力)の制御が容易となり、ベース電極、エミッタ半導体層の材料特性とのエネルギー準位の整合を図ることができ、またベース電極とコレクタ半導体層との電荷注入障壁を制御することが可能となる。
また、本発明によれば、コレクタ半導体層が金属酸化物により構成されるため、コレクタ半導体層の上に形成されるベース電極、エミッタ半導体層、第二電極の形成プロセスにおいて、液体プロセスを用いてもコレクタ半導体層が損傷を受けることが無く、低コストでトランジスタ素子を提供することが出来る。
As described above, since the collector semiconductor layer of the present invention is made of a metal oxide, the energy level (electron affinity) can be easily controlled, and the energy level matches the material characteristics of the base electrode and the emitter semiconductor layer. It is possible to control the charge injection barrier between the base electrode and the collector semiconductor layer.
Further, according to the present invention, since the collector semiconductor layer is made of a metal oxide, a liquid process is used in the formation process of the base electrode, the emitter semiconductor layer, and the second electrode formed on the collector semiconductor layer. However, the collector semiconductor layer is not damaged, and a transistor element can be provided at low cost.
以下、図面を用いて本発明を詳細に説明する。
図1は、本発明における縦型トランジスタ素子の実施形態の例を示す概略構成図である。
Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 1 is a schematic configuration diagram showing an example of an embodiment of a vertical transistor element according to the present invention.
図1に示すように、このトランジスタ素子は基板10上に、第一電極層20と、コレクタ半導体層(第1半導体層)30と、ベース電極層40と、エミッタ半導体層(第2半導体層)31と、第二電極層21とが薄膜として順次積層された構成である。
なお、以下の説明では、電子が第二電極21から第一電極20に流れる場合を想定し、第一電極20をコレクタ電極、第二電極21をエミッタ電極として議論を進めるが、電流の向きが逆であっても、当然、同じ内容の議論が可能である。
As shown in FIG. 1, the transistor element includes a
In the following description, it is assumed that electrons flow from the
本発明において、基板10として用いるものは特に限定されないが、従来公知のガラス基板やプラスチック基板が好ましく用いられる。
In the present invention, what is used as the
本発明の第一電極20の材料として用いられるものは、アルミニウム、金、銀、ニッケル、鉄などの金属材料や、ITO、カーボン等の無機材料、共役系有機材料、液晶等の有機材料、シリコンなどの半導体材料などが適宜選択可能であり、特に限定されない。
What is used as the material of the
第一電極層20の形成方法としては、真空蒸着法、あるいは塗布法等、従来公知の薄膜形成方法が好ましく用いられ、特に限定されないが、低コスト化のためには、スピンコート、インクジェット、ディップなどの液体プロセスを用いる事が望ましい。真空蒸着で薄膜を形成する場合、蒸着時の基板温度は、使用する電極材料によって適宜選択されるが0〜150℃が好ましい。また、第一電極20の膜厚は50〜200nmが好ましい。
As a method for forming the
低コスト化のために電極を液体プロセスで形成する場合は、例えば、金、白金、銀、カーボンなどの金属微粒子が適当な液体に分散された分散液が好適である。また、ポリチオフェン系やポリアニリン系の導電性高分子を電極として用いることも出来る。 When the electrode is formed by a liquid process for cost reduction, for example, a dispersion liquid in which metal fine particles such as gold, platinum, silver, and carbon are dispersed in an appropriate liquid is preferable. A polythiophene-based or polyaniline-based conductive polymer can also be used as an electrode.
本発明のコレクタ半導体層(第1半導体層)30に用いられる金属酸化物半導体材料としては、例えば、酸化亜鉛、酸化インジウム、酸化錫、酸化カドミウム、及びこれら酸化物の複合酸化物があげられる。またこれらの材料にドープ材料を添加して導電率を制御した材料も好適である。これらの酸化物半導体はほとんどがn型の半導体であり、p型半導体となる材料は未だ少数に限られている。またこれらの材料には適当なドープ材料(例えばMg、Al、Gaなど)を合金化することによりエネルギー準位や伝導度を制御する事も可能であり、好ましく用いられる。例えば、ドープ材料を1015〜1017l/cm3の範囲で添加することが好ましい。具体的には、金属酸化物薄膜をスパッタなど公知の方法により成膜する場合に、ターゲット材料にドープ材料を配合する事により、伝導率を制御することができる。 Examples of the metal oxide semiconductor material used for the collector semiconductor layer (first semiconductor layer) 30 of the present invention include zinc oxide, indium oxide, tin oxide, cadmium oxide, and composite oxides of these oxides. In addition, materials in which conductivity is controlled by adding a doping material to these materials are also suitable. Most of these oxide semiconductors are n-type semiconductors, and the number of materials that become p-type semiconductors is still limited. These materials are preferably used because the energy level and conductivity can be controlled by alloying an appropriate doping material (for example, Mg, Al, Ga, etc.). For example, it is preferable to add the doping material in the range of 10 15 to 10 17 l / cm 3 . Specifically, when a metal oxide thin film is formed by a known method such as sputtering, the conductivity can be controlled by blending a dope material with the target material.
コレクタ半導体層30の形成方法としては、スパッタ法、真空蒸着法、塗布法等、従来公知の薄膜形成方法が好ましく用いられ、特に限定されないが、スピンコート、インクジェット、ディップなどの液体プロセスを用いて形成することもできる。コレクタ半導体層30の膜厚は、特に制限は無いが、実用的には平坦な連続膜が得られやすく、電気抵抗が過大とならない10〜300nmが好適である。
As a method for forming the
本発明のベース電極40に用いられる材料としては、各種の金属材料を用いることができる。例えばアルミニウム、クロム、チタン、金、銀、銅、白金、もしくはロジウムなどの金属材料を用いることができる。また、ポリチオフェン系やポリアニリン系の導電性高分子材料を用いることも可能である。
As the material used for the
ベース電極40の形成方法は、前述の第一電極、第二電極と基本的に同じであるが、電荷の透過率を確保するためには膜厚が極薄である必要があり、その制御性が求められる。ベース電極40の膜厚は、基本的には薄い事が望ましいが、実用的には平坦な連続膜が得られやすく、電気抵抗が過大とならない5〜50nmが好適である。
The formation method of the
特に、金属微粒子が適当な液体に分散された分散液を用いて電極を形成する場合、ベース電極40は、コレクタ半導体層(第1半導体層)30上に、スピンコート等の塗布によっても形成してもよい。この場合、塗布溶剤としては、特に微粒子として白金、ロジウム等の金属を用いる場合は、当該材料の分散が容易なアルコール系のエチルアルコール、メチルアルコール、プロピルアルコール、グリコール系のエチレングリコール、THF、エチレングリコールジメチルエーテル、もしくは純水が好ましい。この場合、液中に、上記の金属微粒子を例えば0.001〜30質量%の範囲で分散させる。スピンコート条件は目標膜厚に応じて適宜設定可能であるが、回転数200〜3600rpmの範囲が好ましい。
In particular, when the electrode is formed using a dispersion liquid in which metal fine particles are dispersed in an appropriate liquid, the
また、特に白金微粒子の場合は、例えば特開平7−8807号等に開示されているように、白金イオン溶液としてジニトロジアミノ硝酸溶液を使用し、かつ還元剤としてエタノールを使用することで白金イオンを還元し白金微粒子を基板上に析出させる事も可能である。このようなナノオーダーレベルの金属の微粒子は、例えば、田中貴金属株式会社、もしくは真空冶金株式会社等から一般の市販品として入手することも可能である。 Further, particularly in the case of platinum fine particles, as disclosed in, for example, JP-A-7-8807, etc., platinum ions are obtained by using a dinitrodiaminonitric acid solution as a platinum ion solution and ethanol as a reducing agent. It is also possible to reduce and deposit platinum fine particles on the substrate. Such nano-order level metal fine particles can also be obtained from Tanaka Kikinzoku Co., Ltd. or Vacuum Metallurgical Co., Ltd. as a general commercial product.
本発明のエミッタ半導体層(第2半導体層)31に用いる半導体材料としては、酸化物半導体、有機半導体、アモルファス水素化シリコン、IIIV族半導体、IIVI族半導体など、各種の半導体材料を用いる事が可能である。このうち酸化物半導体としては、前述の第1半導体材料層30と同様の材料系(酸化亜鉛、酸化インジウム、酸化錫、酸化カドミミウム、及びこれら酸化物の複合酸化物)を用いる事ができる。また、有機半導体として好ましくは、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン及びそれらの誘導体よりなる群から選択されるアセン分子材料、フタロシアニン系化合物、アゾ系化合物及びペリレン系化合物よりなる群から選ばれる顔料及びその誘導体、アミノイミダゾール系化合物、カルバゾール系化合物、スチリル系化合物、スチルベン系化合物、ブタジエン系化合物、ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物、フェニレン誘導体及びトリアリールアミン化合物よりなる群から選択される低分子化合物並びにそれらの誘導体、或いは、ポリ−N−ビニルカルバゾール、ハロゲン化ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン誘導体、チオフェンオリゴマー誘導体、ピレンホルムアルデヒド樹脂、ポリアセチレン誘導体、及び、エチルカルバゾールホルムアルデヒド樹脂よりなる群から選択される高分子化合物、フルオレノン系、ジフェノキノン系、ベンゾキノン系、アントラキノン系、インデノン系化合物が挙げられるがこれに限定されるものでは無い。特にp型の有機半導体としてはペンタセンやチオフェンポリマーが高い移動度を持つ材料として知られている。
As a semiconductor material used for the emitter semiconductor layer (second semiconductor layer) 31 of the present invention, various semiconductor materials such as an oxide semiconductor, an organic semiconductor, amorphous silicon hydride, a group IIIV semiconductor, and a group IIVI semiconductor can be used. It is. Among these, as an oxide semiconductor, the same material system (zinc oxide, indium oxide, tin oxide, cadmium oxide, and complex oxide of these oxides) as the above-mentioned 1st
エミッタ半導体層31の形成方法としては、真空蒸着法、あるいは塗布法等、従来公知の薄膜形成方法が好ましく用いられ、特に限定されないが、低コスト化のためには、スピンコート、インクジェット、ディップなどの液体プロセスを用いる事が望ましい。エミッタ半導体層31の膜厚は、特に制限は無いが、実用的には平坦な連続膜が得られやすく、電気抵抗が過大とならない10〜300nmが好適である。
As a method for forming the
本発明の第二電極21の材料として用いられるものは、第一電極20と基本的に同じであり、また第二電極21の形成方法も第一電極20と基本的に同じである。第二電極21の膜厚は50〜200nmが好ましい。
What is used as the material of the
このように得られた本発明のトランジスタ素子は、図2に示すエネルギー準位を有する。エミッタ半導体層(第2半導体層)31とベース電極40の間に順バイアスの電界が印加されると、電子がベース電極に流入する。このとき電子は、エミッタ半導体層31とベース電極40のエネルギー差に相当し、室温相当よりも高いエネルギーを持つ電子(ホットエレクトロン)であり、ベース電極40に流入した電子の大部分はベース電極40を透過して、コレクタ半導体層(第1半導体層)30へ流入する。コレクタ半導体層30へ流入した電子はベース電極40と第一電極20の間の電界により第一電極20に至る。
The transistor element of the present invention thus obtained has the energy level shown in FIG. When a forward bias electric field is applied between the emitter semiconductor layer (second semiconductor layer) 31 and the
また、上記のコレクタ半導体層30、ベース電極40、エミッタ半導体層31のエネルギー準位は、例えば移動する電荷が電子である場合、図3に示すように、その電子親和力(ベース電極が金属である場合は仕事関数)の絶対値がコレクタ半導体層<エミッタ半導体層<ベース電極である必要がある。また、前述したように、エミッタ半導体層31の電子親和力とベース電極40の仕事関数は電子の注入障壁となる為、低い事が望ましい。
Further, the energy levels of the
以下、実施例を用いて、本発明のトランジスタ素子について更に詳細に説明する。
(実施例1)
以下の手順で、図1に示すような構成のトランジスタ素子を作成した。すなわち、基板10としてガラス基板を用い、第一電極層20、コレクタ半導体層(第1半導体層)30、ベース電極層40、エミッタ半導体層(第2半導体層)31、第二電極層21を、スパッタ法、もしくは真空蒸着法により、それぞれ100nm、100nm、20nm、100nm、100nmの厚さで順次薄膜形成し、実施例1のトランジスタ素子を形成した。各層成膜時の基板温度は室温とした。
Hereinafter, the transistor element of the present invention will be described in more detail using examples.
Example 1
A transistor element having a configuration as shown in FIG. 1 was prepared by the following procedure. That is, a glass substrate is used as the
各層の材料は、第一電極層20、第二電極層21としてそれぞれ銅、銀を用い、コレクタ半導体層(第1半導体層)30としてインジウム・ガリウム・亜鉛の複合酸化膜(InGaO3(ZnO)、In:Ga:Zn=1:1:1)、エミッタ半導体層(第2半導体層)31として酸化亜鉛(ZnO)を用い、それぞれスパッタ法により形成した。また、ベース電極層40にはアルミニウム蒸着膜を用いた。
The material of each layer is copper and silver for the
(実施例2)
エミッタ半導体層(第2半導体層)31の酸化亜鉛(ZnO)を、下記の方法より形成した以外は実施例1と同一の条件で成膜して、実施例2のトランジスタ素子を得た。即ち、Zn(NO3)2・6H2Oの水溶液(濃度0.1mol/L)とLiOH/H2Oの水溶液(濃度0.15mol/L)を混合した溶液中に、コレクタ半導体層30およびベース電極40を形成した基板10を浸漬し、60℃で4時間加熱した。これにより、酸化亜鉛(ZnO)薄膜をベース電極40上に形成する事が出来た。
(Example 2)
A transistor element of Example 2 was obtained by depositing zinc oxide (ZnO) of the emitter semiconductor layer (second semiconductor layer) 31 under the same conditions as in Example 1 except that it was formed by the following method. That is, the
(実施例3)
第二電極層21を、Ag微粒子分散液(真空冶金株式会社製、Agナノメタルインク)を塗布する事により厚さ200nmの薄膜として形成した。第二電極層以外は実施例1と同一の条件で成膜して、実施例3のトランジスタ素子を得た。Ag微粒子分散液を用いた成膜は、インクジェット法により所定の位置に塗布した後、240℃で30分乾燥した。
(Example 3)
The
(実施例4)
ベース電極層40を、下記に示す化合物からなるチオフェン系導電性ポリマー溶液(Bayer社製 Baytron P TP Al 4083)を塗布する事により厚さ20nmの薄膜として形成した。ベース電極40以外は実施例1と同一の条件で成膜して、実施例4のトランジスタ素子を得た。チオフェン系導電性ポリマー溶液による成膜は、スピンコート法(回転数3000rpm)で塗布した後、120℃で120分乾燥することにより行った。
Example 4
The
以下の手順で、図1に示すような構成のトランジスタ素子を作成した。すなわち、基板10としてガラス基板を用い、第一電極層20、コレクタ半導体層(第1半導体層)30、ベース電極層40、エミッタ半導体層(第2半導体層)31、第二電極層21を、塗布法、もしくは真空蒸着法により、それぞれ100nm、100nm、20nm、100nm、100nmの厚さで順次薄膜形成し、実施例5のスイッチング素子を形成した。各層成膜時の基板温度は室温とした。
A transistor element having a configuration as shown in FIG. 1 was prepared by the following procedure. That is, a glass substrate is used as the
各層の材料は、第一電極層20、第二電極層21としてそれぞれ銀、金を用い、コレクタ半導体層(第1半導体層)30として酸化亜鉛(ZnO)、エミッタ半導体層(第2半導体層)31としてC60(アルドリッチ社製)を用い、それぞれ塗布法、真空蒸着法により形成した。また、ベース電極層40にはアルミニウム蒸着膜を用いた。酸化亜鉛(ZnO)は実施例2のエミッタ半導体層と同様の方法で形成した。
The material of each layer is silver and gold for the
(比較例1)
基板10としてガラス基板を用い、第一電極層20、コレクタ半導体層(第1半導体層)30、ベース電極層40、エミッタ半導体層(第2半導体層)31、第二電極層21を、真空蒸着法により、それぞれ100nm、100nm、20nm、100nm、100nmの厚さで順次薄膜形成し、比較例1のトランジスタ素子を形成した。各層成膜時の基板温度は室温とした。
(Comparative Example 1)
A glass substrate is used as the
各層の材料は、第一電極層20、第二電極層21としてそれぞれ銅、銀を用い、コレクタ半導体層(第1半導体層)30として化学式(II)に示すペリレン系材料(アルドリッチ社製)、エミッタ半導体層(第2半導体層)31として化学式(III)に示すフラーレン(東京化成製)を用いた。また、ベース電極層40にはアルミニウム蒸着膜を用いた。
The material of each layer uses copper and silver as the
上記実施例1〜5と比較例1は半導体がn型である。また、実施例1〜4と比較例1は第二電極(エミッタ電極)21から第一電極(コレクタ電極)20に電子が流すよう構成されているが、実施例5では第一電極(コレクタ電極)20から第二電極(エミッタ電極)21へ電子を流す設計となっている。上記の実施例1〜5、比較例1のトランジスタ素子について、ベース電極に対するコレクタ電極の電圧(コレクタ電圧)を5Vとし、ベース電極に対するエミッタ電極(エミッタ電圧)を0Vから−3Vへ変化させた時のコレクタ電流の変化を測定した。測定は室温、真空中で行った。結果を表1に示す。 In Examples 1 to 5 and Comparative Example 1, the semiconductor is n-type. In Examples 1 to 4 and Comparative Example 1, electrons are flown from the second electrode (emitter electrode) 21 to the first electrode (collector electrode) 20. In Example 5, the first electrode (collector electrode) is used. ) The electron is designed to flow from 20 to the second electrode (emitter electrode) 21. For the transistor elements of Examples 1 to 5 and Comparative Example 1 described above, when the collector electrode voltage (collector voltage) with respect to the base electrode is 5 V and the emitter electrode (emitter voltage) with respect to the base electrode is changed from 0 V to −3 V The change in collector current was measured. The measurement was performed at room temperature in a vacuum. The results are shown in Table 1.
実施例1〜5において良好なトランジスタ特性が得られ、コレクタ電流はエミッタ電圧により制御された。特に実施例1では、コレクタ電流としては500mA/cm2以上が得られており、同様の構成で、有機材料のみを用いた比較例1に比して大きな電流密度が得られている。また、実施例2〜5については、ベース電極、エミッタ半導体層、第二電極の、少なくとも一つが、液体プロセスにより形成されているが、良好な素子特性が得られた。液体プロセスの真空プロセスに対するコスト比は、製造規模により異なるが、およそ30〜60%と考えられる。実施例1〜5、比較例1で示した5層構造では、塗布プロセス1層当り、上記相当のコストダウンが可能となる事になる。
これらの結果により、コレクタ半導体層に金属酸化物を用いる事で、電流密度などの素子特性が改善され、かつ、液体プロセスの適用が可能となって低コスト化も可能となった。
In Examples 1 to 5, good transistor characteristics were obtained, and the collector current was controlled by the emitter voltage. In particular, in Example 1, a collector current of 500 mA / cm 2 or more was obtained, and a large current density was obtained in the same configuration as in Comparative Example 1 using only an organic material. In Examples 2 to 5, at least one of the base electrode, the emitter semiconductor layer, and the second electrode was formed by a liquid process, but good element characteristics were obtained. The cost ratio of the liquid process to the vacuum process is considered to be approximately 30 to 60% although it depends on the manufacturing scale. In the five-layer structure shown in Examples 1 to 5 and Comparative Example 1, the cost can be considerably reduced per layer of the coating process.
Based on these results, by using a metal oxide for the collector semiconductor layer, device characteristics such as current density are improved, and a liquid process can be applied, thereby reducing costs.
10:基板
20:第一電極層
30:コレクタ半導体層(第1半導体層)
40:ベース電極
31:エミッタ半導体層(第2半導体層)
21:第二電極層
71:基板
72:ゲート電極
73:ゲート電気絶縁層
74:半導体層
75:ソース電極層
76:ドレイン電極層
10: Substrate 20: First electrode layer 30: Collector semiconductor layer (first semiconductor layer)
40: Base electrode 31: Emitter semiconductor layer (second semiconductor layer)
21: Second electrode layer 71: Substrate 72: Gate electrode 73: Gate electrical insulating layer 74: Semiconductor layer 75: Source electrode layer 76: Drain electrode layer
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008240743A JP5370810B2 (en) | 2008-09-19 | 2008-09-19 | Transistor element and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008240743A JP5370810B2 (en) | 2008-09-19 | 2008-09-19 | Transistor element and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010073946A true JP2010073946A (en) | 2010-04-02 |
JP5370810B2 JP5370810B2 (en) | 2013-12-18 |
Family
ID=42205454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008240743A Expired - Fee Related JP5370810B2 (en) | 2008-09-19 | 2008-09-19 | Transistor element and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5370810B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60206073A (en) * | 1984-03-30 | 1985-10-17 | Hitachi Ltd | Thin film transistor |
JPH06296013A (en) * | 1993-04-09 | 1994-10-21 | Oki Electric Ind Co Ltd | Metal base transistor |
JPH11501165A (en) * | 1995-12-16 | 1999-01-26 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | Hot carrier transistor and method of manufacturing the same |
JP2006286772A (en) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | Thin film transistor device and its fabrication process, thin film transistor array and thin film transistor display |
JP2007258308A (en) * | 2006-03-22 | 2007-10-04 | Osaka Univ | Transistor element and its fabrication process, light emitting element, and display |
-
2008
- 2008-09-19 JP JP2008240743A patent/JP5370810B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60206073A (en) * | 1984-03-30 | 1985-10-17 | Hitachi Ltd | Thin film transistor |
JPH06296013A (en) * | 1993-04-09 | 1994-10-21 | Oki Electric Ind Co Ltd | Metal base transistor |
JPH11501165A (en) * | 1995-12-16 | 1999-01-26 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | Hot carrier transistor and method of manufacturing the same |
JP2006286772A (en) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | Thin film transistor device and its fabrication process, thin film transistor array and thin film transistor display |
JP2007258308A (en) * | 2006-03-22 | 2007-10-04 | Osaka Univ | Transistor element and its fabrication process, light emitting element, and display |
Also Published As
Publication number | Publication date |
---|---|
JP5370810B2 (en) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7276728B2 (en) | Vertical organic transistor | |
CN102823009B (en) | Comprise semiconductor equipment and the manufacture method thereof of electro-osmosis source layer | |
JP4234952B2 (en) | Vertical organic transistor | |
Kwon et al. | Multifunctional Organic‐Semiconductor Interfacial Layers for Solution‐Processed Oxide‐Semiconductor Thin‐Film Transistor | |
EP1997814B1 (en) | Electronic Device Including a Buffer Layer Comprising A Functionalized Metal Nanoparticle | |
CN103650121A (en) | Metal oxide TFT with improved source/drain contacts | |
JP4283515B2 (en) | Vertical organic transistor | |
CN104254929B (en) | Organic field effect tube and its manufacture method | |
US9040400B2 (en) | Air-stable n-channel organic electronic devices | |
JP5456332B2 (en) | Vertical logic element | |
CN104347813B (en) | Transistor, the method for manufacturing transistor and the electronic device including transistor | |
KR100805700B1 (en) | An organic electronic device, and a manufacturing method thereof | |
KR20140144388A (en) | Thin film transistor array panel | |
Park et al. | Effects of copper oxide/gold electrode as the source-drain electrodes in organic thin-film transistors | |
JP2007027566A (en) | Vertical transistor and light emitting element | |
JP6191235B2 (en) | Organic transistor and manufacturing method thereof | |
TWI667242B (en) | Organic electroluminescent transistor | |
JP5370810B2 (en) | Transistor element and manufacturing method thereof | |
US10199469B2 (en) | Semiconductor device including metal-semiconductor junction | |
CN102668041A (en) | Process for production of contact structure for organic semiconductor device, and contact structure for organic semiconductor device | |
US11600796B2 (en) | Quantum dot light-emitting diode and method of fabricating the same | |
JP4698160B2 (en) | Vertical transistor and light emitting device | |
JP5000516B2 (en) | Transistor having a dust electrode for tunneling | |
Yun et al. | Enhanced Performance of Thiophene-Rich Heteroacene, Dibenzothiopheno [6, 5-b: 6’, 5’-f] Thieno [3, 2-b] Thiophene Thin-Film Transistor With MoO x Hole Injection Layers | |
JP2008010566A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5370810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |