JP2007027566A - Vertical transistor and light emitting element - Google Patents

Vertical transistor and light emitting element Download PDF

Info

Publication number
JP2007027566A
JP2007027566A JP2005210216A JP2005210216A JP2007027566A JP 2007027566 A JP2007027566 A JP 2007027566A JP 2005210216 A JP2005210216 A JP 2005210216A JP 2005210216 A JP2005210216 A JP 2005210216A JP 2007027566 A JP2007027566 A JP 2007027566A
Authority
JP
Japan
Prior art keywords
vertical transistor
region
layer
electrode
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005210216A
Other languages
Japanese (ja)
Inventor
Hiroyuki Iechi
洋之 家地
Kazuhiro Kudo
一浩 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005210216A priority Critical patent/JP2007027566A/en
Publication of JP2007027566A publication Critical patent/JP2007027566A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a vertical transistor and a light emitting element using the same of which carrier the mobility is high, visible light can be transmitted, and operation speed is high. <P>SOLUTION: The vertical transistor comprises a source region which releases carriers, a drain region which receives the carrier from the source region, and a gate electrode formed between the carrier region and the drain region. The source region and the drain region is composed of a metal oxide layer. A low dielectricity insulating layer whose dielectricity is lower than that of the metal oxide layer is formed near the gate electrode. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、縦型トランジスタおよび当該縦型トランジスタを用いた発光素子に関する。   The present invention relates to a vertical transistor and a light emitting element using the vertical transistor.

従来、高性能が求められるデバイスにおける電界効果型トランジスタ(FET、Field Effect Transistor)としては、例えばMOS(Metal Oxide Semiconductor)トランジスタが用いられることが一般的であった。一方、大電流を流すことが可能で、高い動作速度の実現が可能な電界効果型トランジスタとしては、縦型トランジスタ(SIT,Static Induction Transistor)が提案されていた。   Conventionally, for example, a MOS (Metal Oxide Semiconductor) transistor is generally used as a field effect transistor (FET) in a device that requires high performance. On the other hand, a vertical transistor (SIT, Static Induction Transistor) has been proposed as a field effect transistor capable of flowing a large current and realizing a high operation speed.

図1は、縦型トランジスタ(SIT)の動作機構を説明する概略断面図である。縦型トランジスタは、一般的に、n+ソース電極101とn+ドレイン電極102に挟まれた半導体層104に、p+ゲート103が挿入された構造をしている。p+ゲート電極103に電圧を印加したとき、両側にあるp+ゲート103から半導体層104中に伸びてきた空乏層(図中点線で示した部分)105がお互いにちょうど接触するときの電圧に対して、ゲート電圧が小さい場合に、オン状態になる。オフ状態にするには、p+ゲート103とn+ソース電極101との間に負の電圧を印加して、電位レベルを持ち上げてやる。つまり、n+ソース電極101とn+ドレイン電極102との間に流れる電流Idsは、p+ゲート103に印加された電圧とドレイン電圧Vdrによって生じる電位障壁の高さによって決まる。このような動作をする縦型トランジスタは、ノーマリーオン特性のトランジスタと呼ばれているが、ノーマリーオフ特性を有するように形成することも可能である。   FIG. 1 is a schematic cross-sectional view illustrating the operating mechanism of a vertical transistor (SIT). A vertical transistor generally has a structure in which a p + gate 103 is inserted in a semiconductor layer 104 sandwiched between an n + source electrode 101 and an n + drain electrode 102. When a voltage is applied to the p + gate electrode 103, the depletion layers (portions indicated by dotted lines) 105 extending from the p + gate 103 on both sides into the semiconductor layer 104 are just in contact with each other. On the other hand, when the gate voltage is small, it is turned on. In order to turn it off, a negative voltage is applied between the p + gate 103 and the n + source electrode 101 to raise the potential level. In other words, the current Ids flowing between the n + source electrode 101 and the n + drain electrode 102 is determined by the voltage applied to the p + gate 103 and the height of the potential barrier generated by the drain voltage Vdr. A vertical transistor that operates in this manner is called a normally-on transistor, but can be formed to have a normally-off characteristic.

このような縦型トランジスタは、MOSなどの電界効果型トランジスタと比較した場合、導電層の水平方向に電流を流す横型に対して、導電層の垂直方向に電流を流す縦型であるので、トランジスタの電流経路であるチャネル長を導電層厚さ程度に短くすることが可能であり、且つドレイン電流を大きく取ることができるので、トランジスタを高速度で動作させることが可能である。さらに、素子構造が簡単で素子サイズを小さくできる特徴を有している。   Such a vertical transistor is a vertical type in which current flows in the vertical direction of the conductive layer, compared to a horizontal type in which current flows in the horizontal direction of the conductive layer, as compared with a field effect transistor such as MOS. The channel length, which is the current path, can be shortened to the thickness of the conductive layer, and the drain current can be increased, so that the transistor can be operated at high speed. Further, the device structure is simple and the device size can be reduced.

縦型トランジスタはこのような特徴を有しているため、例えば、有機EL層などの発光層の制御素子(スイッチング素子と呼ぶ場合もある)として用いられる場合には、有機EL層を用いた表示装置が、高速応答性を要求されるため、横型トランジスタよりも適していると言える。   Since the vertical transistor has such characteristics, for example, when used as a control element (also referred to as a switching element) of a light emitting layer such as an organic EL layer, a display using the organic EL layer is used. Since the device is required to have high-speed response, it can be said that the device is more suitable than the lateral transistor.

一方、発光層の制御素子としては、当該制御素子が可視光に対して透明であることが好ましく、さらに軽量化や携帯性や柔軟性の観点から、有機材料を用いることが提案されており、このため、有機材料を用いた様々な縦型トランジスタが提案されていた。   On the other hand, as the control element of the light emitting layer, it is preferable that the control element is transparent to visible light, and further, it is proposed to use an organic material from the viewpoint of weight reduction, portability and flexibility, For this reason, various vertical transistors using organic materials have been proposed.

このように、有機材料からなるトランジスタと有機材料からなる発光層を組み合わせることで、発光層と当該発光層の制御素子の双方を有機材料により形成した発光素子が実現できる(非特許文献1参照。)。また、有機半導体を用いた縦型トランジスタとしては、CuPc(銅フタロシアニン)をソース電極、ドレイン電極で挟み、ゲート電極にスリット状のアルミニウム薄膜をCuPc層に埋め込んで形成したものが報告されている(非特許文献2参照。)。   Thus, by combining a transistor made of an organic material and a light emitting layer made of an organic material, a light emitting element in which both the light emitting layer and the control element of the light emitting layer are formed of an organic material can be realized (see Non-Patent Document 1). ). In addition, as a vertical transistor using an organic semiconductor, a transistor in which CuPc (copper phthalocyanine) is sandwiched between a source electrode and a drain electrode and a slit-like aluminum thin film is embedded in a CuPc layer in a gate electrode has been reported ( (Refer nonpatent literature 2.).

また、有機トランジスタを有する発光素子としては、正孔輸送材料としてα-NPD(ビス−1-NナフチルNフェニルベンジジン)、発光材料としてAlq3(8−ヒドロキシキノレートアルミニウム錯化合物)を使用し、ゲート電極をα-NPD層中に配置した素子の性能が報告されている(非特許文献3参照。)。
Thin Solid Films 331(1998)51-54 工藤ら、T.IEE Japan,Vol.118-A,No.10,(1998) P1166-1171 池上ら、電子情報通信学会、OME2000-20、P47-51
Moreover, as a light emitting element having an organic transistor, α-NPD (bis-1-N naphthyl N phenylbenzidine) is used as a hole transport material, and Alq 3 (8-hydroxyquinolate aluminum complex compound) is used as a light emitting material. The performance of an element in which a gate electrode is arranged in an α-NPD layer has been reported (see Non-Patent Document 3).
Thin Solid Films 331 (1998) 51-54 Kudo et al., T.IEE Japan, Vol.118-A, No.10, (1998) P1166-1171 Ikegami et al., IEICE, OME2000-20, P47-51

しかし、このような有機材料からなる縦型トランジスタは、横型のトランジスタに対して性能は遥かに向上するものの、有機材料のキャリアの移動度は未だ低く、そのために動作速度の高速化が所望の性能を十分に満足できず、また動作電圧も高くなってしまう問題を生じていた。さらに、オン/オフ比が低い、またオン状態の抵抗値が高いなど、縦型トランジスタをスイッチング素子として用いる場合の問題が懸念されていた。   However, although the vertical transistor made of such an organic material has a much higher performance than the horizontal transistor, the carrier mobility of the organic material is still low. Cannot be sufficiently satisfied, and the operating voltage is increased. Furthermore, there are concerns about problems when using a vertical transistor as a switching element, such as a low on / off ratio and a high on-state resistance.

一方、例えば従来用いられてきたSiなどの無機材料を用いた場合には、キャリアの移動度は高くなるものの、可視光を透過させることが困難であり、可視光を扱う素子、例えば発光層の制御素子として用いた場合に、発光輝度の損失や発光による制御素子内部での新たなキャリア発生の問題があった。   On the other hand, for example, when an inorganic material such as Si, which has been conventionally used, is used, although the mobility of carriers is high, it is difficult to transmit visible light, and an element that handles visible light, such as a light emitting layer, is used. When used as a control element, there are problems of loss of light emission luminance and generation of new carriers inside the control element due to light emission.

また、トランジスタを高速化するにあたっては、トランジスタの電流経路の寄生容量が問題になる場合がある。特に、トランジスタを構成するソース領域やドレイン領域の材料によっては誘電率が高いものがあり、このために電流経路であるチャネル領域の寄生容量が大きくなり、動作速度の向上が困難となるとともに、動作電圧が高くなってしまう問題があった。このため、トランジスタを構成する材料に誘電率の高い材料を用いることが困難となる場合があり、これらの材料に制限が生じてしまう場合があった。   Further, when the speed of a transistor is increased, parasitic capacitance in the current path of the transistor may be a problem. In particular, depending on the material of the source and drain regions that make up the transistor, some have a high dielectric constant, which increases the parasitic capacitance of the channel region, which is the current path, and makes it difficult to improve the operation speed. There was a problem that the voltage would increase. For this reason, it may be difficult to use a material having a high dielectric constant as a material constituting the transistor, which may limit the material.

そこで、本発明では、上記の問題を解決した、新規で有用な縦型トランジスタ、および当該縦型トランジスタを用いた発光素子を提供することを統括的課題としている。   In view of this, the present invention has a general object to provide a novel and useful vertical transistor and a light-emitting element using the vertical transistor, which solve the above problems.

本発明の具体的な課題は、キャリアの移動度が高く、可視光を透過することが可能であり、動作速度が高速度である、縦型トランジスタ、および当該縦型トランジスタを用いた発光素子を提供することである。   A specific problem of the present invention is to provide a vertical transistor that has high carrier mobility, can transmit visible light, and has a high operation speed, and a light-emitting element using the vertical transistor. Is to provide.

本発明の第1の観点では、上記の課題を、キャリアを放出するソース領域と、当該ソース領域から当該キャリアを受け取るドレイン領域と、当該キャリア領域とドレイン領域の間に形成されたゲート電極と、を有する縦型トランジスタであって、前記ソース領域および前記ドレイン領域が金属酸化物層よりなり、前記ゲート電極近傍に、当該金属酸化物層より誘電率が低い低誘電率絶縁層が形成されていることを特徴とする縦型トランジスタにより、解決する。   In the first aspect of the present invention, the above problem is solved by a source region that emits carriers, a drain region that receives the carriers from the source region, a gate electrode formed between the carrier region and the drain region, The source region and the drain region are made of a metal oxide layer, and a low dielectric constant insulating layer having a dielectric constant lower than that of the metal oxide layer is formed in the vicinity of the gate electrode. This is solved by a vertical transistor characterized by this.

本発明によれば、キャリアの移動度が高く、可視光を透過することが可能であり、動作速度が高速度である縦型トランジスタを実現することが可能となる。   According to the present invention, it is possible to realize a vertical transistor that has high carrier mobility, can transmit visible light, and has a high operation speed.

また、前記金属酸化物層は酸化亜鉛層からなると、特に当該金属酸化物層のキャリアの移動度を高くし、また、可視光を透過させることが可能な縦型トランジスタを構成することが可能になる。   Further, when the metal oxide layer is composed of a zinc oxide layer, it is possible to configure a vertical transistor that can increase the carrier mobility of the metal oxide layer and transmit visible light. Become.

また、前記低誘電率絶縁層は、前記ゲート電極と前記ソース領域の間に形成されていると、当該ゲート電極と当該ソース電極の間の寄生容量を低下させることが可能となり、好ましい。   In addition, it is preferable that the low dielectric constant insulating layer be formed between the gate electrode and the source region because a parasitic capacitance between the gate electrode and the source electrode can be reduced.

また、前記低誘電率絶縁層は、前記ゲート電極と前記ドレイン領域の間に形成されていると、当該ゲート電極と当該ドレイン電極の間の寄生容量を低下させることが可能となり、好ましい。   In addition, it is preferable that the low dielectric constant insulating layer be formed between the gate electrode and the drain region because a parasitic capacitance between the gate electrode and the drain electrode can be reduced.

また、前記酸化亜鉛層の優先配向が<002>方向と<004>方向であると、当該酸化亜鉛層の抵抗値を適切な値とすることが可能となる。   Further, when the preferential orientation of the zinc oxide layer is the <002> direction and the <004> direction, the resistance value of the zinc oxide layer can be set to an appropriate value.

また、前記ソース領域および前記ドレイン領域が、可視光域の光を透過すると、可視光を透過するトランジスタを構成することが可能となる。   In addition, when the source region and the drain region transmit visible light, a transistor that transmits visible light can be formed.

また、前記ソース領域および前記ドレイン領域のエネルギーバンドギャップが3.3eV〜3.6eVであると、当該ソース領域およびドレイン領域が可視光を透過する。   In addition, when the energy band gap of the source region and the drain region is 3.3 eV to 3.6 eV, the source region and the drain region transmit visible light.

また、前記ソース領域には、当該ソース領域のキャリア濃度を調整するための不純物が添加されていると、当該ソース領域の電気的な性質を調整することが可能となる。   Further, when an impurity for adjusting the carrier concentration of the source region is added to the source region, the electrical properties of the source region can be adjusted.

また、前記ドレイン領域には、当該ドレイン領域のキャリア濃度を調整するための不純物が添加されていると、当該ソース領域の電気的な性質を調整することが可能となる。   Further, when an impurity for adjusting the carrier concentration of the drain region is added to the drain region, the electrical properties of the source region can be adjusted.

また、前記不純物は、Al,Ga,InおよびBよりなる群より選ばれる材料を含むと、前記ソース領域または前記ドレイン領域のキャリア濃度を調整することが可能となり、好適である。   In addition, it is preferable that the impurities include a material selected from the group consisting of Al, Ga, In, and B because the carrier concentration of the source region or the drain region can be adjusted.

また、前記ゲート電極は櫛状に形成されていると、前記縦型トランジスタの特性が良好となり、好適である。   The gate electrode is preferably formed in a comb shape because the characteristics of the vertical transistor are good.

また、前記ゲート電極は、メッシュ状、または多孔板状に形成されていると、前記縦型トランジスタの特性が良好となり、好適である。   In addition, it is preferable that the gate electrode is formed in a mesh shape or a porous plate shape because the characteristics of the vertical transistor are improved.

また、前記ソース領域に電気的に接続されるソース電極と、前記ドレイン領域に電気的に接続されるドレイン電極を設けると、接触抵抗を小さくして、前記ソース領域と前記ドレイン領域に効率よく電圧を印加することが可能となる。   In addition, when a source electrode electrically connected to the source region and a drain electrode electrically connected to the drain region are provided, contact resistance is reduced, and a voltage is efficiently applied to the source region and the drain region. Can be applied.

また、前記ソース電極が、前記金属酸化物層を形成する金属酸化物よりなり、当該ソース電極の抵抗値が前記ソース領域の抵抗値より低くなるように、当該ソース電極に添加される不純物により、調整されていると、前記ソース電極とソース領域が容易に形成できる。   Further, the source electrode is made of a metal oxide that forms the metal oxide layer, and an impurity added to the source electrode so that a resistance value of the source electrode is lower than a resistance value of the source region, When adjusted, the source electrode and the source region can be easily formed.

また、前記ソース電極と前記ドレイン電極は対向するように形成されていると、前記縦型トランジスタの特性が良好となり、好適である。   Further, it is preferable that the source electrode and the drain electrode are formed so as to face each other because the characteristics of the vertical transistor are improved.

また、前記ソース電極は基板上に形成され、前記ソース電極上に前記ソース領域が形成され、前記ソース領域上に、前記低誘電率絶縁層および前記ゲート電極が形成され、前記低誘電率絶縁層および前記ゲート電極上に前記ドレイン領域が形成され、前記ドレイン領域上に前記ドレイン電極が形成されていると、前記縦型トランジスタの特性が良好となり、好適である。   The source electrode is formed on a substrate, the source region is formed on the source electrode, the low dielectric constant insulating layer and the gate electrode are formed on the source region, and the low dielectric constant insulating layer When the drain region is formed on the gate electrode and the drain electrode is formed on the drain region, the characteristics of the vertical transistor are improved, which is preferable.

また、前記第ソース電極、ドレイン電極およびゲート電極が、クロム(Cr)、Ta(タリウム)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)、リチウム(Li)、カルシウム(Ca)、導電性金属酸化物、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル、及び、導電性ポリマーよりなる群から選択される少なくとも1種の材料を含むと、接触抵抗を低減して電気特性を改善することができる。   Further, the first source electrode, drain electrode and gate electrode are made of chromium (Cr), Ta (thallium), titanium (Ti), copper (Cu), aluminum (Al), molybdenum (Mo), tungsten (W), nickel (Ni), gold (Au), palladium (Pd), platinum (Pt), silver (Ag), tin (Sn), lithium (Li), calcium (Ca), conductive metal oxide, conductive polyaniline, conductive When at least one material selected from the group consisting of conductive polypyrrole, conductive polythiazyl, and conductive polymer is included, contact resistance can be reduced and electrical characteristics can be improved.

また、本発明の第2の観点では、上記課題を、上記縦型トランジスタの、前記ドレイン領域と前記ドレイン電極の間に、電圧が印加されることで発光する有機発光領域層を設け、当該ドレイン領域は当該ドレイン電極と当該有機発光領域層を介して電気的に接続される構造とすることを特徴とする発光素子により、解決する。   According to a second aspect of the present invention, there is provided an organic light emitting region layer that emits light when a voltage is applied between the drain region and the drain electrode of the vertical transistor. The problem is solved by a light emitting element characterized in that the region is electrically connected to the drain electrode through the organic light emitting region layer.

上記の場合、当該発光素子の制御素子のソース領域とドレイン領域を金属酸化物で形成したことにより、キャリアの移動度が高いために動作速度が高速であり、かつ制御素子が可視光を透過させることが可能なため、構造が単純で小型化された発光素子を実現することが可能となる。   In the above case, since the source region and the drain region of the control element of the light-emitting element are formed of metal oxide, the operation speed is high due to high carrier mobility, and the control element transmits visible light. Therefore, a light-emitting element having a simple structure and a reduced size can be realized.

また、前記有機発光領域層は、発光層、電荷輸送層および電荷注入層を有することを特徴とすると、発光素子の発光効率が良好となり、好適である。   The organic light emitting region layer preferably includes a light emitting layer, a charge transport layer, and a charge injection layer, which is preferable because the light emission efficiency of the light emitting element is improved.

また、前記発光層、電荷輸送層および電荷注入層は、(a)ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、及び、それらの誘導体から選択される少なくとも1種のアセン分子材料、あるいは、(b)銅フタロシアニン系化合物(CuPc)、アゾ系化合物、ペリレン系化合物、及び、それらの誘導体から選択される少なくとも1種の顔料、あるいは、(c)ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン誘導体(TPD )、トリアリールアミン化合物、(2,2′,7,7′−ジフェニルアミノ−スピロ−9,9′ビフルオレン(Spiro-TAD )、N,N−7−ジ−1−ナフチル−N,N′−ジフェニル−4,4′−ジアミノ−ビフェニル(Spiro-NPB )、4,4′,4″−トリス[3−メチルフェニル−(フェニル)−アミノ]−トリフェニル−アミン(mMTDATA )、2,2′,7,7′−テトラキス(2,2−ジフェニルビニル)スピロ−9,9′−ビフルオレン(Spiro-DPVBi )、4,4′,ビス(2,2−ジフェニルビニル)ビフェニル(DPVBi)、アルミニウム−トリソキシキノリン(Alq)、8−ヒドロキシキノリンアルミニウム(Alq)、トリス(4−メチル−8−ヒドロキシキノレート)アルミニウム錯化合物(Almq )、及び、それらの誘導体から選択される少なくとも1種の低分子化合物、あるいは、
(d)ポリ−p−フェニレンビニレン(PPV )、ビフェニル基を有するポリマー(Biphenyl-Monomers )、ジアルコキシ基を有するポリマー(Dialkoxy-Monomers)、アルコキシ−フェニル−PPV 、フェニル−PPV 、フェニル−ジアルコキシ−PPVコポリマー、 ポリ(2−メトキシ−5−(2′−エチル−ヘキシルオキシ)−1,4−フェニレンビニレン)(MEH-PPV )、PEDOT:ポリ(エチレンジオキシチオフェン)(PEDOT)、ポリスチレンスルフォン酸(PSS )、ポリアニリン(PANI)、ポリ−N−ビニルカルバゾール、ハロゲン化ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、及び、それらの変性体から選択される少なくとも1種の高分子化合物、あるいは、(e)トリフェニルアミン誘導体(TPD )、トリアリールアミン化合物、(2,2′,7,7′−ジフェニルアミノ−スピロ−9,9′ビフルオレン(Spiro-TAD )、N,N−7−ジ−1−ナフチル−N,N′−ジフェニル−4,4′−ジアミノ−ビフェニル(Spiro-NPB )、4,4′,4″−トリス[3−メチルフェニル−(フェニル)−アミノ]−トリフェニル−アミン(mMTDATA )、及び、それらの誘導体から選択される少なくとも1種の低分子化合物、あるいは、(f)ポリ(エチレンジオキシチオフェン)(PEDOT)、ポリスチレンスルフォン酸(PSS)、ポリアニリン(PANI)、及び、それらの変性体から選択される少なくとも1種の高分子化合物、のいずれかを含む材料よりなると、発光素子の発光効率が良好となり、好適である。
The light-emitting layer, the charge transport layer, and the charge injection layer are: (a) at least one acene molecular material selected from naphthalene, anthracene, tetracene, pentacene, hexacene, and derivatives thereof; or (b) At least one pigment selected from copper phthalocyanine compounds (CuPc), azo compounds, perylene compounds, and derivatives thereof, or (c) hydrazone compounds, triphenylmethane compounds, diphenylmethane compounds, stilbene compounds, Aryl vinyl compounds, pyrazoline compounds, triphenylamine derivatives (TPD), triarylamine compounds, (2,2 ', 7,7'-diphenylamino-spiro-9,9' bifluorene (Spiro-TAD), N, N -7-di-1-naphthyl-N, N'-diphenyl-4,4'-dia No-biphenyl (Spiro-NPB), 4,4 ', 4 "-tris [3-methylphenyl- (phenyl) -amino] -triphenyl-amine (mMTDATA), 2,2', 7,7'-tetrakis (2,2-diphenylvinyl) spiro-9,9'-bifluorene (Spiro-DPVBi), 4,4 ', bis (2,2-diphenylvinyl) biphenyl (DPVBi), aluminum-trisoxyquinoline (Alq), At least one low molecular weight compound selected from 8-hydroxyquinoline aluminum (Alq 3 ), tris (4-methyl-8-hydroxyquinolate) aluminum complex compound (Almq 3 ), and derivatives thereof; or
(D) Poly-p-phenylene vinylene (PPV), polymer having biphenyl group (Biphenyl-Monomers), polymer having dialkoxy group (Dialkoxy-Monomers), alkoxy-phenyl-PPV, phenyl-PPV, phenyl-dialkoxy -PPV copolymer, poly (2-methoxy-5- (2'-ethyl-hexyloxy) -1,4-phenylenevinylene) (MEH-PPV), PEDOT: poly (ethylenedioxythiophene) (PEDOT), polystyrene sulfone Selected from acids (PSS), polyaniline (PANI), poly-N-vinylcarbazole, halogenated poly-N-vinylcarbazole, polyvinylpyrene, polyvinylanthracene, pyreneformaldehyde resin, ethylcarbazole formaldehyde resin, and modified products thereof At least one polymer compound, or (E) Triphenylamine derivative (TPD), triarylamine compound, (2,2 ', 7,7'-diphenylamino-spiro-9,9' bifluorene (Spiro-TAD), N, N-7- Di-1-naphthyl-N, N′-diphenyl-4,4′-diamino-biphenyl (Spiro-NPB), 4,4 ′, 4 ″ -tris [3-methylphenyl- (phenyl) -amino] -tri At least one low molecular weight compound selected from phenyl-amine (mMTDATA) and derivatives thereof, or (f) poly (ethylenedioxythiophene) (PEDOT), polystyrene sulfonic acid (PSS), polyaniline (PANI) ) And at least one polymer compound selected from the modified products thereof is preferable because the luminous efficiency of the light emitting device is improved.

本発明によれば、キャリアの移動度が高く、可視光を透過することが可能であり、動作速度が高速度である、縦型トランジスタ、および当該縦型トランジスタを用いた発光素子を提供することが可能となる。   According to the present invention, it is possible to provide a vertical transistor that has high carrier mobility, can transmit visible light, and has a high operation speed, and a light-emitting element using the vertical transistor. Is possible.

次に、本発明の実施の形態に関して図面に基づき、以下に説明する。   Next, embodiments of the present invention will be described below with reference to the drawings.

図2(A)は、本発明による実施例1の縦型トランジスタを模式的に示した断面図であり、図2(B)は、図2(A)に示した縦型トランジスタのA−A断面図である。   2A is a cross-sectional view schematically showing the vertical transistor of Example 1 according to the present invention, and FIG. 2B is a cross-sectional view taken along line AA of the vertical transistor shown in FIG. It is sectional drawing.

図2(A)および図2(B)を参照するに、本実施例による縦型トランジスタ10は、キャリアを放出するソース領域12と、当該ソース領域12から当該キャリアを受け取るドレイン領域13と、当該キャリア領域とドレイン領域の間に形成されたゲート電極14と、を有する主要部10Aを有する縦型トランジスタである。   2A and 2B, the vertical transistor 10 according to this embodiment includes a source region 12 that emits carriers, a drain region 13 that receives the carriers from the source region 12, and a This is a vertical transistor having a main portion 10A having a gate electrode 14 formed between a carrier region and a drain region.

また、前記主要部10Aの、前記ゲート電極14の近傍には、低誘電率絶縁層14A,14Bが形成されている。前記低誘電率絶縁層14A,14Bは、前記ソース領域12および前記ドレイン領域13を構成する材料よりも、誘電率が低い材料により構成されている。このような低誘電率絶縁層の材料や、その効果に関しては後述する。   In addition, low dielectric constant insulating layers 14A and 14B are formed in the vicinity of the gate electrode 14 of the main portion 10A. The low dielectric constant insulating layers 14 </ b> A and 14 </ b> B are made of a material having a dielectric constant lower than that of the material constituting the source region 12 and the drain region 13. The material of such a low dielectric constant insulating layer and its effect will be described later.

また、前記ソース領域12に電気的に接続されるソース電極15と、前記ドレイン領域13に電気的に接続されるドレイン電極16が設けられており、接触抵抗を低減して効率よく当該ソース領域12とドレイン領域13の間に電圧を印加することが可能となっている。この場合、前記ソース電極15とドレイン電極16は、前記ゲート電極14を挟んで対向するように形成されていると好適である。   Further, a source electrode 15 electrically connected to the source region 12 and a drain electrode 16 electrically connected to the drain region 13 are provided, and the contact region is reduced and the source region 12 is efficiently obtained. A voltage can be applied between the drain region 13 and the drain region 13. In this case, it is preferable that the source electrode 15 and the drain electrode 16 are formed so as to face each other with the gate electrode 14 interposed therebetween.

また、前記ソース電極15は、例えばITOなどの導電性酸化物からなり、基板11上に形成されている。当該基板11は、例えば、ガラスからなるが、これに限定されるものではなく、プラスチック、石英、アンドープ・シリコン、及び、高ドープ・シリコンのいずれかの材料を用いて形成しても良い。また、前記プラスチックとしては、ポリカーボネート、マイラー、及び、ポリイミドなどを用いることができる。   The source electrode 15 is made of a conductive oxide such as ITO, and is formed on the substrate 11. The substrate 11 is made of, for example, glass, but is not limited thereto, and may be formed using any material of plastic, quartz, undoped silicon, and highly doped silicon. Further, as the plastic, polycarbonate, mylar, polyimide and the like can be used.

前記ソース領域12は、前記ソース電極15を覆うように当該ソース電極12上に形成され、当該ソース領域12上には、前記ソース領域12およびドレイン領域13を構成する材料よりも誘電率が低い低誘電率絶縁層14A、14Bに挟まれた前記ゲート電極14が形成され、当該ゲート電極14(前記低誘電率絶縁層14B)上には前記ドレイン領域13が形成され、さらに当該ドレイン領域13上には前記ドレイン電極16が形成されている。   The source region 12 is formed on the source electrode 12 so as to cover the source electrode 15, and the dielectric constant is lower on the source region 12 than the material constituting the source region 12 and the drain region 13. The gate electrode 14 sandwiched between dielectric constant insulating layers 14A and 14B is formed, the drain region 13 is formed on the gate electrode 14 (the low dielectric constant insulating layer 14B), and further on the drain region 13 The drain electrode 16 is formed.

図3は、本実施例による縦型トランジスタ10におけるキャリアのポテンシャルエネルギーの高さを示すグラフである。   FIG. 3 is a graph showing the height of the potential energy of carriers in the vertical transistor 10 according to this embodiment.

図3を参照するに、前記ソース電極15とドレイン電極16の間にバイアス電圧(Vds)を印加した場合、キャリアのポテンシャルエネルギーは線形の傾斜ができる。この場合、電圧を大きくした場合に傾斜は大きくなる。一方、ゲート電極14に電圧(ゲート電圧Vg)を加えていくと、当該ゲート電極14付近に空乏層が広がり、キャリアに対してエネルギー障壁が高くなる。   Referring to FIG. 3, when a bias voltage (Vds) is applied between the source electrode 15 and the drain electrode 16, the potential energy of carriers can be linearly inclined. In this case, the slope increases when the voltage is increased. On the other hand, when a voltage (gate voltage Vg) is applied to the gate electrode 14, a depletion layer spreads in the vicinity of the gate electrode 14 and an energy barrier against carriers is increased.

縦型トランジスタにおいては、このようにバイアス電圧Vdsとゲート電圧Vgを制御することで、前記ソース領域12からドレイン領域13に移動するキャリアの量を制御する。この場合、キャリアは、前記ゲート電極14の隙間を通ってソース領域からドレイン領域へと移動する。このため、ゲート電極にはキャリアが移動する隙間が形成されていることが好ましく、例えば前記ゲート電極14は櫛状に形成されており、キャリアは櫛状の電極の隙間を移動する。前記ゲート電極14はこの形状に限定されるものではなく、例えばメッシュ状や多孔板状に形成して用いることも可能である。   In the vertical transistor, the amount of carriers moving from the source region 12 to the drain region 13 is controlled by controlling the bias voltage Vds and the gate voltage Vg in this way. In this case, carriers move from the source region to the drain region through the gap of the gate electrode 14. For this reason, it is preferable that a gap in which carriers move is formed in the gate electrode. For example, the gate electrode 14 is formed in a comb shape, and the carrier moves through the gap in the comb electrode. The gate electrode 14 is not limited to this shape, and can be used, for example, formed in a mesh shape or a porous plate shape.

図4(A)〜(C)は、上記の縦型トランジスタに用いるゲート電極の形状の例を模式的に示した平面図である。これらの図は、ゲート電極を、ソース電極、またはドレイン電極側から平面視した図である。   4A to 4C are plan views schematically showing an example of the shape of the gate electrode used in the vertical transistor. In these drawings, the gate electrode is viewed in plan from the source electrode or drain electrode side.

まず、図4(A)は、上記のゲート電極14の平面図である。前記ゲート電極14は櫛状に形成され、櫛状の電極の隙間にはキャリアが移動する経路、すなわち電流経路14aが形成されている。   First, FIG. 4A is a plan view of the gate electrode 14 described above. The gate electrode 14 is formed in a comb shape, and a path through which carriers move, that is, a current path 14a is formed in a gap between the comb electrodes.

また、ゲート電極は、図4(B)に示すように形成されていてもよい。図4(B)に示すゲート電極24は、例えば、延伸する複数の導電体が、互いに直行するようにして組み合わせれて、いわゆるメッシュ状に構成されており、メッシュの目(穴)には、キャリアが移動する電流経路24aが形成されている。   Further, the gate electrode may be formed as shown in FIG. The gate electrode 24 shown in FIG. 4B has a so-called mesh structure in which, for example, a plurality of extending conductors are combined so as to be orthogonal to each other. A current path 24a through which carriers move is formed.

また、ゲート電極は、図4(C)に示すように形成されていてもよい。図4(C)に示すゲート電極34は、いわゆる多孔板状に形成され、平板状の導電体に、孔状のキャリアが移動する電流経路34aが多数形成されている形状を有している。このように、ゲート電極は、様々な形状で形成することが可能であるが、いずれも、ゲート電圧が印加される、導電材料よりなる電圧印加部分を有し、当該電圧印加部分に隣接して電流経路が形成される構成となっている。   Further, the gate electrode may be formed as shown in FIG. The gate electrode 34 shown in FIG. 4C is formed in a so-called porous plate shape, and has a shape in which a large number of current paths 34 a through which hole-shaped carriers move are formed in a flat plate-like conductor. As described above, the gate electrode can be formed in various shapes, but each has a voltage application portion made of a conductive material to which a gate voltage is applied, and is adjacent to the voltage application portion. A current path is formed.

本発明は、上記の構成を有する縦型トランジスタであり、ゲート電極に隣接する、トランジスタの電流経路であるチャネル(上記電流経路14a、24a、34a)長を、前記ソース領域12とドレイン領域13の膜厚に対応して薄くすることが可能であり、動作抵抗を低くして動作速度を向上させることができると共に、電流密度の向上ができる。   The present invention is a vertical transistor having the above-described configuration, and the length of the channel (the current path 14a, 24a, 34a), which is the current path of the transistor, adjacent to the gate electrode is set to The thickness can be reduced in accordance with the film thickness, the operating resistance can be lowered to improve the operating speed, and the current density can be improved.

また、前記ゲート電極14や、または前記ソース電極12、ドレイン電極13の接触をショットキー接触とすると、当該ショットキー接触により形成されるエネルギー障壁を利用して、ソース領域とドレイン領域の間のリーク電流を低減可能すると共に、オン/オフ比を向上させることで、より応答速度を向上させることができる。   Further, when the contact of the gate electrode 14 or the source electrode 12 and the drain electrode 13 is a Schottky contact, a leak between the source region and the drain region is made using an energy barrier formed by the Schottky contact. The response speed can be further improved by reducing the current and improving the on / off ratio.

また、前記ソース電極15とソース領域12、および前記ドレイン電極16とドレイン領域13の接触は、オーミック接触であると、接触抵抗が低減されてトランジスタの特性が良好となる。   Further, if the contact between the source electrode 15 and the source region 12 and the contact between the drain electrode 16 and the drain region 13 are ohmic contacts, the contact resistance is reduced and the transistor characteristics are improved.

従来は、このような縦型トランジスタを用いた場合であっても、ソース領域やドレイン領域の材料によってはキャリアの移動度を高くすることが困難であり、例えば有機材料を用いた縦型トランジスタでは、キャリアの移動度が低いため、トランジスタの動作速度を向上させることは困難であり、また動作電圧が高くなる問題が生じていた。   Conventionally, even when such a vertical transistor is used, it is difficult to increase carrier mobility depending on the material of the source region and the drain region. For example, in a vertical transistor using an organic material, Since the carrier mobility is low, it is difficult to improve the operation speed of the transistor, and there is a problem that the operation voltage becomes high.

また、ソース領域やドレイン領域に、Siなど、従来用いられている無機材料を用いた場合には、キャリアの移動度を向上させることは可能であっても、常温で可視光を透過させることが困難であり、例えば、可視光を扱う素子に用いる場合に問題となる場合があった。   In addition, when a conventionally used inorganic material such as Si is used for the source region and the drain region, visible light can be transmitted at room temperature even though the carrier mobility can be improved. For example, it may be a problem when used for an element that handles visible light.

本実施例による縦型トランジスタ10の場合、当該ソース領域12およびドレイン領域13が、金属酸化物層により形成されているため、キャリアの移動度が高く、かつ可視光を透過させることが可能なソース領域とドレイン領域を形成している。   In the case of the vertical transistor 10 according to this embodiment, since the source region 12 and the drain region 13 are formed of a metal oxide layer, the source has high carrier mobility and can transmit visible light. A region and a drain region are formed.

前記金属酸化物層としては、例えば酸化亜鉛(ZnO)層を用いると好適であり、トランジスタのキャリアの移動度が高く、可視光を透過させることが可能なソース領域とドレイン領域を形成することが可能である。   As the metal oxide layer, for example, a zinc oxide (ZnO) layer is preferably used, and a source region and a drain region that have high carrier mobility and can transmit visible light are formed. Is possible.

また、トランジスタを高速化するにあたっては、トランジスタの電流経路の寄生容量が問題になる場合がある。特に、トランジスタを構成するソース領域やドレイン領域の材料によっては誘電率が高いものがあり、このために電流経路であるチャネル領域の寄生容量が大きくなり、動作速度の向上が困難となるとともに、動作電圧が高くなってしまう問題があった。このため、トランジスタを構成する材料に誘電率の高い材料を用いることが困難となる場合があり、これらの材料に制限が生じてしまう場合があった。   Further, when the speed of a transistor is increased, parasitic capacitance in the current path of the transistor may be a problem. In particular, depending on the material of the source and drain regions that make up the transistor, some have a high dielectric constant, which increases the parasitic capacitance of the channel region, which is the current path, and makes it difficult to improve the operation speed. There was a problem that the voltage would increase. For this reason, it may be difficult to use a material having a high dielectric constant as a material constituting the transistor, which may limit the material.

特に、上記の金属酸化物は、キャリアの移動度は高いものの、誘電率の高い材料が多く、例えば上記の酸化亜鉛は、誘電率が9.0と高い値を示している。そのため、トランジスタの電流経路の寄生容量が大きくなり、動作速度を遅延させる懸念がある。例えば、トランジスタの応答周波数fは、以下の式(1)で表される。   In particular, although the above metal oxide has a high carrier mobility, there are many materials having a high dielectric constant. For example, the above zinc oxide has a high dielectric constant of 9.0. For this reason, there is a concern that the parasitic capacitance of the current path of the transistor increases and the operation speed is delayed. For example, the response frequency f of the transistor is expressed by the following formula (1).

Figure 2007027566
上記のように、トランジスタの応答周波数jは、コンダクタンスgに比例して、容量Cに反比例する。また、容量Cは、以下の式(2)に示すように、誘電率ε、電極面積A、誘電体の厚さdにより決まる値である。
Figure 2007027566
As described above, the response frequency j of the transistor is proportional to the conductance g m and inversely proportional to the capacitance C. Further, the capacitance C is a value determined by the dielectric constant ε, the electrode area A, and the thickness d of the dielectric, as shown in the following formula (2).

Figure 2007027566
このため、縦型トランジスタ構成する場合に、ソース領域とドレイン領域に、誘電率の高い金属酸化物、例えば酸化亜鉛を用いる場合には、トランジスタの寄生容量を小さくするようにトランジスタの構造を構成することが好ましい。
Figure 2007027566
Therefore, when a vertical transistor is configured, when a metal oxide having a high dielectric constant, such as zinc oxide, is used for the source region and the drain region, the transistor structure is configured to reduce the parasitic capacitance of the transistor. It is preferable.

そこで、本実施例による縦型トランジスタ10では、前記ゲート電極14の近傍に、前記ソース領域12と前記ドレイン領域13を構成する金属酸化物(酸化亜鉛)より誘電率の低い、低誘電率絶縁層14A,14Bを設けている。   Therefore, in the vertical transistor 10 according to the present embodiment, a low dielectric constant insulating layer having a dielectric constant lower than that of the metal oxide (zinc oxide) constituting the source region 12 and the drain region 13 in the vicinity of the gate electrode 14. 14A and 14B are provided.

このような低誘電率絶縁層は、例えば、前記ゲート電極14を挟むように、前記ゲート電極14の両側(前記ソース電極15に面する側と前記ドレイン電極16に面する側)にそれぞれ形成されることが好ましい。   Such low dielectric constant insulating layers are formed, for example, on both sides of the gate electrode 14 (the side facing the source electrode 15 and the side facing the drain electrode 16) so as to sandwich the gate electrode 14, respectively. It is preferable.

前記低誘電率絶縁層14Aは、前記ソース領域12と、前記ゲート電極14の間に、例えば当該ゲート電極14に接するように、前記ソース電極15に面する側に形成される。同様に、前記低誘電率絶縁層14Bは、前記ドレイン領域13と、前記ゲート電極14の間に、例えば当該ゲート電極14に接するように、前記ドレイン電極16に面する側に形成される。また、低誘電率絶縁層14A,14Bは、そのいずれか一つが形成されるようにしてもよい。   The low dielectric constant insulating layer 14 </ b> A is formed between the source region 12 and the gate electrode 14, for example, on the side facing the source electrode 15 so as to be in contact with the gate electrode 14. Similarly, the low dielectric constant insulating layer 14 </ b> B is formed between the drain region 13 and the gate electrode 14, for example, on the side facing the drain electrode 16 so as to be in contact with the gate electrode 14. Further, any one of the low dielectric constant insulating layers 14A and 14B may be formed.

前記低誘電率絶縁層14A、14Bは、例えば、前記ソース領域12と前記ドレイン領域13を構成する金属酸化物(酸化亜鉛)より誘電率の低い、誘電率が3.9程度であるSiOより構成される。SiOは、安定な誘電材料であって、スパッタリング法などによって容易に形成することが可能である。また、このような低誘電率絶縁層は、SiOに限定されるものではなく、例えばSiOFやSiCO(H)、またはCxFyで表されるフロロカーボン系の材料など、様々な低誘電率材料を用いることが可能である。 The low dielectric constant insulating layers 14A and 14B are made of, for example, SiO 2 having a dielectric constant lower than that of the metal oxide (zinc oxide) constituting the source region 12 and the drain region 13 and having a dielectric constant of about 3.9. Composed. SiO 2 is a stable dielectric material and can be easily formed by sputtering or the like. Such a low dielectric constant insulating layer is not limited to SiO 2 , and various low dielectric constant materials such as, for example, a fluorocarbon-based material represented by SiOF, SiCO (H), or CxFy are used. It is possible.

上記のように、前記ゲート電極14近傍に誘電率の低い材料を配したことにより、前記ソース電極15と前記ドレイン電極16の間の配線間容量を低減することが可能になっている。このため、上記式(1)のfを大きくすることが可能となり、上記の縦型トランジスタ10の動作速度をさらに高速度にすることが可能となり、動作電圧が抑制される効果を奏する。   As described above, by arranging a material having a low dielectric constant in the vicinity of the gate electrode 14, it is possible to reduce the interwiring capacitance between the source electrode 15 and the drain electrode 16. For this reason, it becomes possible to enlarge f of said Formula (1), it becomes possible to make the operating speed of said vertical transistor 10 still higher, and there exists an effect that an operating voltage is suppressed.

また、前記ゲート電極14は、例えば金(Au)より構成されるが、当該ゲート電極14と前記低誘電率絶縁層14Aの間と、当該ゲート電極14と前記低誘電率絶縁層14Bの間のそれぞれに、すなわちAuとSiOの間に、AuとSiOの密着性を高める目的で密着層を形成すると好適である。当該密着層は、例えばクロム(Cr)薄膜よりなると密着力が良好となり、好ましい。 In addition, the gate electrode 14 is made of, for example, gold (Au), and between the gate electrode 14 and the low dielectric constant insulating layer 14A and between the gate electrode 14 and the low dielectric constant insulating layer 14B. respectively, i.e. between the Au and SiO 2, it is preferable to form an adhesion layer for the purpose of increasing the adhesion between Au and SiO 2. When the adhesion layer is made of, for example, a chromium (Cr) thin film, the adhesion is favorable, which is preferable.

また、このようにトランジスタのソース領域とドレイン領域が可視光に対して透明であると、当該トランジスタを、可視光を扱う素子の制御素子として用いた場合に特に好適である。例えば、発光層を有する発光素子の、制御素子として当該トランジスタを用いた場合、発光層と積層するようにして当該トランジスタを用いることが可能であり、当該トランジスタは当該発光層からの発光を遮ることがない。この場合、トランジスタを発光層と積層するように形成して発光素子を形成することで、当該発光素子を小型化することが可能となり、また発光素子を設計する場合にトランジスタの設置場所についての選択の自由度が向上する効果を奏する。   In addition, when the source region and the drain region of the transistor are transparent to visible light as described above, it is particularly preferable when the transistor is used as a control element for an element that handles visible light. For example, when the transistor is used as a control element of a light-emitting element having a light-emitting layer, the transistor can be used so as to be stacked with the light-emitting layer, and the transistor blocks light emission from the light-emitting layer. There is no. In this case, by forming the light emitting element by stacking the transistor with the light emitting layer, it is possible to reduce the size of the light emitting element. There is an effect of improving the degree of freedom.

例えば、表示速度が速い特長を有する有機EL層の制御素子として本実施例によるトランジスタを用いた場合、当該トランジスタの動作速度が速く、またソース領域とドレイン領域が透明であるため、特に好ましい組み合わせとなる。   For example, when the transistor according to this embodiment is used as a control element of the organic EL layer having a feature of high display speed, the operation speed of the transistor is high and the source region and the drain region are transparent. Become.

また、この場合、ソース電極が可視光に対して透明であると好適であり、ドレイン電極が可視光に対して透明であるとさらに好適である。   In this case, the source electrode is preferably transparent to visible light, and the drain electrode is more preferably transparent to visible light.

また、当該トランジスタは発光素子に用いることに限定されず、可視光を扱う素子に広く適用することが可能であり、例えば受光素子などに用いることが可能であり、発光素子に用いた場合と同様の効果を奏し、例えば受光素子を小型化する効果や、受光素子の設計の自由度を向上させる効果を奏する。   In addition, the transistor is not limited to being used for a light-emitting element, and can be widely applied to elements that handle visible light. For example, there is an effect of downsizing the light receiving element and an effect of improving the degree of freedom in designing the light receiving element.

また、本実施例による縦型トランジスタの前記ソース領域12およびドレイン領域13に用いる金属酸化物層を形成する材料としては、以下の材料を用いることが可能である。   In addition, as a material for forming the metal oxide layer used for the source region 12 and the drain region 13 of the vertical transistor according to this embodiment, the following materials can be used.

まず、(a)酸化亜鉛、酸化チタン、酸化錫、酸化インジウム、酸化アルミニウム、酸化ニオブ、五酸化タンタル、チタン酸バリウム、及び、チタン酸ストロンチウムから選択されるn型半導体の性質を有する金属酸化物、(b)酸化ニッケル、酸化コバルト、酸化鉄、酸化マンガン、酸化クロム、酸化ビスマスから選択されるp型半導体の性質を有する金属酸化物、或いは、前記(a)〜(b)に記載された金属酸化物に不純物を添加して形成される、n型半導体の性質を有する金属酸化物、又はp型半導体の性質を有する金属酸化物を用いることが可能である。   First, (a) a metal oxide having n-type semiconductor properties selected from zinc oxide, titanium oxide, tin oxide, indium oxide, aluminum oxide, niobium oxide, tantalum pentoxide, barium titanate, and strontium titanate (B) a metal oxide having a p-type semiconductor property selected from nickel oxide, cobalt oxide, iron oxide, manganese oxide, chromium oxide and bismuth oxide, or (a) to (b) It is possible to use a metal oxide having an n-type semiconductor property or a metal oxide having a p-type semiconductor property, which is formed by adding impurities to a metal oxide.

上記の材料の中で、酸化亜鉛が特に好ましく、以下に示すように、酸化亜鉛を用いた場合にはソース領域およびドレイン領域に用いた場合に好ましい電気特性が得られることが確認されている。   Among the above materials, zinc oxide is particularly preferable. As shown below, it has been confirmed that preferable electrical characteristics can be obtained when zinc oxide is used for the source region and the drain region.

図5は、前記ソース領域12およびドレイン領域13を形成する、酸化亜鉛の結晶系を示した図である。このように、酸化亜鉛は、六方晶系であり、例えば(100)面、(110)面、(002)面、(004)面、(103)面などを有している。前記ソース領域12およびドレイン領域13に用いられる金属酸化物層には好ましい形成方法があり、例えば酸化亜鉛の場合、膜厚の方向に対して、すなわちキャリアの移動方向に対して好ましい抵抗値を有するのは、<002>方向と<004>方向に優先配向した場合であり、この場合に縦型トランジスタの半導体層、すなわちソース領域およびドレイン領域として好ましく機能することが明らかとなっている。   FIG. 5 is a view showing a crystal system of zinc oxide forming the source region 12 and the drain region 13. Thus, zinc oxide is hexagonal and has, for example, a (100) plane, a (110) plane, a (002) plane, a (004) plane, and a (103) plane. The metal oxide layer used for the source region 12 and the drain region 13 has a preferable formation method. For example, in the case of zinc oxide, the metal oxide layer has a preferable resistance value in the film thickness direction, that is, in the carrier movement direction. This is a case where the orientation is preferentially oriented in the <002> direction and the <004> direction. In this case, it is clear that the semiconductor layer preferably functions as a semiconductor layer of the vertical transistor, that is, a source region and a drain region.

また、本実施例でソース領域およびドレイン領域として用いる酸化亜鉛層のエネルギーバンドギャップは、常温で3.3eV〜3.6eVであり、このため、当該酸化亜鉛層は、常温で可視光を透過することができる。また、本実施例による金属酸化物、例えば、酸化亜鉛は、アンドープでn型の半導体的な性質を示すが、III族元素、例えばAl(アルミニウム)、Ga(ガリウム)、In(インジウム)、B(ボロン)等の不純物を添加する量を制御することにより、キャリア濃度を制御することが可能である。   In addition, the energy band gap of the zinc oxide layer used as the source region and the drain region in this embodiment is 3.3 eV to 3.6 eV at room temperature, and thus the zinc oxide layer transmits visible light at room temperature. be able to. Further, the metal oxide according to this embodiment, for example, zinc oxide, exhibits undoped and n-type semiconductor properties, but is a group III element such as Al (aluminum), Ga (gallium), In (indium), B The carrier concentration can be controlled by controlling the amount of impurities such as (boron) added.

そのため、例えば、酸化亜鉛層で前記ソース電極15と、前記ソース領域12の双方を形成することが可能である。この場合、酸化亜鉛層に添加される当該不純物の量によって前記ソース電極15と、前記ソース領域12の抵抗値を調整する。例えば、前記ソース電極15の抵抗値が小さくなるように、前記ソース電極15に不純物が添加される。   Therefore, for example, both the source electrode 15 and the source region 12 can be formed of a zinc oxide layer. In this case, the resistance values of the source electrode 15 and the source region 12 are adjusted by the amount of the impurity added to the zinc oxide layer. For example, impurities are added to the source electrode 15 so that the resistance value of the source electrode 15 is reduced.

この場合、ソース電極をソース領域と同一の材料で形成することが可能となるため、縦型トランジスタを形成する場合の工程が単純となり、製造コストが低減される効果を奏する。また、酸化亜鉛層にN(窒素)を添加することで、p型半導体として用いることも可能である。   In this case, since the source electrode can be formed of the same material as the source region, the process for forming the vertical transistor is simplified, and the manufacturing cost is reduced. Moreover, it can also be used as a p-type semiconductor by adding N (nitrogen) to the zinc oxide layer.

また、前記ソース領域12とドレイン領域13で、半導体の極性を異なるものとしたり、また同一の極性でありながら不純物の添加量を変更することでキャリア濃度を変更して任意のエネルギー障壁を設け、トランジスタの特性を変更することが可能であり、例えばON/OFF特性を改善することなどが可能である。   Further, the source region 12 and the drain region 13 have different semiconductor polarities, or the carrier concentration is changed by changing the addition amount of impurities while having the same polarity to provide an arbitrary energy barrier, The characteristics of the transistor can be changed. For example, ON / OFF characteristics can be improved.

また、前記ソース電極15、ゲート電極14、およびドレイン電極16は、クロム(Cr)、Ta(タリウム)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)、リチウム(Li)、カルシウム(Ca)、ITO等の導電性の酸化物、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル、及び、導電性ポリマーよりなる群から選択される少なくとも1種の材料で構成されている。前記ソース電極15、ゲート電極14およびドレイン電極16が上記材料で構成されていると、接触抵抗を低減して電気特性を改善することができる。そして、これらの電極材料は、蒸着、スパッタリング、化学蒸着、電着、無電解メッキ、スピンコーティング、印刷、及び、塗布よりなる群から選択された方法により、形成される。   The source electrode 15, the gate electrode 14, and the drain electrode 16 are made of chromium (Cr), Ta (thallium), titanium (Ti), copper (Cu), aluminum (Al), molybdenum (Mo), tungsten (W ), Nickel (Ni), gold (Au), palladium (Pd), platinum (Pt), silver (Ag), tin (Sn), lithium (Li), calcium (Ca), ITO and other conductive oxides , Conductive polyaniline, conductive polypyrrole, conductive polythiazyl, and at least one material selected from the group consisting of conductive polymers. When the source electrode 15, the gate electrode 14 and the drain electrode 16 are made of the above materials, the contact resistance can be reduced and the electrical characteristics can be improved. These electrode materials are formed by a method selected from the group consisting of vapor deposition, sputtering, chemical vapor deposition, electrodeposition, electroless plating, spin coating, printing, and application.

次に、本実施例による縦型トランジスタの製造方法について、図6(A)〜(E)について、手順を追って説明する。ただし図中、先に説明した部分には同一の参照符号を付し、詳細な説明を省略する。   Next, the manufacturing method of the vertical transistor according to the present embodiment will be described step by step with reference to FIGS. However, in the figure, the same reference numerals are given to the parts described above, and detailed description thereof is omitted.

図6(A)に示す工程では、前記基板1の上面に電極材料を成膜して前記ソース電極15を形成する。例えば、透明な0.7mm厚のガラス基板(コーニング社製無アルカリガラス1737F)の上面にIn酸化物とSn酸化物とからなるITO透明電極をRFスパッタリングにより成膜して、膜厚が110nmのソース電極15を形成した。   In the step shown in FIG. 6A, an electrode material is formed on the upper surface of the substrate 1 to form the source electrode 15. For example, an ITO transparent electrode made of In oxide and Sn oxide is formed on the upper surface of a transparent glass substrate having a thickness of 0.7 mm (non-alkali glass 1737F manufactured by Corning) by RF sputtering, and the film thickness is 110 nm. A source electrode 15 was formed.

次に、図6(B)に示す工程では、前記ソース電極15を覆うように、当該ソース電極15上に前記ソース領域12を形成した。例えば、酸化亜鉛(ZnO)層を室温、1〜3×10−3Torrの真空条件下においてRFパワー300Wでスパッタリングによる成膜により、膜厚が60nmとなるように形成し、ソース領域12を形成する。この場合、図4の説明で前記したように、優先配向は、<002>方向と<004>方向となるように形成した。 Next, in the step shown in FIG. 6B, the source region 12 was formed on the source electrode 15 so as to cover the source electrode 15. For example, a source region 12 is formed by forming a zinc oxide (ZnO) layer to a thickness of 60 nm by sputtering with RF power of 300 W under vacuum conditions of 1 to 3 × 10 −3 Torr at room temperature. To do. In this case, as described above with reference to FIG. 4, the preferential orientation was formed so as to be in the <002> direction and the <004> direction.

次に、図6(C)に示す工程では、まず、前記ソース領域12の上面と側面を被覆するように、前記低誘電率絶縁層14Aを、更に当該低誘電率絶縁層14上に前記ゲート電極14を形成する。例えば、前記低誘電率絶縁層14を形成する場合には、前記前記ソース領域12の上面に、スリット状のメタルマスクを配置して、SiOを1×10−3Torrの真空条件下においてRFパワー800Wでスパッタリングにより、膜厚が50nmとなるように形成した。つぎに、ゲート電極14の材料であるAuを室温、5×10−4Torrの真空条件下においてRFパワー100Wでスパッタリングにより、膜厚が50nmとなるように形成した。 Next, in the step shown in FIG. 6C, first, the low dielectric constant insulating layer 14A is further coated on the low dielectric constant insulating layer 14 so as to cover the upper surface and the side surface of the source region 12. The electrode 14 is formed. For example, when the low dielectric constant insulating layer 14 is formed, a slit-shaped metal mask is disposed on the upper surface of the source region 12 so that SiO 2 is RF under a vacuum condition of 1 × 10 −3 Torr. The film thickness was 50 nm by sputtering with a power of 800 W. Next, Au, which is the material of the gate electrode 14, was formed by sputtering at room temperature and 5 × 10 −4 Torr under RF power of 100 W under a vacuum condition of 50 nm.

次に、図6(D)に示す工程では、前記ゲート電極14上に、前記低誘電率絶縁層14Bを、更に当該低誘電率絶縁層14B上に前記ドレイン領域13を形成する。例えば、前記低誘電率絶縁層14Bを形成する場合には、SiOを1×10−3Torrの真空条件下においてRFパワー800Wでスパッタリングにより、膜厚が50nmとなるように、例えば櫛状に形成する。つぎに、前記ドレイン領域13を構成する酸化亜鉛(ZnO)層を、室温、1〜3×10−3Torrの真空条件下においてRFパワー300Wでスパッタリングによる成膜により、膜厚が100nmとなるように形成した。この場合、図4の説明で前記したように、優先配向は、<002>方向と<004>方向となるように形成した。 Next, in a step shown in FIG. 6D, the low dielectric constant insulating layer 14B is formed on the gate electrode 14, and the drain region 13 is further formed on the low dielectric constant insulating layer 14B. For example, when the low dielectric constant insulating layer 14B is formed, SiO 2 is sputtered with RF power of 800 W under a vacuum condition of 1 × 10 −3 Torr so that the film thickness becomes 50 nm, for example, in a comb shape. Form. Next, the film thickness of the zinc oxide (ZnO) layer constituting the drain region 13 is set to 100 nm by film formation by sputtering with RF power of 300 W under vacuum conditions of room temperature and 1 to 3 × 10 −3 Torr. Formed. In this case, as described above with reference to FIG. 4, the preferential orientation was formed so as to be in the <002> direction and the <004> direction.

次に、図6(E)に示す工程では、前記ドレイン領域13上に、電極材料を成膜して前記ドレイン電極16を形成する。例えば、前記ドレイン領域13の上面にメタルマスクを配置して、電極材料であるAuを成膜して前記ドレイン電極16を形成した。その結果、図2に示した構造を有する縦型トランジスタが形成されたことを確認した。   Next, in the step shown in FIG. 6E, an electrode material is deposited on the drain region 13 to form the drain electrode 16. For example, a metal mask is disposed on the upper surface of the drain region 13, and Au as an electrode material is formed to form the drain electrode 16. As a result, it was confirmed that a vertical transistor having the structure shown in FIG. 2 was formed.

次に、本実施例による縦型トランジスタの、光の透過について調べた結果を図7に示す。図7は、本実施例による縦型トランジスタの、ソース電極15とソース領域12の積層膜(ITO電極と酸化亜鉛層が積層された状態の薄膜)の、常温での透過特性を示す図である。   Next, FIG. 7 shows the result of examining the light transmission of the vertical transistor according to this example. FIG. 7 is a diagram showing the transmission characteristics at normal temperature of the stacked film of the source electrode 15 and the source region 12 (thin film in which the ITO electrode and the zinc oxide layer are stacked) of the vertical transistor according to this example. .

図7を参照するに、可視光といわれる、400nm〜770nmの波長域において、ソース電極とソース領域の積層膜は、透過率が80%以上を有している。このため、酸化亜鉛の単層では、透過率が80%以上であることは明らかであり、常温で、酸化亜鉛層が可視光に対して実質的に透明であることが確認された。   Referring to FIG. 7, in the wavelength range of 400 nm to 770 nm, which is called visible light, the laminated film of the source electrode and the source region has a transmittance of 80% or more. For this reason, it is clear that the transmittance of the zinc oxide single layer is 80% or more, and it was confirmed that the zinc oxide layer was substantially transparent to visible light at room temperature.

酸化亜鉛は、前記したように、常温でエネルギーバンドギャップが3.3eV〜3.6eVであるため、高い透過率で、このように常温で可視光を透過させることができる。   Since zinc oxide has an energy band gap of 3.3 eV to 3.6 eV at normal temperature as described above, visible light can be transmitted at such normal temperature with high transmittance.

例えばエネルギーバンドギャップが3.3eVの場合には、376nm以上の波長域の光を、またエネルギーバンドギャップが3.6eVの場合には、344nm以上の波長域の光を透過させることができる。   For example, when the energy band gap is 3.3 eV, light having a wavelength range of 376 nm or more can be transmitted, and when the energy band gap is 3.6 eV, light having a wavelength range of 344 nm or more can be transmitted.

次に、本実施例による縦型トランジスタ10の電気特性を測定した結果について図8(A)、(B)を用いて説明する。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。本実施例による縦型トランジスタ10に対して、図7(A)に示すような回路を構成して、ソース電極とドレイン電極間、さらにゲート電極に電圧を印加して電流値を測定した。図8(B)は、図8(A)の回路において電圧を印加した場合、ソースードレイン電圧に対するドレイン電流値を示したものであり、ゲート電圧は0.1〜−0.6Vまで−0.1Vごとに測定した結果を示している。   Next, the results of measuring the electrical characteristics of the vertical transistor 10 according to this example will be described with reference to FIGS. However, in the figure, the same reference numerals are given to the parts described above, and the description will be omitted. A circuit as shown in FIG. 7A was configured for the vertical transistor 10 according to this example, and a current value was measured by applying a voltage between the source electrode and the drain electrode and further to the gate electrode. FIG. 8B shows the drain current value with respect to the source-drain voltage when a voltage is applied in the circuit of FIG. 8A, and the gate voltage is from −0.1 to −0.6 V to −0. The result measured every 1V is shown.

図8(B)を参照するに、ソース−ドレイン電圧が、0〜1.5Vの範囲で、ゲート電圧0.1V〜−0.6V、−0.1Vステップでゲート変調されていることがわかる。ソース−ドレイン電流は、0.1μA〜0.5μAの範囲で変化しており、本発明による縦型トランジスタが正常に動作していることが確認された。   Referring to FIG. 8B, it can be seen that the source-drain voltage is gate-modulated in the range of 0 to 1.5 V with a gate voltage of 0.1 V to −0.6 V and −0.1 V steps. . The source-drain current varied in the range of 0.1 μA to 0.5 μA, and it was confirmed that the vertical transistor according to the present invention was operating normally.

また、ソース領域やドレイン領域を有機化合物で形成した従来の縦型トランジスタの場合、本図に示した場合と同程度の電流値を得るためには10V〜50V程度の電圧が必要であり、本実施例の場合には従来の場合と比べて、動作電圧が抑制されていることが確認された。   In the case of a conventional vertical transistor in which a source region and a drain region are formed of an organic compound, a voltage of about 10 V to 50 V is necessary to obtain a current value similar to that shown in the figure. In the case of the example, it was confirmed that the operating voltage was suppressed as compared with the conventional case.

また、縦型トランジスタは上記図6(A)〜(E)に示した以外の様々な材料、製法によっても形成することが可能である。例えば、上記図6(A)〜(E)に示した、上記の製造方法の変形例を、以下に示す。なお、下記の実施例2〜実施例8は、上記実施例1で、図6(A)〜(E)の説明に記載した場合と異なる部分のみを示しており、下記の実施例中に示した以外の工程は上記図6(A)〜(E)の説明に記載した場合と同様にして縦型トランジスタを製造することが可能である。   Further, the vertical transistor can be formed by various materials and manufacturing methods other than those shown in FIGS. For example, a modification of the manufacturing method shown in FIGS. 6A to 6E is shown below. In addition, the following Example 2-Example 8 show only the part which is different from the case described in the description of FIGS. 6 (A) to (E) in Example 1 above, and is shown in the following example. The vertical transistors can be manufactured in the same manner as described in the description of FIGS. 6A to 6E except for the steps described above.

図6(A)の工程において、ソース電極15を形成する場合、Alが添加された酸化亜鉛(AZO)を、膜厚が20nmとなるように形成し、図6(B)の工程においては、酸化亜鉛を、室温、1〜3×10−3Torrの真空条件下でスパッタリングすることにより、膜厚が40nmとなるように成膜してソース領域12を形成した。この場合、ソース電極とソース領域が共に酸化亜鉛より構成され、当該ソース電極の抵抗値が前記ソース領域の抵抗値より低くなるように、当該ソース電極に添加される不純物により、調整されている。このため、ソース電極とソース領域を形成する場合に成膜装置を共通化することが可能となり、ソース電極とソース領域を形成することが容易となり、トランジスタの製造工程が単純となり、製造コストが低減される効果を奏する。 When forming the source electrode 15 in the step of FIG. 6A, zinc oxide (AZO) to which Al is added is formed so as to have a film thickness of 20 nm. In the step of FIG. The source region 12 was formed by sputtering zinc oxide under a vacuum condition of 1 to 3 × 10 −3 Torr at room temperature so as to have a film thickness of 40 nm. In this case, both the source electrode and the source region are made of zinc oxide, and the resistance value of the source electrode is adjusted by the impurity added to the source electrode so as to be lower than the resistance value of the source region. Therefore, it is possible to share a film formation apparatus when forming the source electrode and the source region, and it becomes easy to form the source electrode and the source region, the manufacturing process of the transistor is simplified, and the manufacturing cost is reduced. Has the effect.

図6(B)と、図6(D)に示す工程において、酸化亜鉛に換えて、酸化錫を成膜してそれぞれソース領域12と、ドレイン領域13を形成した。この場合においても、同様に縦型トランジスタが形成された。   In the steps shown in FIGS. 6B and 6D, instead of zinc oxide, a tin oxide film was formed to form a source region 12 and a drain region 13, respectively. In this case as well, a vertical transistor was similarly formed.

図6(B)と、図6(D)に示す工程において、酸化亜鉛に換えて、酸化クロムを成膜してそれぞれソース領域12と、ドレイン領域13を形成した。この場合においても、同様に縦型トランジスタが形成された。   In the steps shown in FIGS. 6B and 6D, instead of zinc oxide, chromium oxide was formed to form the source region 12 and the drain region 13, respectively. In this case as well, a vertical transistor was similarly formed.

図6(C)に示す工程において、Auに換えてPtを用いてゲート電極14を形成した。この場合にも、同様に縦型トランジスタが形成された。   In the step shown in FIG. 6C, the gate electrode 14 was formed using Pt instead of Au. Also in this case, a vertical transistor was similarly formed.

図6(C)に示す工程において、Auに換えてPdを用いてゲート電極14を形成した。この場合にも、同様に縦型トランジスタが形成された。   In the step shown in FIG. 6C, the gate electrode 14 was formed using Pd instead of Au. Also in this case, a vertical transistor was similarly formed.

図6(E)に示す工程において、Auに換えてAlを用いてドレイン電極16を形成した。この場合にも、同様に縦型トランジスタが形成された。   In the step shown in FIG. 6E, the drain electrode 16 was formed using Al instead of Au. Also in this case, a vertical transistor was similarly formed.

図6(E)に示す工程において、Auに換えて導電性ポリアニリンを用いてドレイン電極16を形成した。この場合にも、同様に縦型トランジスタが形成された。   In the step shown in FIG. 6E, the drain electrode 16 was formed using conductive polyaniline instead of Au. Also in this case, a vertical transistor was similarly formed.

また、実施例2〜実施例8に示した縦型トランジスタについても、実施例1に記載した縦型トランジスタの場合と同様に、図8(A)、(B)に示す方法で、I−V特性を測定した。その結果、実施例1による縦型トランジスタと、ほぼ同様の測定結果が得られ、実施例1の場合と同様の効果を奏することが確認された。   Further, for the vertical transistors shown in Examples 2 to 8, as in the case of the vertical transistor described in Example 1, the method shown in FIGS. Characteristics were measured. As a result, the measurement result almost the same as that of the vertical transistor according to Example 1 was obtained, and it was confirmed that the same effect as in Example 1 was obtained.

また、実施例1〜実施例8に記載した縦型トランジスタは、前記したように、可視光を扱う素子に用いると好適であり、可視光を扱う素子の一例として、有機EL層からなる発光層を有する発光素子に、実施例1に記載した縦型トランジスタを用いた例を以下に示す。   Further, as described above, the vertical transistors described in Examples 1 to 8 are suitable for use in an element that handles visible light. As an example of an element that handles visible light, a light emitting layer made of an organic EL layer is used. An example in which the vertical transistor described in Example 1 is used for a light-emitting element having the following:

図9(A)は、本発明の実施例9による発光素子の概略断面図であり、図9(B)はその構造を模式的に示した斜視図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。   FIG. 9A is a schematic cross-sectional view of a light emitting device according to Example 9 of the present invention, and FIG. 9B is a perspective view schematically showing the structure thereof. However, in the figure, the same reference numerals are given to the parts described above, and the description will be omitted.

図9(A)および図9(B)を参照するに、本実施例による発光素子30は、図2に記載した前記縦型トランジスタ10の、前記ドレイン領域13と、ドレイン電極16の間に、有機EL層からなる発光層を含む、電圧の印加により発光する有機発光領域層20を設けた構造を有している。前記ドレイン領域13は、前記有機発光領域層20を介して前記ドレイン電極16と、電気的に接続される構造となっている。   Referring to FIGS. 9A and 9B, the light emitting device 30 according to this example includes a light emitting device 30 between the drain region 13 and the drain electrode 16 of the vertical transistor 10 illustrated in FIG. It has a structure in which an organic light emitting region layer 20 that emits light by applying a voltage is provided, including a light emitting layer made of an organic EL layer. The drain region 13 is electrically connected to the drain electrode 16 through the organic light emitting region layer 20.

本実施例による、発光素子30では、前記有機発光領域層の制御素子(またはスイッチング素子とよぶ場合もある)として前記縦型トランジスタ10を用いている。前記縦型トランジスタ10では、前記ソース領域12およびドレイン領域13が、前記発光領域層20からの発光を透過する。   In the light emitting element 30 according to the present embodiment, the vertical transistor 10 is used as a control element (or sometimes called a switching element) of the organic light emitting region layer. In the vertical transistor 10, the source region 12 and the drain region 13 transmit light emitted from the light emitting region layer 20.

そのため、本図に示すように、縦型トランジスタを、有機発光領域層20と積層するようにして用いることが可能であり、当該トランジスタは当該有機発光領域層20からの発光を実質的に遮ることがない。この場合、トランジスタを発光層と積層するように形成して発光素子を形成することで、当該発光素子を小型化することが可能となり、また発光素子を設計する場合にトランジスタの設置場所についての選択の自由度が向上する効果を奏する。   Therefore, as shown in this figure, it is possible to use a vertical transistor so as to be laminated with the organic light emitting region layer 20, and the transistor substantially blocks light emission from the organic light emitting region layer 20. There is no. In this case, by forming the light emitting element by stacking the transistor with the light emitting layer, it is possible to reduce the size of the light emitting element. There is an effect of improving the degree of freedom.

例えば、表示速度が速い特長を有する有機EL層の制御素子として本実施例によるトランジスタを用いた場合、当該トランジスタの動作速度が速く、またソース領域とドレイン領域が透明であるため、特に好ましい組み合わせとなる。   For example, when the transistor according to this embodiment is used as a control element of the organic EL layer having a feature of high display speed, the operation speed of the transistor is high and the source region and the drain region are transparent. Become.

また、この場合、ソース電極15が可視光に対して透明であると好適であり、ドレイン電極16が可視光に対して透明であると、発光層に対してソース領域側とドレイン領域側の両方向が透明であるため、さらに好適である。   In this case, it is preferable that the source electrode 15 is transparent to visible light, and if the drain electrode 16 is transparent to visible light, both directions of the source region side and the drain region side with respect to the light emitting layer are performed. Is more preferable since it is transparent.

また、前記ゲート電極14には、例えばAuなどの金属が用いられるが、膜厚によっては可視光を実質的に透過するため、ゲート電極には金属材料を用いることが可能である。この場合、ゲート電極14に可視光に対して透明な材料を用いると、発光の透過率が向上し、さらに好適である。   Further, a metal such as Au is used for the gate electrode 14, but a visible light can be substantially transmitted depending on the film thickness, and therefore a metal material can be used for the gate electrode. In this case, it is more preferable to use a material transparent to visible light for the gate electrode 14 because the light transmittance is improved.

前記有機発光領域層20は、有機EL層、例えばAlq3(8−ヒドロキシキノリンアルミニウム)層からなる発光層17を有している。当該発光層17は、前記ドレイン領域13上に形成されており、当該発光層17に電圧が印加されることで、発光する。 The organic light emitting region layer 20 has a light emitting layer 17 made of an organic EL layer, for example, an Alq 3 (8-hydroxyquinoline aluminum) layer. The light emitting layer 17 is formed on the drain region 13 and emits light when a voltage is applied to the light emitting layer 17.

また、前記有機発光領域層20には、発光層と積層されるようにして、発光効率を向上させるための層が形成されていると好適である。例えば、本実施例の場合、前記発光層17上には、α−NPD(ビス−1-NナフチルNフェニルベンジジン)層からなる電荷輸送層18が形成されている。   In addition, it is preferable that the organic light emitting region layer 20 is formed with a layer for improving luminous efficiency so as to be laminated with the light emitting layer. For example, in the present embodiment, a charge transport layer 18 made of an α-NPD (bis-1-N naphthyl N phenylbenzidine) layer is formed on the light emitting layer 17.

さらに、当該電荷輸送層18上に、例えばCuPc(銅フタロシアニン系化合物)層からなる電荷注入層19が形成されている。   Further, a charge injection layer 19 made of, for example, a CuPc (copper phthalocyanine compound) layer is formed on the charge transport layer 18.

また、前記発光層17と、前記ドレイン領域13の間に、発光効率を改善するための層を設けても良い。   Further, a layer for improving luminous efficiency may be provided between the light emitting layer 17 and the drain region 13.

図9(B)は、前記発光素子30の構造を模式的に示した斜視図であるが、本実施例では、前記縦型トランジスタ10に積層するように、前記発光層17を有する前記有機発光領域層20が設置され、当該有機発光領域層20上に前記ドレイン電極16が設置されている。また、図中X部で示す部分では、櫛状に形成された前記ゲート電極14が確認できる。   FIG. 9B is a perspective view schematically showing the structure of the light emitting element 30. In this embodiment, the organic light emitting device having the light emitting layer 17 so as to be stacked on the vertical transistor 10 is used. A region layer 20 is provided, and the drain electrode 16 is provided on the organic light emitting region layer 20. In addition, in the portion indicated by X in the figure, the gate electrode 14 formed in a comb shape can be confirmed.

本実施例による発光素子の、有機発光層領域を構成する、発光層、電化輸送層、電化注入層に用いる有機材料は、例えば、(a)ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、及び、それらの誘導体から選択される少なくとも1種のアセン分子材料、あるいは、 (b)銅フタロシアニン系化合物(CuPc)、アゾ系化合物、ペリレン系化合物、及び、それらの誘導体から選択される少なくとも1種の顔料、あるいは、(c)ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン誘導体(TPD )、トリアリールアミン化合物、(2,2′,7,7′−ジフェニルアミノ−スピロ−9,9′ビフルオレン(Spiro-TAD )、N,N−7−ジ−1−ナフチル−N,N′−ジフェニル−4,4′−ジアミノ−ビフェニル(Spiro-NPB )、4,4′,4″−トリス[3−メチルフェニル−(フェニル)−アミノ]−トリフェニル−アミン(mMTDATA )、2,2′,7,7′−テトラキス(2,2−ジフェニルビニル)スピロ−9,9′−ビフルオレン(Spiro-DPVBi )、4,4′,ビス(2,2−ジフェニルビニル)ビフェニル(DPVBi)、アルミニウム−トリソキシキノリン(Alq)、8−ヒドロキシキノリンアルミニウム(Alq3)、トリス(4−メチル−8−ヒドロキシキノレート)アルミニウム錯化合物(Almq3 )、及び、それらの誘導体から選択される少なくとも1種の低分子化合物、あるいは、(d)ポリ−p−フェニレンビニレン(PPV )、ビフェニル基を有するポリマー(Biphenyl-Monomers )、ジアルコキシ基を有するポリマー(Dialkoxy-Monomers)、アルコキシ−フェニル−PPV、フェニル−PPV 、フェニル−ジアルコキシ−PPVコポリマー、ポリ(2−メトキシ−5−(2′−エチル−ヘキシルオキシ)−1,4−フェニレンビニレン)(MEH-PPV )、PEDOT:ポリ(エチレンジオキシチオフェン)(PEDOT)、ポリスチレンスルフォン酸(PSS )、ポリアニリン(PANI)、ポリ−N−ビニルカルバゾール、ハロゲン化ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、及び、それらの変性体から選択される少なくとも1種の高分子化合物、あるいは、(e)トリフェニルアミン誘導体(TPD )、トリアリールアミン化合物、(2,2′,7,7′−ジフェニルアミノ−スピロ−9,9′ビフルオレン(Spiro-TAD )、N,N−7−ジ−1−ナフチル−N,N′−ジフェニル−4,4′−ジアミノ−ビフェニル(Spiro-NPB )、4,4′,4″−トリス[3−メチルフェニル−(フェニル)−アミノ]−トリフェニル−アミン(mMTDATA )、及び、それらの誘導体から選択される少なくとも1種の低分子化合物、あるいは、(f)ポリ(エチレンジオキシチオフェン)(PEDOT)、ポリスチレンスルフォン酸(PSS)、ポリアニリン(PANI)、及び、それらの変性体から選択される少なくとも1種の高分子化合物、のいずれかを含む材料よりなると、有機発光領域層の発光効率が良好となり、好適である。   Examples of the organic materials used in the light emitting layer, the electrified transport layer, and the electrified injection layer constituting the organic light emitting layer region of the light emitting device according to this example are (a) naphthalene, anthracene, tetracene, pentacene, hexacene, and the like. At least one acene molecular material selected from the derivatives of: or (b) at least one pigment selected from copper phthalocyanine compounds (CuPc), azo compounds, perylene compounds, and derivatives thereof, Or (c) hydrazone compound, triphenylmethane compound, diphenylmethane compound, stilbene compound, arylvinyl compound, pyrazoline compound, triphenylamine derivative (TPD), triarylamine compound, (2,2 ', 7,7'- Diphenylamino-spiro-9,9 'bifluorene (Spiro-TAD), N N-7-di-1-naphthyl-N, N'-diphenyl-4,4'-diamino-biphenyl (Spiro-NPB), 4,4 ', 4 "-tris [3-methylphenyl- (phenyl)- Amino] -triphenyl-amine (mMTDATA), 2,2 ', 7,7'-tetrakis (2,2-diphenylvinyl) spiro-9,9'-bifluorene (Spiro-DPVBi), 4,4', bis (2,2-diphenylvinyl) biphenyl (DPVBi), aluminum-trisoxyquinoline (Alq), 8-hydroxyquinoline aluminum (Alq3), tris (4-methyl-8-hydroxyquinolate) aluminum complex compound (Almq3), And at least one low-molecular compound selected from derivatives thereof, or (d) poly-p-phenylene vinylene (PPV), a polymer having a biphenyl group (Bipheny) l-Monomers), polymers having dialkoxy groups (Dialkoxy-Monomers), alkoxy-phenyl-PPV, phenyl-PPV, phenyl-dialkoxy-PPV copolymers, poly (2-methoxy-5- (2'-ethyl-hexyl) Oxy) -1,4-phenylene vinylene) (MEH-PPV), PEDOT: poly (ethylenedioxythiophene) (PEDOT), polystyrene sulfonic acid (PSS), polyaniline (PANI), poly-N-vinylcarbazole, halogenated At least one polymer selected from poly-N-vinylcarbazole, polyvinylpyrene, polyvinylanthracene, pyreneformaldehyde resin, ethylcarbazole formaldehyde resin, and modified products thereof, or (e) a triphenylamine derivative ( TPD), triarylamine compound, (2,2 ' 7,7'-diphenylamino-spiro-9,9 'bifluorene (Spiro-TAD), N, N-7-di-1-naphthyl-N, N'-diphenyl-4,4'-diamino-biphenyl (Spiro) -NPB), 4,4 ', 4 "-tris [3-methylphenyl- (phenyl) -amino] -triphenyl-amine (mMTDATA), and at least one low molecular weight compound selected from derivatives thereof Or (f) at least one polymer compound selected from poly (ethylenedioxythiophene) (PEDOT), polystyrene sulfonic acid (PSS), polyaniline (PANI), and modified products thereof It is preferable that the organic light emitting region layer has a good light emission efficiency.

次に、本実施例による発光素子の製造方法について、図10(A)〜(C)に基づき、手順を追って以下に説明する。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。   Next, the manufacturing method of the light-emitting element according to this example will be described below with reference to FIGS. 10 (A) to 10 (C). However, in the figure, the same reference numerals are given to the parts described above, and the description will be omitted.

まず、図10(A)に示すまでの工程は、図6(D)に示すまでの工程と同一であり、ここまでの工程は、実施例1に示した縦型トランジスタの製造方法と同様である。ただし、トランジスタの大きさや電極の形状などの寸法は、発光素子の形状に合わせて任意に変更している。   First, the steps up to FIG. 10A are the same as the steps up to FIG. 6D, and the steps up to this point are the same as the vertical transistor manufacturing method shown in the first embodiment. is there. However, dimensions such as the size of the transistor and the shape of the electrode are arbitrarily changed in accordance with the shape of the light-emitting element.

次に、図10(B)に示す工程において、有機発光材料(有機EL材料)である、例えば、Alqを3〜5×10−4Torrの真空条件下において、抵抗加熱により蒸着することにより、膜厚が100nmとなるように形成し、発光層17を形成した。 Next, in the step shown in FIG. 10 (B), for example, Alq 3 which is an organic light emitting material (organic EL material) is deposited by resistance heating under vacuum conditions of 3 to 5 × 10 −4 Torr. The light emitting layer 17 was formed so as to have a thickness of 100 nm.

次に、前記発光層17の上に、例えば、α−NPD層を3〜5×10−4Torrの真空条件下において、抵抗加熱により蒸着することにより、膜厚が80nmとなるように形成し、電荷輸送層18を形成した。 Next, on the light emitting layer 17, for example, an α-NPD layer is deposited by resistance heating under a vacuum condition of 3 to 5 × 10 −4 Torr so as to have a film thickness of 80 nm. The charge transport layer 18 was formed.

次に、前記電荷輸送層18の上に、例えば、CuPc層を3〜5×10−4Torrの真空条件下において、抵抗加熱により蒸着することにより、膜厚が30nmとなるように形成し、電荷注入層19を形成した。 Next, on the charge transport layer 18, for example, a CuPc layer is deposited by resistance heating under a vacuum condition of 3 to 5 × 10 −4 Torr to form a film thickness of 30 nm, A charge injection layer 19 was formed.

次に、図10(C)に示す工程において、前記電荷注入層19の上に、メタルマスクを配置して、電極材料である、例えばAuを成膜してドレイン電極16を形成した。   Next, in the step shown in FIG. 10C, a metal mask is disposed on the charge injection layer 19 and, for example, Au as an electrode material is formed to form the drain electrode 16.

このようにして、図9に示す発光素子30を形成した。   Thus, the light emitting element 30 shown in FIG. 9 was formed.

図10は、本実施例による発光素子の、ソース電極15とソース領域12の積層膜(ITO電極と酸化亜鉛層が積層された状態の薄膜)の、常温での透過特性と、発光層(Alq層)からの発光のスペクトルを示す図である。但し、発光スペクトルの強度は任意単位である。 FIG. 10 shows the transmission characteristics at room temperature of the laminated film of the source electrode 15 and the source region 12 (thin film in which the ITO electrode and the zinc oxide layer are laminated) and the light emitting layer (Alq It is a figure which shows the spectrum of the light emission from ( 3 layers). However, the intensity of the emission spectrum is an arbitrary unit.

図11を参照するに、可視光といわれる、400nm〜770nmの波長域において、ソース電極とソース領域の積層膜は、透過率が80%以上であり、さらに、発光層の発光スペクトルの強度が高い波長域において、透過率が80%以上であることがわかる。このため、本実施例による発光素子は、発光層からの発光を高効率で利用することが可能であることが確認された。   Referring to FIG. 11, in the wavelength range of 400 nm to 770 nm, which is referred to as visible light, the laminated film of the source electrode and the source region has a transmittance of 80% or more, and the emission spectrum of the light emitting layer has high intensity. It can be seen that the transmittance is 80% or more in the wavelength region. For this reason, it was confirmed that the light emitting device according to this example can use light emitted from the light emitting layer with high efficiency.

次に、本実施例による発光素子30の特性を測定した結果についてソース電極とドレイン電極間、さらにゲート電極に電圧を印加し、発光素子の特性を調べたところ、従来の発光素子、例えば有機半導体層を用いたトランジスタなどを用いた場合に比べて、良好な性能を有していることが確認された。   Next, as a result of measuring the characteristics of the light emitting element 30 according to this example, a voltage was applied between the source electrode and the drain electrode and further to the gate electrode to examine the characteristics of the light emitting element. Compared to the case where a transistor using a layer or the like was used, it was confirmed that the film had better performance.

また、発光素子は、上記図10(A)〜(C)に示した以外の様々な材料、製法によっても形成することが可能である。例えば、上記図10(A)〜(C)に示した、上記の製造方法の変形例を、以下に示す。なお、下記の実施例10〜実施例15は、上記実施例9で、図10(A)〜(C)の説明に記載した場合と異なる部分のみを示しており、下記の実施例中に示した以外の工程は上記図10(A)〜(C)の説明に記載した場合と同様にして発光素子を製造することが可能である。   The light-emitting element can also be formed by various materials and manufacturing methods other than those shown in FIGS. For example, a modification of the manufacturing method shown in FIGS. 10A to 10C is shown below. In addition, the following Examples 10 to 15 show only parts different from those described in the description of FIGS. 10 (A) to (C) in Example 9 above, and are shown in the following examples. Steps other than those described above can be used to manufacture a light-emitting element in the same manner as described in the description of FIGS. 10A to 10C.

図10(B)の工程において、アルコキシフェニルPPV 溶液を塗布により成膜して発光層17を形成した以外は、実施例9同様にして発光素子を形成した。   In the process of FIG. 10B, a light emitting device was formed in the same manner as in Example 9 except that the light emitting layer 17 was formed by coating an alkoxyphenyl PPV solution.

図10(B)の工程において、Spiro-TADを成膜して電荷輸送層18を形成した以外は、実施例9同様にして発光素子を形成した。   A light emitting element was formed in the same manner as in Example 9, except that Spiro-TAD was formed to form the charge transport layer 18 in the step of FIG.

図10(B)の工程において、PEDOT 溶液を塗布により成膜して電荷輸送層18を形成した以外は、実施例9同様にして有機発光トランジスタを形成した。   In the process of FIG. 10B, an organic light emitting transistor was formed in the same manner as in Example 9 except that the charge transport layer 18 was formed by coating a PEDOT solution.

図10(B)の工程において、PPS 溶液を塗布により成膜して電荷輸送層18を形成した以外は、実施例9と同様にして発光素子を形成した。   In the process of FIG. 10B, a light emitting device was formed in the same manner as in Example 9 except that the charge transport layer 18 was formed by coating a PPS solution.

図10(C)の工程において、電化注入層19の上面にメタルマスクを配置して、電極材料であるAgを成膜してドレイン電極16を形成した以外は、実施例9と同様にして発光素子を形成した。   In the process of FIG. 10C, light emission was performed in the same manner as in Example 9 except that a metal mask was placed on the upper surface of the charge injection layer 19 and the electrode electrode material Ag was formed to form the drain electrode 16. An element was formed.

図10(C)の工程において、電化注入層19の上面にメタルマスクを配置して、電極材料であるPANIを塗布により成膜してドレイン電極16を形成した以外は、実施例9と同様にして発光素子を形成した。   10C, a metal mask is disposed on the upper surface of the charge injection layer 19, and the drain electrode 16 is formed by coating PANI which is an electrode material. Thus, a light emitting element was formed.

また、実施例10〜実施例15に示した発光素子についても、実施例9に記載した発光素子の場合と同様に、電流密度に対する光出力の関係、および電圧に対する電流密度の関係を測定した。その結果、実施例9の発光素子と、略同様の測定結果が得られ、実施例9の場合と同様の効果を奏することが確認された。   For the light-emitting elements shown in Examples 10 to 15, the relationship between the light output with respect to the current density and the relationship with respect to the voltage were measured as in the case of the light-emitting element described in Example 9. As a result, substantially the same measurement results as those of the light-emitting element of Example 9 were obtained, and it was confirmed that the same effects as those of Example 9 were obtained.

また、実施例9〜実施例15では、実施例1〜実施例8に記載した縦型トランジスタを適用する素子として、発光素子の場合を例にとって説明したが、本発明はこれに限定されるものではない。例えば、受光素子や、光電変換素子、太陽電池など、受光部を有する素子にも広く適用することが可能である。また、発光素子に適用する場合にも有機EL層を有する発光素子に限定されず、他の発光素子にも適用することが可能であることは明らかである。   Further, in the ninth to fifteenth embodiments, the case where the vertical transistor described in the first to eighth embodiments is applied has been described by taking the case of a light emitting element as an example. However, the present invention is not limited thereto. is not. For example, the present invention can be widely applied to elements having a light receiving portion, such as a light receiving element, a photoelectric conversion element, and a solar cell. Further, when applied to a light-emitting element, it is obvious that the present invention is not limited to a light-emitting element having an organic EL layer and can be applied to other light-emitting elements.

以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。   Although the present invention has been described with reference to the preferred embodiments, the present invention is not limited to the specific embodiments described above, and various modifications and changes can be made within the scope described in the claims.

本発明によれば、キャリアの移動度が高く、可視光を透過することが可能であり、動作速度が高速度である、縦型トランジスタ、および当該縦型トランジスタを用いた発光素子を提供することが可能となる。   According to the present invention, it is possible to provide a vertical transistor that has high carrier mobility, can transmit visible light, and has a high operation speed, and a light-emitting element using the vertical transistor. Is possible.

従来の縦型トランジスタの概略を示す断面図である。It is sectional drawing which shows the outline of the conventional vertical transistor. (A)は実施例1による縦型トランジスタの概略断面図であり、(B)は、(A)の縦型トランジスタのA−A断面図である。(A) is a schematic sectional drawing of the vertical transistor by Example 1, (B) is AA sectional drawing of the vertical transistor of (A). 図2のトランジスタのキャリアポテンシャルエネルギーを示す図である。FIG. 3 is a diagram showing carrier potential energy of the transistor of FIG. 2. (A)〜(C)は、ゲート電極の形状の例を示す図である。(A)-(C) are figures which show the example of the shape of a gate electrode. 酸化亜鉛の結晶系を示す図である。It is a figure which shows the crystal system of a zinc oxide. (A)〜(E)は、図2に示した縦型トランジスタの製造方法について示した図である。(A)-(E) are the figures shown about the manufacturing method of the vertical transistor shown in FIG. 図2の縦型トランジスタの、ソース電極とソース領域の、常温での光の透過特性を示す図である。FIG. 3 is a diagram illustrating light transmission characteristics at normal temperature of a source electrode and a source region of the vertical transistor of FIG. 2. (A)は、図2の縦型トランジスタの回路図であり、(B)は、図2の縦型トランジスタの特性を調べた結果を示した図である。FIG. 3A is a circuit diagram of the vertical transistor of FIG. 2, and FIG. 3B is a diagram illustrating a result of examining characteristics of the vertical transistor of FIG. 2. (A)は、実施例9による発光素子の概略断面図であり、(B)はその概略を示す斜視図である。(A) is a schematic sectional drawing of the light emitting element by Example 9, (B) is a perspective view which shows the outline. (A)〜(C)は、図8の発光素子の製造方法を示した図である。(A)-(C) are the figures which showed the manufacturing method of the light emitting element of FIG. 図8の発光素子の光透過特性と、発光層の発光スペクトルを示すグラフである。It is a graph which shows the light transmission characteristic of the light emitting element of FIG. 8, and the emission spectrum of a light emitting layer.

符号の説明Explanation of symbols

10,100 縦型トランジスタ
11 基板
101,15 ソース電極
102,16 ドレイン電極
103,14 ゲート電極
104 半導体層
12 ドレイン領域
13 ソース領域
14A,14B 低誘電率絶縁層
17 発光層
18 電荷輸送層
19 電荷注入層
20 有機発光領域層
DESCRIPTION OF SYMBOLS 10,100 Vertical transistor 11 Substrate 101, 15 Source electrode 102, 16 Drain electrode 103, 14 Gate electrode 104 Semiconductor layer 12 Drain region 13 Source region 14A, 14B Low dielectric constant insulating layer 17 Light emitting layer 18 Charge transport layer 19 Charge injection Layer 20 Organic light emitting area layer

Claims (20)

キャリアを放出するソース領域と、
当該ソース領域から当該キャリアを受け取るドレイン領域と、
当該キャリア領域とドレイン領域の間に形成されたゲート電極と、を有する縦型トランジスタであって、
前記ソース領域および前記ドレイン領域が金属酸化物層よりなり、前記ゲート電極近傍に、当該金属酸化物層より誘電率が低い低誘電率絶縁層が形成されていることを特徴とする縦型トランジスタ。
A source region that emits carriers;
A drain region for receiving the carriers from the source region;
A vertical transistor having a gate electrode formed between the carrier region and the drain region,
A vertical transistor, wherein the source region and the drain region are made of a metal oxide layer, and a low dielectric constant insulating layer having a dielectric constant lower than that of the metal oxide layer is formed in the vicinity of the gate electrode.
前記低誘電率絶縁層は、前記ゲート電極と前記ソース領域の間に形成されていることを特徴とする請求項1記載の縦型トランジスタ。   2. The vertical transistor according to claim 1, wherein the low dielectric constant insulating layer is formed between the gate electrode and the source region. 前記低誘電率絶縁層は、前記ゲート電極と前記ドレイン領域の間に形成されていることを特徴とする請求項1または2記載の縦型トランジスタ。   3. The vertical transistor according to claim 1, wherein the low dielectric constant insulating layer is formed between the gate electrode and the drain region. 前記金属酸化物層は酸化亜鉛層からなることを特徴とする請求項1乃至3のうち、いずれか1項記載の縦型トランジスタ。   4. The vertical transistor according to claim 1, wherein the metal oxide layer is a zinc oxide layer. 前記酸化亜鉛層の優先配向が<002>方向と<004>方向であることを特徴とする請求項4記載の縦型トランジスタ。   5. The vertical transistor according to claim 4, wherein the preferential orientation of the zinc oxide layer is a <002> direction and a <004> direction. 前記ソース領域および前記ドレイン領域が、可視光域の光を透過することを特徴とする請求項1乃至5のうち、いずれか1項記載の縦型トランジスタ。   6. The vertical transistor according to claim 1, wherein the source region and the drain region transmit light in a visible light region. 前記ソース領域および前記ドレイン領域のエネルギーバンドギャップが3.3eV〜3.6eVであることを特徴とする請求項1乃至6のうち、いずれか1項記載の縦型トランジスタ。   The vertical transistor according to any one of claims 1 to 6, wherein an energy band gap of the source region and the drain region is 3.3 eV to 3.6 eV. 前記ソース領域には、当該ソース領域のキャリア濃度を調整するための不純物が添加されていることを特徴とする請求項1乃至7のうち、いずれか1項記載の縦型トランジスタ。   The vertical transistor according to claim 1, wherein an impurity for adjusting a carrier concentration of the source region is added to the source region. 前記ドレイン領域には、当該ドレイン領域のキャリア濃度を調整するための不純物が添加されていることを特徴とする請求項1乃至8のうち、いずれか1項記載の縦型トランジスタ。   9. The vertical transistor according to claim 1, wherein an impurity for adjusting a carrier concentration of the drain region is added to the drain region. 前記不純物は、Al,Ga,InおよびBよりなる群より選ばれる材料を含むことを特徴とする請求項8または9記載の縦型トランジスタ。   10. The vertical transistor according to claim 8, wherein the impurity includes a material selected from the group consisting of Al, Ga, In, and B. 前記ゲート電極は櫛状に形成されていることを特徴とする請求項1乃至10のうち、いずれか1項記載の縦型トランジスタ。   11. The vertical transistor according to claim 1, wherein the gate electrode is formed in a comb shape. 前記ゲート電極は、メッシュ状、または多孔板状に形成されていることを特徴とする請求項1乃至10のうち、いずれか1項記載の縦型トランジスタ。   The vertical transistor according to any one of claims 1 to 10, wherein the gate electrode is formed in a mesh shape or a perforated plate shape. 前記ソース領域に電気的に接続されるソース電極と、前記ドレイン領域に電気的に接続されるドレイン電極を設けたことを特徴とする請求項1乃至12のうち、いずれか1項記載の縦型トランジスタ。   The vertical type according to any one of claims 1 to 12, further comprising a source electrode electrically connected to the source region and a drain electrode electrically connected to the drain region. Transistor. 前記ソース電極が、前記金属酸化物層を形成する金属酸化物よりなり、当該ソース電極の抵抗値が前記ソース領域の抵抗値より低くなるように、当該ソース電極に添加される不純物により、調整されていることを特徴とする請求項13記載の縦型トランジスタ。   The source electrode is made of a metal oxide that forms the metal oxide layer, and is adjusted by impurities added to the source electrode so that the resistance value of the source electrode is lower than the resistance value of the source region. The vertical transistor according to claim 13, wherein: 前記ソース電極と前記ドレイン電極は対向するように形成されていることを特徴とする請求項13または14記載の縦型トランジスタ。   15. The vertical transistor according to claim 13, wherein the source electrode and the drain electrode are formed to face each other. 前記ソース電極は基板上に形成され、
前記ソース電極上に前記ソース領域が形成され、
前記ソース領域上に、前記低誘電率絶縁層および前記ゲート電極が形成され、
前記低誘電率絶縁層および前記ゲート電極上に前記ドレイン領域が形成され、
前記ドレイン領域上に前記ドレイン電極が形成されていることを特徴とする請求項13乃至15のうち、いずれか1項記載の縦型トランジスタ。
The source electrode is formed on a substrate;
The source region is formed on the source electrode;
The low dielectric constant insulating layer and the gate electrode are formed on the source region,
The drain region is formed on the low dielectric constant insulating layer and the gate electrode;
The vertical transistor according to claim 13, wherein the drain electrode is formed on the drain region.
前記第ソース電極、ドレイン電極およびゲート電極が、クロム(Cr)、Ta(タリウム)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)、リチウム(Li)、カルシウム(Ca)、導電性金属酸化物、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル、及び、導電性ポリマーよりなる群から選択される少なくとも1種の材料を含むことを特徴とする請求項13乃至16のうち、いずれか1項に記載の縦型トランジスタ。   The first source electrode, the drain electrode, and the gate electrode are made of chromium (Cr), Ta (thallium), titanium (Ti), copper (Cu), aluminum (Al), molybdenum (Mo), tungsten (W), nickel (Ni ), Gold (Au), palladium (Pd), platinum (Pt), silver (Ag), tin (Sn), lithium (Li), calcium (Ca), conductive metal oxide, conductive polyaniline, conductive polypyrrole The vertical transistor according to claim 13, comprising at least one material selected from the group consisting of conductive polythiazyl, and conductive polymer. 請求項13乃至17のうち、いずれか1項記載の縦型トランジスタの、前記ドレイン領域と前記ドレイン電極の間に、電圧が印加されることで発光する有機発光領域層を設け、当該ドレイン領域は当該ドレイン電極と当該有機発光領域層を介して電気的に接続される構造としたことを特徴とする発光素子。   18. The vertical transistor according to claim 13, wherein an organic light-emitting region layer that emits light when a voltage is applied is provided between the drain region and the drain electrode. A light-emitting element having a structure in which the drain electrode and the organic light-emitting region layer are electrically connected to each other. 前記有機発光領域層は、発光層、電荷輸送層および電荷注入層を有することを特徴とする請求項18記載の発光素子。   The light emitting device according to claim 18, wherein the organic light emitting region layer has a light emitting layer, a charge transport layer, and a charge injection layer. 前記発光層、電荷輸送層および電荷注入層は、
(a)ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、及び、それらの誘導体から選択される少なくとも1種のアセン分子材料、あるいは、
(b)銅フタロシアニン系化合物(CuPc)、アゾ系化合物、ペリレン系化合物、及び、それらの誘導体から選択される少なくとも1種の顔料、あるいは、
(c)ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン誘導体(TPD )、トリアリールアミン化合物、(2,2′,7,7′−ジフェニルアミノ−スピロ−9,9′ビフルオレン(Spiro-TAD )、N,N−7−ジ−1−ナフチル−N,N′−ジフェニル−4,4′−ジアミノ−ビフェニル(Spiro-NPB )、4,4′,4″−トリス[3−メチルフェニル−(フェニル)−アミノ]−トリフェニル−アミン(mMTDATA )、2,2′,7,7′−テトラキス(2,2−ジフェニルビニル)スピロ−9,9′−ビフルオレン(Spiro-DPVBi )、4,4′,ビス(2,2−ジフェニルビニル)ビフェニル(DPVBi)、アルミニウム−トリソキシキノリン(Alq)、8−ヒドロキシキノリンアルミニウム(Alq)、トリス(4−メチル−8−ヒドロキシキノレート)アルミニウム錯化合物(Almq )、及び、それらの誘導体から選択される少なくとも1種の低分子化合物、あるいは、
(d)ポリ−p−フェニレンビニレン(PPV )、ビフェニル基を有するポリマー(Biphenyl-Monomers )、ジアルコキシ基を有するポリマー(Dialkoxy-Monomers)、アルコキシ−フェニル−PPV 、フェニル−PPV 、フェニル−ジアルコキシ−PPVコポリマー、 ポリ(2−メトキシ−5−(2′−エチル−ヘキシルオキシ)−1,4−フェニレンビニレン)(MEH-PPV )、PEDOT:ポリ(エチレンジオキシチオフェン)(PEDOT)、ポリスチレンスルフォン酸(PSS )、ポリアニリン(PANI)、ポリ−N−ビニルカルバゾール、ハロゲン化ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、及び、それらの変性体から選択される少なくとも1種の高分子化合物、あるいは、
(e)トリフェニルアミン誘導体(TPD )、トリアリールアミン化合物、(2,2′,7,7′−ジフェニルアミノ−スピロ−9,9′ビフルオレン(Spiro-TAD )、N,N−7−ジ−1−ナフチル−N,N′−ジフェニル−4,4′−ジアミノ−ビフェニル(Spiro-NPB )、4,4′,4″−トリス[3−メチルフェニル−(フェニル)−アミノ]−トリフェニル−アミン(mMTDATA )、及び、それらの誘導体から選択される少なくとも1種の低分子化合物、あるいは、
(f)ポリ(エチレンジオキシチオフェン)(PEDOT)、ポリスチレンスルフォン酸(PSS)、ポリアニリン(PANI)、及び、それらの変性体から選択される少なくとも1種の高分子化合物、のいずれかを含む材料よりなることを特徴とする請求項19記載の発光素子。
The light emitting layer, charge transport layer and charge injection layer are:
(A) at least one acene molecular material selected from naphthalene, anthracene, tetracene, pentacene, hexacene, and derivatives thereof, or
(B) at least one pigment selected from a copper phthalocyanine compound (CuPc), an azo compound, a perylene compound, and derivatives thereof, or
(C) Hydrazone compounds, triphenylmethane compounds, diphenylmethane compounds, stilbene compounds, arylvinyl compounds, pyrazoline compounds, triphenylamine derivatives (TPD), triarylamine compounds, (2,2 ', 7,7'-diphenylamino) -Spiro-9,9 'bifluorene (Spiro-TAD), N, N-7-di-1-naphthyl-N, N'-diphenyl-4,4'-diamino-biphenyl (Spiro-NPB), 4,4 ', 4 "-Tris [3-methylphenyl- (phenyl) -amino] -triphenyl-amine (mMTDATA), 2,2', 7,7'-tetrakis (2,2-diphenylvinyl) spiro-9, 9'-bifluorene (Spiro-DPVBi), 4,4 ', bis (2,2-diphenylvinyl) biphenyl (DPVBi), aluminum-trisoxyquinoline (Alq) At least one low molecular weight compound selected from 8-hydroxyquinoline aluminum (Alq 3 ), tris (4-methyl-8-hydroxyquinolate) aluminum complex (Almq 3 ), and derivatives thereof, or
(D) Poly-p-phenylene vinylene (PPV), polymer having biphenyl group (Biphenyl-Monomers), polymer having dialkoxy group (Dialkoxy-Monomers), alkoxy-phenyl-PPV, phenyl-PPV, phenyl-dialkoxy -PPV copolymer, poly (2-methoxy-5- (2'-ethyl-hexyloxy) -1,4-phenylenevinylene) (MEH-PPV), PEDOT: poly (ethylenedioxythiophene) (PEDOT), polystyrene sulfone Selected from acids (PSS), polyaniline (PANI), poly-N-vinylcarbazole, halogenated poly-N-vinylcarbazole, polyvinylpyrene, polyvinylanthracene, pyreneformaldehyde resin, ethylcarbazole formaldehyde resin, and modified products thereof At least one polymer compound, or ,
(E) Triphenylamine derivative (TPD), triarylamine compound, (2,2 ', 7,7'-diphenylamino-spiro-9,9' bifluorene (Spiro-TAD), N, N-7-di -1-naphthyl-N, N′-diphenyl-4,4′-diamino-biphenyl (Spiro-NPB), 4,4 ′, 4 ″ -tris [3-methylphenyl- (phenyl) -amino] -triphenyl -At least one low molecular weight compound selected from amines (mMTDATA) and their derivatives, or
(F) A material containing any one of poly (ethylenedioxythiophene) (PEDOT), polystyrene sulfonic acid (PSS), polyaniline (PANI), and at least one polymer compound selected from modified products thereof The light emitting device according to claim 19, further comprising:
JP2005210216A 2005-07-20 2005-07-20 Vertical transistor and light emitting element Pending JP2007027566A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005210216A JP2007027566A (en) 2005-07-20 2005-07-20 Vertical transistor and light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005210216A JP2007027566A (en) 2005-07-20 2005-07-20 Vertical transistor and light emitting element

Publications (1)

Publication Number Publication Date
JP2007027566A true JP2007027566A (en) 2007-02-01

Family

ID=37787903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005210216A Pending JP2007027566A (en) 2005-07-20 2005-07-20 Vertical transistor and light emitting element

Country Status (1)

Country Link
JP (1) JP2007027566A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009223272A (en) * 2008-03-14 2009-10-01 National Chiao Tung Univ Passive matrix organic light emitting diode display device
JP2012054479A (en) * 2010-09-02 2012-03-15 Chiba Univ Organic semiconductor device and method of manufacturing the same
US8564130B2 (en) 2007-08-31 2013-10-22 Dai Nippon Printing Co., Ltd. Vertical organic transistor, method for manufacturing the vertical organic transistor, and light emitting element
US8933238B2 (en) 2013-03-11 2015-01-13 Saudi Basic Industries Corporation Aryloxy-phthalocyanines of group III metals
US9040710B2 (en) 2013-03-11 2015-05-26 Saudi Basic Industries Corporation Aryloxy-phthalocyanines of group IV metals
CN111370587A (en) * 2018-12-25 2020-07-03 广东聚华印刷显示技术有限公司 Light emitting transistor and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282871A (en) * 1991-03-12 1992-10-07 Fuji Electric Co Ltd Thin film solar cell
JP2003037268A (en) * 2001-07-24 2003-02-07 Minolta Co Ltd Semiconductor element and manufacturing method therefor
JP2003324203A (en) * 2002-04-30 2003-11-14 Sharp Corp Static induction transistor
JP2004006476A (en) * 2002-05-31 2004-01-08 Ricoh Co Ltd Vertical type organic transistor
JP2004047881A (en) * 2002-07-15 2004-02-12 Pioneer Electronic Corp Organic semiconductor device and its manufacturing method
JP4698160B2 (en) * 2004-03-26 2011-06-08 株式会社リコー Vertical transistor and light emitting device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282871A (en) * 1991-03-12 1992-10-07 Fuji Electric Co Ltd Thin film solar cell
JP2003037268A (en) * 2001-07-24 2003-02-07 Minolta Co Ltd Semiconductor element and manufacturing method therefor
JP2003324203A (en) * 2002-04-30 2003-11-14 Sharp Corp Static induction transistor
JP2004006476A (en) * 2002-05-31 2004-01-08 Ricoh Co Ltd Vertical type organic transistor
JP2004047881A (en) * 2002-07-15 2004-02-12 Pioneer Electronic Corp Organic semiconductor device and its manufacturing method
JP4698160B2 (en) * 2004-03-26 2011-06-08 株式会社リコー Vertical transistor and light emitting device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564130B2 (en) 2007-08-31 2013-10-22 Dai Nippon Printing Co., Ltd. Vertical organic transistor, method for manufacturing the vertical organic transistor, and light emitting element
JP2009223272A (en) * 2008-03-14 2009-10-01 National Chiao Tung Univ Passive matrix organic light emitting diode display device
JP2012054479A (en) * 2010-09-02 2012-03-15 Chiba Univ Organic semiconductor device and method of manufacturing the same
US8933238B2 (en) 2013-03-11 2015-01-13 Saudi Basic Industries Corporation Aryloxy-phthalocyanines of group III metals
US9040710B2 (en) 2013-03-11 2015-05-26 Saudi Basic Industries Corporation Aryloxy-phthalocyanines of group IV metals
US9362509B2 (en) 2013-03-11 2016-06-07 Saudi Basic Industries Corporation Aryloxy-phthalocyanines of group IV metals
CN111370587A (en) * 2018-12-25 2020-07-03 广东聚华印刷显示技术有限公司 Light emitting transistor and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US7276728B2 (en) Vertical organic transistor
KR101497744B1 (en) Nanotube enabled, gate-voltage controlled light emitting diodes
Seo et al. Solution‐processed organic light‐emitting transistors incorporating conjugated polyelectrolytes
US7126153B2 (en) Organic transistor
JP4234952B2 (en) Vertical organic transistor
US7923721B2 (en) Electromagnetically protected organic thin film transistor
EP1385220A2 (en) Organic semiconductor device
JP2004103905A (en) Organic semiconductor element
JP4283515B2 (en) Vertical organic transistor
US7750339B2 (en) Electronic device including a field effect transistor having an organic semiconductor channel
KR100805700B1 (en) An organic electronic device, and a manufacturing method thereof
JP2005286329A (en) Organic field effect transistor, flat display device comprising the same, and method for manufacturing the organic field effect transistor
JP2004335557A (en) Vertical organic transistor
JP2007027566A (en) Vertical transistor and light emitting element
WO2013122198A1 (en) Organic light-emitting transistor having second gate electrode
JP4698160B2 (en) Vertical transistor and light emitting device
JP2008010566A (en) Semiconductor device
US20100084638A1 (en) Thin Film Transistor
KR101124545B1 (en) Organic thin film transistor and method of manufacturing the same
WO2022168771A1 (en) Manufacturing method of display and display
JP7428977B2 (en) Display manufacturing method and display
JP6355288B1 (en) Electrode, structure and manufacturing method thereof, connection structure, and element using the electrode
JP2008010565A (en) Semiconductor device
WO2018199258A1 (en) Electrode, structure and method for manufacturing same, connection structure, and element in which said electrode is used
Watanabe et al. Vertical type organic transistor for flexible sheet display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508