JP2010073840A - 固体撮像素子及びその製造方法 - Google Patents

Abstract

【課題】信号電荷の転送ゲートに縦型ゲート構造を採用した固体撮像素子において、信号電荷の転送能力の向上と耐圧性の向上を両立させる。
【解決手段】半導体基板１と、半導体基板１に形成されたフォトダイオード２と、フォトダイオード２上に位置して半導体基板１に形成されたトレンチ３と、少なくともトレンチ３の側壁面を覆う状態で形成されたゲート絶縁膜５と、トレンチ５を埋め込む状態で形成されたゲート電極６とを備える固体撮像素子の構成として、トレンチ３の側壁面を覆うゲート絶縁膜５の物理的な膜厚を、トレンチ３の上部よりも下部の方が厚いものとする。
【選択図】図１

Description

本発明は、固体撮像素子及びその製造方法に関する。詳しくは、縦型ゲート構造を採用した固体撮像素子とその製造方法に関する。

ＣＭＯＳイメージセンサやＣＣＤイメージセンサなどの固体撮像素子では、感度を向上させるために、回路の高集積化によってフォトダイオードの面積を確保するさまざまな技術が提案されている。その一つとして、縦型ゲート構造を採用した固体撮像素子が知られている。

図１４は縦型ゲート構造を採用した裏面照射型の固体撮像素子の構成を示す図である。裏面照射型の固体撮像素子に関しては、例えば、特許文献１に記載された技術が知られている。また、縦型ゲート構造を採用したトランジスタに関しては、例えば、特許文献２に記載された技術が知られている。図示した固体撮像素子においては、半導体基板５１の内部にフォトダイオード５２が形成されている。また、半導体基板５１には、トレンチ５３とフローティングディフュージョン部（以下、「ＦＤ部」）５４が形成されている。トレンチ５３は、フォトダイオード５２の直上に形成されている。半導体基板５１の表面は、トレンチ５３の側壁面及び底面を含めて、ゲート絶縁膜５５で覆われている。トレンチ５３の内部は、電極材料からなるゲート電極５６で埋め込まれている。ゲート電極５６は、トレンチ５３の深さ方向に沿う、縦型の転送ゲートを構成している。

ここで、従来の固体撮像素子の製造方法について説明する。まず、図１５（Ａ）に示すように、Ｐ型の半導体基板５１上にイオン注入法によってフォトダイオード５２とＦＤ部５４を形成する。次に、図１５（Ｂ）に示すように、半導体基板５１上にＣＶＤ法によってシリコン系絶縁膜５７を形成した後、縦型ゲートの形成部位に合わせてシリコン系絶縁膜５７をフォトリソグラフィーによりパターニングする。次に、図１５（Ｃ）に示すように、シリコン系絶縁膜５７をマスクとして半導体基板５１をドライエッチングで加工することにより、半導体基板５１上にトレンチ５３を形成する。

次に、図１６（Ａ）に示すように、トレンチ５３内に犠牲酸化膜５８を形成した後、シリコン系絶縁膜５７をマスクとして、Ｐ型不純物をイオン注入法により半導体基板５１に注入することにより、トレンチ５３部分にＰ型不純物領域５９を形成する。次に、図１６（Ｂ）に示すように、犠牲酸化膜５８及びシリコン系絶縁膜５７をHFやH3PO4を含む薬液で除去した後、トレンチ５３の内面（側壁面及び底面）を含めて、半導体基板５１上にゲート絶縁膜５５を形成する。次に、図１６（Ｃ）に示すように、ゲート絶縁膜５５上にＣＶＤ法により電極材料を成膜することにより、トレンチ５３の部分を埋め込むかたちで電極材料層５６ａを形成する。その後、電極材料層５６ａをパターニングすることで、上記図１４に示すゲート電極５６が形成される。

特開２００７−３３５９０５号公報 特開２００３−６９０１０号公報

上記従来の固体撮像素子においては、フォトダイオード５２の光電変換によって蓄積された信号電荷をＦＤ部５４に読み出す場合に、ゲート電極５６に駆動電圧を印加してトランジスタをオン状態にする。このとき、信号電荷の転送能力の観点から、図１７に点線で示すように、トレンチ５３の底面から上面に向かってポテンシャル勾配（図中の矢印の長さはポテンシャルの大きさを表す）をつけるように、反転ポテンシャルの制御が要求される。これは、トレンチ５３の下部では反転ポテンシャルが相対的に小さく、トレンチ５３の上部では反転ポテンシャルが相対的に大きくなるように、トレンチ５３の深さ方向でポテンシャルに勾配をつけることにより、信号電荷が転送されやすくなるためである。

反転ポテンシャルの大きさは、ゲート絶縁膜５５の膜厚に依存性をもつ。しかしながら、従来の固体撮像素子では、その製造方法から、ゲート絶縁膜５５が一様な厚みで形成される。このため、上記図１７に実線で示すように、反転ポテンシャルの大きさも一様になる。したがって、信号電荷の転送に適したポテンシャル勾配をつけることができなかった。

また、トレンチ５３底部のコーナー部分は、構造的に応力が集中している。このため、例えば、熱酸化処理でゲート絶縁膜５５を形成する場合に、トレンチ５３底部のコーナー部分で酸化速度が遅くなる。したがって、トレンチ５３底部のコーナー部分でゲート絶縁膜５５の膜厚が薄くなり、耐圧性の劣化を招く。

本発明は、信号電荷の転送ゲートに縦型ゲート構造を採用した固体撮像素子において、信号電荷の転送能力の向上と耐圧性の向上を両立させることができる仕組みを提供することを目的とする。

本発明に係る固体撮像素子は、半導体基板と、前記半導体基板に形成されたフォトダイオードと、前記フォトダイオード上に位置して前記半導体基板に形成されたトレンチと、少なくとも前記トレンチの側壁面を覆う状態で形成されたゲート絶縁膜と、前記トレンチを埋め込む状態で形成されたゲート電極とを備え、前記トレンチの側壁面を覆う前記ゲート絶縁膜の物理的な膜厚は、前記トレンチの上部よりも下部の方が厚いものである。

本発明に係る固体撮像素子においては、フォトダイオード上に位置して半導体基板に形成されたトレンチの側壁面を覆うゲート絶縁膜の物理的な膜厚を、トレンチの上部よりも下部の方が厚くなるように構成している。このため、トランジスタオン時の反転ポテンシャルの大きさは、トレンチの下部で相対的に小さく、かつ、トレンチの上部で相対的に大きくなる。また、トレンチの下部でゲート絶縁膜の物理的な膜厚を相対的に厚くすることで、トレンチ底部のコーナー部に作用する電界の強さが相対的に弱まる。

また、本発明に係る固体撮像素子は、半導体基板と、前記半導体基板に形成されたフォトダイオードと、前記フォトダイオード上に位置して前記半導体基板に形成されたトレンチと、少なくとも前記トレンチの側壁面を覆う状態で形成されたゲート絶縁膜と、前記トレンチを埋め込む状態で形成されたゲート電極とを備え、前記トレンチの側壁面を覆う前記ゲート絶縁膜の電気的な膜厚は、前記トレンチの上部よりも下部の方が厚いものである。

本発明に係る固体撮像素子においては、フォトダイオード上に位置して半導体基板に形成されたトレンチの側壁面を覆うゲート絶縁膜の電気的な膜厚を、トレンチの上部よりも下部の方が厚くなるように構成している。このため、トランジスタオン時の反転ポテンシャルの大きさは、トレンチの下部で相対的に小さく、かつ、トレンチの上部で相対的に大きくなる。また、トレンチの下部でゲート絶縁膜の電気的な膜厚を相対的に厚くすることで、トレンチ底部のコーナー部に作用する電界の強さが相対的に弱まる。

本発明によれば、信号電荷の転送ゲートに縦型ゲート構造を採用した固体撮像素子において、信号電荷の転送能力の向上と耐圧性の向上を両立させることができる。

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。

＜第１の実施の形態＞
［固体撮像素子の構成］
図１は本発明の第１の実施の形態に係る固体撮像素子の構成を示す概略断面図である。図示した固体撮像素子においては、半導体基板１の内部にフォトダイオード２が形成されている。また、半導体基板１には、トレンチ３とＦＤ（フローティングディフュージョン）部４が形成されている。トレンチ３は、フォトダイオード２の直上に形成されている。半導体基板１の表面は、トレンチ３の側壁面及び底面を含めて、ゲート絶縁膜５で覆われている。ゲート絶縁膜５は、シリコン系絶縁膜によって形成されている。トレンチ３の内部は、電極材料からなるゲート電極６で埋め込まれている。ゲート電極６は、トレンチ３の深さ方向に沿う、縦型の転送ゲートを構成している。

トレンチ３を埋め込む状態で形成されたゲート電極６は、縦型の転送ゲートを構成している。また、フォトダイオード２、ＦＤ部４及びゲート電極６は、フォトダイオード２とＦＤ部４をそれぞれソース／ドレインとして、縦型ゲートトランジスタを構成している。ここでは一例として、半導体基板１の導電型がＰ型、フォトダイオード２の導電型がＮ型、ＦＤ部４の導電型がＮ型となっている。このため、ゲート電極６は、Ｎ型トランジスタのゲートを構成するものとなっている。このトランジスタは、フォトダイオード２から信号電荷を読み出すためのトランジスタとなる。

トレンチ３の内面（側壁面、底面）を覆うゲート絶縁膜５の膜厚に関して、トレンチ３の底面を覆っているゲート絶縁膜５の膜厚Ｔ１は、トレンチ上部でトレンチ３の側壁面を覆っているゲート絶縁膜５の膜厚Ｔ２よりも、厚くなっている。このため、トレンチ３の側壁面を覆うゲート絶縁膜５の膜厚が、トレンチ上部よりもトレンチ下部の方が、相対的に厚くなっている。上記膜厚Ｔ１，Ｔ２の関係は、“Ｔ１≧２×Ｔ２”を満たすことが望ましい。

ここで、トレンチ３の上部とは、トレンチ３の深さ寸法の半分（１／２）の位置よりも上側の部分をいう。同様に、トレンチ３の下部とは、トレンチ３の深さ寸法の半分（１／２）の位置よりも下側の部分をいう。また、トレンチ３の底部とは、トレンチ３の底面から、トレンチ３の上面に向かって、トレンチ３の深さ寸法の１／３程度までの部分をいう。

トレンチ３の側壁面を覆うゲート絶縁膜５の膜厚は、トレンチ３の側壁面と直角をなす方向（図の左右方向）の膜厚で規定されるものとする。また、トレンチ３の底面を覆うゲート絶縁膜５の膜厚は、トレンチ３の底面と直角をなす方向（図の上下方向）の膜厚で規定されるものとする。このため、例えば図２に示すように、トレンチ３が断面Ｕ字形に形成されている場合は、ゲート絶縁膜５の膜厚が、トレンチ３の底面（曲面）と直角をなす方向の膜厚で規定されることになる。

［固体撮像素子の製造方法］
本発明の第１の実施の形態に係る固体撮像素子の製造方法について説明する。まず、図３（Ａ）に示すように、Ｐ型の半導体基板１上にイオン注入法によってフォトダイオード２とＦＤ部４を形成する。半導体基板１としては、例えば、シリコン基板を用いることとする。

次に、図３（Ｂ）に示すように、半導体基板１上にＣＶＤ法によってシリコン系絶縁膜７を形成した後、縦型ゲートの形成部位に合わせてシリコン系絶縁膜７をフォトリソグラフィーによりパターニングする。シリコン系絶縁膜７は、例えば窒化シリコン膜、酸化シリコン膜によって形成される。

次に、図３（Ｃ）に示すように、シリコン系絶縁膜７をマスクとして半導体基板１をドライエッチングで加工することにより、半導体基板１上にトレンチ３を形成する。トレンチ３の深さは、フォトダイオード２にトレンチ底部が接する程度（例えば、１．０μｍ）とすればよい。

次に、図４（Ａ）に示すように、トレンチ３内に犠牲酸化膜８を形成した後、シリコン系絶縁膜７をマスクとして、Ｐ型の不純物をイオン注入法により半導体基板１に注入することにより、トレンチ３部分にＰ型不純物領域９を形成する。犠牲酸化膜８は、ラジカル酸化プロセスで形成することが望ましい。その理由は、ラジカル酸化は、基板面方位依存性が低く、コーナー部の丸めやラフネス低減に効果があるためである。Ｐ型不純物は、転送ゲートのチャネル不純物となる。Ｐ型不純物としては、例えば、ボロンを用いることができる。

次に、図４（Ｂ）に示すように、犠牲酸化膜８及びシリコン系絶縁膜７をHFやH3PO4を含む薬液で除去した後、トレンチ３の内面（側壁面、底面）を含めて、半導体基板１上にシリコン系絶縁膜からなる第１ゲート絶縁膜５ａを形成する。第１ゲート絶縁膜５ａの膜厚は、例えば５〜１０ｎｍとする。第１ゲート絶縁膜５ａは、上記同様の理由により、ラジカル酸化プロセスで形成することが望ましい。ラジカル酸化プロセスによるコーナー部の丸め効果により、トレンチ３の上部及び底部の各コーナー部では、第１ゲート絶縁膜５ａが曲面状に丸まって形成される。このときのコーナー部の曲率半径は、５ｎｍ以上であることが望ましい。ラジカル酸化プロセスでは、例えば、H2やO2を原料ガスとし、800℃〜1100℃の温度で、半導体基板１を処理する。これにより、原料ガスの活性種によって、１０００℃以下の温度でトレンチ３内面（シリコン）の酸化が進行する。

次に、図４（Ｃ）に示すように、第１ゲート絶縁膜５ａ上にシリコン系絶縁膜からなる第２ゲート絶縁膜５ｂを形成する。このとき、トレンチ３の内部は、第２ゲート絶縁膜５ｂで埋め込まれた状態となる。第２ゲート絶縁膜５ｂは、例えば、SiH4やO2を原料ガスとしたプラズマＣＶＤ法や、O3やTEOS（テトラエトキシシラン）を原料ガスとした熱ＣＶＤ法によって形成すればよい。

次に、図５（Ａ）に示すように、トレンチ３の底部に第１ゲート絶縁膜５ａ及び第２ゲート絶縁膜５ｂを残すように、ドライエッチング又はウェットエッチングによるエッチバックで、第１ゲート絶縁膜５ａ及び第２ゲート絶縁膜５ｂを除去する。トレンチ３の底部に残す第２ゲート絶縁膜５ｂの膜厚は、好ましくは、上記第１ゲート絶縁膜５ａの膜厚以上（例えば、１０〜５０ｎｍの範囲内）になるように、エッチング条件を設定するとよい。この後、N2やHCl 雰囲気中でアニールを施し、第２ゲート絶縁膜５ｂを高密度化する。アニール条件は、例えば、基板加熱温度＝800〜1000℃、基板加熱時間＝10〜60分に設定すればよい。

次に、図５（Ｂ）に示すように、HFを含む薬液を用いてトレンチ３内を薬液処理した後、第２ゲート絶縁膜５ｂで覆われていない、トレンチ３の内面（シリコン表面）を覆う状態で、半導体基板１上にシリコン系絶縁膜からなる第３ゲート絶縁膜５ｃを形成する。薬液処理は、第２ゲート絶縁膜５ｂが１〜３ｎｍエッチングされる程度の処理時間で行なう。第３ゲート絶縁膜５ｃの膜厚は、例えば、第１ゲート絶縁膜５ａの膜厚と同様に、５〜１０ｎｍとする。第３ゲート絶縁膜５ｃの膜厚は、トレンチ３の底部で積層構造をなす第１ゲート絶縁膜５ａと第２ゲート絶縁膜５ｂを合わせた膜厚よりも薄く形成される。第３ゲート絶縁膜５ｃは、上記同様の理由により、ラジカル酸化プロセスで形成することが望ましい。トレンチ３上部のコーナー部では、第３ゲート絶縁膜５ｃが曲面状に丸まって形成される。このときコーナー部の曲率半径は、５ｎｍ以上であることが望ましい。ラジカル酸化プロセスでは、例えば、H2やO2を原料ガスとし、800℃〜1100℃の温度で、半導体基板１を処理する。これにより、原料ガスの活性種によって、１０００℃以下の温度でトレンチ３内面（シリコン表面）の酸化が進行する。

次に、図５（Ｃ）に示すように、第１ゲート絶縁膜５ａを覆っている第２ゲート絶縁膜５ｂと第３ゲート絶縁膜５ｃの上に、トレンチ３の部分を埋め込むかたちで電極材料を成膜することにより、電極材料層６ａを形成する。その後、電極材料層６ａをパターニングすることで、上記図１に示すゲート電極６が形成される。電極材料としては、例えば、ポリシリコン、アモルファスシリコンなど用いることができる。電極材料は、例えば、SiH4、PH3、H2を原料ガスとして用いたＣＶＤ法により成膜すればよい。

以上の製造工程により、縦型ゲート構造のトランジスタを有する固体撮像素子が得られる。この場合は、ゲート絶縁膜５の構造として、トレンチ３の底部では、ゲート絶縁膜５が第１ゲート絶縁膜５ａと第２ゲート絶縁膜５ｂの２層構造となり、それよりも上側のトレンチ３の側壁部では、ゲート絶縁膜５が第１ゲート絶縁膜５ａだけの単層構造となる。つまり、トレンチ３の底部と上部で、ゲート絶縁膜５の積層数が異なる。具体的には、ゲート絶縁膜５の積層数は、トレンチ３底部での積層数の方が、トレンチ３上部での積層数よりも多くなる。

本発明の第１の実施の形態に係る固体撮像素子においては、トレンチ３の側壁面を覆うゲート絶縁膜５の物理的な膜厚が、トレンチ３の上部よりも下部の方が厚いものとなっている。ゲート絶縁膜５の物理的な膜厚は、反転ポテンシャルの大きさを決める因子となる。即ち、ゲート絶縁膜５の物理的な膜厚が厚くなると、そこでの反転ポテンシャルが小さくなり、逆に、ゲート絶縁膜５の物理的な膜厚が薄くなると、そこでの反転ポテンシャルが大きくなる。このため、ゲート電極６に駆動電圧を印加してトランジスタをオン状態にすると、ゲート絶縁膜５の物理的な膜厚の差により、トレンチ３下部で反転ポテンシャルの大きさが相対的に小さく、かつ、トレンチ３上部で反転ポテンシャルの大きさが相対的に大きくなる。したがって、フォトダイオード２の光電変換によって蓄積された信号電荷をＦＤ部４に読み出す場合に、トレンチ３の深さ方向における反転ポテンシャルの勾配により、信号電荷が転送されやすくなる。

また、本発明の第１の実施の形態に係る固体撮像素子においては、ゲート絶縁膜を一様な厚みで形成する場合に比較して、トレンチ３底部のコーナー部分がゲート絶縁膜５で厚く覆われるようになる。このため、トレンチ３底部のコーナー部に作用する電界の強さが相対的に弱まる。したがって、トレンチ３底部のコーナー部分の耐圧性を向上させることができる。その結果、信号電荷の転送ゲートに縦型ゲート構造を採用した固体撮像素子において、信号電荷の転送能力の向上と耐圧性の向上を両立させることができる。このため、ノイズや白点等の不良を低減し、信頼性の高い固体撮像素子を実現することが可能となる。

なお、上記第１の実施の形態に係る固体撮像素子では、より好ましい構造として、図６に示すように、トレンチ３の側壁面から底面を覆うゲート絶縁膜５を、トレンチ３の上面から底面に向かって、徐々に厚くなるように形成した構成も採用可能である。この構成は、例えば、上記固体撮像素子の製造方法の中で第２ゲート絶縁膜５ｂを形成する場合に、第２ゲート絶縁膜５ｂの表面（上面）がトレンチ３の部分でＵ字形に凹むように、ＣＶＤやＰＶＤ等の成膜条件を設定することにより形成可能である。かかる構成を採用した場合は、ゲート電極６に駆動電圧を印加してトランジスタをオン状態にしたときに、反転ポテンシャルの勾配として、信号電荷の転送に最適なポテンシャル勾配をつけることができる。このため、信号電荷の転送効率を、より一層高めることが可能となる。

また、上記第１の実施の形態に係る固体撮像素子においては、トレンチ３の側壁面を覆うゲート絶縁膜５の物理的な膜厚に差を持たせているが、これに限らず、トレンチ３の側壁面を覆うゲート絶縁膜５の電気的な膜厚に差を持たせてもよい。具体的には、図７に示すように、トレンチ３の内面を上部ゲート絶縁膜５ｕと下部ゲート絶縁膜５ｄで覆う。上部ゲート絶縁膜５ｕの物理的な膜厚と下部ゲート絶縁膜５ｄの物理的な膜厚は、どちらが厚くてもかまわない。ここでは、両者の物理的な膜厚が等しいものとする。

上部ゲート絶縁膜５ｕは、トレンチ３の側壁面から上面にわたって半導体基板１を覆い、下部ゲート絶縁膜５ｄは、トレンチ３の側壁面から底面にわたって半導体基板１を覆っている。上部ゲート絶縁膜５ｕと下部ゲート絶縁膜５ｄは、それぞれ誘電率の異なる絶縁材料で形成されている。絶縁材料の誘電率は、絶縁膜の電気的な膜厚（容量）を決定する因子となる。このため、上部ゲート絶縁膜５ｕを相対的に誘電率の低い絶縁材料で形成し、下部ゲート絶縁膜５ｄを相対的に誘電率の高い絶縁材料で形成している。一例として、上部ゲート絶縁膜５ｕを酸化シリコン膜で形成するものとすると、下部ゲート絶縁膜５ｄをそれよりも誘電率の高い、窒化シリコン膜又は酸化窒化シリコン膜で形成する。

具体的な製造方法としては、上述したように半導体基板１のトレンチ３の部分にＰ型不純物領域９を形成した後に、少なくともトレンチ３の内壁面を覆う状態で、例えば酸化シリコンからなる第１ゲート絶縁膜を形成する。次に、トレンチ３の底部に第１ゲート絶縁膜を残すように当該第１ゲート絶縁膜をエッチングする。具体的には、例えば、第１ゲート絶縁膜を形成した後、当該第１ゲート絶縁膜上にトレンチ３を埋め込む状態で犠牲膜を形成し、この犠牲膜と一緒に第１ゲート絶縁膜をエッチバックすることで、トレンチ３の底部に第１ゲート絶縁膜と犠牲膜を残す。次に、犠牲膜を選択的にエッチングすることにより、第１ゲート絶縁膜のみをトレンチの底部に残す。こうして形成される第１ゲート絶縁膜は、上記下部ゲート絶縁膜５ｄに相当するものとなる。次に、第１ゲート絶縁膜で覆われていない、トレンチ３の内面を覆う状態で、第１ゲート絶縁膜よりも誘電率の高い絶縁材料、例えば窒化シリコン又は酸化窒化シリコンで第２ゲート絶縁膜を形成する。第２ゲート絶縁膜は、トレンチ３の部分を含めて、半導体基板１上に広く形成される。この場合、トレンチ３の側壁面を覆う第２ゲート絶縁膜は、上記上部ゲート絶縁膜５ｕに相当するものとなる。その後は、第２ゲート絶縁膜の上にトレンチ３の部分を埋め込む状態で電極材料をＣＶＤ法等で成膜した後、パターニングを行なうことで、ゲート電極を形成する。

これにより、トレンチ３の側壁面を覆うゲート絶縁膜５の電気的な膜厚は、トレンチ３の上部よりも下部の方が相対的に厚くなる。ゲート絶縁膜５の電気的な膜厚は、トランジスタオフ時の反転ポテンシャルの大きさと、トレンチコーナー部に作用する電界の強さに影響を与える。即ち、ゲート絶縁膜５の電気的な膜厚が厚くなると、それに応じて反転ポテンシャルの大きさが大きくなる。また、ゲート絶縁膜５の電気的な膜厚が厚くなると、それに応じてトレンチ３底部のコーナー部に作用する電界の強さが弱まる。このため、信号電荷の転送及びトレンチ底部のコーナー部分の耐圧性に関して、上記同様の効果が得られる。

＜第２の実施の形態＞
［固体撮像素子の構成］
図８は本発明の第２の実施の形態に係る固体撮像素子の構成を示す概略断面図である。図示した固体撮像素子は、上記第１の実施の形態と比較して、特に、ゲート絶縁膜５の構成が異なる。即ち、上記第１の実施の形態においては、ゲート絶縁膜５のすべてをシリコン系絶縁膜で形成している。これに対して、第２の実施の形態においては、ゲート絶縁膜５が金属系絶縁膜を含んだ構成となっている。即ち、ゲート絶縁膜５は、第１ゲート絶縁膜５ａ、第２ゲート絶縁膜５ｂ及び第３ゲート絶縁膜５ｃを用いて構成され、このうちの第２ゲート絶縁膜５ｂが金属系絶縁膜で形成されている。この場合、金属系絶縁膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含むものとする。

［固体撮像素子の製造方法］
本発明の第２の実施の形態に係る固体撮像素子の製造方法について説明する。まず、図９（Ａ）に示すように、Ｐ型の半導体基板１上にイオン注入法によってフォトダイオード２とＦＤ部４を形成する。半導体基板１としては、例えば、シリコン基板を用いることとする。

次に、図９（Ｂ）に示すように、半導体基板１上にＣＶＤ法によってシリコン系絶縁膜７を形成した後、縦型ゲートの形成部位に合わせてシリコン系絶縁膜７をフォトリソグラフィーによりパターニングする。シリコン系絶縁膜７は、例えば窒化シリコン膜、酸化シリコン膜によって形成される。

次に、図９（Ｃ）に示すように、シリコン系絶縁膜７をマスクとして半導体基板１をドライエッチングで加工することにより、半導体基板１上にトレンチ３を形成する。トレンチ３の深さは、フォトダイオード２にトレンチ底部が接する程度（例えば、１．０μｍ）とすればよい。

次に、図１０（Ａ）に示すように、トレンチ３内に犠牲酸化膜８を形成した後、シリコン系絶縁膜７をマスクとして、Ｐ型の不純物をイオン注入法により半導体基板１に注入することにより、トレンチ３内面に沿ってＰ型不純物領域９を形成する。犠牲酸化膜８は、上記同様の理由により、ラジカル酸化プロセスで形成することが望ましい。Ｐ型不純物は、転送ゲートのチャネル不純物となる。Ｐ型不純物としては、例えば、ボロンを用いることができる。ここまでの工程は、上記第１の実施の形態と同様である。

次に、図１０（Ｂ）に示すように、犠牲酸化膜８及びシリコン系絶縁膜７をHFやH3PO4を含む薬液で除去した後、トレンチ３の側壁及び底部を含めて、半導体基板１上に第１ゲート絶縁膜５ａと第２ゲート絶縁膜５ｂを積層状態で形成する。第１ゲート絶縁膜５ａ及び第２ゲート絶縁膜５ｂの各膜厚は、例えば５〜１０ｎｍとする。第１ゲート絶縁膜５ａはシリコン系絶縁膜で形成する。第１ゲート絶縁膜５ａは、上記同様の理由により、ラジカル酸化プロセスで形成することが望ましい。ラジカル酸化プロセスでは、例えば、H2やO2を原料ガスとし、800℃〜1100℃の温度で、半導体基板１を処理する。第２ゲート絶縁膜５ｂは、例えば、酸化ハフニウム（HfO）、ハフニウムアルミネート（HfAlOx）、ハフニウムシリケート（HfSiOx）、酸化ジルコニウム、ジルコニウムアルミネート（ZrAlOx）、ジルコニウムシリケート（ZrSiOx）、酸化ランタン（La2O3）、ランタンシリケート（LaSiOx）等の金属系絶縁膜で形成する。

次に、図１０（Ｃ）に示すように、第２ゲート絶縁膜５ｂ上にシリコン系絶縁膜１１を積層状態で形成する。シリコン系絶縁膜１１は、トレンチ３の内部を埋め込む状態で積層される。シリコン系絶縁膜１１は、例えば、SiH4やO2を原料ガスとしたプラズマＣＶＤ法や、O3やTEOS（テトラエトキシシラン）を原料ガスとした熱ＣＶＤ法によって形成すればよい。

次に、図１１（Ａ）に示すように、トレンチ３の底部に第１ゲート絶縁膜５ａ、第２ゲート絶縁膜５ｂ及びシリコン系絶縁膜１１を残すようにエッチングする。具体的には、ドライエッチング又はウェットエッチングによるエッチバックで、第１ゲート絶縁膜５ａ、第２ゲート絶縁膜５ｂ及びシリコン系絶縁膜１１を除去する。その後、第２ゲート絶縁膜５ｂとのエッチング選択比の高いドライエッチング又はウェットエッチングで、シリコン系絶縁膜１１を除去する。

次に、図１１（Ｂ）に示すように、HFを含む薬液を用いてトレンチ３の内部を薬液処理した後、第１ゲート絶縁膜５ａ及び第２ゲート絶縁膜５ｂで覆われていない、トレンチ３の内面を覆う状態で、半導体基板１上に第３ゲート絶縁膜５ｃを形成する。薬液処理は、第２ゲート絶縁膜５ｂが１〜３ｎｍエッチングされる程度の処理時間で行なう。第３ゲート絶縁膜５ｃの膜厚は、例えば、第１ゲート絶縁膜５ａの膜厚と同様に、５〜１０ｎｍとする。第３ゲート絶縁膜５ｃは、シリコン系絶縁膜で形成する。第３ゲート絶縁膜５ｃの膜厚は、トレンチ３の底部で積層構造をなす第１ゲート絶縁膜５ａと第２ゲート絶縁膜５ｂを合わせた膜厚よりも薄く形成される。第３ゲート絶縁膜５ｃは、上記同様の理由により、ラジカル酸化プロセスで形成することが望ましい。トレンチ３上部のコーナー部では、第３ゲート絶縁膜５ｃが曲面状に丸まって形成される。このときコーナー部の曲率半径は、５ｎｍ以上であることが望ましい。ラジカル酸化プロセスでは、例えば、H2やO2を原料ガスとし、800℃〜1100℃の温度で、半導体基板１を処理する。これにより、原料ガスの活性種によって、１０００℃以下の温度でトレンチ３内面（シリコン表面）の酸化が進行する。

次に、図１１（Ｃ）に示すように、第１ゲート絶縁膜５ａを覆っている第２ゲート絶縁膜５ｂと第３ゲート絶縁膜５ｃの上に、トレンチ３の部分を埋め込むかたちで電極材料を成膜することにより、電極材料層６ａを形成する。その後、電極材料層６ａをパターニングすることで、上記図８に示すゲート電極６が形成される。電極材料としては、例えば、ポリシリコン、アモルファスシリコンなど用いることができる。電極材料は、例えば、SiH4、PH3、H2を原料ガスとして用いたＣＶＤ法により成膜すればよい。

以上の製造工程により、縦型ゲート構造のトランジスタを有する固体撮像素子が得られる。この場合は、ゲート絶縁膜５の構造として、トレンチ３の底部では、ゲート絶縁膜５が第１ゲート絶縁膜５ａと第２ゲート絶縁膜５ｂの２層構造となり、それよりも上側のトレンチ３の側壁部では、ゲート絶縁膜５が第１ゲート絶縁膜５ａだけの単層構造となる。このため、ゲート絶縁膜５の積層数は、トレンチ３底部での積層数の方が、トレンチ３上部での積層数よりも多くなる。また、第２ゲート絶縁膜５ｂは、トレンチ３の底面上に、第１ゲート絶縁膜５ａを介して積層された金属系絶縁膜で構成されたものとなる。

本発明の第２の実施の形態に係る固体撮像素子においては、上記第１の実施の形態と同様の効果に加えて、次のような効果も得られる。即ち、ゲート絶縁膜５は、トレンチ３の底面上に積層された金属系絶縁膜（第２ゲート絶縁膜５ｂ）を含む構成となっている。金属系絶縁膜は、上記の元素を含むことで、マイナスの固定電荷をもつ膜となる。このため、金属系絶縁膜はトレンチ３の底部でゲート面から信号電荷（電子）を離間させる機能を果たす。このため、金属系絶縁膜で覆われたトレンチ３の底部では、金属系絶縁膜が無い場合に比較して、トランジスタオフ時の表面ポテンシャルが増加する。したがって、トランジスタオフ時には、表面ポテンシャルの障壁を増大させて、暗電流を低減することができる。

＜第３の実施の形態＞
［固体撮像素子の構成］
図１２は本発明の第３の実施の形態に係る固体撮像素子の構成を示す概略断面図である。図示した固体撮像素子においては、上記第２の実施の形態と比較して、特に、ゲート絶縁膜５の構成が異なる。即ち、上記第２の実施の形態においては、ゲート絶縁膜５を構成する第１ゲート絶縁膜５ａ、第２ゲート絶縁膜５ｂ及び第３ゲート絶縁膜５ｃのうち、第２ゲート絶縁膜５ｂを金属系絶縁膜で形成している。これに対して、第３の実施の形態においては、ゲート絶縁膜５を基板全面にわたって単層構造とし、かつ当該ゲート絶縁膜５をすべて金属系絶縁膜で形成している。

［固体撮像素子の製造方法］
本発明の第３の実施の形態に係る固体撮像素子の製造方法について説明する。まず、上記第１の実施の形態及び第２の実施の形態と同様の手順で、図１３（Ａ）に示すように、半導体基板１にフォトダイオード２、トレンチ３、ＦＤ部４、犠牲酸化膜８、Ｐ型不純物領域９を形成する。

次に、図１３（Ｂ）に示すように、トレンチ３の内面を含めて、半導体基板１上に金属系絶縁膜からなるゲート絶縁膜５を形成する。ゲート絶縁膜５は、例えば、酸化ハフニウム（HfO）、ハフニウムアルミネート（HfAlOx）、ハフニウムシリケート（HfSiOx）、酸化ジルコニウム、ジルコニウムアルミネート（ZrAlOx）、ジルコニウムシリケート（ZrSiOx）、酸化ランタン（La2O3）、ランタンシリケート（LaSiOx）等の金属系絶縁膜で形成する。

次に、図１３（Ｃ）に示すように、ゲート絶縁膜５上にトレンチ３の部分を埋め込むかたちで電極材料を成膜することにより、電極材料層６ａを形成する。その後、電極材料層６ａをパターニングすることで、上記図１２に示すゲート電極６が形成される。電極材料としては、例えば、ポリシリコン、アモルファスシリコンなど用いることができる。電極材料は、例えば、SiH4、PH3、H2を原料ガスとして用いたＣＶＤ法により成膜すればよい。

本発明の第３の実施の形態に係る固体撮像素子においては、トレンチ３の底面を覆っているゲート絶縁膜５を金属系絶縁膜で形成している。このため、ゲート絶縁膜５（金属系絶縁膜）で覆われたトレンチ３の底部では、金属系絶縁膜が無い場合に比較して、トランジスタオフ時の表面ポテンシャルが増加する。したがって、トランジスタオフ時には、表面ポテンシャルの障壁を増大させて、暗電流を低減することができる。

本発明の第１の実施の形態に係る固体撮像素子の構成を示す概略断面図である。 ゲート絶縁膜の膜厚の定義を説明する図である。 本発明の第１の実施の形態に係る固体撮像素子の製造方法を説明する図（その１）である。 本発明の第１の実施の形態に係る固体撮像素子の製造方法を説明する図（その２）である。 本発明の第１の実施の形態に係る固体撮像素子の製造方法を説明する図（その３）である。 本発明の第１の実施の形態に固体撮像素子の応用例を示す図である。 本発明の第１の実施の形態に係る固体撮像素子の変形例を示す図である。 本発明の第２の実施の形態に係る固体撮像素子の構成を示す概略断面図である。 本発明の第２の実施の形態に係る固体撮像素子の製造方法を説明する図（その１）である。 本発明の第２の実施の形態に係る固体撮像素子の製造方法を説明する図（その２）である。 本発明の第２実施の形態に係る固体撮像素子の製造方法を説明する図（その３）である。 発明の第３の実施の形態に係る固体撮像素子の構成を示す概略断面図である。 本発明の第３実施の形態に係る固体撮像素子の製造方法を説明する図である。 従来の固体撮像素子の構成を示す概略断面図である。 従来の固体撮像素子の製造方法を説明する図（その１）である。 従来の固体撮像素子の製造方法を説明する図（その２）である。 反転ポテンシャルの模式図である。

符号の説明

１…半導体基板、２…フォトダイオード、３…トレンチ、５…ゲート絶縁膜、６…ゲート電極

Claims (11)

1. 半導体基板と、
   前記半導体基板に形成されたフォトダイオードと、
   前記フォトダイオード上に位置して前記半導体基板に形成されたトレンチと、
   少なくとも前記トレンチの側壁面を覆う状態で形成されたゲート絶縁膜と、
   前記トレンチを埋め込む状態で形成されたゲート電極とを備え、
   前記トレンチの側壁面を覆う前記ゲート絶縁膜の物理的な膜厚は、前記トレンチの上部よりも下部の方が厚い
   固体撮像素子。
2. 前記ゲート絶縁膜は、少なくとも一部が積層構造をなすもので、
   前記トレンチの底部における前記ゲート絶縁膜の積層数が、前記トレンチの上部における前記ゲート絶縁膜の積層数よりも多い
   請求項１記載の固体撮像素子。
3. 前記トレンチの側壁面を覆う前記ゲート絶縁膜は、前記トレンチの上面から底面に向かって、徐々に厚くなるように形成されている
   請求項１記載の固体撮像素子。
4. 前記ゲート絶縁膜は、前記トレンチの底面上に積層された金属系絶縁膜を含む
   請求項１記載の固体撮像素子。
5. 前記金属系絶縁膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む
   請求項４記載の固体撮像素子。
6. 半導体基板と、
   前記半導体基板に形成されたフォトダイオードと、
   前記フォトダイオード上に位置して前記半導体基板に形成されたトレンチと、
   少なくとも前記トレンチの側壁面を覆う状態で形成されたゲート絶縁膜と、
   前記トレンチを埋め込む状態で形成されたゲート電極とを備え、
   前記トレンチの側壁面を覆う前記ゲート絶縁膜の電気的な膜厚は、前記トレンチの上部よりも下部の方が厚い
   固体撮像素子。
7. 前記ゲート絶縁膜は、前記トレンチの内壁面を覆う上部ゲート絶縁膜及び下部ゲート絶縁膜を含み、
   前記下部ゲート絶縁膜は、前記上部ゲート絶縁膜よりも誘電率の高い絶縁材料で形成されている
   請求項６記載の固体撮像素子。
8. 半導体基板にフォトダイオードを形成する第１工程と、
   前記フォトダイオード上に位置して前記半導体基板にトレンチを形成する第２工程と、
   少なくとも前記トレンチの側壁面を覆う状態で、かつ前記トレンチの上部よりも下部の方が膜の厚みが厚くなるようにゲート絶縁膜を形成する第３工程と、
   前記トレンチを埋め込む状態でゲート電極を形成する第４工程と
   を有する固体撮像素子の製造方法。
9. 前記第３工程は、少なくとも前記トレンチの側壁面を覆う状態で第１ゲート絶縁膜を形成する工程と、前記トレンチを埋め込む状態で第２ゲート絶縁膜を形成する工程と、前記トレンチの底部に前記第１ゲート絶縁膜及び前記第２ゲート絶縁膜を残すように前記第１ゲート絶縁膜及び前記第２ゲート絶縁膜をエッチングする工程と、前記トレンチの内面を覆う状態で第３ゲート絶縁膜を形成する工程とを含む
   請求項８記載の固体撮像素子の製造方法。
10. 前記第１ゲート絶縁膜及び前記第３ゲート絶縁膜のうち少なくとも一方をラジカル酸化プロセスで形成する
    請求項９記載の固体撮像素子の製造方法。
11. 前記第２ゲート絶縁膜を金属系絶縁膜で形成する
    請求項９記載の固体撮像素子の製造方法。

Images