JP2010072528A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2010072528A
JP2010072528A JP2008242361A JP2008242361A JP2010072528A JP 2010072528 A JP2010072528 A JP 2010072528A JP 2008242361 A JP2008242361 A JP 2008242361A JP 2008242361 A JP2008242361 A JP 2008242361A JP 2010072528 A JP2010072528 A JP 2010072528A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
substrate
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2008242361A
Other languages
English (en)
Inventor
Hiroyuki Abe
裕行 阿部
Daisuke Muto
大祐 武藤
Takamitsu Kamata
高光 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2008242361A priority Critical patent/JP2010072528A/ja
Publication of JP2010072528A publication Critical patent/JP2010072528A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】ラビングローラで集められるITOくずによる隣接する画素電極の電気的接続を防止することのできる液晶表示装置を提供することである。
【解決手段】
複数本のドレイン線と、前記ドレイン線と交差する複数本のゲート線とを備え、前記ドレイン線と前記ゲート線とに囲まれた領域を画素の領域とする第1基板と、前記第1基板と対向して配置される第2基板と、前記第1基板と前記第2基板とで狭持される液晶層とで構成される液晶表示装置であって、前記画素の集合体である表示領域の外側の少なくとも一辺に、当該辺の延在方向に伸延する少なくとも1以上の段差を前記第1基板の液晶面側に設けた液晶表示装置である。
【選択図】図1

Description

本発明は液晶表示装置に係わり、液晶層を介して対向配置される第1基板と第2基板の液晶面側に配向膜と該配向膜に被われない電極とを有する液晶表示装置に関する。
従来の液晶表示装置は、画素電極等が形成される図7に示す第1基板と、この第1基板に対向して配置される第2基板と、第1基板と第2基板とで挟持される液晶層とで構成されている。第1基板には、例えばx方向に延在しy方向に並設された複数のゲート線とy方向に延在しx方向に並設された複数のドレイン線とで囲まれた領域に、少なくとも、ゲート線からの走査信号によってオンされる薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン線からの映像信号が供給される画素電極を備えて画素を構成している。これにより、各画素を独立に制御でき、これら画素によって画像を表示する構成となっている。
一方、第2基板にはブラックマトリクスと各画素に対応したR(赤)、G(緑)、B(青)のカラーフィルタが形成されており、カラーフィルタを透過した透過光量に応じたカラー表示を行う構成となっている。
このような構成からなる液晶表示装置では、第1基板及び第2基板の液晶面側には配向膜が形成されており、配向膜に施されたラビング処理により液晶層内の液晶分子の配向状態を予め設定された状態に初期配列させる構成となっている。ラビング処理については、特許文献1に開示がなされている。特許文献1には、配向膜を形成した基板にラビング処理を行う際に、ラビングローラの移動速度、回転速度及び押し込み量等のラビング条件を経時的に変化させることにより、ラビング不良を低減させる技術が開示されている。
特開平5-100228号公報
図7は従来の液晶表示装置に対するラビング方向の一例を説明するための図であり、この図7から明らかなように、従来のラビング処理では液晶表示パネルの上方から下方に向けて相対的にラビングローラを移動させるようにして、第1基板及び第2基板の配向膜にラビング処理を行っている。
しかしながら、特許文献1にも示すように、従来のラビング処理では同一のラビングローラで複数枚の基板をラビング処理する構成になっている。
一方、従来の第1基板ではドレイン線、ゲート線及びコモン線はドライバIC13に接続される構成となっており、これら信号線はドライバIC13の近傍では配向膜11に被われない構成となっている。さらには、ドライバIC13にはFPC14を介して制御信号が入力される構成となっており、このFPC14用の接続領域においてもITOで形成される電極には配向膜が形成されない構成となっている。
このため、複数枚の基板をラビング処理する過程で、信号線を形成するITOくずがラビングローラにより集められ、図7のA部の拡大図である図8及び図8のB−B’線での断面図である図9に示すように、集められたITOくず17が画素電極16の一端に集中してしまい、隣接する画素電極16が電気的に接続され、隣接する画素で所定の表示が行えないという点欠陥が発生してしまうという問題を発見した。
本発明の目的は、ラビングローラで集められるITOくずによる隣接する画素電極の電気的接続を防止することのできる液晶表示装置を提供することにある。
本発明の他の目的は、製造時の不良品の発生度合いを低下させ、歩留まりを向上させることのできる液晶表示装置を提供することにある。
前記課題を解決すべく、複数本のドレイン線と、前記ドレイン線と交差する複数本のゲート線とを備え、前記ドレイン線と前記ゲート線とに囲まれた領域を画素の領域とする第1基板と、前記第1基板と対向して配置される第2基板と、前記第1基板と前記第2基板とで狭持される液晶層とで構成される液晶表示装置であって、前記画素の集合体である表示領域の外側の少なくとも一辺に、当該辺の延在方向に伸延する少なくとも1以上の段差を前記第1基板の液晶面側に設けた液晶表示装置である。
前記課題を解決すべく、請求項2に記載の発明は、請求項1に記載の液晶表示装置において、前記段差はラビングローラーの進入方向の少なくとも一辺に形成されるものである。
前記課題を解決すべく、請求項3に記載の発明は、請求項1又は2に記載の液晶表示装置において、3箇所以上の段差が形成されるものである。
前記課題を解決すべく、請求項4に記載の発明は、請求項1乃至3の内のいずれかに記載の液晶表示装置において、前記段差は配向膜の形成領域内に形成されるものである。
前記課題を解決すべく、請求項5に記載の発明は、請求項4に記載の液晶表示装置において、前記段差は前記配向膜の下層に形成される凹凸により形成されるものである。
前記課題を解決すべく、請求項6に記載の発明は、請求項5に記載の液晶表示装置において、前記段差は前記配向膜の下層に形成される有機絶縁膜の上層に配置される薄膜で形成されるものである。
前記課題を解決すべく、請求項7に記載の発明は、請求項6に記載の液晶表示装置において、前記段差は画素を構成する画素電極に対向配置される対向電極と同じ透明電極材料で形成されることを特徴とする液晶表示装置。
前記課題を解決すべく、請求項8に記載の発明は、請求項6に記載の液晶表示装置において、前記段差は金属材料の薄膜で形成されるものである。
本発明の液晶表示装置では、画素の集合体である表示領域の外側の少なくとも一辺に、当該辺の延在方向に伸延する少なくとも1以上の段差を配向膜の液晶側の面に設けた構成となるので、ラビングローラで集められるITOくずが画素電極に到達する前に前記段差がITOくずを取り込むことができる。
従って、隣接する画素電極にITOくずが集中してしまい、隣接する画素電極が電気的に接続されてしまうことを防止できる。
その結果、液晶表示装置の製造不良を大幅に低減でき、歩留まりを向上させることができる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
以下、本発明が適用された実施形態の例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
(実施形態1)
〈全体の構成〉
図1は本発明の実施形態1の液晶表示装置の概略構成を説明するための平面図である。
図1に示すように、実施形態1の液晶表示装置は画素電極等が形成される第1基板31と、図示しないカラーフィルタや図示しないブラックマトリクス(遮光膜)が形成され、第1基板31に対向して配置される第2基板32と、第1基板31と第2基板32とで挟持される図示しない液晶層とで構成される液晶表示パネル10を有し、この液晶表示パネル10と光源となる図示しないバックライトユニットとを組み合わせることにより、液晶表示装置ができる。第1基板31と第2基板32との固定及び2枚の基板31、32で挟持される液晶の封止は、第2基板32の周辺部に環状に塗布された図示しないシール材で固定され、液晶も封止される構成となっている。
また、実施形態1の液晶表示装置では、液晶が封入された領域の内で画素の形成される領域が表示領域12となる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域12とはならない。
図1から明らかなように、実施形態1の液晶表示装置では、図1中に矢印15で示すラビング方向の始点側の一辺すなわちラビングローラーの進入方向である液晶表示パネル10の上端部には3本の段差27が形成されている。また、実施形態1においては、この段差27は表示領域12の外側の領域に形成される構成となっている。さらには、段差27の表面(液晶側の面)が配向膜11で覆われる構成となっている。すなわち、実施形態1の液晶表示装置では、3本の段差27は全てが配向膜11の形成領域内であり、かつ表示領域12の外側に配置形成される構成となっている。しかしながら、本願発明はこの構成に限定されることはなく、配向膜11の形成領域の外側の領域に段差27を形成してもよい。さらには、ITO等の透明電極材料を用いる場合には、例えば表示領域内であって、画素の近傍に段差27を形成してもよい。
また、実施形態1の液晶表示装置に形成される段差27は、液晶表示パネル10の上端部分(周知のラビング処理時でのラビングローラの進入方向)に直線状に形成される構成となっている。このような直線状の段差27の構成とすることによって、円柱状のラビングローラーに起因するITOくずを効率よく段差27で取り除くことが可能となる。
なお、実施形態1では、3本の段差27を形成する構成としたが、これに限定されることはなく、1本以上でよい。しかしながら、少なくとも3本の段差27を形成することにより、非常に大きな効果を得られる。また、段差27の形成方法及びその詳細構成については、後述する。
図1に示す実施形態1の液晶表示装置では、第1基板31の液晶側の面であって表示領域12内には、図中x方向に延在しy方向に並設されるゲート線20が形成されている。また、図中y方向に延在しx方向に並設されるドレイン線28が形成されている。
ドレイン線28とゲート線20とで囲まれる矩形状の領域は画素が形成される領域を構成し、これにより、各画素は表示領域12内においてマトリックス状に配置されるようになる。各画素は、例えば図1中丸印Bの部分において、その拡大図B’に示すように、ゲート線20からの走査信号によってオンされる薄膜トランジスタ30と、このオンされた薄膜トランジスタ30を介してドレイン線28からの映像信号が供給される画素電極16と、コモン線29に接続され映像信号の電位に対して基準となる電位を有する基準信号が供給される対向電極25とを備えている。なお、拡大図B’に示す対向電極25の構成では、各画素毎に独立して形成される対向電極25にコモン線29を介して基準信号を入力する構成としたが、これに限定されることはなく、例えばx軸方向に隣接配置される画素の対向電極25が直接に接続されるように対向電極25を形成し、x軸方向の左右の一端から、又は両側からコモン線29を介して基準信号を入力する構成でもよい。
また、実施の形態1では、各ドレイン線28及び各ゲート線20は例えばその下端において、図示しないシール材を越えて延在され、ドライバIC(走査信号駆動回路や映像信号駆動回路等からなる)13の一の出力端子に接続されている。
また、実施形態1の液晶表示装置では、下端部にはフレキシブルプリント基板(FPC)14が接続される構成となっており、このFPC14を介してドライバIC13用の駆動信号が入力される構成となっている。なお、走査信号駆動回路及び映像信号駆動回路からなるドライバIC13はそれぞれ半導体チップからなる半導体装置を第1基板31面に搭載させて構成可能である。しかし、例えばテープキャリア方式やCOF(Chip On Film)方式で形成した半導体装置の一辺を第1基板31に接続させるようにしてもよい。 また、第1基板31上に回路を一体的に作り込んでもよい。
〈段差・画素の構成〉
図2は図1のA部の拡大図であり、実施形態1の液晶表示装置における画素の概略構成を説明するための平面図である。図3は図2のA−A’線での断面図であり、実施形態1の液晶表示装置における画素及び段差の概略構成を説明するための断面図である。なお、図2においては、画素電極16と段差27との位置関係を明確にするために、ドレイン線やゲート線等の信号線及び対向電極等は省略する。また、以下に示す薄膜は公知のフォトリソグラフィ技術により形成可能であるので、形成方法の詳細な説明は省略する。
図2に示すように、実施形態1の液晶表示装置の画素電極16は、電極の延在方向に一のスリットが形成される構成となっており、これによって両端が互いに接続された2本の線状の電極が形成される構成となっている。なお、この画素電極16の構成は従来の液晶表示装置における画素電極の構成と同じである。
また、実施形態1の液晶表示装置では、ラビングローラの進入方向である液晶表示パネルの上部側、すなわちV=001で示す1番目の画素列の上部側に段差27が形成される構成となっている。
以下、図3に基づいて、画素及び段差の詳細構成について説明する。
実施形態1の液晶表示装置では第1基板31の表面には、薄膜トランジスタを保護するための下地膜が形成されている。この下地膜の上層には、例えばポリシリコンからなる半導体層(P−Si層)18が形成されており、この半導体層18を被うようにして第1絶縁膜19が形成されている。この第1絶縁膜19は、薄膜トランジスタの形成領域において該薄膜トランジスタのゲート絶縁膜として機能するもので、それに応じて膜厚等が設定されるようになっている。また、半導体層18は薄膜トランジスタの半導体層となるものである。
第1絶縁膜19の上層にはゲート線20となる金属材料の信号線(メタル配線)が形成されており、このゲート線20の上層には当該ゲート線20を被うように層間絶縁膜21が形成されている。半導体層18の上方に積層される層間絶縁膜21と第1絶縁膜19には、半導体層18に至るスルーホールが形成され、このスルーホールを介してソース電極22が半導体層18と接する構成となっている。このとき、ゲート線20は図示しないゲート電極に接続されており、このゲート電極と半導体層18により、薄膜トランジスタを形成している。
また、ソース電極22の上層には、薄膜トランジスタを被う保護絶縁膜23が形成されている。この保護絶縁膜23の上層には有機絶縁膜24が形成されている。有機絶縁膜24は平坦化膜として機能するものであり、この有機絶縁膜24により第1基板31の上面を平坦化する構成となっている。
有機絶縁膜24の上面には、対向電極25が形成されている。この対向電極25は、例えばITO(Indium-Tin-Oxide)等の透明導電膜からなる。このとき、実施形態1の液晶表示装置では、対向電極25を形成する際に、液晶表示パネル10の上端部に対応する位置に三本の段差用パターン33が形成される構成となっている。すなわち、段差用パターン33は対向電極25と同じ工程で形成され、該対向電極25と段差用パターン33は同層に形成される構成となっている。
対向電極25及び段差用パターン33の上層には第2絶縁膜26が第1基板31の表面を被うようにして形成され、対向電極25と後述する画素電極16との間の領域(画素領域)では容量絶縁膜として機能する。また、有機絶縁膜24と保護絶縁膜23及び第2絶縁膜26はソース電極22上にスルーホールが形成される構成となる。さらには、第2絶縁膜は段差用パターン33の上層にも形成される構成となっているので、第2絶縁膜の表面部分に段差用パターン33の形成された部分が凸領域となり、段差用パターン33の形成されない部分が凹領域となる凹凸が形成される。このようにして、実施形態1でラビングローラの進入方向に段差27を設ける構成としている。
第2絶縁膜26の上層には例えばITO等の透明導電膜からなる画素電極16が形成され、前述のスルーホールを介してソース電極22に接続される構成となっている。従って、該画素電極16には薄膜トランジスタから供給される表示データに対応した電界が印加される構成となる。また、該画素電極16と対向電極25とは、容量絶縁膜として機能する第2絶縁膜を介して対向配置される構成となり、該画素電極16に供給された電荷を1フレーム期間保持するための保持容量が当該画素電極16と対向電極25間に形成される。
画素電極16の上層には配向膜11が形成される構成となっている。このとき、段差用パターン33が形成された領域においては、当該段差用パターン33で第2絶縁膜26の上面に形成された凹凸が配向膜11の形成によっても維持され、配向膜11の上面には段差用パターン33に対応した凹凸が形成され、段差27を設けることができる。
次に、図1〜3に基づいて、ラビングローラを用いた配向処理の過程における段差の効果について説明する。
従来ではラビングローラの進入方向にもっとも近いV=001で示す1番目の画素行の上端部分にITOくず17が集中してしまっていた。
しかしながら、実施形態1の構成では液晶表示パネル10の上端から進入したラビングローラは、表示領域12の外側領域に形成される3箇所の段差27の内、まず第1番目の段差27でITOくず17が集められる。この第1番目の段差27を通過してしまったITOくず17は、ラビングローラの移動に伴い、次に第2番目の段差27で集められることとなる。さらに、ラビングローラが移動することによって、最後に第3番目の段差27でもITOくず17が集められる構成となっているので、ラビングローラが表示領域12に到達する時点ではほぼ全てのITOくず17が3箇所の段差27のいずれかで集めることが可能となる。このとき、残りのITOくず17は表示領域12に到達してしまうこととなるが、その量はわずかであり、さらには図1に示すように画素電極16の上層には配向膜11が形成される構成となっている。従って、配向膜11を突き破り隣接する画素電極16を電気的に接続する量のITOくずがV=001で示す画素行の画素電極16に集中することを防止できる。その結果、液晶表示装置の製造不良を大幅に低減でき、歩留まりを向上させることができる。
(実施形態2)
図4は本発明の実施形態2の液晶表示装置の概略構成を説明するための平面図であり、以下、図4に基づいて実施形態2の液晶表示装置の構成を説明する。
図4に示すように、実施形態2の液晶表示装置は、ラビングローラの進入方向及び段差27の構成を除く他の構成は実施形態1の液晶表示装置と同様な構成となるので、段差27についてのみ詳細に説明する。
図4から明らかなように、実施形態2の液晶表示装置では、図4中に矢印15で示すラビング方向の始点側に一辺すなわちラビングローラーの進入方向である液晶表示パネル10の左側端部に3本の段差27が形成される構成となっている。また、実施形態2においても、段差27は表示領域12の外側の領域に形成される構成となっている。さらには、段差27の表面(液晶側の面)が配向膜11で覆われる構成となっている。なお、配向膜11の形成領域の外側の領域に段差27を形成してもよい。
また、実施形態2の液晶表示装置に形成される段差27は、液晶表示パネル10の左側端部(ラビング処理時でのラビングローラの進入方向)に直線状に形成される構成となっている。このような直線状の構成とすることによって、実施形態1と同様に円柱形状のラビングローラーに起因するITOくずを効率よく段差27で取り除くことが可能となる。なお、3本の段差27を形成する構成としたが、これに限定されることはなく、1本以上でよい。しかしながら、少なくとも3本の段差27を形成することにより、非常に大きな効果を得られる。
(実施形態3)
図5は本発明の実施形態3の液晶表示装置の概略構成を説明するための平面図であり、以下、図5に基づいて実施形態3の液晶表示装置の構成を説明する。
図5に示すように、実施形態3の液晶表示装置は、段差27の構成を除く他の構成は実施形態2の液晶表示装置と同様な構成となるので、段差27についてのみ詳細に説明する。
図5から明らかなように、実施形態3の液晶表示装置では、隣り合う2辺にそれぞれ段差27、27’が形成される構成となっている。
実施形態3の液晶表示装置では、まず、図5中に矢印15で示すラビング方向の始点側の一辺すなわちラビングローラーの進入方向である液晶表示パネル10の上側端部に、第1番目の段差である3本の段差27が形成される構成となっている。また、液晶表示パネル10の4辺から前述する上側の辺を除く3辺の内で、ラビング方向と直交する直線が該上側の辺の次に交わることとなる辺である右側端部に、第2番目の段差である3本の段差27’が形成される構成となっている。すなわち、実施形態3の液晶表示装置では、液晶表示パネル10の対して斜め方向に図示しないラビングローラで配向膜11にラビング処理をする際に、該ラビングローラが1番目に接する辺と2番目に接する辺の両方の辺にそれぞれ段差27、27’を形成する構成となっている。
このように実施形態3の液晶表示装置では、液晶表示パネル10にラビングローラが接する1番目と2番目の隣り合う2辺にそれぞれ段差27、27’を形成することにより、1番目の辺に形成される第1番目の段差27で集めることが不可能であるITOくずを、2番目の辺に形成される第2番目の段差27’で集めることが可能となるので、ラビングローラを用いるラビング処理に起因するITOくずをさらに効率よく取り除くことが可能となる。また、このような構成とすることにより、液晶表示パネル10を同一面内で90°回転し、実施形態1のように上部側からラビング処理する場合でも、ITOくずを効率よく集めることができる。
なお、3本の段差27、27’を形成する構成としたが、これに限定されることはなく、それぞれの辺に1本以上でよい。しかしながら、少なくとも3本の段差27、27’を形成することにより、非常に大きな効果を得られる。
(実施形態4)
図6は本発明の実施形態4の液晶表示装置の概略構成を説明するための平面図であり、以下、図6に基づいて実施形態4の液晶表示装置の構成を説明する。
図6に示すように、実施形態4の液晶表示装置は、段差27の構成を除く他の構成は実施形態3の液晶表示装置と同様な構成となるので、段差27についてのみ詳細に説明する。
図6から明らかなように、実施形態4の液晶表示装置では、表示領域12を介して対向する2辺にそれぞれ段差27、27’が形成される構成となっている。
実施形態4の液晶表示装置では、図6中に矢印15で示すラビング方向の始点側の一辺すなわちラビングローラーの進入方向である液晶表示パネル10の左側端部に、第1番目の段差である3本の段差27が形成される構成となっている。さらには、液晶表示パネル10の左側の辺に表示領域12を介して対向する右側の辺、すなわち液晶表示パネル10を同一面内で180°回転させた状態でラビング処理する際にラビングローラーの進入方向となる右側端部に第2番目の段差である3本の段差27’が形成される構成となっている。
このように実施形態4の液晶表示装置では、液晶表示パネル10にラビングローラの進入方向である左側端部と、該左側端部に対向する右側端部とにそれぞれ段差27、27’を形成することにより、ラビング処理時に液晶表示パネル10を180°回転させた状態でもITOくずを集めることが可能となるので、ラビング処理に係わる自由度を大きくすることが可能となる。なお、それぞれ3本の段差27、27’を形成する構成としたが、これに限定されることはなく、それぞれの辺に1本以上でよい。しかしながら、少なくとも3本の段差27、27’を形成することにより、非常に大きな効果を得られる。
なお、実施形態1〜4の液晶表示装置において、段差27の形成方法は有機絶縁膜24の上層に直線状の層を形成し、配向膜11に凹凸を設ける構成としたが、これに限定されることはなく、例えば有機絶縁膜24を周知の方法でエッチングして凹状の凹溝部を形成する等でもよい。また、本実施形態1〜4では、段差27は直線形状としたが、曲線形状でもよい。さらには、複数本の直線状又は曲線状の段差27をy軸方向又はx軸方向に並設する構成でもよい。
また、実施形態1〜4の液晶表示装置において、段差27の形状は直線状に形成したが、これに限定されることはなく、例えば対向電極材料のITOを用いて上面から見た時の形状が円形や楕円形、又は三角形以上の多角形となる膜を形成し、この形成膜をマトリクス状や交互(交互配列)に配列して段差27を形成してもよい。また、有機絶縁膜24をエッチングして、上面から見た時の形状が円形や楕円形、又は三角形以上の多角形の溝(凹状の溝)を形成し、この溝をマトリクス状や交互に配列して段差27を形成してもよい。
また、段差27を液晶表示パネル10の3辺又は4辺全てに形成してもよい。
本発明の実施形態1の液晶表示装置の概略構成を説明するための平面図である。 図1のA部の拡大図であり、実施形態1の液晶表示装置における画素の概略構成を説明するための平面図である。 図2のA−A’線での断面図であり、実施形態1の液晶表示装置における画素及び段差の概略構成を説明するための断面図である。 本発明の実施形態2の液晶表示装置の概略構成を説明するための平面図である。 本発明の実施形態3の液晶表示装置の概略構成を説明するための平面図である。 本発明の実施形態4の液晶表示装置の概略構成を説明するための平面図である。 従来の液晶表示装置の概略構成を説明するための平面図である。 図7のA部の拡大図であり、従来の液晶表示装置における画素の概略構成を説明するための平面図である。 図2のB−B’線での断面図であり、従来の液晶表示装置における画素及び段差の概略構成を説明するための断面図である。
符号の説明
10・・・液晶表示パネル、11・・・配向膜、12・・・表示領域
13・・・ドライバIC、14・・・フレキシブルプリント基板(FPC)
15・・・ラビング方向、16・・・画素電極、17・・・ITOくず
18・・・半導体層(P−Si)、19・・・第1絶縁膜、20・・・ゲート線
21・・・層間絶縁膜、22・・・ソース電極、23・・・保護絶縁膜
24・・・有機絶縁膜、25・・・対向電極、26・・・第2絶縁膜
27・・・段差、28・・・ドレイン線、29・・・コモン線
30・・・薄膜トランジスタ(TFT)、31・・・第1基板、32・・・第2基板
33・・・段差用パターン

Claims (8)

  1. 複数本のドレイン線と、前記ドレイン線と交差する複数本のゲート線とを備え、前記ドレイン線と前記ゲート線とに囲まれた領域を画素の領域とする第1基板と、
    前記第1基板と対向して配置される第2基板と、
    前記第1基板と前記第2基板とで狭持される液晶層と
    で構成される液晶表示装置であって、
    前記画素の集合体である表示領域の外側の少なくとも一辺に、
    当該辺の延在方向に伸延する少なくとも1以上の段差を前記第1基板の液晶面側に設けた
    ことを特徴とする液晶表示装置。
  2. 請求項1に記載の液晶表示装置において、
    前記段差はラビングローラーの進入方向の少なくとも一辺に形成されることを特徴とする液晶表示装置。
  3. 請求項1又は2に記載の液晶表示装置において、
    3箇所以上の段差が形成されることを特徴とする液晶表示装置。
  4. 請求項1乃至3の内のいずれかに記載の液晶表示装置において、
    前記段差は配向膜の形成領域内に形成されることを特徴とする液晶表示装置。
  5. 請求項4に記載の液晶表示装置において、
    前記段差は前記配向膜の下層に形成される凹凸により形成されることを特徴とする液晶表示装置。
  6. 請求項5に記載の液晶表示装置において、
    前記段差は前記配向膜の下層に形成される有機絶縁膜の上層に配置される薄膜で形成されることを特徴とする液晶表示装置。
  7. 請求項6に記載の液晶表示装置において、
    前記段差は画素を構成する画素電極に対向配置される対向電極と同じ透明電極材料で形成されることを特徴とする液晶表示装置。
  8. 請求項6に記載の液晶表示装置において、
    前記段差は金属材料の薄膜で形成されることを特徴とする液晶表示装置。
JP2008242361A 2008-09-22 2008-09-22 液晶表示装置 Abandoned JP2010072528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008242361A JP2010072528A (ja) 2008-09-22 2008-09-22 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008242361A JP2010072528A (ja) 2008-09-22 2008-09-22 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2010072528A true JP2010072528A (ja) 2010-04-02

Family

ID=42204328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008242361A Abandoned JP2010072528A (ja) 2008-09-22 2008-09-22 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2010072528A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0943629A (ja) * 1995-07-31 1997-02-14 Sony Corp 液晶表示装置
JP2004198955A (ja) * 2002-12-20 2004-07-15 Sharp Corp 液晶表示素子
JP2004240053A (ja) * 2003-02-04 2004-08-26 Seiko Epson Corp 電気光学装置及び電子機器
JP2006171485A (ja) * 2004-12-17 2006-06-29 Mitsubishi Electric Corp 液晶表示装置の製造方法ならびにその方法により製造した液晶表示装置
JP2008026345A (ja) * 2006-07-18 2008-02-07 Ips Alpha Technology Ltd 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0943629A (ja) * 1995-07-31 1997-02-14 Sony Corp 液晶表示装置
JP2004198955A (ja) * 2002-12-20 2004-07-15 Sharp Corp 液晶表示素子
JP2004240053A (ja) * 2003-02-04 2004-08-26 Seiko Epson Corp 電気光学装置及び電子機器
JP2006171485A (ja) * 2004-12-17 2006-06-29 Mitsubishi Electric Corp 液晶表示装置の製造方法ならびにその方法により製造した液晶表示装置
JP2008026345A (ja) * 2006-07-18 2008-02-07 Ips Alpha Technology Ltd 液晶表示装置

Similar Documents

Publication Publication Date Title
KR101443380B1 (ko) 액정표시장치
EP2249199B1 (en) Display device
US8743330B2 (en) Liquid crystal display device
US8471974B2 (en) Array substrate, display panel having the same and method of manufacturing the same
JP5144055B2 (ja) 表示基板及びこれを有する表示装置
US7564533B2 (en) Line on glass type liquid crystal display device
US7714961B2 (en) Display panel and method of manufacturing the same
JP2003215599A (ja) 液晶表示装置
US8274464B2 (en) Active matrix substrate and liquid crystal display device
JP2011081386A (ja) 表示基板、それの製造方法、及びそれを有する表示装置
WO2004017128A1 (en) Liquid crystal display
JP2011186130A (ja) 液晶表示装置
JP2010054980A (ja) 液晶表示装置
US20140146258A1 (en) Liquid crystal display device
JP4881475B2 (ja) アクティブマトリクス基板及び液晶表示装置
JP2004177788A (ja) 液晶表示装置
JP2011048170A (ja) 液晶表示装置
JP2010060967A (ja) 液晶表示装置及び電子機器
JP2007322474A (ja) 液晶表示装置
JP4198485B2 (ja) 表示装置用電極基板
US9117703B2 (en) Liquid crystal display device
JP2010072528A (ja) 液晶表示装置
JP5275650B2 (ja) 液晶表示装置
JP6150684B2 (ja) 液晶表示装置およびアレイ基板
KR102046764B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A977 Report on retrieval

Effective date: 20121114

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A762 Written abandonment of application

Effective date: 20121210

Free format text: JAPANESE INTERMEDIATE CODE: A762