JP2010067810A - Ｓｉ含有膜の成膜方法、絶縁膜、並びに半導体デバイス - Google Patents

Ｓｉ含有膜の成膜方法、絶縁膜、並びに半導体デバイス Download PDF

Info

Publication number
JP2010067810A
JP2010067810A JP2008233035A JP2008233035A JP2010067810A JP 2010067810 A JP2010067810 A JP 2010067810A JP 2008233035 A JP2008233035 A JP 2008233035A JP 2008233035 A JP2008233035 A JP 2008233035A JP 2010067810 A JP2010067810 A JP 2010067810A
Authority
JP
Japan
Prior art keywords
bis
film
forming
silane compound
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008233035A
Other languages
English (en)
Inventor
Yoshitaka Hamada
吉隆 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2008233035A priority Critical patent/JP2010067810A/ja
Priority to EP09010938A priority patent/EP2163664A1/en
Priority to US12/557,191 priority patent/US20100061915A1/en
Priority to TW098130545A priority patent/TW201026880A/zh
Priority to KR1020090085215A priority patent/KR20100031081A/ko
Priority to CN200910169167A priority patent/CN101671816A/zh
Publication of JP2010067810A publication Critical patent/JP2010067810A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Polymers (AREA)

Abstract

【解決手段】プラズマＣＶＤ法によるＳｉ含有膜の成膜方法において、成膜原料として用いるシラン化合物として、反応性基として水素原子又はアルコキシ基を有すると共に、分子中には２個以上のケイ素原子を含有し、かつ２個以上のケイ素原子は飽和炭化水素基を介して結合され、かつ、アルコキシ基に含まれる炭素原子を除いた炭素原子数［Ｃ］とＳｉ原子数［Ｓｉ］の比［Ｃ］／［Ｓｉ］が３以上であり、全てのケイ素原子は２以上の炭素原子と直接の結合を有するシラン化合物を用いるプラズマＣＶＤ法によるＳｉ含有膜の成膜方法。
【効果】有効な成膜速度が得られると共に、膜の疎水性の確保と、ケイ素原子の求核反応に対する反応性の抑制を同時に達成することができ、膜の化学的安定性を確保することができる。
【選択図】なし

Description

本発明は、特にロジックＵＬＳＩにおける多層配線技術において用いられる低誘電率層間絶縁膜材料として有用であり、ＣＶＤ法によって成膜されるＳｉ含有膜の成膜方法、この方法により得られた絶縁膜、並びに半導体デバイスに関するものである。
電子産業の集積回路分野の製造技術において、高集積化かつ高速化の要求が高まっている。シリコンＵＬＳＩ、特にロジックＵＬＳＩにおいては、ＭＯＳＦＥＴの微細化による性能よりも、それらをつなぐ配線の性能が課題となっている。即ち、多層配線化に伴う配線遅延の問題を解決するために配線抵抗の低減と配線間及び層間容量の低減が求められている。
これらのことから、現在、集積回路の大部分に使用されているアルミニウム配線に代えて、より電気抵抗が低く、マイグレーション耐性のある銅配線の導入が必須となっており、スパッタリング法によるシード形成後、銅メッキを行うプロセスが実用化されている。
配線間及び層間容量の低減を達成するための低誘電率層間絶縁膜材料としては、さまざまな提案がある。従来、無機系では、二酸化ケイ素（ＳｉＯ2）、窒化ケイ素、燐ケイ酸ガラス、有機系では、ポリイミドが用いられてきたが、最近では、より均一な層間絶縁膜を得る目的で予めテトラエトキシシランモノマーを加水分解、即ち、重縮合させてＳｉＯ2を得、Ｓｐｉｎ ｏｎ Ｇｌａｓｓ（無機ＳＯＧ）と呼ぶ塗布材として用いる提案や、有機アルコシキシシランモノマーを重縮合させて得たポリシロキサンを有機ＳＯＧとして用いる提案がある。
また、絶縁膜形成方法としては、大きな分類として、絶縁膜ポリマー溶液をスピンコート法等で塗布、成膜を行う塗布型のものと、化学気相成長（ＣＶＤ）法、特にプラズマ中で原料を励起、反応させて成膜するプラズマ化学気相成長（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下、プラズマＣＶＤ、もしくはＰＥＣＶＤと略す）法の二つの方法が提案されている。
プラズマＣＶＤ法の提案としては、例えば、特許文献１（特開２００２−１１０６７０号公報）において、トリメチルシランと酸素とからプラズマＣＶＤ法により、酸化トリメチルシラン薄膜を形成する方法が、また、特許文献２（特開平１１−２８８９３１号公報）では、メチル、エチル、ｎ−プロピル等の直鎖状アルキル、ビニルフェニル等のアルケニル及びアリール基を有するアルコキシシランからプラズマＣＶＤ法により、酸化アルキルシラン薄膜を形成する方法が提案されている。
また、更に低い誘電率を得るための新たなプラズマＣＶＤによるＳｉ含有膜の形成方法として、側鎖にラジカル重合性有機基を持つシラン化合物を使用し、ＣＶＤ条件下、重合性有機基を重合させてＳｉ含有膜を形成する方法（特許文献４：国際公開第２００５／５３００９号パンフレット）や、ケイ素原子間が炭化水素基で結ばれたシラン類を原料として用いる方法（特許文献５：米国特許出願公開第２００５／０１９４６１９号明細書）が提案されている。
特開２００２−１１０６７０号公報 特開平１１−２８８９３１号公報 特開２０００−３０２７９１号公報 国際公開第２００５／５３００９号パンフレット 米国特許出願公開第２００５／０１９４６１９号明細書
しかしながら、より低い誘電率が得られるよう空孔率を高く設計された膜では、エッチング工程や洗浄工程でのプロセスダメージが問題になっている。
例えば特許文献４で提案されたような材料は、有機側鎖をよく保存した低い誘電率を持つ膜が得られるが、膜中に残存する不飽和結合が後工程でのプロセスダメージによって膜の物性を不安定化するという問題がある。
また、空孔率の高い材料では、特にアルカリ性の水による処理でダメージを起こし易く、このダメージは絶縁膜表面の親水化から広がり、Ｓｉ−Ｏ結合を持つＳｉへの求核攻撃によって膜の持つ誘電率が上昇してしまうものと考えられている。
本発明は、上記事情に鑑みなされたもので、従来ＣＶＤ法による酸化ケイ素系膜の成膜に用いられてこなかったＳｉ含有膜形成材料を用いることによって、新規なＳｉ含有膜の成膜方法、並びにこの成膜方法によって得られたＳｉ含有膜からなる絶縁膜及びこの絶縁膜を用いる半導体デバイスを提供することを目的とする。
本発明者は、上記目的を達成するため鋭意検討を行った結果、ケイ素原子に結合する反応性基（アルコキシ基）に含まれる炭素原子を除いた炭素原子数［Ｃ］とＳｉ原子数［Ｓｉ］の比［Ｃ］／［Ｓｉ］が３以上であり、２個以上のケイ素原子を含有すると共に、全てのケイ素原子は２以上の炭素原子と直接の結合を有するシラン化合物をプラズマＣＶＤ法の原料として用いることにより、有効な成膜速度をもって、従来の膜よりも疎水性が向上されると共に化学的安定性が向上されたＳｉ含有膜が容易に得られることを見出し、本発明をなすに至った。
即ち、本発明は、プラズマＣＶＤ法によるＳｉ含有膜の成膜方法において、成膜原料として用いるシラン化合物として、反応性基として水素原子又はアルコキシ基を有すると共に、分子中には２個以上のケイ素原子を含有し、かつ２個以上のケイ素原子は環状構造を含んでいてもよい直鎖状、分岐状又は環状の飽和炭化水素基を介して結合され、かつ、アルコキシ基に含まれる炭素原子を除いた炭素原子数［Ｃ］とＳｉ原子数［Ｓｉ］の比［Ｃ］／［Ｓｉ］が３以上であり、全てのケイ素原子は２以上の炭素原子と直接の結合を有するシラン化合物を用いることを特徴とするプラズマＣＶＤ法によるＳｉ含有膜の成膜方法である（請求項１）。
このようなシラン化合物を用いてプラズマＣＶＤ法によって酸化ケイ素膜を成膜すると、膜の成長速度を落とすことなく、疎水性の高い、後工程のプロセスに対しても安定な酸化ケイ素膜を得ることができる。
上記シラン化合物が１分子中に含む炭素原子の数は２０以下であることが好ましい（請求項２）。
目安として炭素数が２０以下のものを選択することにより、ＣＶＤ工程時に有効な蒸気圧を得ることができる。
上記シラン化合物の好ましい一態様として、下記一般式（１）
Figure 2010067810
（但し、Ｒはそれぞれ独立に炭素数１〜６のアルキル基、Ｘはそれぞれ独立に水素原子又は炭素数１〜４のアルコキシ基を表し、Ｙは環状構造を含んでいてもよい炭素数２〜１０の直鎖状、分岐状又は環状の（ｑ＋１）価の飽和炭化水素基を示し、Ｚは環状構造を含んでいてもよい炭素数２〜１０の直鎖状、分岐状又は環状の２価の飽和炭化水素基を示す。また、ｍはそれぞれ独立に１又は２、ｎはそれぞれ独立に１又は２、ｐは０〜２の整数、ｑは１〜３の整数を表す。但し分子全体が含む炭素数は２０を超えず、Ｒ、Ｙ、Ｚに含まれる炭素数と全ケイ素原子数の比は３以上である。）
で示されるシラン化合物を挙げることができる（請求項３）。
また、更に具体的態様として、下記一般式（２）
Ｘ3-mＲmＳｉ−（ＣＨ2）k−ＳｉＲmＸ3-m （２）
（但し、Ｒ、Ｘ、ｍの定義は一般式（１）でした定義と同一であり、ｋは２〜６の整数であると共に、Ｒとケイ素間のメチレン鎖に含まれる全炭素数と分子に含まれる全ケイ素数の比は３以上であり、かつ全炭素数は２０以下である。）
で示されるシラン化合物を挙げることができる（請求項４）。
また、本発明は、上述のＳｉ含有膜の成膜方法を用いて成膜することにより得られたことを特徴とする絶縁膜である（請求項５）。
本発明の成膜方法により得られる絶縁膜は化学的安定性が高く、特にアルカリ性の洗浄液等に対する耐性を示す。
更に、本発明は上記の絶縁膜を有する半導体デバイスである（請求項６）。
上記の絶縁膜を持つ半導体デバイスは、製造工程において絶縁膜が物性変化を起こしにくいため、信頼性の高い半導体デバイスとなる。
本発明によれば、従来のＣＶＤ法を大きく変更することなく、有効な成膜速度が得られると共に、膜の疎水性の確保と、ケイ素原子の求核反応に対する反応性の抑制を同時に達成することができ、膜の化学的安定性を確保することができる。
また、本発明の成膜方法を、多層配線絶縁膜の成長方法として利用することにより、配線信号遅延の少ない半導体集積回路を安定して製造することができる。
以下、本発明の詳細について説明する。
本発明のＳｉ含有膜形成方法に用いる成膜材料であるシラン化合物は、反応性基として水素原子又はアルコキシ基を有すると共に、分子中には２個以上のケイ素原子を含有し、かつ２個以上のケイ素原子は環状構造を含んでいてもよい直鎖状、分岐状又は環状の飽和炭化水素基を介して結合され、アルコキシ基に含まれる炭素原子を除いた炭素原子数［Ｃ］とＳｉ原子数［Ｓｉ］の比［Ｃ］／［Ｓｉ］が３以上であり、全てのケイ素原子は２以上の炭素原子と直接の結合を有するシラン化合物である。
上述のように、すでに種々材料を用いたＣＶＤ法によるＳｉ含有膜の成膜方法が提案されているが、それらのほとんどはケイ素原子間を酸素を介して結合するようにデザインをされたものである。これはケイ素−酸素間の結合エネルギーが比較的大きいことから、ＣＶＤ工程において、安定で有効な成膜速度が得易いためと考えられる。
これに対し、特許文献５は、より低い誘電率を得るために複数のケイ素原子の間を炭化水素基で結んだ化合物を用いることを提案しているが、本発明者は、このようなケイ素間に炭化水素基による結合を有する骨格は化学的安定性の確保にも利用可能であると考えた。即ち、膜の３次元構造を形成するために膜中の主なケイ素原子は３あるいは４個結合を有する必要があり、上述のように、一般的には、これは酸素原子による結合である。しかし、ケイ素原子に結合する酸素原子は、分極作用によってケイ素原子の求核反応に対する反応性を高めてしまう。そこで、もし酸素原子による結合を炭化水素基による結合に置き換えてやれば、ケイ素原子の求核物質に対する反応性を抑制することができることになる。即ち、成膜原料として使用するシラン化合物に、分子中には２個以上のケイ素原子を含有し、かつ２個以上のケイ素原子は環状構造を含んでいてもよい直鎖状、分岐状又は環状の飽和炭化水素基により架橋された構造を持たせることによって、ケイ素原子が有する酸素との結合数が２である場合にも３次元構造を形成させることができる。また、結合する酸素原子数が減少することによって、ケイ素原子の分極率を減少させ、求核反応に対する反応性を抑制することができる。
一方、化学的安定性を確保するためには、バルクとしての疎水性の設計も重要である。バルクとしての疎水性を向上させることで、アルカリ性水溶液との界面での反応性が下がるだけでなく、空孔を通じた浸透による膜質変化を防止することができる。このバルクの疎水性を確保するためには、ケイ素原子の持つ側鎖及び結合置換基として飽和炭化水素基を選択することが有利である。また、飽和炭化水素基を選択することによって、炭素とケイ素の比で、バルクのおよその疎水性に関する物性を推定することができるようになる。
本発明の目的である水溶液処理に対する耐性を確保するために必要な疎水性は、原料として用いるシラン化合物を、アルコキシ基に含まれる炭素原子を除いた炭素原子数［Ｃ］とＳｉ原子数［Ｓｉ］の比［Ｃ］／［Ｓｉ］が３以上のものから選択するということを目安とすることができ、４以上であれば、より確実に疎水性を確保できる。
なお、プラズマＣＶＤ反応に使用する材料としては、一定以上の蒸気圧があることが必要であり、上述のシラン化合物が有する炭素数が２０以下のものであれば、一般的に適用可能である。
また、プラズマＣＶＤ反応中、ケイ素原子に結合する飽和炭化水素置換基はよく保存されることが好ましく、ケイ素原子と直接結合する炭素原子はラジカルを発生し易い分岐構造を持たないことが好ましい。
本発明のプラズマＣＶＤ法による成膜方法に使用するシラン化合物としては、下記一般式（１）
Figure 2010067810
（但し、Ｒはそれぞれ独立に炭素数１〜６のアルキル基、Ｘはそれぞれ独立に水素原子又は炭素数１〜４のアルコキシ基を表し、Ｙは環状構造を含んでいてもよい炭素数２〜１０の直鎖状、分岐状又は環状の（ｑ＋１）価の飽和炭化水素基を示し、Ｚは環状構造を含んでいてもよい炭素数２〜１０の直鎖状、分岐状又は環状の２価の飽和炭化水素基を示す。また、ｍはそれぞれ独立に１又は２、ｎはそれぞれ独立に１又は２、ｐは０〜２の整数、ｑは１〜３の整数を表す。但し分子全体が含む炭素数は２０を超えず、Ｒ、Ｙ、Ｚに含まれる炭素数と全ケイ素原子数の比は３以上である。）
で示されるシラン化合物を挙げることができる。
上記一般式（１）中、ｍ及びｎが１以上であることによって、式（１）における各ケイ素原子に結合する酸素原子数は最高でも２となって求核反応性が抑制される。また、反応性基Ｘはアルコキシ基あるいは水素であるが、これらはいずれもプラズマＣＶＤ法による膜中では酸素原子による架橋となる部分である。また、分子全体としては、Ｒ、Ｙ、Ｚに含まれる炭素数と全ケイ素原子数の比は３以上になるよう設計される。
上述のように、ＲとＹ及びＺに含まれるケイ素原子と直接結合する炭素原子は、分岐を持たないことが好ましく、Ｒ、Ｙ及びＺが炭素数２以上の置換基である場合には、ケイ素原子と直接結合する炭素原子は−ＣＨ2−の構造としてケイ素原子と結合していることが好ましい。
Ｒの好ましい具体例としては、メチル、エチル、プロピル、ブチル、ペンチル、ヘキシルを挙げることができ、ブチル以下は直鎖だけではなく、分岐を持つ異性体でもよいが、ケイ素と直接結合する部分はメチレン（−ＣＨ2−）の構造であることが好ましい。また、全てのＲがエチルあるいはそれ以上炭素原子を含む置換基を選択した場合には、Ｙ及びＺの構造に依存することなく、反応性置換基の炭素原子を除いた炭素原子数［Ｃ］とＳｉ原子数［Ｓｉ］の比［Ｃ］／［Ｓｉ］を３以上とすることができ、同様にプロピル以上のものを選択すれば４以上とすることができる。
Ｙ及びＺの好ましい具体例としては、ジメチレン、トリメチレン、テトラメチレン、ペンタメチレン、ヘキサメチレン、ヘプタメチレン、オクタメチレンを挙げることができ、トリメチレン以下のものは、全体として炭素数が１０以下であれば、炭素上にアルキル置換基を有していてもよいが、ケイ素と直接結合する部分はメチレン（−ＣＨ2−）の構造であることが好ましい。更に、ジエチレンシクロヘキサンやジエチレンシクロペンタンのような中間に環状飽和炭化水素骨格を有するような置換基も好ましい置換基である。
上記一般式（１）で示されるシラン化合物の、好ましいより具体的な構造として、下記一般式（２）
Ｘ3-mＲmＳｉ−（ＣＨ2）k−ＳｉＲmＸ3-m （２）
（但し、Ｒ、Ｘ、ｍの定義は一般式（１）でした定義と同一であり、ｋは２〜６の整数であると共に、Ｒとケイ素間のメチレン鎖に含まれる全炭素数と分子に含まれる全ケイ素数の比は３以上であり、かつ全炭素数は２０以下である。）
で示されるシラン化合物を挙げることができる。
上記一般式（２）で示されるシラン化合物の好ましい具体例としては、１，２−ビス（エチルジメトキシシリル）エタン、１，２−ビス（プロピルジメトキシシリル）エタン、１，２−ビス（ブチルジメトキシシリル）エタン、１，２−ビス（ペンチルジメトキシシリル）エタン、１，２−ビス（へキシルジメトキシシリル）エタン、１，２−ビス（ジメチルメトキシシリル）エタン、１，２−ビス（ジエチルメトキシシリル）エタン、１，２−ビス（ジプロピルメトキシシリル）エタン、１，２−ビス（ジブチルメトキシシリル）エタン、１，２−ビス（エチルジエトキシシリル）エタン、１，２−ビス（プロピルジエトキシシリル）エタン、１，２−ビス（ブチルジエトキシシリル）エタン、１，３−ビス（エチルジメトキシシリル）プロパン、１，３−ビス（プロピルジメトキシシリル）プロパン、１，３−ビス（ブチルジメトキシシリル）プロパン、１，３−ビス（ペンチルジメトキシシリル）プロパン、１，３−ビス（へキシルジメトキシシリル）プロパン、１，３−ビス（ジメチルメトキシシリル）プロパン、１，３−ビス（ジエチルメトキシシリル）プロパン、１，３−ビス（ジプロピルメトキシシリル）プロパン、１，３−ビス（エチルジエトキシシリル）プロパン、１，３−ビス（プロピルジエトキシシリル）プロパン、１，３−ビス（ブチルジエトキシシリル）プロパン、１，４−ビス（メチルジメトキシシリル）ブタン、１，４−ビス（エチルジメトキシシリル）ブタン、１，４−ビス（プロピルジメトキシシリル）ブタン、１，４−ビス（ブチルジメトキシシリル）ブタン、１，４−ビス（ペンチルジメトキシシリル）ブタン、１，４−ビス（へキシルジメトキシシリル）ブタン、１，４−ビス（ジメチルメトキシシリル）ブタン、１，４−ビス（ジエチルメトキシシリル）ブタン、１，４−ビス（ジプロピルメトキシシリル）ブタン、１，４−ビス（メチルジエトキシシリル）ブタン、１，４−ビス（エチルジエトキシシリル）ブタン、１，４−ビス（プロピルジエトキシシリル）ブタン、１，４−ビス（ブチルジエトキシシリル）ブタン、１，５−ビス（メチルジメトキシシリル）ペンタン、１，５−ビス（エチルジメトキシシリル）ペンタン、１，５−ビス（プロピルジメトキシシリル）ペンタン、１，５−ビス（ブチルジメトキシシリル）ペンタン、１，５−ビス（ペンチルジメトキシシリル）ペンタン、１，５−ビス（ジメチルメトキシシリル）ペンタン、１，５−ビス（ジエチルメトキシシリル）ペンタン、１，５−ビス（ジプロピルメトキシシリル）ペンタン、１，５−ビス（メチルジエトキシシリル）ペンタン、１，５−ビス（エチルジエトキシシリル）ペンタン、１，５−ビス（プロピルジエトキシシリル）ペンタン、１，６−ビス（メチルジメトキシシリル）ヘキサン、１，６−ビス（エチルジメトキシシリル）ヘキサン、１，６−ビス（プロピルジメトキシシリル）ヘキサン、１，６−ビス（ブチルジメトキシシリル）ヘキサン、１，６−ビス（ペンチルジメトキシシリル）ヘキサン、１，６−ビス（へキシルジメトキシシリル）ヘキサン、１，６−ビス（ジメチルメトキシシリル）ヘキサン、１，６−ビス（ジエチルメトキシシリル）ヘキサン、１，６−ビス（ジプロピルメトキシシリル）ヘキサン、１，６−ビス（メチルジエトキシシリル）ヘキサン、１，６−ビス（エチルジエトキシシリル）ヘキサン、１，６−ビス（プロピルジエトキシシリル）ヘキサン、１，７−ビス（メチルジメトキシシリル）ヘプタン、１，７−ビス（エチルジメトキシシリル）ヘプタン、１，７−ビス（プロピルジメトキシシリル）ヘプタン、１，７−ビス（ブチルジメトキシシリル）ヘプタン、１，７−ビス（ペンチルジメトキシシリル）ヘプタン、１，７−ビス（ジメチルメトキシシリル）ヘプタン、１，７−ビス（ジエチルメトキシシリル）ヘプタン、１，７−ビス（メチルジエトキシシリル）ヘプタン、１，７−ビス（エチルジエトキシシリル）ヘプタン、１，８−ビス（メチルジメトキシシリル）オクタン、１，８−ビス（エチルジメトキシシリル）オクタン、１，８−ビス（プロピルジメトキシシリル）オクタン、１，８−ビス（ブチルジメトキシシリル）オクタン、１，８−ビス（ペンチルジメトキシシリル）オクタン、１，８−ビス（ジメチルメトキシシリル）オクタン、１，８−ビス（ジエチルメトキシシリル）オクタン、１，８−ビス（メチルジエトキシシリル）オクタン、１，８−ビス（エチルジエトキシシリル）オクタンを挙げることができる。
本発明においては、上述のシラン化合物を原料として、ＣＶＤ反応装置内にガスとして導入し、ＣＶＤ法、特にプラズマ励起化学気相成長法によりＳｉ含有膜を形成する。この際、有機基がよく保存され、反応性基であるアルコキシ基あるいは水素原子のみが活性化されるように、やや低めのエネルギー領域を選択することが好ましい。３００ｍｍウェハを用いた平行平板型のプラズマＣＶＤ装置を用いた場合の電極間へ印加する高周波電力、即ちＲＦ Ｐｏｗｅｒ（プラズマ励起電力）は、３００Ｗ以下、好ましくは２００Ｗ以下、より好ましくは１００Ｗ以下で行われることが好ましい。これは、低エネルギーでの反応ほど、原料に含まれるそれぞれの結合強度の違いを反映し易く、反応性基に対する選択性を高めるためと考えられる。なお、その下限は通常２０Ｗ以上、特に５０Ｗ以上である。
その他の条件については、よく知られている一般のＣＶＤ法を用いることができ、例えば上述のシラン化合物の気化方法は、例えば、減圧による方法、キャリアガスでバブリング送気する方法や気化装置を用いる方法等が知られており、それらから選択、あるいは組み合わせて行うことができる。シラン化合物のフィード量を制御するために、液体マスフローなどにより一定流量で気化装置に送液し、気化装置で気化する方法が好ましい。
また、反応装置内の圧力及び温度や被成膜基板の温度は、原料や原料ガスの組成等に応じて適宜選択されるが、通常減圧下、特に０．０１〜１，０００Ｐａの範囲であることが好ましく、被成膜基板は−５０℃〜５００℃で成膜することが好ましい。成膜時間は、上記反応条件や目標膜厚に応じて適宜選択されるが、２０〜２，０００秒であることが好ましく、厚さ５０〜２，０００ｎｍ、特に１００〜３００ｎｍのＳｉ含有膜（絶縁膜）を形成することが好ましい。
プラズマ源は、高周波プラズマ、マイクロ波プラズマ、電子サイクロトロン共鳴プラズマ、誘導結合プラズマ、ヘリコン波プラズマ等のプラズマ源が知られているが、いずれを用いてもよい。
Ｓｉ含有膜を形成する際、上述のシラン化合物を気化させて生成したガスを、ＣＶＤ反応装置内に導入するが、この際該ガス以外のガスを併せて導入してもよい。導入するガスとしては、例えば、モノシラン、ジシラン等の水素化シラン、テトラエトキシシラン、トリメトキシシラン等のアルコキシシラン、ヘキサメチルジシロキサン等の直鎖状シロキサン、１，３，５，７−テトラメチルシクロテトラシロキサン等の環状シロキサン、ヘキサメチルジシラザン等のシラザン、トリメチルシラノール等のシラノール、酸素、窒素、アンモニア、アルゴン・ヘリウム等の希ガス、一酸化炭素、二酸化炭素、二酸化窒素、オゾン、亜酸化窒素、モノメチルアミン等のアミンなどがある。これらのガスは上述のシラン化合物に対し１０〜９９質量％含有させることができる。
上記の方法で成膜されたＳｉ含有膜は、低誘電率絶縁膜として用いることができる。上述のように本発明のＳｉ含有膜は、多孔質性を持つにも拘わらず、バルクとしての疎水性が高く、また膜中のケイ素原子の分極が小さいために求核反応に対して抑制された反応性を有することから、化学的安定性が高く、特にアルカリ性の洗浄液を用いた場合にも物性の変化を起こしにくい材料である。このため、本発明のＳｉ含有膜を絶縁膜として用いることにより、後工程のプロセスダメージの問題に対し、信頼性の高い半導体装置（デバイス）を製造することができる。
以下に合成例、実施例及び比較例を示すが、本発明は、これらの実施例によって何ら限定されるものではない。
［合成例１］１，２−ビス（ジメトキシメチルシリル）エタンの合成
ビニルメチルジメトキシシラン１９８ｇに塩化白金酸のブタノール溶液を添加しておき、ジメトキシメチルシラン１５９ｇをゆっくり滴下した。発熱反応が起こるので、反応混合物の温度が８０℃以下になるように滴下速度を調整した。滴下終了後、減圧蒸留により１，２−ビス（ジメトキシメチルシリル）エタンを得た。沸点は８．７×１０3Ｐａで１２６℃であった。
［合成例２］１，２−ビス（メトキシメチルプロピルシリル）エタンの合成
塩化プロピル４７．１ｇと金属マグネシウム１４．６ｇよりＴＨＦ（テトラヒドロフラン）中でプロピルグリニヤールを調整しておき、別のフラスコに用意した１，２−（ビスメチルジメトキシシリル）エタン７１．５ｇのＴＨＦ溶液に滴下した。３時間加熱熟成の後、生成した塩を瀘別し、濃縮後、減圧蒸留により１，２−ビス（メトキシメチルプロピルシリル）エタンを得た。沸点は０．１３×１０3Ｐａで１０５℃であった。
［合成例３］１，６−ビス（ジメトキシメチルシリル）ヘキサンの合成
１，５−ヘキサジエン４１．１ｇに塩化白金酸のブタノール溶液を添加し、ジメトキシメチルシラン１０６．２ｇをゆっくり滴下した。発熱反応が起こるので、反応混合物の温度が８０℃以下になるように滴下速度を調整した。滴下終了後、減圧蒸留により１，６−ビス（ジメトキシメチルシリル）ヘキサンを得た。沸点は０．１３×１０3Ｐａで１２０℃であった。
［実施例１］１，２−ビス（メトキシメチルプロピルシリル）エタンのプラズマＣＶＤ成膜
図１に示した平行平板容量結合型ＰＥＣＶＤ装置を用いて、合成例２で合成した１，２−ビス（メトキシメチルプロピルシリル）エタンをシリコン基板上に成膜した。
なお、図１中、１は装置本体（チャンバー）、２は原料ガス導入管、３は不活性ガス導入管、４はサンプル、５は上部電極、６は下部電極、７は排気管である。
成膜条件は、不活性ガスとしてアルゴンガスを１０ｍｌ／ｍｉｎで、供給し、気化させた１，２−ビス（メトキシメチルプロピルシリル）エタンをチャンバー内圧が５Ｐａとなるように供給し続け、基板温度１５０℃、ＲＦ電源電力３０Ｗ、ＲＦ電源周波数１３．５６ＭＨｚの条件で成膜した。結果は、成膜速度５ｎｍ／ｍｉｎであった。
［実施例２，３］
実施例１の条件のうち、チャンバー内圧力をそれぞれ２０Ｐａ（実施例２）、５０Ｐａ（実施例３）となるようにした他は、全て実施例１と同一の条件で１，２−ビス（メトキシメチルプロピルシリル）エタンによる成膜を行った。結果は、実施例２が成膜速度１２ｎｍ／ｍｉｎ、実施例３が成膜速度２０ｎｍ／ｍｉｎであった。
［実施例４及び比較例１］
実施例２で行った成膜の原料を、合成例３で調製した１，６−ビス（ジメトキシメチルシリル）ヘキサン（実施例２）、合成例１で調製した１，２−ビス（ジメトキシメチルシリル）エタン（比較例１）とした他は、全て実施例２の条件によって成膜を行った。結果は、実施例４が成膜速度１３ｎｍ／ｍｉｎ、比較例１が成膜速度１５ｎｍ／ｍｉｎであった。
なお、得られた膜の物性測定は、比誘電率は、４９５−ＣＶシステム（日本ＳＳＭ社製）を使用し、自動水銀プローブを用いたＣＶ法で測定した。弾性率（ヤング率）は、ナノイデンター（ナノインスツルメンツ社製）を使って測定した。
また、各膜に対して、ＵＶ照射装置（Ａｘｃｅｌｉｓ Ｔｅｃｈｎｏｌｏｇｙ社製Ｒａｐｉｄ Ｃｕｒｅ ＵＶ Ｓｏｕｒｃｅ）を用いて、３００秒間のＵＶ照射を行った後の膜の機械強度を測定した。
上記測定結果を表１に示す。
Figure 2010067810
表１に示した結果より、本発明のプラズマＣＶＤ法による成膜方法によって、低い誘電率を持つＳｉ含有膜が実用的な速度で成膜されること、機械強度も、やや大きいアルキル基が導入されることによって成膜直後の膜ではやや低めの値を示すものの、紫外線のような高エネルギー線照射を併用することで十分に高いものが得られることが判明した。なお、この紫外線照射は、電子線等の高エネルギー線の照射に置き換えることができることは明白である。
［実施例５〜８及び比較例２］洗浄液耐性試験
洗浄液としてヒドロキシルアミンを含有する半導体用洗浄液ＥＫＣ−５１８（デュポン社製）を用い、上記で得た実施例１〜４及び比較例１のそれぞれの成膜基板を、室温で１０分間浸漬して、洗浄液に対する耐性試験を行った。
得られた基板を純水でリンスした後、乾燥し、比誘電率を測定して、浸漬前後の比誘電率の変化を測定した。
実施例１〜４の膜（実施例５〜８）では、比誘電率がそれぞれ２．７、２．６、２．６、２．６であり、変化量がそれぞれ０．０、０．０、０．１、０．０であったのに対し、比較例１の膜（比較例２）では、比誘電率が３．２と０．４上昇してしまうことが明らかになった。
この結果から、本発明のプラズマＣＶＤ法によって成膜されたＳｉ含有膜は、３次元構造を形成しているケイ素原子に結合する酸素の数が従来のものよりも低くなり、またバルクの疎水性が高いものとされることから、特に後工程で、上述のような洗浄液を用いた場合にも、比誘電率が上がってしまうという問題がよく抑制されていることが明らかとなった。
平行平板容量結合型ＰＥＣＶＤ装置の概略図である。
符号の説明
１ 装置本体（チャンバー）
２ 原料ガス導入管
３ 不活性ガス導入管
４ サンプル
５ 上部電極
６ 下部電極
７ 排気管

Claims (6)

  1. プラズマＣＶＤ法によるＳｉ含有膜の成膜方法において、成膜原料として用いるシラン化合物として、反応性基として水素原子又はアルコキシ基を有すると共に、分子中には２個以上のケイ素原子を含有し、かつ２個以上のケイ素原子は環状構造を含んでいてもよい直鎖状、分岐状又は環状の飽和炭化水素基を介して結合され、かつ、アルコキシ基に含まれる炭素原子を除いた炭素原子数［Ｃ］とＳｉ原子数［Ｓｉ］の比［Ｃ］／［Ｓｉ］が３以上であり、全てのケイ素原子は２以上の炭素原子と直接の結合を有するシラン化合物を用いることを特徴とするプラズマＣＶＤ法によるＳｉ含有膜の成膜方法。
  2. 上記シラン化合物が１分子中に含む炭素原子の数は２０以下である請求項１記載のＳｉ含有膜の成膜方法。
  3. 上記シラン化合物が、下記一般式（１）
    Figure 2010067810
    （但し、Ｒはそれぞれ独立に炭素数１〜６のアルキル基、Ｘはそれぞれ独立に水素原子又は炭素数１〜４のアルコキシ基を表し、Ｙは環状構造を含んでいてもよい炭素数２〜１０の直鎖状、分岐状又は環状の（ｑ＋１）価の飽和炭化水素基を示し、Ｚは環状構造を含んでいてもよい炭素数２〜１０の直鎖状、分岐状又は環状の２価の飽和炭化水素基を示す。また、ｍはそれぞれ独立に１又は２、ｎはそれぞれ独立に１又は２、ｐは０〜２の整数、ｑは１〜３の整数を表す。但し分子全体が含む炭素数は２０を超えず、Ｒ、Ｙ、Ｚに含まれる炭素数と全ケイ素原子数の比は３以上である。）
    で示されるシラン化合物である請求項２記載のＳｉ含有膜の成膜方法。
  4. 上記シラン化合物が、下記一般式（２）
    Ｘ3-mＲmＳｉ−（ＣＨ2）k−ＳｉＲmＸ3-m （２）
    （但し、Ｒ、Ｘ、ｍの定義は一般式（１）でした定義と同一であり、ｋは２〜６の整数であると共に、Ｒとケイ素間のメチレン鎖に含まれる全炭素数と分子に含まれる全ケイ素数の比は３以上であり、かつ全炭素数は２０以下である。）
    で示されるシラン化合物である請求項３記載のＳｉ含有膜の成膜方法。
  5. 請求項１乃至４のいずれか１項記載のＳｉ含有膜の成膜方法を用いて成膜することにより得られたことを特徴とする絶縁膜。
  6. 請求項５記載の絶縁膜を有する半導体デバイス。
JP2008233035A 2008-09-11 2008-09-11 Ｓｉ含有膜の成膜方法、絶縁膜、並びに半導体デバイス Pending JP2010067810A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008233035A JP2010067810A (ja) 2008-09-11 2008-09-11 Ｓｉ含有膜の成膜方法、絶縁膜、並びに半導体デバイス
EP09010938A EP2163664A1 (en) 2008-09-11 2009-08-26 Method for depositing si-containing film, insulator film, and semiconductor device
US12/557,191 US20100061915A1 (en) 2008-09-11 2009-09-10 Method for depositing si-containing film, insulator film, and semiconductor device
TW098130545A TW201026880A (en) 2008-09-11 2009-09-10 Method for depositing Si-containing film, insulator film, and semiconductor device
KR1020090085215A KR20100031081A (ko) 2008-09-11 2009-09-10 Ｓｉ 함유막의 성막 방법, 절연막, 및 반도체 디바이스
CN200910169167A CN101671816A (zh) 2008-09-11 2009-09-11 含Si膜的沉积方法,绝缘体膜,和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008233035A JP2010067810A (ja) 2008-09-11 2008-09-11 Ｓｉ含有膜の成膜方法、絶縁膜、並びに半導体デバイス

Publications (1)

Publication Number Publication Date
JP2010067810A true JP2010067810A (ja) 2010-03-25

Family

ID=41254649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008233035A Pending JP2010067810A (ja) 2008-09-11 2008-09-11 Ｓｉ含有膜の成膜方法、絶縁膜、並びに半導体デバイス

Country Status (6)

Country Link
US (1) US20100061915A1 (ja)
EP (1) EP2163664A1 (ja)
JP (1) JP2010067810A (ja)
KR (1) KR20100031081A (ja)
CN (1) CN101671816A (ja)
TW (1) TW201026880A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020513680A (ja) * 2016-11-02 2020-05-14 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 高密度ｏｓｇ膜用シリル架橋アルキル化合物の使用
JP2022517363A (ja) * 2019-01-18 2022-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 高炭素含有量流動性誘電体膜の低加工損傷での形成

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5105105B2 (ja) * 2008-12-02 2012-12-19 信越化学工業株式会社 プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法
KR101026489B1 (ko) 2009-08-10 2011-04-01 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US9117657B2 (en) * 2013-06-07 2015-08-25 Asm Ip Holding B.V. Method for filling recesses using pre-treatment with hydrocarbon-containing gas
CN114438478B (zh) * 2022-01-27 2024-04-26 深圳市技高美纳米科技有限公司 硅基纳米涂层的制备方法、硅基纳米涂层和印制电路板组件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW285753B (ja) * 1995-01-04 1996-09-11 Air Prod & Chem
US20060258176A1 (en) * 1998-02-05 2006-11-16 Asm Japan K.K. Method for forming insulation film
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
JP2004161877A (ja) * 2002-11-13 2004-06-10 Shin Etsu Chem Co Ltd 多孔質膜形成用組成物、多孔質膜とその製造方法、層間絶縁膜及び半導体装置
US6914014B2 (en) * 2003-01-13 2005-07-05 Applied Materials, Inc. Method for curing low dielectric constant film using direct current bias
US7022864B2 (en) * 2003-07-15 2006-04-04 Advanced Technology Materials, Inc. Ethyleneoxide-silane and bridged silane precursors for forming low k films
JP4434146B2 (ja) * 2003-11-28 2010-03-17 日本電気株式会社 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
JP4860953B2 (ja) * 2005-07-08 2012-01-25 富士通株式会社 シリカ系被膜形成用材料、シリカ系被膜及びその製造方法、多層配線及びその製造方法、並びに、半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020513680A (ja) * 2016-11-02 2020-05-14 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 高密度ｏｓｇ膜用シリル架橋アルキル化合物の使用
JP2022517363A (ja) * 2019-01-18 2022-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 高炭素含有量流動性誘電体膜の低加工損傷での形成
US11756786B2 (en) 2019-01-18 2023-09-12 International Business Machines Corporation Forming high carbon content flowable dielectric film with low processing damage

Also Published As

Publication number Publication date
EP2163664A1 (en) 2010-03-17
TW201026880A (en) 2010-07-16
KR20100031081A (ko) 2010-03-19
CN101671816A (zh) 2010-03-17
US20100061915A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
US6572923B2 (en) Asymmetric organocyclosiloxanes and their use for making organosilicon polymer low-k dielectric film
US6440876B1 (en) Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof
US6432846B1 (en) Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6383955B1 (en) Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6936537B2 (en) Methods for forming low-k dielectric films
US6455445B2 (en) Silicone polymer insulation film on semiconductor substrate and method for forming the film
JP2013016859A (ja) 応力を加えたＳｉＮ膜用アミノ・ビニルシラン前駆体
JP2010067810A (ja) Ｓｉ含有膜の成膜方法、絶縁膜、並びに半導体デバイス
JP2008274365A (ja) Ｓｉ含有膜形成材料、Ｓｉ含有膜及びその製造方法、並びに半導体デバイス
KR20090119903A (ko) 규소 함유 막 형성용 재료, 및 규소 함유 절연막 및 그의 형성 방법
KR20090045936A (ko) 막 형성용 재료, 및 규소 함유 절연막 및 그의 형성 방법
JP5105105B2 (ja) プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法
JP4479190B2 (ja) アルケニル基含有有機シラン化合物を含んでなる絶縁膜用材料、それを用いた絶縁膜および半導体デバイス
JP4618086B2 (ja) Ｓｉ含有膜及びその製造方法等
TW202111153A (zh) 單烷氧基矽烷及二烷氧基矽烷和使用其製造的密有機二氧化矽膜
JP4341560B2 (ja) Ｓｉ含有膜形成材料、Ｓｉ含有膜、Ｓｉ含有膜の製法、及び、半導体デバイス
US20100151151A1 (en) Method of forming low-k film having chemical resistance
CN110952074B (zh) 硅化合物和使用硅化合物沉积膜的方法
JP6993394B2 (ja) ケイ素化合物及びケイ素化合物を使用してフィルムを堆積する方法
KR20220035506A (ko) 규소 화합물 및 이를 사용하여 막을 증착시키는 방법
JP2011116758A (ja) 有機シラン化合物、その製法、それを含むＳｉ含有膜形成材料、および成膜方法