CN101671816A - 含Si膜的沉积方法,绝缘体膜,和半导体器件 - Google Patents

含Si膜的沉积方法,绝缘体膜,和半导体器件 Download PDF

Info

Publication number
CN101671816A
CN101671816A CN200910169167A CN200910169167A CN101671816A CN 101671816 A CN101671816 A CN 101671816A CN 200910169167 A CN200910169167 A CN 200910169167A CN 200910169167 A CN200910169167 A CN 200910169167A CN 101671816 A CN101671816 A CN 101671816A
Authority
CN
China
Prior art keywords
film
silane compound
carbon atom
silyl
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910169167A
Other languages
English (en)
Inventor
滨田吉隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN101671816A publication Critical patent/CN101671816A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Polymers (AREA)

Abstract

提供通过等离子体CVD，沉积含Si膜的方法，和这一方法使用硅烷化合物作为膜源。该硅烷化合物具有氢原子或烷氧基作为反应性基团，且在分子内具有至少两个硅原子。至少两个硅原子通过***饱和烃基键合。除了烷氧基内包括的碳原子以外的碳原子数[C]对硅原子数[Si]之比([C]/[Si])为至少3，和所有硅原子直接键合到至少两个碳原子上。这一方法实现了有效的膜沉积速度。通过提供膜疏水性，同时加以对于亲核反应的硅原子反应性的抑制，膜的化学稳定性也得到改进。

Description

含Si膜的沉积方法，绝缘体膜，和半导体器件
技术领域
本发明涉及通过化学气相沉积(CVD)，形成含Si膜的方法，所述含Si膜可用作低介电常数的层间绝缘体膜材料以供在逻辑ULSI内的多层互连中使用。本发明还涉及通过这一方法生产的绝缘体膜和半导体器件。
背景技术
在电子工业中，在IC领域的生产技术中，愈加增加对较大封装密度和速度的需求。在硅ULSI中，和特别地，在逻辑ULSI中，目前的挑战没有太多地在于通过在MOSFET中使用比较微细的设计规则来改进性能，而是在于连接MOSFET的互连性能的改进。更具体地，在解决与多层互连有关的互连延迟问题中，要求互连电阻的下降以及线材内和层间电容的下降。
鉴于这一情况，在大多数集成电路中目前使用的铝互连被铜互连替代变为必然，因为铜互连具有较低的电阻和较高的抗迁移性。在这种情况下，包括通过溅射，接着镀铜，形成种子的步骤的方法在商业上变为实际。
关于在降低线材内和层间电容所使用的具有低介电常数的层间绝缘体膜材料具有各种提议，和常规的无机材料的实例包括二氧化硅(SiO2)、氮化硅和硅磷酸盐玻璃，和例举的有机材料包括聚酰亚胺。为了形成更加一致的层间绝缘体膜，一种最近的提议使用通过水解生产的SiO2，亦即缩聚四乙氧基硅烷单体作为“旋涂玻璃(spin onglass)”(无机SOG)用涂料材料。还提出了通过缩聚有机烷氧基硅烷单体获得的聚硅氧烷用于有机SOG的用途。
在形成绝缘体膜中使用两种成膜方法。一种是其中通过旋涂，涂布用于绝缘体膜的聚合物溶液，形成绝缘体膜的涂布方法，和另一种是化学气相沉积(CVD)，典型的方法是其中源材料在等离子体内激发以供反应和成膜的等离子体加强的化学气相沉积(下文也缩写为等离子体CVD或PECVD)。
关于等离子体CVD，JP-A 2002-110670提出了由三甲基硅烷和氧气沉积三甲基硅烷氧化物的薄膜的等离子体CVD的用途，和JP-A11-288931提出了通过等离子体CVD，由直链烷基，例如甲基、乙基或正丙基、烯基，例如乙烯基苯基，或烷氧基硅烷(它具有芳基)沉积烷基硅烷氧化物的薄膜。
为了进一步降低由等离子体CVD形成的含Si膜的介电常数，WO2005/53009提出了使用在其侧链上具有可自由基聚合的有机基团的硅烷化合物的方法，其中通过在CVD条件下，聚合可聚合的有机基团，形成含Si膜，和US2005/0194619A提出了使用硅烷的方法，其中通过***烃基使硅原子连接。
发明内容
然而，为了降低介电常数而设计具有较高孔隙率的膜的缺点是，在随后的蚀刻和洗涤步骤过程中，具有工艺诱导的损坏问题。
例如，诸如在WO2005/53009中提出的材料的问题是，残留在膜内的不饱和键导致膜不稳定的物理性能，因为在随后的步骤中，具有工艺诱导的损害，但该方法能生产具有降低的介电常数和很好地保护的有机侧链的膜。
具有高孔隙率的材料还具有因使用碱性溶液处理损坏增加的危险的问题，和这种损坏始于绝缘膜表面的亲水化，其中通过在具有Si-O键的Si上亲核进攻，这种亲水化将遭致膜的介电常数增加。
鉴于以上所述的情况，完成了本发明，和本发明的目的是，通过使用在常规的CVD方法中在生产硅的氧化物的膜中从来没有使用过的材料，提供沉积含Si膜的新型方法。本发明另一目的是提供包含通过这一方法获得的含Si膜的绝缘体膜，和通过使用这一绝缘体膜生产的半导体器件。
本发明的发明人进行了深入研究，以实现以上所述的目的，并发现当在等离子体CVD源所使用的硅烷化合物具有键合到硅原子上的除了反应性基团(烷氧基)内包括的碳原子以外的碳原子数[C]与硅原子数[Si]之比([C]/[Si])为至少3时，可在有效的膜沉积速度下，容易地形成具有比常规膜高的疏水性和化学稳定性的含Si膜，该硅烷化合物在分子内具有至少两个硅原子，和所有硅原子具有与碳原子键合的至少两个直接的键，且该硅烷化合物用于等离子体CVD源中。基于这些发现，从而完成了本发明。
因此，本发明提供通过等离子体CVD，沉积含Si膜的方法，所述等离子体CVD使用硅烷化合物作为膜源，其中该硅烷化合物具有氢原子或烷氧基作为反应性基团，且在分子内具有至少两个硅原子，至少两个硅原子通过***直链、支链或环状饱和烃基键合，直链饱和烃基任选地包括环状结构；除了烷氧基内包括的碳原子以外的碳原子数[C]对硅原子数[Si]之比([C]/[Si])为至少3，和所有硅原子直接键合到至少两个碳原子上。
当通过等离子体CVD，使用这种硅烷化合物形成硅的氧化物膜时，可在没有牺牲膜的沉积速度的情况下，形成在该方法随后的步骤中稳定的高度疏水的硅的氧化物膜。
在硅烷化合物的一个分子内的碳原子数优选最多20。
在选择硅烷化合物中，通过限制碳原子数为最多20，将在有效的蒸汽压下实现CVD。
硅烷化合物的一个优选的实施方案是用下述通式(1)表示的化合物：
Figure A20091016916700061
其中R独立地为含1-6个碳原子的烷基，
X独立地为氢原子或含1-4个碳原子的烷氧基，
Y是含有2-10个碳原子的直链、支链或环状(q+1)价的饱和烃基，其中直链饱和烃基任选地包括环状结构，
Z是含2-10个碳原子的直链、支链或环状二价饱和烃基，其中直链饱和烃基任选地包括环状结构，
m独立地为1或2，
n独立地为1或2，
p是0-2的整数，和
q是1-3的整数，
条件是在整个分子内的碳原子数不超过20，和在R、Y与Z内的碳原子的全部数量对硅原子的全部数量之比为至少3。
这种硅烷化合物的实施方案是用下述通式(2)表示的化合物：
X3-mRmSi-(CH2)k-SiRmX3-m    (2)
其中R、X和m如上针对通式(1)所定义，k是2-6的整数；和R与硅之间的亚甲基链上的碳原子数对全部硅原子数之比为至少3，和全部碳原子数为最多20。
本发明还提供通过以上所述的沉积含Si膜的方法生产的绝缘体膜。
通过本发明的膜沉积方法生产的绝缘体膜具有高的化学稳定性，和尤其高的耐碱洗溶液性。
本发明还提供具有这种绝缘体膜的半导体器件。
具有这种绝缘体膜的半导体器件具有高的可靠度，因为该绝缘体膜在生产工艺过程中不那么可能经历物理性能的变化。
发明的有益效果
如上所述，本发明实现了有效的膜沉积速度，且在常规的CVD方法中没有重大的变化。通过提供膜疏水性，同时提供降低的亲核反应用硅原子反应性，膜的化学稳定性也得到改进。
另外，在生产多层互连的绝缘体膜中，可通过使用本发明的膜沉积方法，稳定地生产经历降低的互连信号延迟的半导体集成电路。
附图说明
图1是平行板，电容偶联的等离子体加强的化学气相沉积(PECVD)反应器的示意图。
具体实施方式
接下来，详细地描述本发明。
在通过本发明的等离子体CVD沉积含Si膜的方法中，在成膜中所使用的硅烷化合物是其中硅烷化合物具有氢原子或烷氧基作为反应性基团并在分子内具有至少两个硅原子的硅烷化合物，至少两个硅原子通过***直链、支链或环状饱和烃基键合，直链饱和烃基任选地包括环状结构；除了烷氧基内包括的碳原子以外的碳原子数[C]对硅原子数[Si]之比([C]/[Si])为至少3，和所有硅原子直接键合到至少两个碳原子上。
如上所述，提出了使用各种材料，通过CVD，沉积含Si膜的各种方法。然而，在大多数方法中，设计膜，以便硅原子通过***氧键合。这可能是由于在硅和氧之间的键合能相对大，这将有益于在CVD步骤中稳定和有效的膜沉积速度。
相反，US2005/0194619A提出了含有通过***烃基键合的两个或更多个硅原子的化合物的用途，于是获得具有降低的介电常数的膜。本发明的发明人的理想是，可在实现化学稳定性中使用含通过***烃键合的两个或更多个硅原子的这种骨架。更具体地，在膜内的大多数硅原子应当具有3或4个键，以构成三维结构，和如上所述，这些键通常通过***氧原子键合。然而，键合到硅原子上的氧原子通过其极化效果增加硅原子的反应性以供亲核反应。这反过来意味着若氧原子的化学键可被烃基的化学键替代，则亲核物质中硅原子的反应性受到抑制。换句话说，当源材料所使用的硅烷化合物是在分子内具有至少两个硅原子的化合物，和至少两个硅原子通过直链、支链或环状饱和烃基交联，直链饱和烃基任选地含有环状结构时，即使硅原子与氧原子的化学键数量为2，则也可构成三维结构。另外，键合到硅原子上的氧原子的数量下降将导致硅原子的极化程度下降，和这将导致亲核反应的反应性受到抑制。
同时，作为本体，膜的疏水性的膜设计对于实现化学稳定性也是重要的。作为本体增加膜的疏水性不仅导致在碱性水溶液的界面处膜的反应性下降，而且防止通过碱性水溶液经孔隙渗透到孔隙内导致的膜的质量变化。为了提供膜这种疏水性，选择饱和烃基作为侧链的取代基和***硅原子的键合部分是有利的。选择饱和烃基还使得能通过碳与硅之比，估计膜的物理性能，所述物理性能涉及作为本体的膜的大致疏水性。
为了方便起见，可通过限制源材料所使用的硅烷化合物为其中除了烷氧基内包括的碳原子以外的碳原子数[C]对硅原子数[Si]之比([C]/[Si])为至少3的硅烷化合物，从而实现抗使用水溶液处理所要求的疏水性(它是本发明的目的)。若[C]/[Si]之比为至少4，则将更加可靠地提供具有疏水性的膜。
还应当注意，在等离子体CVD中所使用的材料需要具有一定程度的蒸汽压，和通常可采用含有最多20个碳原子的以上所述的硅烷化合物。
另外，在等离子体CVD过程中，键合到硅原子上的饱和烃取代基应当得到高度保存，和直接键合到硅原子上的碳原子优选不含支链结构，所述支链结构更可能生成自由基。
通过本发明的等离子体CVD方法成膜中所使用的硅烷化合物可以是用下述通式(1)表示的硅烷化合物：
Figure A20091016916700091
其中R独立地为含1-6个碳原子的烷基，
X独立地为氢原子或含1-4个碳原子的烷氧基，
Y是含有2-10个碳原子的直链、支链或环状(q+1)价的饱和烃基，其中直链饱和烃基任选地包括环状结构，
Z是含2-10个碳原子的直链、支链或环状二价饱和烃基，其中直链饱和烃基任选地包括环状结构，
m独立地为1或2，
n独立地为1或2，
p是0-2的整数，和
q是1-3的整数，
条件是在整个分子内的碳原子数不超过20，和在R、Y与Z内的碳原子的全部数量对硅原子的全部数量之比为至少3。
当在通式(1)中，m和n为至少1时，在式(1)中键合到硅原子上的氧原子数量将限制为最多2，和亲核反应性于是受到抑制。另外，反应性基团X(它是烷氧基或氢)是其中在通过等离子体CVD形成的膜内发生交联的部分。在整个分子的水平下，在R、Y与Z内包含的碳原子数对硅原子数之比设定为至少3。
如上所述，在R、Y与Z内，直接键合到硅原子上的碳原子优选不是支链，和当R、Y与Z是含大于或等于2个碳原子的取代基时，直接键合到硅原子上的碳原子优选以结构-CH2-的形式键合到硅原子上。
R的优选实例包括甲基、乙基、丙基、丁基、戊基和己基，和尽管丁基、戊基和己基除了是直链基团以外，还可以是支链异构体，但直接键合到硅上的部分优选具有亚甲基(-CH2-)结构。当所有R是乙基或含大于或等于3个碳原子的烷基取代基时，在反应性取代基内包括的碳原子以外的碳原子数[C]对硅原子数[Si]之比([C]/[Si])为至少3，与Y和Z的结构无关，和类似地，当所有R是丙基或高级烷基取代基时，[C]/[Si]之比为至少4。
Y和Z的优选实例包括二亚甲基、三亚甲基、四亚甲基、五亚甲基、六亚甲基、七亚甲基和八亚甲基，且二亚甲基和三亚甲基可被烷基取代基取代，只要在整个分子内的碳原子数为最多10即可。直接键合到硅原子上的部分可优选具有亚甲基(-CH2-)结构。还优选在中间体内具有环状饱和烃骨架的诸如二亚乙基环己烷和二亚乙基环戊烷之类的取代基。
通式(1)表示的硅烷化合物更优选是具有用下述通式(2)表示的结构的硅烷化合物：
X3-mRmSi-(CH2)k-SiRmX3-m    (2)
其中R、X和m如上针对通式(1)所定义，k是2-6的整数；和R与硅之间的亚甲基链上的碳原子数对全部硅原子数之比为至少3，和全部碳原子数为最多20。
由通式(2)表示的硅烷化合物的优选实例包括：1，2-双(乙基二甲氧基甲硅烷基)乙烷、1，2-双(丙基二甲氧基甲硅烷基)乙烷、1，2-双(丁基二甲氧基甲硅烷基)乙烷、1，2-双(戊基二甲氧基甲硅烷基)乙烷、1，2-双(己基二甲氧基甲硅烷基)乙烷、1，2-双(二甲基甲氧基甲硅烷基)乙烷、1，2-双(二乙基甲氧基甲硅烷基)乙烷、1，2-双(二丙基甲氧基甲硅烷基)乙烷、1，2-双(二丁基甲氧基甲硅烷基)乙烷、1，2-双(乙基二乙氧基甲硅烷基)乙烷、1，2-双(丙基二乙氧基甲硅烷基)乙烷、1，2-双(丁基二乙氧基甲硅烷基)乙烷、1，3-双(乙基二甲氧基甲硅烷基)丙烷、1，3-双(丙基二甲氧基甲硅烷基)丙烷、1，3-双(丁基二甲氧基甲硅烷基)丙烷、1，3-双(戊基二甲氧基甲硅烷基)丙烷、1，3-双(己基二甲氧基甲硅烷基)丙烷、1，3-双(二甲基甲氧基甲硅烷基)丙烷、1，3-双(二乙基甲氧基甲硅烷基)丙烷、1，3-双(二丙基甲氧基甲硅烷基)丙烷、1，3-双(乙基二乙氧基甲硅烷基)丙烷、1，3-双(丙基二乙氧基甲硅烷基)丙烷、1，3-双(丁基二乙氧基甲硅烷基)丙烷、1，4-双(甲基二甲氧基甲硅烷基)丁烷、1，4-双(乙基二甲氧基甲硅烷基)丁烷、1，4-双(丙基二甲氧基甲硅烷基)丁烷、1，4-双(丁基二甲氧基甲硅烷基)丁烷、1，4-双(戊基二甲氧基甲硅烷基)丁烷、1，4-双(己基二甲氧基甲硅烷基)丁烷、1，4-双(二甲基甲氧基甲硅烷基)丁烷、1，4-双(二乙基甲氧基甲硅烷基)丁烷、1，4-双(二丙基甲氧基甲硅烷基)丁烷、1，4-双(甲基二乙氧基甲硅烷基)丁烷、1，4-双(乙基二乙氧基甲硅烷基)丁烷、1，4-双(丙基二乙氧基甲硅烷基)丁烷、1，4-双(丁基二乙氧基甲硅烷基)丁烷、1，5-双(甲基二甲氧基甲硅烷基)戊烷、1，5-双(乙基二甲氧基甲硅烷基)戊烷、1，5-双(丙基二甲氧基甲硅烷基)丁烷、1，5-双(丁基二甲氧基甲硅烷基)戊烷、1，5-双(戊基二甲氧基甲硅烷基)戊烷、1，5-双(二甲基甲氧基甲硅烷基)戊烷、1，5-双(二乙基甲氧基甲硅烷基)戊烷、1，5-双(二丙基甲氧基甲硅烷基)戊烷、1，5-双(甲基二乙氧基甲硅烷基)戊烷、1，5-双(乙基二乙氧基甲硅烷基)戊烷、1，5-双(丙基二乙氧基甲硅烷基)戊烷、1，6-双(甲基二甲氧基甲硅烷基)己烷、1，6-双(乙基二甲氧基甲硅烷基)己烷、1，6-双(丙基二甲氧基甲硅烷基)己烷、1，6-双(丁基二甲氧基甲硅烷基)己烷、1，6-双(戊基二甲氧基甲硅烷基)己烷、1，6-双(己基二甲氧基甲硅烷基)己烷、1，6-双(二甲基甲氧基甲硅烷基)己烷、1，6-双(二乙基甲氧基甲硅烷基)己烷、1，6-双(二丙基甲氧基甲硅烷基)己烷、1，6-双(甲基二乙氧基甲硅烷基)己烷、1，6-双(乙基二乙氧基甲硅烷基)己烷、1，6-双(丙基二乙氧基甲硅烷基)己烷、1，7-双(甲基二甲氧基甲硅烷基)庚烷、1，7-双(乙基二甲氧基甲硅烷基)庚烷、1，7-双(丙基二甲氧基甲硅烷基)庚烷、1，7-双(丁基二甲氧基甲硅烷基)庚烷、1，7-双(戊基二甲氧基甲硅烷基)庚烷、1，7-双(二甲基甲氧基甲硅烷基)庚烷、1，7-双(二乙基甲氧基甲硅烷基)庚烷、1，7-双(甲基二乙氧基甲硅烷基)庚烷、1，7-双(乙基二乙氧基甲硅烷基)庚烷、1，8-双(甲基二甲氧基甲硅烷基)辛烷、1，8-双(乙基二甲氧基甲硅烷基)辛烷、1，8-双(丙基二甲氧基甲硅烷基)辛烷、1，8-双(丁基二甲氧基甲硅烷基)辛烷、1，8-双(戊基二甲氧基甲硅烷基)辛烷、1，8-双(二甲基甲氧基甲硅烷基)辛烷、1，8-双(二乙基甲氧基甲硅烷基)辛烷、1，8-双(甲基二乙氧基甲硅烷基)辛烷和1，8-双(乙基二乙氧基甲硅烷基)辛烷。
在本发明中，如上所述的硅烷化合物用作源气体，它以气体形式引入到CVD反应器内，和通过CVD，和尤其通过等离子体加强的化学气相沉积(PECVD)，沉积含Si的膜。在CVD中，为了更好地保护有机基团和选择活化反应性基团，亦即烷氧基或氢原子，优选选择稍微较低的能量范围。当使用300mm硅片的平行板等离子体CVD反应器被使用时，在电极之间施加的用于等离子体加强的射频功率(RF功率)优选最多300W，更优选最多200W，和最优选最多100W，因为在较低能量下的反应允许在源气体内键合强度的较高反射(reflection)程度，亦即所选反应性基团的较高反射率。下限通常为至少20W，和尤其至少50W。
可从已知用于CVD的本领域众所周知的那些条件中选择其他条件。例如，可通过选自使用减压的那些方法，使用载体气体，气化器和本领域已知的类似物的鼓泡传输中的方法，实现硅烷化合物的气化，这些方法可单独或结合两种或更多种使用。鉴于控制喂入到CVD工艺中的硅烷化合物的用量，优选采用其中硅烷化合物以恒定的流速，例如通过液体质量流或类似方法，供应到气化器中，并在气化器中气化的方法。
可根据源气体的类型与组成，充分地选择在反应器内的压力和温度以及膜在其上沉积的基材的温度。然而，通常优选在减压下，和尤其在范围为0.01-1000Pa的压力下，进行CVD，和优选控制膜在其上沉积的基材的温度到-50℃至500℃的温度。膜的沉积时间范围优选为20-2000秒，但应当根据以上所述的反应条件和所需的膜厚充分地选择时间，和优选形成厚度为50-2000纳米，尤其100-300纳米的含Si膜(绝缘体膜)。
所使用的等离子体源可以是任何已知的源，例如RF等离子体、微波等离子体、电子回旋共振等离子体、电感耦合的等离子体和螺旋波等离子体。
在沉积含Si膜中，将通过气化以上所述硅烷化合物生产的气体引入到CVD反应器内。然而，除了这种气体以外的气体也可引入到反应器内，和例举的这种气体包括氢化的硅烷，例如单硅烷和二硅烷，烷氧基硅烷，例如四乙氧基硅烷和三甲氧基硅烷，直链硅氧烷，例如六甲基二硅氧烷，环状硅氧烷，例如1，3，5，7-四甲基环四硅氧烷，硅氮烷，例如六甲基二硅氮烷，硅烷醇，例如三甲基硅烷醇，氧气，氮气，氨气，惰性气体，例如氩气和氦气，一氧化碳，二氧化碳，二氧化氮，臭氧，一氧化二氮，和胺类，例如单甲胺。相对于硅烷化合物，可以以10-99wt％的用量引入这些气体。
通过以上所述的方法生产的含Si膜可用作介电常数下降的绝缘体膜。如上所述，本发明的含Si膜是作为本体，高度疏水的材料，但其具有多孔性质，且具有高的化学稳定性，和尤其高的抗碱洗溶液性，这是因为在膜内硅原子的低极性导致亲核反应的反应性受到抑制。因此，在生产半导体器件中，对于在随后的生产步骤中的工艺诱导的损坏来说，使用本发明的含Si膜用于绝缘体膜将使得能生产具有改进的可靠度的半导体器件。
实施例
接下来，通过参考合成例、实施例和对比例(它们决不限制本发明的范围)，进一步详细地描述本发明。
合成例1
合成1，2-双(二甲氧基甲基甲硅烷基)乙烷
将氯铂酸的丁醇溶液加入到198g乙烯基甲基二甲氧基硅烷中，并将159g二甲氧基甲基硅烷逐渐逐滴加入到这一溶液中。由于反应的放热性质，因此仔细调节添加速度，以便反应体系的温度不超过80℃。在完成逐滴添加之后，减压蒸馏混合物，获得1，2-双(二甲氧基甲基甲硅烷基)乙烷。在8.7×103Pa下，其沸点为126℃。
合成例2
合成1，2-双(甲氧基甲基丙基甲硅烷基)乙烷
在THF(四氢呋喃)中由47.1g丙基氯和14.6g金属镁，制备丙基格氏试剂。向这一溶液中添加71.5g在不同烧瓶内制备的1，2-(二甲基二甲氧基甲硅烷基)乙烷在THF内的溶液。在加热和老化3小时之后，通过过滤除去所生成的盐，和在浓缩之后，通过减压蒸馏，获得1，2-双(甲氧基甲基丙基甲硅烷基)乙烷，在0.13×103Pa下，其沸点为105℃。
合成例3
合成1，6-双(二甲氧基甲基甲硅烷基)己烷
将氯铂酸在丁醇内的溶液加入到41.1g1，5-己二烯中，并将106.2g二甲氧基甲基硅烷逐渐逐滴加入到这一溶液中。由于反应的放热性质，因此仔细调节添加速度，以便反应体系的温度不超过80℃。在完成逐滴添加之后，在减压下蒸馏混合物，获得1，6-双(二甲氧基甲基甲硅烷基)己烷，在0.13×103Pa下，其沸点为120℃。
实施例1
通过等离子体CVD，形成1，2-双(甲氧基甲基丙基甲硅烷基)乙烷膜
通过使用图1所示的平行板、电容耦合的PECVD反应器，在硅基材上沉积合成例2合成的1，2-双(甲氧基甲基丙基甲硅烷基)乙烷膜。
在图1中，反应器(腔室)1具有源气体入口管2，惰性气体入口管3，上部电极5，下部电极6，和排放管7，和4是样品。
通过以10ml/min供应氩气作为惰性气体，和供应气化的1，2-双(甲氧基甲基丙基甲硅烷基)乙烷，以维持腔室的内压为5Pa，从而形成膜。基材温度为150℃，和RF功率为30W，且频率为13.56MHz。结果，膜的沉积速度为5nm/min。
实施例2和3
通过重复实施例1的工序，沉积1，2-双(甲氧基甲基丙基甲硅烷基)乙烷膜，所不同的是腔室的内压分别维持在20Pa(实施例2)和50Pa(实施例3)下。结果在实施例2中膜的沉积速度为12nm/min，和实施例3中为20nm/min。
实施例4和对比例1
通过重复实施例2的工序，形成膜，所不同的是在形成膜中，实施例2所使用的材料分别变为合成例3中制备的1，6-双(二甲氧基甲基甲硅烷基)己烷(实施例2)和合成例1中制备的1，2-双(二甲氧基甲基甲硅烷基)乙烷(对比例1)。结果在实施例4中膜的沉积速度为13nm/min，和对比例1中为15nm/min。
评价所得膜的物理性能。更具体地，采用495-CV体系(由SSMJapan K.K.制造)，通过使用CV方法，使用自动水银探针，测量相对介电常数，和通过使用NanoIndenter(由Nano Instruments Company制造)，测量模量(杨氏模量)。
还通过使用UV辐照器(由Axcelis Technology制造的Rapid CureUV Source)，用UV辐照该膜300秒，并在辐照之后测量膜的机械强度。
表1中示出了测量结果。
表1
  样品   腔室内压(Pa)   膜的沉积速度(nm/min)   相对介电常数   原样沉积膜的杨氏模量(GPa)  UV辐照之后的杨氏模量(GPa)
 实施例1  合成例2   5   5   2.7   5.3   9.7
 实施例2  合成例2   20   12   2.6   4.7   8.3
 实施例3  合成例2   50   20   2.5   4.2   7.7
 实施例4  合成例3   20   13   2.6   4.5   8.2
 对比例1  合成例1   20   15   2.8   8.3   9.2
如表1结果所示，通过本发明的CVD成膜方法证明能在实际可接受的速度下，沉积介电常数低的含Si膜，且通过结合使用高能射束，例如UV辐射线，还能形成具有足够高机械强度和具有在其内引入的相对大烷基的膜，尽管原样沉积的膜具有相对低的机械强度。应当清楚，可用其他高能射束，例如电子束辐照替代UV辐射线。
实施例5-8和对比例2
抗洗液洗涤性评价
在室温下，将实施例1-4和对比例1生产的具有在其上形成的膜的基材浸渍在含羟胺的半导体洗液(由DuPont制造的EKC-518)内10分钟，评价抗洗液性。
然后用纯水漂洗浸渍过的基材，干燥并评价相对介电常数，以计算相对介电常数的变化差。
在实施例1-4的膜(亦即，实施例5-8的膜)情况下，相对介电常数分别为2.7、2.6、2.6和2.6，分别增加0.0、0.0、0.1和0.0。另一方面，对比例1的膜(亦即对比例2的膜)的相对介电常数为3.2，这相当于增加0.4。
以上所述的结果证明，甚至采用以上所述的洗液时，在随后的生产步骤中相对介电常数增加的问题充分受到抑制，因为通过本发明等离子体CVD方法形成的含Si膜具有很少数量键合到与构成三维结构有关的硅原子上的氧原子和作为本体，该膜具有较高的疏水性。

Claims (6)

1.通过等离子体CVD，使用硅烷化合物作为膜源，沉积含Si膜的方法，其中该硅烷化合物具有氢原子或烷氧基作为反应性基团，且在分子内具有至少两个硅原子，该至少两个硅原子通过***直链、支链或环状饱和烃基键合，该直链饱和烃基任选地包括环状结构；除了烷氧基内包括的碳原子以外的碳原子数[C]对硅原子数[Si]之比([C]/[Si])为至少3，和所有硅原子直接键合到至少两个碳原子上。
2.权利要求1的沉积含Si膜的方法，其中硅烷化合物一个分子内的碳原子数为最多20。
3.权利要求2的沉积含Si膜的方法，其中硅烷化合物是用下述通式(1)表示的硅烷化合物：
Figure A2009101691670002C1
其中R独立地为含1-6个碳原子的烷基，
X独立地为氢原子或含1-4个碳原子的烷氧基，
Y是含有2-10个碳原子的直链、支链或环状(q+1)价的饱和烃基，其中直链饱和烃基任选地包括环状结构，
Z是含2-10个碳原子的直链、支链或环状二价饱和烃基，其中直链饱和烃基任选地包括环状结构，
m独立地为1或2，
n独立地为1或2，
p是0-2的整数，和
q是1-3的整数，
条件是在整个分子内的碳原子数不超过20，和在R、Y与Z内的碳原子的全部数量对硅原子的全部数量之比为至少3。
4.权利要求3的沉积含Si膜的方法，其中硅烷化合物是用下述通式(2)表示的硅烷化合物：
X3-mRmSi-(CH2)k-SiRmX3-m  (2)
其中R、X和m如上针对通式(1)所定义，k是2-6的整数；和R与硅之间的亚甲基链上的碳原子数对全部硅原子数之比为至少3，和全部碳原子数为最多20。
5.通过权利要求1的沉积含Si膜的方法生产的绝缘体膜。
6.具有权利要求5的绝缘体膜的半导体器件。
CN200910169167A 2008-09-11 2009-09-11 含Si膜的沉积方法,绝缘体膜,和半导体器件 Pending CN101671816A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008233035 2008-09-11
JP2008233035A JP2010067810A (ja) 2008-09-11 2008-09-11 Ｓｉ含有膜の成膜方法、絶縁膜、並びに半導体デバイス

Publications (1)

Publication Number Publication Date
CN101671816A true CN101671816A (zh) 2010-03-17

Family

ID=41254649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910169167A Pending CN101671816A (zh) 2008-09-11 2009-09-11 含Si膜的沉积方法,绝缘体膜,和半导体器件

Country Status (6)

Country Link
US (1) US20100061915A1 (zh)
EP (1) EP2163664A1 (zh)
JP (1) JP2010067810A (zh)
KR (1) KR20100031081A (zh)
CN (1) CN101671816A (zh)
TW (1) TW201026880A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110073030A (zh) * 2016-11-02 2019-07-30 弗萨姆材料美国有限责任公司 甲硅烷基桥联烷基化合物用于致密osg膜的用途

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5105105B2 (ja) * 2008-12-02 2012-12-19 信越化学工業株式会社 プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法
KR101026489B1 (ko) * 2009-08-10 2011-04-01 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US9117657B2 (en) * 2013-06-07 2015-08-25 Asm Ip Holding B.V. Method for filling recesses using pre-treatment with hydrocarbon-containing gas
US11756786B2 (en) 2019-01-18 2023-09-12 International Business Machines Corporation Forming high carbon content flowable dielectric film with low processing damage
CN114438478B (zh) * 2022-01-27 2024-04-26 深圳市技高美纳米科技有限公司 硅基纳米涂层的制备方法、硅基纳米涂层和印制电路板组件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW285753B (zh) * 1995-01-04 1996-09-11 Air Prod & Chem
US20060258176A1 (en) * 1998-02-05 2006-11-16 Asm Japan K.K. Method for forming insulation film
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
JP2004161877A (ja) * 2002-11-13 2004-06-10 Shin Etsu Chem Co Ltd 多孔質膜形成用組成物、多孔質膜とその製造方法、層間絶縁膜及び半導体装置
US6914014B2 (en) * 2003-01-13 2005-07-05 Applied Materials, Inc. Method for curing low dielectric constant film using direct current bias
US7022864B2 (en) * 2003-07-15 2006-04-04 Advanced Technology Materials, Inc. Ethyleneoxide-silane and bridged silane precursors for forming low k films
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
JP4860953B2 (ja) * 2005-07-08 2012-01-25 富士通株式会社 シリカ系被膜形成用材料、シリカ系被膜及びその製造方法、多層配線及びその製造方法、並びに、半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110073030A (zh) * 2016-11-02 2019-07-30 弗萨姆材料美国有限责任公司 甲硅烷基桥联烷基化合物用于致密osg膜的用途

Also Published As

Publication number Publication date
US20100061915A1 (en) 2010-03-11
TW201026880A (en) 2010-07-16
KR20100031081A (ko) 2010-03-19
EP2163664A1 (en) 2010-03-17
JP2010067810A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
TW574410B (en) Low dielectric constant material and method of processing by CVD
US6440876B1 (en) Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof
KR100437068B1 (ko) 탄소질 산화실리콘의 형성방법
US6572923B2 (en) Asymmetric organocyclosiloxanes and their use for making organosilicon polymer low-k dielectric film
US6936537B2 (en) Methods for forming low-k dielectric films
KR100602469B1 (ko) 저 유전 필름을 위한 기계적 강화제 첨가제
US20020076944A1 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
JP2013016859A (ja) 応力を加えたＳｉＮ膜用アミノ・ビニルシラン前駆体
CN101671816A (zh) 含Si膜的沉积方法,绝缘体膜,和半导体器件
EP3971320A1 (en) Low dielectric constant film and preparation method thereof
CN1507015A (zh) 低介电常数材料以及化学气相沉积（cvd）制备方法
TWI772883B (zh) 單烷氧基矽烷及使用其製造的密有機二氧化矽膜
JP5105105B2 (ja) プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法
JP6993394B2 (ja) ケイ素化合物及びケイ素化合物を使用してフィルムを堆積する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100317