JP2010067632A - 静電気保護素子 - Google Patents
静電気保護素子 Download PDFInfo
- Publication number
- JP2010067632A JP2010067632A JP2008229869A JP2008229869A JP2010067632A JP 2010067632 A JP2010067632 A JP 2010067632A JP 2008229869 A JP2008229869 A JP 2008229869A JP 2008229869 A JP2008229869 A JP 2008229869A JP 2010067632 A JP2010067632 A JP 2010067632A
- Authority
- JP
- Japan
- Prior art keywords
- concentration impurity
- type high
- high concentration
- impurity region
- electrostatic protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 134
- 239000004065 semiconductor Substances 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000011229 interlayer Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 16
- 230000005611 electricity Effects 0.000 claims description 13
- 230000003068 static effect Effects 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
【課題】表示パネル駆動用の半導体集積装置に適した、保持電圧が高い静電保護素子を提供する。
【解決手段】静電保護素子は、P型半導体基板1の表面側に形成されたNウェル領域2と、Nウェル領域の上に形成された第1のP型高濃度不純物領域8と、P型半導体基板の表面上に形成されたN型高濃度不純物領域5と、Nウェル領域とP型半導体基板1との境界を跨いでNウェル領域と前記P型半導体基板との双方に接触して形成された第2のP型高濃度不純物領域6とを備えている。すなわち、第2のP型高濃度不純物領域6がP型半導体基板1と接触するため、P型半導体基板1におけるP型不純物の濃度が高くなり、従って静電気保護素子の保持電圧が高くなる。
【選択図】図1
【解決手段】静電保護素子は、P型半導体基板1の表面側に形成されたNウェル領域2と、Nウェル領域の上に形成された第1のP型高濃度不純物領域8と、P型半導体基板の表面上に形成されたN型高濃度不純物領域5と、Nウェル領域とP型半導体基板1との境界を跨いでNウェル領域と前記P型半導体基板との双方に接触して形成された第2のP型高濃度不純物領域6とを備えている。すなわち、第2のP型高濃度不純物領域6がP型半導体基板1と接触するため、P型半導体基板1におけるP型不純物の濃度が高くなり、従って静電気保護素子の保持電圧が高くなる。
【選択図】図1
Description
本発明は、半導体集積装置の静電破壊を防止する静電気保護素子に関するものであり、特に表示パネル駆動用の半導体集積装置の静電気保護素子に関するものである。
静電破壊による半導体集積装置の故障現象の発生について、次のようなものが挙げられる。半導体集積装置を取り扱う過程において、帯電した機械装置や人体と半導体集積装置とが接することによって静電気が半導体集積装置内に流入し故障を引き起こす。または、運搬するときに発生する振動や摩擦により半導体集積装置に静電気が蓄積され、帯電した後、外部の導体に静電気を放電し故障となることがある。このような半導体集積装置の帯電または放電、すなわち、半導体集積装置に静電気が印加される、または半導体集積装置に蓄積された静電気が放出されると、瞬時に定常状態を超えた過大電流(サージ電流)が半導体集積装置内部を流れる。この過大な電流に対応して過大な電圧が半導体集積装置内に印加され、半導体集積装置内部で接合の破壊、絶縁膜の破壊、配線の溶断などが発生し、半導体集積装置の内部回路が破壊されることを静電破壊という。
したがって、半導体集積装置の設計時には、静電破壊防止対策を構築する必要がある。一般的には、半導体集積装置の外部接続端子と内部回路との間に静電気保護素子を配置して、これを静電気の迂回路として用いる対策を施している。静電気保護素子には、低いターンオン電圧と高い保持電圧が求められる。この静電気保護素子は半導体集積装置の製造工程において形成される。
半導体集積装置の内部回路に印加される電圧を抑制する静電気保護素子として、ダイオードやバイポーラトランジスタ、MOSトランジスタ、サイリスタなどがある。これらの中で、サイリスタは静電気保護素子として過大な電流を流すことができ、サージ防止性能に優れている。但し、保持電圧とターンオン電圧(導通開始電圧)に関して考慮すべき課題がある。通常動作時に回路がラッチアップしないようにVh(保持電圧)は内部回路の最大動作電圧(Vddmax)以上にすることが求められる。図6には、静電気保護素子として用いるサイリスタの静電気サージ印加に対する電流−電圧特性を示している。Vtはターンオン電圧を示し、Vhは保持電圧を示している。ターンオン電圧が低くない場合は、静電気サージが印加されてもサイリスタをオン状態にすることができないので、半導体集積装置の内部回路に印加される電圧が抑制されず、半導体集積装置内部で接合の破壊、絶縁膜の破壊、配線の溶断などが発生し、半導体集積装置は破壊に至る。
従来から、静電気保護素子のサイリスタのターンオン電圧を下げる工夫は考案されており、例えば、米国特許第4939616号がある。従来技術を用いた米国特許第4939616号によって開示されているサイリスタについて図7を用いて説明する。P型半導体基板201中にNウェル領域202が形成されている。半導体基板表面に素子分離領域203とP型高濃度領域206とN型高濃度領域204,205,207が形成されている。N型高濃度領域205はNウェル領域202とP型半導体基板201との境界部分に形成されている。半導体基板表面に層間絶縁膜208を形成し、接続穴を開口した後に、メタル配線209、210を形成する。メタル配線209はN型高濃度領域204と半導体集積装置のグランド端子とに接続され、メタル配線210はP型高濃度領域206とN型高濃度領域205、207と半導体集積装置の外部接続端子と内部回路とに接続される。P型高濃度領域206とNウェル領域202とP型半導体基板201とがPNPトランジスタを形成し、Nウェル領域202とP型半導体基板201とN型高濃度領域204とがNPNトランジスタを形成しており、この2つのバイポーラトランジスタがサイリスタとして作用する。静電気サージが外部接続端子から印加された際には、N型高濃度領域205とP型半導体基板201とN型高濃度領域204とが形成するNPNトランジスタがアバランシェ降伏を起こすことでサイリスタをターンオンさせ、静電気サージを外部接続端子からグランド端子に逃がすことができる。
米国特許第4939616号(1989年11月13日公開)
しかしながら、従来技術を用いた静電保護素子は、Vh(保持電圧)が数Vと低いために、Vddmax(最大動作電圧)が10V以上となる表示パネル駆動用半導体集積装置では、上記のVh>Vddmaxという関係を満たすことができず、通常動作時に回路がラッチアップする場合があり、課題となっている。
本発明は、以上の点を鑑み、表示パネル駆動用半導体集積装置に適した、保持電圧が高い静電保護素子を提供することを目的とする。
本発明に係る静電保護素子は、前記の課題を解決するために、P型半導体基板の表面側に形成されたNウェル領域と、前記Nウェル領域の上に形成された第1のP型高濃度不純物領域と、前記P型半導体基板の表面上に形成されたN型高濃度不純物領域と、前記Nウェル領域と前記P型半導体基板との境界を跨いで前記Nウェル領域と前記P型半導体基板との双方に接触して形成された第2のP型高濃度不純物領域とを備えたことを特徴としている。
前記の構成によれば、前記の第2のP型高濃度不純物領域が前記P型半導体基板と接触するため、前記P型半導体基板におけるP型不純物の濃度が高くなり、従って静電気保護素子の保持電圧が高くなる。
本発明に係る静電保護素子は、前記の課題を解決するために、前記第1のP型高濃度不純物領域と前記Nウェル領域と前記P型半導体基板とはPNPトランジスタを形成し、前記Nウェル領域と前記P型半導体基板と前記N型高濃度不純物領域とは、NPNトランジスタを形成し、前記PNPトランジスタと前記NPNトランジスタとがサイリスタとして作用することを特徴としている。
前記の構成によれば、サイリスタによってサージ電流を外部へ逃すことができるため、静電破壊から半導体装置を保護することができる。
本発明に係る静電保護素子は、前記の課題を解決するために、前記N型高濃度不純物領域と前記Nウェル領域との間の距離が、2μm以上であることを特徴としている。
前記の構成によれば、NPNトランジスタのベース距離が伸びるため、エミッタ接地電流増幅率がより低くなり、静電保護素子の保持電圧をさらに高くすることができる。
本発明に係る静電保護素子は、前記の課題を解決するために、前記サイリスタの保持電圧は、10V以上であることを特徴としている。
前記の構成によれば、Vddmax(最大動作電圧)が10V以上となる表示パネル駆動用の半導体集積装置にも対応可能な静電保護素子を提供できる。
本発明に係る静電保護素子は、前記の課題を解決するために、前記N型高濃度不純物領域と前記第2のP型高濃度不純物領域とを分離する素子分離領域をさらに備えることを特徴としている。
前記の構成によれば、N型高濃度不純物領域と第2のP型高濃度不純物領域との間は、素子分離領域によって絶縁状態に維持される。
本発明に係る静電保護素子は、前記の課題を解決するために、前記第1のP型高濃度不純物領域と前記N型高濃度不純物領域と前記第2のP型高濃度不純物領域とを覆うように形成された層間絶縁膜をさらに備えることを特徴としている。
前記の構成によれば、第1のP型高濃度不純物領域とN型高濃度不純物領域との間、N型高濃度不純物領域と第2のP型高濃度不純物領域との間は、層間絶縁膜によって絶縁状態に維持される。
本発明に係る静電保護素子は、前記の課題を解決するために、前記層間絶縁膜に形成された孔を通って前記第1のP型高濃度不純物領域に接続するメタル配線をさらに備えることを特徴としている。
前記の構成によれば、静電気保護素子の静電気の迂回路が形成される。
本発明に係る静電保護素子は、前記の課題を解決するために、前記層間絶縁膜に形成された孔を通って前記N型高濃度不純物領域に接続するメタル配線をさらに備えることを特徴としている。
前記の構成によれば、静電気保護素子の静電気の迂回路が形成される。
本発明に係る静電保護素子は、前記の課題を解決するために、N型半導体基板の表面側に形成されたPウェル領域と、前記Pウェル領域の上に形成された第1のN型高濃度不純物領域と、前記N型半導体基板の表面上に形成されたP型高濃度不純物領域と、前記Pウェル領域と前記N型半導体基板との境界を跨いで前記Pウェル領域と前記N型半導体基板との双方に接触して形成された第2のN型高濃度不純物領域とを備えたことを特徴としている。
前記の構成によれば、前記の第2のN型高濃度不純物領域が前記N型半導体基板とも接触するため、前記N型半導体基板におけるN型不純物の濃度が高くなり、従って静電気保護素子の保持電圧が高くなる。
本発明に係る静電保護素子は、前記の課題を解決するために、前記第1のN型高濃度不純物領域と前記Pウェル領域と前記N型半導体基板とはNPNトランジスタを形成し、前記Pウェル領域と前記N型半導体基板と前記P型高濃度不純物領域とは、PNPトランジスタを形成し、前記NPNトランジスタと前記PNPトランジスタとがサイリスタとして作用することを特徴としている。
前記の構成によれば、サイリスタによってサージ電流を外部へ逃すことができるため、静電破壊から半導体装置を保護することができる。
本発明に係る静電保護素子は、前記の課題を解決するために、前記P型高濃度不純物領域と前記Pウェル領域との間の距離が、2μm以上であることを特徴としている。
前記の構成によれば、PNPトランジスタのベース距離が伸びるため、エミッタ接地電流増幅率がより低くなり、静電保護素子の保持電圧をさらに高くすることができる。
本発明に係る静電保護素子は、前記の課題を解決するために、前記サイリスタの保持電圧は、10V以上であることを特徴としている。
前記の構成によれば、Vddmax(最大動作電圧)が10V以上となる表示パネル駆動用の半導体集積装置にも対応可能な静電保護素子を提供できる。
本発明に係る静電保護素子は、前記の課題を解決するために、前記P型高濃度不純物領域と前記第2のN型高濃度不純物領域とを分離する素子分離領域をさらに備えることを特徴としている。
前記の構成によれば、P型高濃度不純物領域と第2のN型高濃度不純物領域との間は、素子分離領域によって絶縁状態に維持される。
本発明に係る静電保護素子は、前記の課題を解決するために、前記第1のN型高濃度不純物領域と前記P型高濃度不純物領域と前記第2のN型高濃度不純物領域とを覆うように形成された層間絶縁膜をさらに備えることを特徴としている。
前記の構成によれば、第1のN型高濃度不純物領域とP型高濃度不純物領域との間、P型高濃度不純物領域と第2のN型高濃度不純物領域との間は、層間絶縁膜によって絶縁状態に維持される。
本発明に係る静電保護素子は、前記の課題を解決するために、前記層間絶縁膜に形成された孔を通って前記第1のN型高濃度不純物領域に接続するメタル配線をさらに備えることを特徴としている。
前記の構成によれば、静電気保護素子の静電気の迂回路が形成される。
本発明に係る静電保護素子は、前記の課題を解決するために、前記層間絶縁膜に形成された孔を通って前記P型高濃度不純物領域に接続するメタル配線をさらに備えることを特徴としている。
前記の構成によれば、静電気保護素子の静電気の迂回路が形成される。
本発明は、動作電圧の高い表示パネル駆動用の半導体集積装置に対応できる保持電圧の高い静電保護素子を提供し、通常動作時において表示パネル駆動用半導体装置の内部回路をラッチアップさせることのない静電気保護素子を提供することが可能となる。
〔実施の形態1〕
本発明の実施の形態1について図1を用いて説明する。図1に示しているように、本実施の形態の静電気保護素子は、P型半導体基板1とNウェル領域2と素子分離領域3とメタル配線11,12とN型高濃度不純物領域5,7,9とP型高濃度不純物領域4,6,8と層間絶縁膜10によって構成されている。
本発明の実施の形態1について図1を用いて説明する。図1に示しているように、本実施の形態の静電気保護素子は、P型半導体基板1とNウェル領域2と素子分離領域3とメタル配線11,12とN型高濃度不純物領域5,7,9とP型高濃度不純物領域4,6,8と層間絶縁膜10によって構成されている。
P型半導体基板1は、ボロン等のP型不純物を導入して形成されたP型(正孔)伝導の領域であり、基板濃度は1×1015〜5×1017/cm3である。Nウェル領域2は、リン等のN型不純物を導入して形成されるN型(電子)伝導の領域であり、不純物濃度は1×1015〜5×1017/cm3である。
P型半導体基板1とNウェル領域2とが形成した前記の表面において、さらにリンや砒素を注入したN型高濃度不純物領域5、7、9とボロンなどを注入したP型高濃度不純物領域4、6、8とを形成している。P型高濃度不純物領域4はP型半導体基板1と接し、P型高濃度不純物領域8はNウェル領域2と接しており、P型高濃度不純物領域6はP型半導体基板1とNウェル領域2との両方に接するように形成する。N型高濃度不純物領域5はP型半導体基板1と接しており、N型高濃度不純物領域7と9はNウェル領域2と接する。前記高濃度不純物領域は素子分離領域3によって互いに分離されており、かつ、異なる極性の高濃度不純物領域が交互に配置されている。
前記各高濃度不純物領域の表面の上には、層間絶縁膜10が形成されている。層間絶縁膜10の上には、メタル配線11、12を形成する。メタル配線11はP型高濃度不純物領域4とN型高濃度不純物領域5とに層間絶縁膜10の接続穴を通って接続されており、また、半導体集積装置のグランド端子に接続されている。メタル配線12はNウェル領域2内のP型高濃度不純物領域8とN型高濃度不純物領域9とに層間絶縁膜10の他の接続穴を通って接続されており、また、半導体集積装置の外部接続端子と内部回路とに接続されている。メタル配線11、12は厚さが100〜1500nmのアルミ合金またはチタン合金または銅、或いはこれらの多層膜から成る。層間絶縁膜10は、厚さが100〜1500nmであり、素子分離領域3は、厚さ0.2〜0.8μmの酸化膜である。
P型高濃度領域8とNウェル領域2とP型半導体基板1とがPNPトランジスタを形成し、Nウェル領域2とP型半導体基板1とN型高濃度領域5とがNPNトランジスタを形成しており、この2つのバイポーラトランジスタがサイリスタとして作用する。バイポーラトランジスタは、N型とP型との半導体がPNP又はNPNの接合構造を持つ3端子の半導体であり、キャリアを2種類有し(バイポーラ)、電流増幅やスイッチング機能を持っている。
図2は、本発明に係る静電保護素子と従来技術による静電保護素子との、P型半導体基板1とNウェル領域2との境界部分におけるP型半導体基板中1のP型不純物濃度を比較している。図7に示す従来技術による静電保護素子は、N型高濃度不純物領域205がP型半導体基板201とNウェル領域202に接する形で形成されている。これに対し、本発明に係る静電保護素子は、P型高濃度不純物領域6がP型半導体基板1とNウェル領域2に接する形で形成されており、P型半導体基板1のP型不純物濃度が従来技術を用いた場合より100〜1000倍ほど高くなることを示している。そのため、NPNトランジスタのエミッタ接地電流増幅率とベース・エミッタ間抵抗が小さくなる。サイリスタの保持電圧はNPNトランジスタのエミッタ接地電流増幅率が低いほど、また、ベース・エミッタ間抵抗が低いほど高くなる。従って、サイリスタの保持電圧が高くなる。
図3は、静電気印加に対する本発明に係る静電保護素子の電流−電圧特性を、TLP法(トランスミッション・ライン・パルス法)を用いて、パルス幅100nsecにおいて測定した結果を示している。TLP方法とは、同軸ケーブルに蓄えられた電荷を放出すると矩形波が得られる特性を利用して、半導体の保護回路特性を調べる方法をいう。測定結果は、本発明の静電気保護素子のターンオン電圧が27V、保持電圧が18.5Vであることを示している。すなわち、本発明による静電気保護素子は、Vddmax(最大動作電圧)が10V以上となる表示パネル駆動用半導体集積装置にも対応できる。
図4にN型高濃度不純物領域5とNウェル領域2との距離変化が保持電圧に及ぼす影響を示している。N型高濃度不純物領域5とNウェル領域2との距離(図1のXの距離)を伸ばすと、NPNトランジスタのベース距離が伸びるため、エミッタ接地電流増幅率がより低くなり、保持電圧はさらに高くなる。つまり、N型高濃度不純物領域5とNウェル領域2との距離が大きくなるに従って保持電圧が高くなる。N型高濃度不純物領域5とNウェル領域2との距離を2μm以上とすると10V以上の保持電圧を実現できる。これにより、Vh>Vddmaxという関係を満たすことができるので、表示パネル駆動用半導体集積装置にも適用可能となる。
〔実施の形態2〕
本発明の第2の実施例について、図5を用いて説明する。
本発明の第2の実施例について、図5を用いて説明する。
図5に示すように、本実施の形態の静電保護素子は、ボロン等のP型不純物を導入したP型半導体基板101、リン等のN型不純物を導入したNウェル領域102、素子分離領域103、N型高濃度不純物領域105,108、P型高濃度不純物領域104,106,107、層間絶縁膜109およびメタル配線110,111によって構成される。
前記P型半導体基板101とNウェル領域102とが同じ平面を形成している。P型半導体基板101の基板濃度は1×1015〜5×1017/cm3であり、Nウェル領域102の不純物濃度は1×1015〜5×X1017/cm3である。前記同じ表面において、リンや砒素を注入したN型高濃度不純物領域105,108とボロンを注入したP型高濃度不純物領域104,106,107を形成する。P型高濃度不純物領域104とN型高濃度不純物領域105とはP型半導体基板101と接し、P型高濃度不純物領域107とN型高濃度不純物領域108とはNウェル領域102と接する。P型高濃度不純物領域106は、P型半導体基板101とNウェル領域102と両方に接するように形成する。
素子分離領域103は、厚さ0.2〜0.8μmの酸化膜であり、前記同じ平面において形成する。素子分離領域103において、厚さが100〜1500nmの層間絶縁膜109を形成し、接続穴を開口後、厚さが100〜1500nmのアルミ合金またはチタン合金または銅あるいはこれらの多層膜から成るメタル配線110,111を形成する。メタル配線110は、P型半導体基板101内のP型高濃度不純物領域104とN型高濃度不純物領域105と半導体集積装置のグランド端子とに接続され、メタル配線111はNウェル領域102内のP型高濃度不純物領域107とN型高濃度不純物領域108と半導体集積装置の外部接続端子と内部回路とに接続される。P型高濃度領域107とNウェル領域102とP型半導体基板101がPNPトランジスタを形成し、Nウェル領域102とP型半導体基板101とN型高濃度領域105がNPNトランジスタを形成しており、この2つのバイポーラトランジスタがサイリスタとして作用する。本発明の静電保護素子は、P型高濃度不純物領域106がP型半導体基板101とNウェル領域102との両方に接しており、P型半導体基板101のP型不純物濃度が従来の静電保護素子より100〜1000倍ほど高くなる。従って、NPNトランジスタのエミッタ接地電流増幅率とベース・エミッタ間抵抗が小さくなる。サイリスタの保持電圧はNPNトランジスタのエミッタ接地電流増幅率が低いほど、また、ベース・エミッタ間抵抗が低いほど高くなる。本発明の実施例に示される方法を用いることで、エミッタ接地電流増幅率とベース・エミッタ間抵抗の両効果により、高い保持電圧を有するサイリスタを実現することができる。
なお、第1および第2の実施の形態の静電保護素子において、P型をN型とし、N型をP型として、極性を交換した静電保護素子に対しても本発明を適用することができる。
本発明は、表示パネル駆動用半導体集積装置に適した、保持電圧が高い静電保護素子に適用することができる。
1 P型半導体基板
2 Nウェル領域
3 素子分離領域
4 P型高濃度不純物領域
5 N型高濃度不純物領域
6 P型高濃度不純物領域
7 N型高濃度不純物領域
8 P型高濃度不純物領域
9 N型高濃度不純物領域
10 層間絶縁膜
11 メタル配線
12 メタル配線
101 P型半導体基板
102 Nウェル領域
103 素子分離領域
104 P型高濃度不純物領域
105 N型高濃度不純物領域
106 P型高濃度不純物領域
107 P型高濃度不純物領域
108 N型高濃度不純物領域
109 層間絶縁膜
110 メタル配線
111 メタル配線
201 P型半導体基板
202 Nウェル領域
203 素子分離領域
204 N型高濃度不純物領域
205 N型高濃度不純物領域
206 P型高濃度不純物領域
207 N型高濃度不純物領域
208 層間絶縁膜
209 メタル配線
210 メタル配線
2 Nウェル領域
3 素子分離領域
4 P型高濃度不純物領域
5 N型高濃度不純物領域
6 P型高濃度不純物領域
7 N型高濃度不純物領域
8 P型高濃度不純物領域
9 N型高濃度不純物領域
10 層間絶縁膜
11 メタル配線
12 メタル配線
101 P型半導体基板
102 Nウェル領域
103 素子分離領域
104 P型高濃度不純物領域
105 N型高濃度不純物領域
106 P型高濃度不純物領域
107 P型高濃度不純物領域
108 N型高濃度不純物領域
109 層間絶縁膜
110 メタル配線
111 メタル配線
201 P型半導体基板
202 Nウェル領域
203 素子分離領域
204 N型高濃度不純物領域
205 N型高濃度不純物領域
206 P型高濃度不純物領域
207 N型高濃度不純物領域
208 層間絶縁膜
209 メタル配線
210 メタル配線
Claims (16)
- P型半導体基板の表面側に形成されたNウェル領域と、
前記Nウェル領域の上に形成された第1のP型高濃度不純物領域と、
前記P型半導体基板の表面上に形成されたN型高濃度不純物領域と、
前記Nウェル領域と前記P型半導体基板との境界を跨いで前記Nウェル領域と前記P型半導体基板との双方に接触して形成された第2のP型高濃度不純物領域とを備えたことを特徴とする静電気保護素子。 - 前記第1のP型高濃度不純物領域と前記Nウェル領域と前記P型半導体基板とはPNPトランジスタを形成し、
前記Nウェル領域と前記P型半導体基板と前記N型高濃度不純物領域とは、NPNトランジスタを形成し、
前記PNPトランジスタと前記NPNトランジスタとがサイリスタとして作用する請求項1に記載の静電気保護素子。 - 前記N型高濃度不純物領域と前記Nウェル領域との間の距離が、2μm以上である請求項2に記載の静電気保護素子。
- 前記サイリスタの保持電圧は、10V以上である請求項3に記載の静電気保護素子。
- 前記N型高濃度不純物領域と前記第2のP型高濃度不純物領域とを分離する素子分離領域をさらに備える請求項1に記載の静電気保護素子。
- 前記第1のP型高濃度不純物領域と前記N型高濃度不純物領域と前記第2のP型高濃度不純物領域とを覆うように形成された層間絶縁膜をさらに備える請求項1に記載の静電気保護素子。
- 前記層間絶縁膜に形成された孔を通って前記第1のP型高濃度不純物領域に接続するメタル配線をさらに備える請求項6に記載の静電気保護素子。
- 前記層間絶縁膜に形成された孔を通って前記N型高濃度不純物領域に接続するメタル配線をさらに備える請求項6に記載の静電気保護素子。
- N型半導体基板の表面側に形成されたPウェル領域と、
前記Pウェル領域の上に形成された第1のN型高濃度不純物領域と、
前記N型半導体基板の表面上に形成されたP型高濃度不純物領域と、
前記Pウェル領域と前記N型半導体基板との境界を跨いで前記Pウェル領域と前記N型半導体基板との双方に接触して形成された第2のN型高濃度不純物領域とを備えたことを特徴とする静電気保護素子。 - 前記第1のN型高濃度不純物領域と前記Pウェル領域と前記N型半導体基板とはNPNトランジスタを形成し、
前記Pウェル領域と前記N型半導体基板と前記P型高濃度不純物領域とは、PNPトランジスタを形成し、
前記NPNトランジスタと前記PNPトランジスタとがサイリスタとして作用する請求項9に記載の静電気保護素子。 - 前記P型高濃度不純物領域と前記Pウェル領域との間の距離が、2μm以上である請求項10に記載の静電気保護素子。
- 前記サイリスタの保持電圧は、10V以上である請求項11に記載の静電気保護素子。
- 前記P型高濃度不純物領域と前記第2のN型高濃度不純物領域とを分離する素子分離領域をさらに備える請求項9に記載の静電気保護素子。
- 前記第1のN型高濃度不純物領域と前記P型高濃度不純物領域と前記第2のN型高濃度不純物領域とを覆うように形成された層間絶縁膜をさらに備える請求項9に記載の静電気保護素子。
- 前記層間絶縁膜に形成された孔を通って前記第1のN型高濃度不純物領域に接続するメタル配線をさらに備える請求項14に記載の静電気保護素子。
- 前記層間絶縁膜に形成された孔を通って前記P型高濃度不純物領域に接続するメタル配線をさらに備える請求項14に記載の静電気保護素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008229869A JP2010067632A (ja) | 2008-09-08 | 2008-09-08 | 静電気保護素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008229869A JP2010067632A (ja) | 2008-09-08 | 2008-09-08 | 静電気保護素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010067632A true JP2010067632A (ja) | 2010-03-25 |
Family
ID=42192997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008229869A Pending JP2010067632A (ja) | 2008-09-08 | 2008-09-08 | 静電気保護素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010067632A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015195252A (ja) * | 2014-03-31 | 2015-11-05 | 株式会社豊田中央研究所 | 静電気保護素子 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315552A (ja) * | 1992-05-14 | 1993-11-26 | Nissan Motor Co Ltd | 半導体保護装置 |
JPH09293881A (ja) * | 1996-04-23 | 1997-11-11 | Kaho Denshi Kofun Yugenkoshi | 静電気放電保護回路の製造方法 |
WO1998020564A1 (en) * | 1996-11-07 | 1998-05-14 | Hitachi, Ltd. | Semiconductor integrated circuit device and its manufacture |
JP2001185738A (ja) * | 1999-12-24 | 2001-07-06 | Sharp Corp | 半導体装置とその製造方法 |
JP2001291836A (ja) * | 2000-04-11 | 2001-10-19 | Seiko Epson Corp | 静電気保護用半導体装置 |
JP2004281590A (ja) * | 2003-03-14 | 2004-10-07 | Rohm Co Ltd | 半導体装置 |
-
2008
- 2008-09-08 JP JP2008229869A patent/JP2010067632A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315552A (ja) * | 1992-05-14 | 1993-11-26 | Nissan Motor Co Ltd | 半導体保護装置 |
JPH09293881A (ja) * | 1996-04-23 | 1997-11-11 | Kaho Denshi Kofun Yugenkoshi | 静電気放電保護回路の製造方法 |
WO1998020564A1 (en) * | 1996-11-07 | 1998-05-14 | Hitachi, Ltd. | Semiconductor integrated circuit device and its manufacture |
JP2001185738A (ja) * | 1999-12-24 | 2001-07-06 | Sharp Corp | 半導体装置とその製造方法 |
JP2001291836A (ja) * | 2000-04-11 | 2001-10-19 | Seiko Epson Corp | 静電気保護用半導体装置 |
JP2004281590A (ja) * | 2003-03-14 | 2004-10-07 | Rohm Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015195252A (ja) * | 2014-03-31 | 2015-11-05 | 株式会社豊田中央研究所 | 静電気保護素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4209432B2 (ja) | 静電破壊保護装置 | |
KR100517770B1 (ko) | 정전기 방전 보호 소자 | |
TWI496265B (zh) | 用於靜電放電保護之半導體裝置 | |
JP5801609B2 (ja) | 保護回路素子 | |
TW201419490A (zh) | 靜電放電防護裝置及靜電放電防護方法 | |
JP2006319330A (ja) | 静電気放電保護装置 | |
US5986307A (en) | Silicon-controlled rectifier integral with output buffer | |
JP3888912B2 (ja) | 半導体集積回路装置 | |
JP2007335441A (ja) | 静電破壊保護装置 | |
TWI668833B (zh) | 半導體靜電放電保護元件 | |
JP2009064974A (ja) | 半導体装置 | |
TWI511262B (zh) | 無閂鎖靜電放電保護 | |
EP2846359A1 (en) | LVTSCR device | |
JP2010067632A (ja) | 静電気保護素子 | |
JP4457620B2 (ja) | 静電破壊保護回路 | |
JP2611639B2 (ja) | 半導体装置 | |
US9478531B2 (en) | Semiconductor device comprising an ESD protection device, an ESD protection circuitry, an integrated circuit and a method of manufacturing a semiconductor device | |
JP2005235844A (ja) | 半導体装置 | |
TW202111911A (zh) | 低觸發電壓靜電放電防護元件 | |
JP4963024B2 (ja) | 静電気保護用半導体装置 | |
JP2004335634A (ja) | Esd保護ダイオード | |
KR100792387B1 (ko) | 저 동작전압 및 고스냅백 전류 특성을 갖는 정전기방전보호 소자 | |
TWI710095B (zh) | 靜電放電保護裝置及其操作方法 | |
US9735144B2 (en) | Electrostatic discharge (ESD) protection device | |
US20140197448A1 (en) | Bidirectional Semiconductor Device for Protection against Electrostatic Discharges |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130903 |