以下、本発明の一実施形態について図面を参照して説明する。
A.第1実施形態
まず、本発明の第1の実施形態の第1の形態について説明する。
図1は、本発明の第1の実施形態による送信部の構成を示すブロック図である。図1において、101はアナログ・デジタル変換回路、102−1〜102−Kはシリアル・パラレル変換回路、103−1〜103−Kはフーリエ変換回路、104−1〜104−Kは係数乗算回路、105−1〜105−Kは逆フーリエ変換回路、106−1〜106−Kは信号切り出し回路、107は出力回路、109は距離情報出力回路である。ここでは、Kは、分岐数を示す。
光信号が受信されると、アナログ・デジタル変換回路101において、デジタル信号に変換される。この際、光信号を直接電気信号であるデジタル信号に変換しても、光信号を一旦、電気信号に変換した後、デジタル信号に変換してもよい。デジタル信号に変換された後、デジタル信号は、K個に分岐され、シリアル・パラレル変換回路102−1〜102−Kに入力される。シリアル・パラレル変換回路102−1〜102−Kは、入力された信号にTd(1)〜Td(K)の遅延をそれぞれ与え、異なる位置のシリアル信号をパラレル信号に変換する。
ここで、Nfポイントの受信信号毎にフーリエ変換を行うとし、入力された信号をs(t)と表すものとする。tは受信タイミングである。ここで、i番目のシリアル・パラレル変換回路102−iで与えられる遅延Td(i)を、遅延ステップ幅Td0を用いてTd0×(i−1)と定義すると、i番目のシリアル・パラレル変換回路102−iは、s(T0+(i−1)Td0−Tg)〜s(T0+(i−1)Td0+Nf−Tg−1)のNfの信号をパラレル信号として、フーリエ変換回路103−iに出力する。
ここで、Nfはフーリエ変換で考慮するポイント数、Tgは切り出し回路で用いるガードバンド長であり、Nf−2Tg≧Td0を満たす。T0は任意の数をとることができ、本説明においては、干渉が低減される信号の先頭位置となる受信タイミングとする。
フーリエ変換回路103−iは、入力されたパラレル信号に対し、フーリエ変換を行い、周波数領域の信号sf(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf(T0+(i−1)Td0,F0)、…、sf(T0+(i−1)Td0,F0+(Nf/2)Fw)に変換する。ここで、sf(t,f)はガードバンドを除く先頭位置受信タイミングt、周波数fに対応する周波数領域の信号である。F0は中心周波数、Fwは周波数チャネルの周波数帯域幅である。
距離情報出力回路109は、光信号の伝送距離情報と光ファイバの種類の情報とを用いて、波長分散量を推定する。光の波長に対して、到来時間のずれ、すなわち、位相の回転量は、伝送距離と光ファイバとの種類から計算することができ、例えば、次式(1)で周波数fのキャリアにおける位相回転を与えることができる。なお、位相の回転量の計算については、例えば、文献「Govind P. Agrawal, “Nonlinear fiber optics,” Academic press, 2006」に記載されている。
ここで、Lは伝送距離[km]、λは波長[nm]、cは光速3×10−7[km/ps]、Dは波長分散係数[ps/nm/km]、Dslopeは分散スロープ係数[ps/nm2/km]、fcは光キャリアの周波数である。波長分散、及び分散スロープは、光ファイバの種類によって固有の値であるため、用いている光の波長λと光ファイバの伝送距離Lが分かれば、位相回転を推定可能である。数式(1)において、波長分散による影響が大きいファイバでは、Dslope=0として位相回転を推定したり、波長スロープによる影響が大きいファイバでは、D=0として位相回転を推定したりすることもできる。距離情報出力回路109は、このようにして推定された位相回転を係数乗算回路104−1〜104−Kに出力する。なお、距離情報出力回路109は、予め記憶部(図示せず)に記憶している波長分散量を出力するようにしてもよい。
係数乗算回路104−iは、距離情報出力回路109から入力された位相回転g(f)の複素共役を補正係数として周波数領域の信号に乗算することで、光の周波数による到来時間差を補正する。得られる周波数領域の信号は、次式(2)で表せる。
上添え字*は複素共役数を表す。数式(2)で補正されたsf´(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf´(T0+(i−1)Td0,F0)、…、sf´(T0+(i−1)Td0,F0+(Nf/2)Fw)を逆フーリエ変換回路105−iへ出力する。
逆フーリエ変換回路105−iは、入力された信号sf´(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf´(T0+(i−1)Td0,F0)、…、sf´(T0+(i−1)Td0,F0+(Nf/2)Fw)を、再び、時間領域の信号に変換し、s´(T0+(i−1)Td0−Tg)〜s´(T0+(i−1)Td0+Nf−Tg−1)を演算し、信号切り出し回路106−iに出力する。
信号切り出し回路106−iは、入力された信号から前後のTgに対応するデータ(ガードバンド部分)を削除し、s´(T0+(i−1)Td0)〜s´(T0+(i−1)Td0+Nf−2Tg−1)のNf−2Tgの信号を出力回路107に出力する。
出力回路107は、信号切り出し回路106−1〜106−Kから入力される信号を合成してシリアル信号に変換する。Nf−2Tg=Td0を満たす場合には、信号切り出し回路106−1、106−2、…、106−Kからは、s´(T0)〜s´(T0+Td0−1)、s´(T0+Td0)〜s´(T0+2Td0−1)、…、s´(T0+(K−1)Td0)〜s´(T0+KTd0−1)が入力され、これらの信号をシリアル信号に並べ替えることで、s´(T0)〜s´(T0+KTd0−1)を得ることができる。得られた信号は、波長分散による到来遅延の補正を受けているため、波長分散の影響を除去された上で出力されることとなる。
また、一度に、KTd0の信号を処理するため、ガードバンド長Tgを付加したT0+KTd0−Tg〜T0+Nf+(K−1)KTd0+KTd0−Tg−1の受信タイミングに対応する信号を、シリアル・パラレル変換回路102−1〜102−Kへ出力することで連続的に処理できる。
図2は、本第1の実施形態において、K=2として、Tg=4、Td0=8、Nf=16とした場合における、受信信号の流れを表したシーケンス図である。図2では、受信タイミングT0以降の信号の波長分散を補償する様子が示されている。受信信号は、s(T0)〜s(T0+15)を第1ブロック、s(T0+16)〜s(T0+31)を第2ブロック、s(T0+32)〜s(T0+47)を第3ブロックとして、Nf信号ごとに順次処理されるものとする。図示の受信信号系列において、受信信号が斜めに傾いているのは、波長分散により、周波数成分に応じて到来時間が異なることを簡易に示すためである。波長分散係数を正と仮定し、高周波成分が先に到来していることを示しており、例えば、受信タイミングT0に注目すると、第0ブロックの信号と、第1ブロックの信号とが混ざって受信されており、これが干渉を生じて信号品質が劣化する。
まず、第1ブロックの受信信号の補正に注目すると、受信された信号系列に対し、ステップS1−1は、s(T0−4)〜s(T0+11)を取得する。ステップS2−1は、同じ受信系列信号に遅延Td0=8を付加し、s(T0+4)〜s(T0+19)を取得する。ステップS1−2とステップS2−2では、それぞれ、s(T0−4)〜s(T0+11)と、s(T0+4)〜s(T0+19)とにフーリエ変換を行い、周波数領域信号sf(T0,−8Fw)〜sf(T0,7Fw)、sf(T0+8,−8Fw)〜sf(T0+8,7Fw)をそれぞれ得る。ここで、中心周波数F0=0として表記している。
ステップS1−3とステップS2−3とでは、それぞれ、数式(1)から算出した位相回転補正を、数式(2)のように乗算し、補正周波数領域信号sf´(T0,−8Fw)〜sf´(T0,7Fw)、sf´(T0+8,−8Fw)〜sf´(T0+8,7Fw)を得る。ステップS1−4とステップS2−4とでは、それぞれ、逆フーリエ変換を行い、s´(T0−4)〜s´(T0+11)とs´(T0+4)〜s´(T0+19)とを算出する。
ステップS1−5とステップS2−5とでは、ガードバンドTg=4を取り除き、s´(T0)〜s´(T0+7)と、s´(T0+8)〜s´(T0+15)とをそれぞれ得る。得られた信号をシリアル信号に変換することで、s´(T0)〜s´(T0+7)と、s´(T0+8)〜s´(T0+15)とを得ることができる。また、続けて、T0=T0+16として、第2ブロックの受信信号を処理することで、連続的に全ての受信された信号系列を補正可能である。また、Nf−2Tg>Td0とすることで、切り出してくる信号領域を重複させることもできる。
図3は、図2に示す干渉低減方法の構成例において、Tgを2とした場合の信号の重複領域を示す概念図である。重複領域において、s´(T0+5)〜s´(T0+8)が第1の信号切り出し回路(例えば、図1の信号切り出し回路106−1)と第2の信号切り出し回路(例えば、図1の信号切り出し回路106−2)とで重複して出力されている。ここで、区別するために、第1の信号切り出し回路から得られた信号をs1´(T0+5)〜s1´(T0+8)、第2の信号切り出し回路から得られた信号をs2´(T0+5)〜s2´(T0+8)と表記する。出力回路107は、ここで重複領域がある場合、これらの信号を次式(3)に従って加算して出力する。
ここでwk,1とwk,2は、重み付けの値であり、等電力合成では、wk,1=wk,2=1/√2として与える。または、境界領域に近い方が雑音や干渉の影響を受けるため、切り捨てられる受信信号(斜線部)との境界からの距離が近い信号に小さい重み付けを行い、境界から遠い信号に大きい重み付けを行うことができる。
図3を例にとると、s1´(T0+5)、s1´(T0+6)、s1´(T0+7)、s1´(T0+8)は、それぞれ、切り捨てられる受信信号(斜線部)からの距離が4、3、2、1となっており、s2´(T0+5)、s2´(T0+6)、s2´(T0+7)、s2´(T0+8)は、それぞれ、切り捨てられる受信信号(斜線部)からの距離が1、2、3、4となっている。信号s´(T0+k)は、次式(4)で与えられる。
ここで、d1,k、及びd2,kは、それぞれ、第1の信号切り出し回路から切り出された信号の境界からの距離、第2の信号切り出し回路から切り出された信号の境界からの距離であり、w(d1,k)2+w(d2,k)2=1、a>bであれば、w(a)>w(b)である。
w(d)の決定方法としては、上記ルールに従って予めウエイトを決定しておくこともできるし、通信条件に応じて適応的に変更することもできる。送信された既知信号部分や、復号後の信号を用いることで、実際に切り出し境界付近の雑音と干渉電力の分布を測定し、信号対干渉雑音比(SINR)から、最大比合成による信号合成を用いることもできる。あるいは、いくつかのウエイトパターンを予め決めておき、信号対雑音干渉比の粗推定を行い、用いるウエイトを選択することもできる。
以下、本発明の第1の実施形態の第2の形態について、図1を参照して説明する。光信号が受信されると、アナログ・デジタル変換回路101において、デジタル信号に変換される。この際、光信号を直接デジタル信号に変換しても、光信号を電気信号に変換した後デジタル信号に変換してもよい。デジタル信号に変換された後、デジタル信号は、K個に分岐され、シリアル・パラレル変換回路102−1〜102−Kに入力される。シリアル・パラレル変換回路102−1〜102−Kは、入力された信号に0〜(k−1)T0のT0ずつのずれを持つ遅延を与え、遅延T0分のシリアル信号をパラレル信号に変換する。
ここで、入力された信号をs(t)と表すものとする。tは受信タイミングとする。i番目のシリアル・パラレル変換回路102−iは、s(T0+(i−1)Td0)〜s(T0+iTd0−1)のT0の信号をパラレル信号として、フーリエ変換回路103−iに出力する。
フーリエ変換回路103−iは、入力されたT0のパラレル信号の前後に0を付加し、[0,・・・,0,s(T0+(i−1)Td0),・・・,s(T0+iTd0−1),0,・・・,0]のNfポイントの信号にフーリエ変換を行う。T0は任意の数をとることができ、本説明においては、干渉を除去される信号の先頭位置となる受信タイミングとする。
フーリエ変換回路103−iは、入力されたパラレル信号に対し、フーリエ変換を行い、周波数領域の信号sf(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf(T0+(i−1)Td0,F0)、…、sf(T0+(i−1)Td0,F0+(Nf/2)Fw)に変換する。ここで、sf(t,f)はガードバンドを除く先頭位置受信タイミングt、周波数fに対応する周波数領域の信号である。F0は中心周波数、Fwは周波数チャネルの周波数帯域幅である。
距離情報出力回路109は、光信号の伝送距離情報と光ファイバの種類の情報とを用いて、波長分散量を推定する。続いて、係数乗算回路104−iは、数式(2)のように周波数領域の信号に係数を乗算し、波長分散の補償を行う。
数式(2)で補正されたsf´(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf´(T0+(i−1)Td0,F0)、…、sf´(T0+(i−1)Td0,F0+(Nf/2)Fw)を逆フーリエ変換回路105−iへ出力する。
逆フーリエ変換回路105−iは、入力された信号sf´(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf´(T0+(i−1)Td0,F0)、…、sf´(T0+(i−1)Td0,F0+(Nf/2)Fw)を、再び、時間領域の信号に変換し、s´(T0+(i−1)Td0−Td1)〜s´(T0+(i−1)Td0+Td2−1)を演算し、信号切り出し回路106−iに出力する。ここで、Td1とTd2はそれぞれフーリエ変換回路103−iが信号の前に付加した0の数および信号の後に付加した0の数である。
第1の実施形態の第2の形態では、信号切り出し回路106−iは、入力された信号を出力回路107に出力する。出力回路107は入力された信号を合成して出力する。ここで、i番目の信号切り出し回路106−iから入力された信号をsi´(t)とすると、出力回路107はs´(t)=(s1´(t)+s2´(t)+・・・+sK´(t))を算出し、出力する。ここで、対応するtがない場合si´(t)は0として計算する。i番目の信号切り出し回路106−iからは、T0+(i−1)Td0〜T0+(i−1)Td0+Td2−1に対応する時間tの信号が出力されるため、必ずしもtの信号がK個入力されるわけではなく、K´≦Kとなる。得られた信号は、波長分散による到来遅延の補正を受けているため、波長分散の影響を除去された上で出力されることとなる。
また、一度に、KTd0の信号を処理するため、T0+KT0〜T0+2KT0−1の受信タイミングに対応する信号を、シリアル・パラレル変換回路102−1〜102−Kへ出力することで連続的に処理できる。
図4は、第1の実施形態の第2の形態において、K=2として、Td0=8、Nf=16、Td1=Td2=4とした場合における、受信信号の流れを表したシーケンス図である。図4では、受信タイミングT0以降の信号の波長分散を補償する様子が示されている。受信信号は、s(T0)〜s(T0+15)を第1ブロック、s(T0+16)〜s(T0+31)を第2ブロック、s(T0+32)〜s(T0+47)を第3ブロックとして、Nf信号ごとに順次処理されるものとする。
まず、第1ブロックの受信信号の補正に注目すると、受信された信号系列に対し、ステップS1−1は、s(T0)〜s(T0+7)を取得し、さらに前後に4つずつの0信号を付加する。ステップS2−1は、同じ受信系列信号に遅延Td0=8を付加し、s(T0+8)〜s(T0+15)を取得し前後に4つずつの0信号を付加する。ステップS1−2とステップS2−2では、それぞれ、[0,・・・,0,s(T0),・・・,s(T0+7),0,・・・,0]と、[0,・・・,0,s(T0+8),・・・,s(T0+15),0,・・・,0]とにフーリエ変換を行い、周波数領域信号sf(T0,−8Fw)〜sf(T0,7Fw)、sf(T0+8,−8Fw)〜sf(T0+8,7Fw)をそれぞれ得る。ここで、中心周波数F0=0として表記している。
ステップS1−3とステップS2−3とでは、それぞれ、数式(1)から算出した位相回転補正を、数式(2)のように乗算し、補正周波数領域信号sf´(T0,−8Fw)〜sf´(T0,7Fw)、sf´(T0+8,−8Fw)〜sf´(T0+8,7Fw)を得る。ステップS1−4とステップS2−4とでは、それぞれ、逆フーリエ変換を行い、s´(T0−4)〜s´(T0+11)とs´(T0+4)〜s´(T0+19)とを算出する。
ステップS1−5では、同じ時間に対応する信号を加算し、s´(T0)〜s´(T0+7)を得る。信号s´(T0+8)〜s´(T0+15)は、第2のブロックについて再びステップS1−1から処理を行い、第2のブロックにおけるs´(T0+8)〜s´(T0+15)と加算を行うことで得ることができる。
ただし、図3から分かるように、第1の実施形態の第2の形態では、s´(T0)、s´(T0+1)の信号の高周波成分が第0ブロックにもれこんでいるため、第0ブロックを考慮せず、第1の実施形態の第1の形態と同様の効果を得るには、T0を第1の実施形態の第1の形態より小さく設定する必要がある。
B.第2の実施形態
次に、本発明の第2の実施形態について説明する。
図5は、本発明の第2の実施形態による送信部の構成を示すブロック図である。図5において、200は帯域分割回路、201−1〜201−Bはアナログ・デジタル変換回路、202−1−1〜202−K−Bはシリアル・パラレル変換回路、203−1〜203−Kはフーリエ変換回路、204−1〜204−Kは係数乗算回路、205−1〜205−Kは逆フーリエ変換回路、206−1〜206−Kは信号切り出し回路、207は出力回路、209は距離情報出力回路である。
光信号が受信されると、帯域分割回路200は、受信信号をB個に分岐し、それぞれハイパスフィルタ、バンドパスフィルタ、ローパスフィルタのいずれかを用いて、1〜B番目の周波数帯域に対応する受信信号を形成し、アナログ・デジタル変換回路201−1〜201−Bに出力する。この際、光信号にフィルタを用いても、光信号を電気信号に変換した後、フィルタを用いてもよい。アナログ・デジタル変換回路201−1〜201−Bは、距離情報出力回路209より入力された距離に応じて、デジタル信号に付加する遅延TB(1)〜TB(B)を決定する。
アナログ・デジタル変換回路201−1〜201−Bは、入力されたアナログ信号をデジタル信号に変換し、遅延分だけ信号をずらし、デジタル信号をK個に分岐し、シリアル・パラレル変換回路202−1−1〜202−K−Bに出力する。各周波数帯域におけるi番目のシリアル・パラレル変換回路202−i−1〜202−i−Bは、入力された信号にさらにTd(i)の遅延を与え、異なる位置のシリアル信号をパラレル信号に変換する。
ここで、m番目のアナログ・デジタル変換回路201−mで付加される遅延TB(m)をTB0×(m−1)、各周波数帯域におけるi番目のシリアル・パラレル変換回路202−i−1〜202−i−Bで付加される遅延Td(i)をTd0×(i−1)とすると、m番目の周波数帯域におけるi番目のシリアル・パラレル変換回路202−i−mは、s(T0+(m−1)TB0+(i−1)Td0−Tg)〜s(T0+(m−1)TB0+(i−1)Td0+Nf−Tg−1)のNfの信号をパラレル信号として、フーリエ変換回路203−iに出力する。ここで、Nfはフーリエ変換で考慮するポイント数、Tgは切り出し回路で用いるガードバンド長であり、Nf−2Tg≧Td0を満たす。T0は任意の数をとることができ、本説明においては、干渉が低減される信号の先頭位置となる受信タイミングとする。
フーリエ変換回路203−iは、シリアル・パラレル変換回路202−i−1〜202−i−Bから入力されるB個のパラレル信号を合成し、得られるNf個のパラレル信号にフーリエ変換を行い、周波数領域の信号sf(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf(T0+(i−1)Td0,F0)、…、sf(T0+(i−1)Td0,F0+(Nf/2)Fw)を得る。ここで、sf(t,f)は、ガードバンドを除く先頭位置受信タイミングt、周波数fに対応する受信信号である。F0は中心周波数、Fwは周波数チャネルの周波数帯域幅である。
距離情報出力回路209は、光信号の伝送距離情報と光ファイバの種類の情報とを用いて、波長分散量を推定する。光の波長に対して、到来時間のずれ、すなわち、位相の回転量は、伝送距離と光ファイバの種類とから計算することができ、数式(1)で周波数fのキャリアにおける位相回転を与えることができる。
本第2の実施形態では、周波数帯域毎にフーリエ変換位置が異なるため、フーリエ変換位置補正係数を更に乗算する必要がある。補正係数h(f,m)は、次式(5)で表わすことができる。
係数乗算回路204−iは、距離情報出力回路209から入力された位相回転g(f)の複素共役、及びアナログ・デジタル変換回路201−iで与えられた遅延に対する補正係数h(f,m)を補正係数として周波数領域の信号に乗算することで、光の周波数による到来時間差を補正する。得られる周波数領域の信号は、次式(6)で表わされる。
上添え字*は複素共役数を表す。数式(6)で補正されたsf´(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf´(T0+(i−1)Td0,F0)、…、sf´(T0+(i−1)Td0,F0+(Nf/2)Fw)を逆フーリエ変換回路205−iへ出力する。
逆フーリエ変換回路205−iは、入力された信号sf´(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf´(T0+(i−1)Td0,F0)、…、sf´(T0+(i−1)Td0,F0+(Nf/2)Fw)を、再び、時間領域の信号に変換し、s´(T0+(i−1)Td0−Tg)〜s´(T0+(i−1)Td0+Nf−Tg−1)を演算し、信号切り出し回路206−iに出力する。
信号切り出し回路206−iは、入力された信号から前後のTgに対応するデータ(ガードバンド部分)を削除し、s´(T0+(i−1)Td0)〜s´(T0+(i−1)Td0+Nf−2Tg−1)のNf−2Tgの信号を出力回路207に出力する。
出力回路207は、信号切り出し回路206−1〜206−Kから入力される信号を合成してシリアル信号に変換する。Nf−2Tg=Td0を満たす場合には、信号切り出し回路206−1、206−2、…、206−Kからは、s´(T0)〜s´(T0+Td0−1)、s´(T0+Td0)〜s´(T0+2Td0−1)、…、s´(T0+(K−1)Td0)〜s´(T0+KTd0−1)が入力され、これらの信号をシリアル信号に並べ替えることで、s´(T0)〜s´(T0+KTd0−1)を得ることができる。得られた信号は、波長分散による到来遅延の補正を受けているため、波長分散の影響を除去された上で出力されることとなる。また、一度にKTd0の信号を処理するため、T0+KTd0からの信号を復号することで、受信信号を連続的に処理することが可能である。
上述した第2の実施形態を用いることで、波長分散による信号の時間的な広がりを低減することが可能である。よって、距離情報出力回路209は、伝送距離に応じて、各アナログ・デジタル変換回路201−1〜201−Bで与える遅延TB(m)の大きさを指定できる。例えば、伝送距離に応じて、対応する遅延TB(m)を与える表を予め用意し、この表のルールに従ってTB(m)を決定できる。
また、帯域分割回路200で分割する周波数帯域の数Bも、距離情報出力回路209により指定できる。よって、距離情報出力回路209は、伝送距離に応じて、各アナログ・デジタル変換回路201−1〜201−Bで与える遅延TB(m)の大きさを指定できる。例えば、伝送距離に応じて、帯域分割数Bを与える表を予め用意し、この表のルールに従ってBを決定できる。あるいは、帯域分割数Bと遅延TB(m)とを与える表を予め用意し、この表のルールに従ってBとTB(m)を決定できる。
図6は、本第2の実施形態において、K=2として、B=2、Tg=4、Td0=8、TB0=1、Nf=16とした場合における、受信信号の流れを表したシーケンス図である。図6には、受信タイミングT0以降の信号の波長分散を補償する様子が示されている。受信信号はs(T0)〜s(T0+15)を第1ブロック、s(T0+16)〜s(T0+31)を第2ブロック、s(T0+32)〜s(T0+47)を第3ブロックとしてNf信号毎に順次処理されるものとする。図示の受信信号系列において、受信信号が斜めに傾いているのは、波長分散により、周波数成分に応じて到来時間が異なることを、簡易に示すためである。
まず、第1ブロックの受信信号の補正に注目すると、受信された信号系列に対し、ステップS0は、帯域をB個、ここでは2つに分離し、アナログ・デジタル変換回路201−1と201−2とに出力する。ステップS1−0−1とステップS2−0−1で、第1のアナログ・デジタル変換回路(例えば、図5のアナログ・デジタル変換回路201−1)は、第1の周波数帯域部分以外の周波数帯域成分を減衰された信号s1(T0−4)〜s1(T0+11)をシリアル・パラレル変換回路202−1−1へ、s1(T0+4)〜s1(T0+19)をシリアル・パラレル変換回路202−2−1へそれぞれ出力する。
ステップS1−0−2とステップS2−0−2で、アナログ・デジタル変換回路201−2は、帯域を狭められたs2(T0−3)〜s2(T0+12)をシリアル・パラレル変換回路202−1−2へ、s2(T0−3)〜s2(T0+12)をシリアル・パラレル変換回路202−2−2へ、それぞれ出力する。ステップS1−1では、フーリエ変換回路203−1は、シリアル・パラレル変換回路202−1−1と202−1−2とから入力された信号を合成し、合成信号ss(T0−4)〜ss(T0+11)を、信号(s1(T0−4)+s2(T0−3))/√2〜(s1(T0+11)+s2(T0+12))/√2として得る。
ステップS1−2では、フーリエ変換をss(T0−4)〜ss(T0+11)に行い、周波数領域信号sf(T0,−8Fw)〜sf(T0,7Fw)、を得る。ここで、中心周波数F0=0として表記している。ステップS1−3では、それぞれ数式(1)、数式(5)から算出した位相回転補正を、数式(6)のように乗算し、補正周波数領域信号sf´(T0,−8Fw)〜sf´(T0,7Fw)、を得る。ステップS1−4では、逆フーリエ変換を行い、s´(T0−4)〜s´(T0+11)を算出する。ステップS1−5では、ガードバンドTg=4を取り除き、s´(T0)〜s´(T0+7)を得る。
また、ステップS2−1では、フーリエ変換回路203−2は、シリアル・パラレル変換回路202−2−1と202−2−2とから入力された信号を合成し、合成信号ss(T0+4)〜ss(T0+19)を、信号(s1(T0+4)+s2(T0+5))/√2〜(s1(T0+19)+s2(T0+20))/√2として得る。ステップS2−2では、フーリエ変換をss(T0+4)〜ss(T0+19)に行い、周波数領域信号sf(T0+8,−8Fw)〜sf(T0+8,7Fw)、を得る。ここで、中心周波数F0=0として表記している。
ステップS2−3では、それぞれ、数式(1)、数式(5)から算出した位相回転補正を、数式(6)のように乗算し、補正周波数領域信号sf´(T0+8,−8Fw)〜sf´(T0+8,7Fw)、sf´(T0+8,−8Fw)〜sf´(T0+8,7Fw)を得る。
ステップS2−4では、逆フーリエ変換を行い、s´(T0+4)〜s´(T0+19)を算出する。ステップS2−5では、ガードバンドTg=4を取り除き、s´(T0+8)〜s´(T0+15)を得る。よって、ステップS1−5とステップS2−5の結果を出力回路207においてシリアル信号に変換することで、s´(T0)〜s´(T0+15)を得る。
また、続けて、T0=T0+16として、第2ブロックの受信信号を処理することで、連続的に全ての受信された信号系列を補正可能である。
また、第2の実施形態においても第1の実施形態の第2の形態と同様に、フーリエ変換回路203−1〜203−Kにおいて0信号の付加を行い、信号切り出し回路206−1〜206−Kを用いず、出力回路207において同じ時間に対応する信号を加算して出力することで同様の効果を得ることができる。
C.第3の実施形態
次に、本発明の第3の実施形態について説明する。
図7は、本発明の第3の実施形態による送信部の構成を示すブロック図である。図7において、300は帯域分割回路、301−1〜301−Bはアナログ・デジタル変換回路、302−1−1〜302−K−Bはシリアル・パラレル変換回路、303−1−1〜303−K−Bはフーリエ変換回路、304−1〜304−Kは係数乗算回路、305−1〜305−Kは逆フーリエ変換回路、306−1〜306−Kは信号切り出し回路、307は出力回路、309は距離情報出力回路である。
光信号が受信されると、帯域分割回路300は、受信信号をB個に分岐し、それぞれハイパスフィルタ、バンドパスフィルタ、ローパスフィルタのいずれかを用いて、1〜B番目の周波数帯域に対応する受信信号を形成し、アナログ・デジタル変換回路301−1〜301−Bに出力する。この際、光信号にフィルタを用いても、光信号を電気信号に変換した後、フィルタを用いてもよい。アナログ・デジタル変換回路301−1〜301−Bは、距離情報出力回路309より入力された距離に応じて、デジタル信号に付加する遅延TB(1)〜TB(B)を決定する。
アナログ・デジタル変換回路301−1〜301−Bは、入力されたアナログ信号をデジタル信号に変換し、遅延分だけ信号をずらし、デジタル信号をK個に分岐し、シリアル・パラレル変換回路302−1−1〜302−K−Bに出力する。各周波数帯域におけるi番目のシリアル・パラレル変換回路302−i−1〜302−i−Bは、入力された信号にさらにT(i)の遅延を与え、異なるタイミングのシリアル信号をパラレル信号に変換する。
ここで、アナログ・デジタル変換回路301−1〜301−Bで付加される遅延TB(m)をTB0×(m−1)、シリアル・パラレル変換回路302−1−1〜302−K−Bで付加される遅延Td(i)をTd0×(i−1)とすると、m番目の周波数帯域におけるi番目のシリアル・パラレル変換回路302−i−mは、s(T0+(m−1)TB0+(i−1)Td0−Tg)〜s(T0+(m−1)TB0+(i−1)Td0+Nf−Tg−1)のNfの信号をパラレル信号として、フーリエ変換回路303−iに出力する。ここで、Nfはフーリエ変換で考慮するポイント数、Tgは切り出し回路で用いるガードバンド長である。T0は任意の数をとることができ、本説明においては、後段の出力回路307から出力される信号の先頭位置となる受信タイミングとする。
m番目の周波数帯域におけるフーリエ変換回路303−i−mは、シリアル・パラレル変換回路302−i−mから入力されるB個のパラレル信号にフーリエ変換を行い、周波数領域の信号sf,m(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf,m(T0+(i−1)Td0,F0)、…、sf,m(T0+(i−1)Td0,F0+(Nf/2)Fw)を得る。ここで、sf,m(t,f)は、m番目の周波数帯域におけるガードバンドを除く先頭位置受信タイミングt、周波数fに対応する受信信号である。F0は中心周波数、Fwは周波数チャネルの周波数帯域幅である。周波数領域の信号のうち、m番目の周波数帯に対応する信号sf,m(T0+(i−1)Td0,Fm,s)、…、sf,m(T0+(i−1)Td0,Fm,f)が係数乗算回路304−iに出力される。ここで、Fm,s、Fm,fは、それぞれ、m番目の周波数帯域の最も低い周波数チャネルの中心周波数、及び最も高い周波数チャネルの中心周波数である。
係数乗算回路304−iは、フーリエ変換回路303−i−1〜303−i−Bから入力されたsf,1(T0+(i−1)Td0,F1,s)、…、sf,1(T0+(i−1)Td0,F1,f)、…、sf,B(T0+(i−1)Td0,FB,s)、…、sf,B(T0+(i−1)Td0,FB,f)に補正係数を乗算する。
距離情報出力回路309は、光信号の伝送距離情報と光ファイバの種類の情報とを用いて、波長分散量を推定する。光の波長に対して、到来時間のずれ、すなわち、位相の回転量は、伝送距離と光ファイバの種類とから計算することができ、数式(1)で周波数fのキャリアにおける位相回転を与えることができる。周波数帯域毎にフーリエ変換位置が異なるため、フーリエ変換位置補正係数を更に乗算する必要がある。補正係数h(f,m)は、数式(5)で得られる。
係数乗算回路304−iは、距離情報出力回路309から入力された位相回転g(f)の複素共役、及びアナログ・デジタル変換回路301−iで与えられた遅延に対する補正係数h(f,m)を、補正係数として周波数領域の信号に乗算することで、光の周波数による到来時間差を補正する。得られる周波数領域の信号は、次式(7)で表わされる。
上添え字*は複素共役数を表す。数式(7)で補正されたsf´(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf´(T0+(i−1)Td0,F0)、…、sf´(T0+(i−1)Td0,F0+(Nf/2)Fw)を逆フーリエ変換回路305−iへ出力する。
逆フーリエ変換回路305−iは、入力された信号sf´(T0+(i−1)Td0,F0−(Nf/2−1)Fw)、…、sf´(T0+(i−1)Td0,F0)、…、sf´(T0+(i−1)Td0,F0+(Nf/2)Fw)を、再び、時間領域の信号に変換し、s´(T0+(i−1)Td0−Tg)〜s´(T0+(i−1)Td0+Nf−Tg−1)を演算し、信号切り出し回路306−iに出力する。
信号切り出し回路306−iは、入力された信号から前後のTgに対応するデータ(ガードバンド部分)を削除し、s´(T0+(i−1)Td0)〜s´(T0+(i−1)Td0+Nf−2Tg−1)のNf−2Tgの信号を出力回路307に出力する。
出力回路307は、信号切り出し回路306−1〜306−Kから入力される信号を合成してシリアル信号に変換する。Nf−2Tg=Td0を満たす場合には、信号切り出し回路306−1、306−2、…、306−Kからは、s´(T0)〜s´(T0+Td0−1)、s´(T0+Td0)〜s´(T0+2Td0−1)、…、s´(T0+(K−1)Td0)〜s´(T0+KTd0−1)が入力され、これらの信号をシリアル信号に並べ替えることで、s´(T0)〜s´(T0+KTd0−1)を得ることができる。得られた信号は、波長分散による到来遅延の補正を受けているため、波長分散の影響を除去された上で出力されることとなる。また、一度に、KTd0の信号を処理するため、T0+KTd0からの信号を復号することで、受信信号を連続的に処理することが可能である。
上述した第3の実施形態を用いることで、波長分散による信号の時間的な広がりを低減することが可能である。よって、距離情報出力回路309は、伝送距離に応じて、各アナログ・デジタル変換回路301−1〜301−Bで与える遅延TB(m)の大きさを指定できる。例えば、伝送距離に応じて、対応する遅延TB(m)を与える表を予め用意し、この表のルールに従ってTB(m)を決定できる。
また、帯域分割回路300で分割する周波数帯域の数Bも、距離情報出力回路309により指定できる。よって、距離情報出力回路309は、伝送距離に応じて、各アナログ・デジタル変換回路301−1〜301−Bで与える遅延TB(m)の大きさを指定できる。例えば、伝送距離に応じて、帯域分割数Bを与える表を予め用意し、この表のルールに従ってBを決定できる。あるいは、帯域分割数Bと遅延TB(m)とを与える表を予め用意し、この表のルールに従ってBとTB(m)を決定できる。
図8は、本第3の実施形態において、K=2として、B=2、Tg=4、Td0=8、TB0=1、Nf=16とした場合における、受信信号の流れを表したシーケンス図である。図8には、受信タイミングT0以降の信号の波長分散を補償する様子が示されている。受信信号はs(T0)〜s(T0+15)を第1ブロック、s(T0+16)〜s(T0+31)を第2ブロック、s(T0+32)〜s(T0+47)を第3ブロックとしてNf信号毎に順次処理されるものとする。図示の受信信号系列において、受信信号が斜めに傾いているのは、波長分散により、周波数成分に応じて到来時間が異なることを、簡易に示すためである。
まず、第1ブロックの受信信号の補正に注目すると、受信された信号系列に対し、ステップS0は、帯域をB個、ここでは2つに分離し、アナログ・デジタル変換回路301−1と301−2とに出力する。ステップS1−0−1とステップS2−0−1で、第1のアナログ・デジタル変換回路(例えば、図7のアナログ・デジタル変換回路301−1)は、第1の周波数帯域部分以外の周波数帯域成分を減衰された信号s1(T0−4)〜s1(T0+11)をシリアル・パラレル変換回路302−1−1へ、s1(T0+4)〜s1(T0+19)をシリアル・パラレル変換回路302−2−1へそれぞれ出力する。
ステップS1−0−2とステップS2−0−2で、アナログ・デジタル変換回路301−2は、帯域を狭められたs2(T0−3)〜s2(T0+12)をシリアル・パラレル変換回路302−1−2へ、s2(T0+5)〜s2(T0+20)をシリアル・パラレル変換回路302−2−2へ、それぞれ出力する。ステップS1−1−1とステップS1−1−2では、フーリエ変換回路303−1−1と303−1−2とは、シリアル・パラレル変換回路302−1−1と302−1−2とから入力された信号に、それぞれ、フーリエ変換を行い、sf,1´(T0,−8Fw)〜sf,1´(T0,7Fw)と、sf,2´(T0,−8Fw)〜sf,2´(T0,7Fw)を得る。
ステップS1−2では、それぞれの周波数帯域に対応する信号を抜き出し、合成し、周波数領域の信号sf,1´(T0,−8Fw),…,sf,1´(T0,−Fw),sf,2´(T0,0)〜sf,2´(T0,7Fw)を得る。ステップS1−3では、それぞれ、数式(1)、数式(5)から算出した位相回転補正を、数式(7)のように乗算し、補正周波数領域信号sf´(T0,−8Fw)〜sf´(T0,7Fw)、を得る。ステップS1−4では、逆フーリエ変換を行い、s´(T0−4)〜s´(T0+11)を算出する。ステップS1−5では、ガードバンドTg=4を取り除き、s´(T0)〜s´(T0+7)を得る。
ステップS2−1−1とステップS2−1−2では、フーリエ変換回路303−2−1と303−2−2は、シリアル・パラレル変換回路302−2−1と302−2−2から入力された信号に、それぞれフーリエ変換を行い、sf,1´(T0+8,−8Fw)〜sf,1´(T0+8,7Fw)と、sf,2´(T0+8,−8Fw)〜sf,2´(T0+8,7Fw)とを得る。ステップS1−2では、それぞれの周波数帯域に対応する信号を抜き出し、合成し、周波数領域の信号sf,1´(T0+8,−8Fw),…,sf,1´(T0+8,−Fw),sf,2´(T0+8,0)〜sf,2´(T0+8,7Fw)を得る。
ステップS2−3では、それぞれ、数式(1)、数式(5)から算出した位相回転補正を、数式(7)のように乗算し、補正周波数領域信号sf´(T0+8,−8Fw)〜sf´(T0+8,7Fw)を得る。ステップS2−4では、逆フーリエ変換を行い、s´(T0+4)〜s´(T0+19)を算出する。ステップS2−5では、ガードバンドTg=4を取り除き、s´(T0+8)〜s´(T0+15)を得る。
また、続けて、T0=T0+16として、第2ブロックの受信信号を処理することで、連続的に全ての受信された信号系列を補正可能である。
また、第3の実施形態では、帯域分割回路300において周波数領域を分割後、それぞれダウンコンバートを行うことで、回路のクロックを低く抑え、演算負荷を軽減できる。この場合、フーリエ変換におけるポイント数を低減することができる。B=4として、K=2、Tg=4、Td0=8、TB0=1、Nf=16は同様とし、各周波数帯域で用いるフーリエ変換のポイント数をNf08として考える。受信信号はs(T0)〜s(T0+15)を第1ブロック、s(T0+16)〜s(T0+31)を第2ブロック、s(T0+32)〜s(T0+47)を第3ブロック、としてNf信号ごとに順次処理されるものとする。第1ブロックの受信信号の補正に注目すると、受信された信号系列に対し、ステップS0は、帯域を4個に分離し、各帯域の中心周波数でダウンコンバートし、アナログ・デジタル変換回路301−1〜301−4へ出力する。
ステップS1−0−1とステップS2−0−1で、アナログ・デジタル変換回路301−1は周波数帯域1部分以外の周波数帯域成分を減衰された信号s1(T0−4)〜s1(T0+11)に対応する、ダウンコンバートされた[sL1(T0−4),sL1(T0−2),sL1(T0),sL1(T0+2),sL1(T0+4),sL1(T0+6),sL1(T0+8),sL1(T0+10)]をシリアル・パラレル変換回路302−1−1へ、s1(T0+4)〜s1(T0+19)に対応する、ダウンコンバートされた[sL1(T0+4),sL1(T0+6),sL1(T0+8),sL1(T0+10),sL1(T0+12),sL1(T0+14),sL1(T0+16),sL1(T0+18)]をシリアル・パラレル変換回路302−2−1へそれぞれ出力する。
ステップS1−0−iとステップS2−0−i(2≦i≦4)では、アナログ・デジタル変換回路301−iは帯域を狭められたsi(T0−4+(i−1))〜si(T0+11+(i−1))に対応する[sLi(T0−4+(i−1)),sLi(T0−2+(i−1)),sLi(T0+(i−1)),sLi(T0+2+(i−1)),sLi(T0+4+(i−1)),sLi(T0+6+(i−1)),sLi(T0+8+(i−1)),sLi(T0+10+(i−1))]をシリアル・パラレル変換回路302−1−iへ、si(T0+4+(i−1))〜si(T0+19+(i−1))に対応する[sLi(T0+4+(i−1)),sLi(T0+6+(i−1)),sLi(T0+8+(i−1)),sLi(T0+10+(i−1)),sLi(T0+12+(i−1)),sLi(T0+14+(i−1)),sLi(T0+16+(i−1)),sLi(T0+18+(i−1))]をシリアル・パラレル変換回路302−2−iへそれぞれ出力する。
ステップS1−1−i(1≦i≦4)では、フーリエ変換回路303−1−iはシリアル・パラレル変換回路302−1−iから入力された信号にNf0=8のフーリエ変換を行い、sf,i´(T0,−10Fw+(i−1)×4Fw)〜sf,i´(T0,−2Fw+(i−1)×4Fw)を得る。ここで、周波数はダウンコンバート前の周波数で考えている。ステップS1−2では、それぞれの周波数帯域に対応する信号を抜き出し、合成する。このとき、i番目のフーリエ変換回路からsf,i´(T0,−8Fw+(i−1)×4Fw)〜sf,i´(T0,−8Fw+i×4Fw)を得ることで、周波数領域の信号sf,1´(T0,−8Fw),・・・, sf,1´(T0,−Fw), sf,2´(T0,0)〜sf,2´(T0,7Fw)を得ることができる。
ステップS1−3では、それぞれ数式1、数式5から算出した位相回転補正を、数式7のように乗算し、補正周波数領域信号sf´(T0,−8Fw)〜sf´(T0,7Fw)を得る。ステップS1−4では、逆フーリエ変換を行い、s´(T0−4)〜s´(T0+11)を算出する。ステップS1−5では、ガードバンドTg=4を取り除き、s´(T0)〜s´(T0+7)を得る。
ステップS2−1−1とステップS2−1−2では、フーリエ変換回路303−2−1と303−2−2はシリアル・パラレル変換回路302−2−1と302−2−2から入力された信号にそれぞれフーリエ変換を行い、sf,1´(T0+8,−8Fw)〜sf,1´(T0+8,7Fw)とsf,2´(T0+8,−8Fw)〜sf,2´(T0+8,7Fw)とを得る。ステップS1−2では、それぞれの周波数帯域に対応する信号を抜き出し、合成し、周波数領域の信号sf,1´(T0+8,−8Fw),・・・, sf,1´(T0+8,−Fw), sf,2´(T0+8,0)〜sf,2´(T0+8,7Fw)を得る。
ステップS2−3では、それぞれ数式1、数式5から算出した位相回転補正を、数式7のように乗算し、補正周波数領域信号sf´(T0+8,−8Fw)〜sf´(T0+8,7Fw)を得る。ステップS2−4では、逆フーリエ変換を行い、s´(T0+4)〜s´(T0+19)を算出する。ステップS2−5では、ガードバンドTg=4を取り除き、s´(T0+8)〜s´(T0+15)を得る。
また続けてT0=T0+16として第2ブロックの受信信号を処理することで、連続的に全ての受信された信号系列を補正可能である。
次に、本発明の第3の実施形態の第2の形態について、図7を参照して説明する。第1の実施形態の第2の形態と同様に、フーリエ変換回路303−1〜303−Kにおいて0信号の付加を行い、信号切り出し回路306−1〜306−Kを用いず、出力回路307において同じ時間に対応する信号を加算して出力することで、同様の効果を得ることができる。
図9は、第3の実施形態の第2の形態において、K=2として、B=2、Td0=8、TB0=1、Nf=16、Td1=Td2=4とした場合における、受信信号の流れを表したシーケンス図である。図9では、受信タイミングT0以降の信号の波長分散を補償する様子が示されている。受信信号は、s(T0)〜s(T0+15)を第1ブロック、s(T0+16)〜s(T0+31)を第2ブロック、s(T0+32)〜s(T0+47)を第3ブロックとして、Nf信号ごとに順次処理されるものとする。図示の受信信号系列において、受信信号が斜めに傾いているのは、波長分散により、周波数成分に応じて到来時間が異なることを簡易に示すためである。
まず、第1ブロックの受信信号の補正に注目すると、受信された信号系列に対し、ステップS0は、帯域をB個、ここでは2つに分離し、アナログ・デジタル変換回路301−1と301−2とに出力する。ステップS1−0−1とステップS2−0−1で、アナログ・デジタル変換回路301−1は周波数帯域1部分以外の周波数帯域成分を減衰された信号s1(T0)〜s1(T0+7)に0信号を付加し、シリアル・パラレル変換回路302−2−1へそれぞれ出力する。
ステップS1−0−2とステップS2−0−2で、アナログ・デジタル変換回路301−2は帯域を狭められたs2(T0+1)〜s2(T0+8)に0信号を付加し、シリアル・パラレル変換回路302−1−2へ、s2(T0+9)〜s2(T0+16)に0信号を付加し、シリアル・パラレル変換回路302−2−2へ、それぞれ出力する。ステップS1−1−1とステップS1−1−2では、フーリエ変換回路303−1−1と303−1−2とがシリアル・パラレル変換回路302−1−1と302−1−2から入力された信号にそれぞれフーリエ変換を行い、sf,1´(T0,−8Fw)〜sf,1´(T0,7Fw)とsf,2´(T0,−8Fw)〜sf,2´(T0,7Fw)を得る。
ステップS1−2では、それぞれの周波数帯域に対応する信号を抜き出し、合成し、周波数領域の信号sf,1´(T0,−8Fw),・・・,sf,1´(T0,−Fw),sf,2´(T0,0)〜sf,2´(T0,7Fw)を得る。ステップS1−3では、それぞれ数式1、数式5から算出した位相回転補正を、数式7のように乗算し、補正周波数領域信号sf´(T0,−8Fw)〜sf´(T0,7Fw)を得る。ステップS1−4では、逆フーリエ変換を行い、s´(T0−4)〜s´(T0+11)を算出する。
ステップS2−1−1とステップS2−1−2では、フーリエ変換回路303−2−1と303−2−2はシリアル・パラレル変換回路302−2−1と302−2−2から入力された信号にそれぞれフーリエ変換を行い、sf,1´(T0+8,−8Fw)〜sf,1´(T0+8,7Fw)とsf,2´(T0+8,−8Fw)〜sf,2´(T0+8,7Fw)とを得る。ステップS1−2では、それぞれの周波数帯域に対応する信号を抜き出し、合成し、周波数領域の信号sf,1´(T0+8,−8Fw),・・・,sf,1´(T0+8,−Fw),sf,2´(T0+8,0)〜sf,2´(T0+8,7Fw)を得る。
ステップS2−3では、それぞれ数式1、数式5から算出した位相回転補正を、数式7のように乗算し、補正周波数領域信号sf´(T0+8,−8Fw)〜sf´(T0+8,7Fw)を得る。ステップS2−4では、逆フーリエ変換を行い、s´(T0+4)〜s´(T0+19)を算出する。ステップS1−5ではステップS1−4とステップS2−4から入力された信号のうち同じ時間に対応する信号を加算し、s´(T0−4)〜s´(T0+19)を出力する。
また、続けてT0=T0+16として第2ブロックの受信信号を処理することで、連続的に全ての受信された信号系列を補正可能である。また、ステップS1−5で算出したs´(T0−4)〜s´(T0+19)のうち、s´(T0−4)〜s´(T0−1)とs´(T0+16)〜s´(T0+19)はそれぞれ第0ブロックにおけるステップS2−4と第2ブロックにおけるステップS1−4の出力結果と時間が重複する。このため、前後のブロックにおける出力結果を図9に示すように加算していくことで、波長分散の影響を補償できる。
また、光信号を帯域分割回路300によって分岐し、周波数帯域を分割した後、各周波数帯域の信号に第1の実施形態を用い、その出力を加算することにより波長分散を補償することもできる。このとき、帯域分割回路300の出力か、もしくは、アナログ・デジタル回路301−1〜301−Bにおいて、周波数帯域固有の遅延時間TB(m)を用いる。
また、図5、図7において、帯域分割回路200、300とアナログ・デジタル変換回路201−1〜201−B、301−1〜301−Bを入れ替えて用いることもできる。この場合は、光信号をアナログ・デジタル変換回路201−1〜201−B、301−1〜301−Bにおいてデジタル信号に変換し、分岐した後、帯域分割回路200、300においてデジタルのフィルタにより、対応する周波数帯域以外を減衰させ、シリアル・パラレル変換回路202−1−1〜202−K−B、302−1−1〜302−K−Bへ出力し、フーリエ変換回路203−1〜203−K、303−1−1〜303−K−B以下の処理を行うこともできる。
また、数式(2)、(6)、(7)において、回路や、フィルタを伝搬することにより生じる振幅と位相との補償を行う係数α(f)を乗算することができる。数式(7)の場合の例を示すと、次式(8)として補正された信号を得ることができる。このようにして、装置による周波数依存の位相回転や、振幅低減を補償できる。
また、帯域分割回路300でm番目の与える遅延TB(m)は、波長分散による最大到来時間差Tmaxを距離情報出力回路309に出力し、TB(m)=Tmax/Bとすることができる。
また、図7の帯域分割回路300において帯域を切り出した後、切り出された周波数帯域中で予め定めた周波数でダウンコンバートを行い、アナログ・デジタル変換回路301−1〜301−Bに出力することで装置のクロックを低くし、演算負荷を軽減できる。係数乗算回路304−1〜304−Kにおいて、ダウンコンバートされる前の周波数に基づく係数を乗算し、逆フーリエ変換回路にダウンコンバート前の周波数の並びで入力することで、ダウンコンバートを用いない場合と同様の効果を得ることができる。
また、ダウンコンバートを用いた場合、i番目の係数乗算回路304−iに信号を出力する各フーリエ変換回路303−i−1〜303−i−Bでダウンコンバートによる位相ずれを生じる場合があるため、入力される信号に位相補正を行うこともできる。参照信号として、ダウンコンバートに用いた信号や、各フーリエ変換回路で重複している周波数領域の信号を用いることができる。
また、ダウンコンバートに用いる周波数としては、各周波数帯域での中心周波数を用いたり、直流成分が混ざるのを防ぐため、各周波数帯域の信号領域ではない周波数を用いたりすることができる。
また、距離情報出力回路で用いる伝送距離Lは、分散補償ファイバや送信側でプレディストーションを行った場合に、実際の経路長ではなく、補償されていない分の経路長を代入することもできる。
上述した実施形態によれば、重複してフーリエ変換を行い、周波数成分に係数を乗算することで、波長分散や、周波数依存の回路特性により生じる干渉電力を低減させることができる。
101,201−1〜201−B,301−1〜301−B・・・アナログ・デジタル変換回路、102−1〜102−K,202−1−1〜202−K−B,302−1−1〜302−K−B・・・シリアル・パラレル変換回路、103−1〜103−K,203−1〜203−K,303−1−1〜303−K−B・・・フーリエ変換回路、104−1〜104−K,204−1〜204−K,304−1〜304−K・・・係数乗算回路、105−1〜105−K,205−1〜205−K,305−1〜305−K・・・逆フーリエ変換回路、106−1〜106−K,206−1〜206−K,306−1〜306−K・・・信号切り出し回路、107,207,307・・・出力回路、109,209,309・・・距離情報出力回路、200,300・・・帯域分割回路