JP2010056378A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010056378A
JP2010056378A JP2008221209A JP2008221209A JP2010056378A JP 2010056378 A JP2010056378 A JP 2010056378A JP 2008221209 A JP2008221209 A JP 2008221209A JP 2008221209 A JP2008221209 A JP 2008221209A JP 2010056378 A JP2010056378 A JP 2010056378A
Authority
JP
Japan
Prior art keywords
lead terminal
connector
semiconductor element
semiconductor device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008221209A
Other languages
English (en)
Inventor
Yuji Morinaga
雄司 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2008221209A priority Critical patent/JP2010056378A/ja
Publication of JP2010056378A publication Critical patent/JP2010056378A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子及び第２リード端子に対する接続子の位置ずれや傾斜が生じることを防止することが可能な半導体装置を提供する。
【解決手段】半導体装置１において、接続子３０を、半導体素子２の上面２ａに配される一端部３１と、第２リード端子２０の上面に配される他端部３２と、一端部３１と他端部３２とを連結するように他端部３２側から一端部３１側に向けて立ち上がる段差部３３とから構成し、第２リード端子２０を、他端部３２が嵌め込まれる凹部２２を有する端子本体部２１と、当該端子本体部２１から段差部３３に沿って立ち上がると共に段差部３３に当接するガイド板部２５と、当該ガイド板部２５の先端部から一端部３１に沿って延びると共に該一端部３１を下方から支持する支持板部２６とから構成する。
【選択図】図１

Description

この発明は、半導体素子をモールド樹脂部により封止する構成の半導体装置に関する。
従来、例えば図５に示すように、板状に形成された半導体素子１０１の上下面の各電極をそれぞれ板状の第１リード端子１０２及び第２リード端子１０３に電気接続し、これら半導体素子１０１及び２つのリード端子１０２，１０３をモールド樹脂部１０４によって封止した半導体装置１００が知られている（特許文献１参照）。この半導体装置１００では、２つのリード端子１０２，１０３がモールド樹脂部１０４の下面に露出しており、半導体装置１を回路基板に対して面実装できるようになっている。
また、この半導体装置１では、第１リード端子１０２上に半導体素子１０１が固定されることにより、該半導体素子１０１が第１リード端子１０２に電気接続され、さらに、半導体素子１０１の上面と第２リード端子１０５の上面とにわたって板状の接続子１０５が配されてそれぞれはんだ付けが施されることで、半導体素子１０１が第２リード端子１０３に電気接続されている。
特開２００６−３３２０８４号公報
ところで、上記従来の半導体装置においては、接続子が第２リード端子上からずれてしまうという問題がある。
即ち、半導体装置を製造する際には、半導体素子等を樹脂モールド部で封止する前段階として、半導体素子及び第２リード端子に接続子をはんだ付けにて固定する。この際、例えば外力によってはんだが冷却凝固する前に接続子に位置ずれが生じると、接続子が当初位置からずれた状態で固定されることとなり、外観不良を招くだけでなく半導体装置における電気的な信頼性が低下するおそれがある。
また、はんだが溶融する過程で、当該はんだ上に置かれた接続子が半導体素子や第２リード端子の上面に対して傾斜してしまうことがある。この接続子の傾斜は、例えば、接続子及び半導体素子を接合するはんだと、接続子及び第２リード端子を接合するはんだとが相互に異なるタイミングで溶融した際に、接続子のうち半導体素子との接合部分のみがはんだ内部に沈み込むことで生じる。
このように接続子に傾斜が生じてしまうと、該接続子と半導体素子及び第２リード端子との間にはんだを均一に介在させることができなくなり、両者の接合状態が不安定となってしまう。また、この状態で形成された半導体装置に熱ストレスや外力が加わると、半導体素子及び第２リード端子と接続子との接合箇所に応力が集中し易くなり、半導体装置の耐久性が低下するという問題が生じる。
この発明はこのような課題に鑑みてなされたものであって、半導体素子及び第２リード端子に対する接続子の位置ずれや傾斜を防止できる半導体装置を提供することを目的とする。
上記課題を解決するため、本発明は以下の手段を提案している。
即ち、本発明に係る半導体装置は、板状に形成されて上面及び下面に電極を有する半導体素子と、板状に形成されてその上面に前記半導体素子を配置する第１リード端子と、板状に形成されると共に前記第１リード端子の面に沿った方向に間隔をあけて配置される第２リード端子と、板状に形成されると共に、前記半導体素子及び前記第２リード端子の上面にわたって配されることで前記半導体素子及び前記第２リード端子を相互に電気接続する接続子と、これらを封止するモールド樹脂部とを備えた半導体装置において、前記接続子は屈曲されることで、前記半導体素子の上面に配される一端部と、前記第２リード端子の上面に配される他端部と、前記一端部と前記他端部とを連結するように前記他端部側から前記一端部側に向けて立ち上がる段差部とを備え、前記第２リード端子は屈曲されることで、前記他端部を配する前記上面から窪んで前記他端部が嵌め込まれる凹部を有する板状の端子本体部と、当該端子本体部から前記段差部に沿って立ち上がると共に前記段差部に当接する板状のガイド板部と、当該ガイド板部の先端部から前記一端部に沿って延びると共に該一端部を下方から支持する板状の支持板部とを備えていることを特徴とする
このような特徴の半導体装置によれば、接続子の他端部が第２リード端子の端子本体部の凹部に嵌り込んでいることから、接続子の平行移動、即ち、第２リード端子の上面に沿った方向への移動が防止される。これにより、第２リード端子の端子本体部に対する接続子の位置ずれを防止することができる。
また、接続子の一端部が支持板部によって下方から支持されることにより、接続子の一端部及び半導体素子を接合するはんだが溶融しても、一端部がはんだに沈み込むことはない。したがって、接続子が半導体素子や第２リード端子の上面に対して傾斜することを防止できる。
さらに、接続子の段差部がガイド板部に当接していることから、接続子が半導体素子側に倒れ込むことはなく、これにより接続子に前述した傾斜が生じることをより確実に防止できる。なお、段差部とガイド板部とが面接触していれば、接続子が半導体素子の上面に沿った方向へ回動することも防止できるため、より確実に接続子の位置ずれを防止することが可能となる。
本発明の半導体装置によれば、半導体素子及び第２リード端子に対する接続子の位置ずれや傾斜を防止することができる。したがって、この位置ずれに基づく半導体装置の外観不良や電気的な信頼性の低下を回避することができるとともに、接続子と半導体素子及び第２リード端子との接合状態を良好にし、半導体装置の耐久性を向上させることが可能となる。
以下、本発明に係る半導体装置の実施形態ついて、図１及び図２を用いて詳細に説明する。図１は本実施形態に係る半導体装置の側断面図、図２は本実施形態に係る半導体装置の透過平面図である。
この実施形態に係る半導体装置１は、半導体素子２、第１リード端子１０、第２リード端子２０、接続子３０及びモールド樹脂部４０を備えて大略構成されている。
半導体素子２は、例えばダイオードやトランジスタ等の電子部品であり、平面視矩形状の板状に形成されてその上面２ａ及び下面２ｂに電極を有して構成されている。
第１リード端子１０、第２リード端子２０及び接続子３０は、モールド樹脂部４０内に埋設された半導体素子２の電極をモールド樹脂部４０の外側に引き出すための電気配線として機能するものであり、銅材等の導電性材料によって形成されている。
第１リード端子１０は平面視矩形状をなす板状に形成されている。この第１リード端子１０の上面１０ａには、上記半導体素子２が固定配置されており、これによって、半導体素子２の下面２ｂの電極が第１リード端子１０に電気的に接続されている。
また、第１リード端子１０の上面１０ａには、該上面１０ａから窪む凹部１１が形成されている。この凹部１１は、第１リード端子１０を形成する板状部材にエンボス加工を施すことによって成形されており、図２に示すように、その平面視形状は矩形状とされている。
さらに、第１リード端子１０の下面１０ｂにおける上記凹部１１に対応する箇所には、該凹部１１の形状にしたがって下面１０ｂから突出する凸部１２が形成されている。即ち、第１リード端子１０においては、上記エンボス加工が施されることによって、上面１０ａに凹部１１が形成されると同時に下面１０ｂに凸部１２が形成されている。
そして、この凸部１２の先端面が、上面１０ａに沿う平坦な外部端子面１３とされている。この外部端子面１３は、半導体装置１を実装する回路基板（不図示）に半導体素子２の下面の電極を電気接続させる役割を有する。
第２リード端子２０は、平面視矩形状をなす板材に屈曲加工が施されることによって、板状の端子本体部２１、ガイド板部２５及び支持板部２６を備えて構成されている。
端子本体部２１は、その上面２１ａが第１リード端子１０の上面１０ａに沿うように、かつ、第１リード端子１０に対してその上面１０ａに沿った方向に間隔を空けて配置されている。
この端子本体部２１の上面２１ａには、該上面２１ａから窪む凹部２２が形成されている。この凹部２２は、端子本体部２１を形成する板状部材にエンボス加工を施すことにより形成されており、その平面視形状は矩形状とされている。
また、端子本体部２１の下面２１ｂにおける上記凹部２２に対応する箇所には、該凹部２２の形状にしたがって下面２１ｂから突出する凸部２３が形成されている。即ち、第２リード端子２０における端子本体部２１においても、第１リード端子１０と同様に、エンボス加工を施すことによって、上面２１ａに凹部２２が形成されると同時に下面２１ｂに凸部２３が形成されている。
そして、端子本体部２１における凸部２３の先端面は、第２リード端子２０の端子本体部２１の上面２１ａに沿う平坦な外部端子面２４とされており、この第２リード端子２０における端子本体部２１の外部端子面２４と、第１リード端子１０の外部端子面１３とは同一平面上に配置されている。
なお、第２リード端子２０における外部端子面２４も、上記第１リード端子１０の外部端子面１３同様、半導体装置１を実装する回路基板に半導体素子２の上面の電極を電気接続させる役割を有する。
ガイド板部２５は、上記端子本体部２１からその上面に対して垂直に立ち上がるように形成されており、より詳細に説明すると、端子本体部２１の第１リード端子に近い側に位置する凹部２２の底面２２ａから立ち上がるように形成されている。
また、支持板部２６は、上記のように立ち上がるガイド板部２５の先端部から半導体素子２側に向かって、かつ、上面２１ａに平行に延びている。即ち、該支持板部２６は、後述する接続子３０の一端部３１の下面３１ａに沿って延びている。
接続子３０は、半導体素子２の上面２ａの電極及び第２リード端子２０を相互に電気接続するためのものであり、平面視矩形状をなす板材に屈曲加工が施されることによって一端部３１、他端部３２及び段差部３３を備えて構成されている。
なお、この接続子３０の幅（図１の紙面奥行き方向、図２の上下方向の長さ）は、第２リード端子２０の幅よりも小さいものとされている。
一端部３１は、第１リード端子１０及び第２リード端子２０の配置方向に板状に延びており、半導体素子２の上面２ａに配されている。さらに詳細に説明すると、一端部３１は、その下面３１ａから下方に向けて突出する突起部３１ｂを半導体素子２の上面２ａにはんだ付けにより接合することで、半導体素子２に固定されている。これによって、半導体素子２の上面２ａの電極が一端部３１、即ち、接続子３０と電気的に接続されることになる。
また、一端部３１の下面３１ａのうち第２リード端子２０側の部分は、上記支持板部２６と面接触している。
他端部３２は、上記一端部３１と平行する板状に形成され、第２リード端子２０における端子本体部２１の上面２１ａに配されている。さらに詳細に説明すると、他端部３２は、上記端子本体部２１に形成された凹部２２内に嵌め込まれるとともに、該他端部３２の下面３２ａが該凹部２２の底面２２ａにはんだ付けされることにより固定されて配置されている。
なお、本実施形態においては、他端部３２の平面視形状は、端子本体部２１の凹部２２とほぼ同一寸法の矩形状とされており、これにより、他端部３２が凹部２２に嵌め込まれた際には、その水平方向の動きが固定される。
そして、段差部３３は、上記のような一端部３１と他端部３２とを連結するようにして、一端部３１及び他端部３２に対して垂直に立ち上がるように形成されている。この段差部３３は、一端部３１及び他端部３２を半導体素子２や第２リード端子２０に配した状態において、第２リード端子２０のガイド板部２５に面接触している。
このようにして、接続子３０は、その一端部３１が半導体素子２に固定されるとともに他端部３２が第２リード端子２０の端子本体部２１における凹部２２に嵌り込み、さらに一端部３１が第２リード端子２０の支持板部によって下方から支持され、段差部３３がガイド板部２５に当接するように配置されている。
モールド樹脂部４０は直方体形状に形成されており、その内部には、前述した半導体素子２、第１リード端子１０、第２リード端子２０、接続子３０が埋設されている。そして、モールド樹脂部４０の下面４０ａには、第１リード端子１０の外部端子面１３及び第２リード端子２０の外部端子面２４が同一平面上に露出している。
以上のような構成の半導体装置１を製作する際には、まず、第１リード端子１０の上面１０ａに半導体素子２を固定配置する。
次いで、第１リード端子１０と第２リード端子２０とを、それぞれの外部端子面１３，２４が同一平面上となるように互いに離間して配置する。
その後、接続子３０の一端部３１の突起部３１ｂを半導体素子２の上面２ａに配するとともに、他端部３２を第２リード端子２０の端子本体部２１の凹部２２に嵌め込むことで、接続子３０を半導体素子２と第２リード端子２０とにわたって配置させる。配置の際には、突起部３１ｂと半導体素子２の上面２ａとの間、及び、他端部３２の下面３２ａと凹部２２の底面２２ａとの間にはんだを配置する。また、このように接続子３０が設置された状態では、接続子３０の段差部３３が第２リード端子２０のガイド板部２５に面接触するとともに接続子の一端部３１の下面３１ａが支持板部２６に面接触する。
そして、この状態においてリフロー処理が施されることによってはんだが加熱溶融し、次いで、冷却凝固されることで、接続子３０が半導体素子２及び第２リード端子２０の端子本体部２１に接合される。
その後、半導体素子２、第１リード端子１０、第２リード端子２０及び接続子３０をモールド樹脂部４０により一括して封止することにより、半導体装置１が完成する。
この半導体装置１においては、接続子３０の他端部３２が第２リード端子２０における端子本体部２１の凹部２２に嵌り込んでいることから、接続子３０の平行移動、即ち、第２リード端子２０の端子本体部２１の上面２１ａに沿う方向への移動が防止される。
したがって、例えば接続子３０を半導体素子２及び第２リード端子２０にはんだ付けする際に外力が作用しても、接続子３０に位置ずれが生じることを防止することができ、外観不良の発生や半導体装置１における電気的な信頼性の低下を回避することが可能となる。
ここで、例えば、第２リード端子２０に支持板部２６及びガイド板部２５が形成されていない場合には、リフロー処理においてはんだが溶融する過程において当該はんだ上に置かれた接続子３０が半導体素子２や端子本体部２１の上面２１ａに対して傾斜してしまうことがある。この接続子３０の傾斜は、接続子３０における一端部３１及び半導体素子２を接合するはんだと、接続子３０における他端部３２及び第２リード端子２０を接合するはんだとが異なるタイミングで溶融した際に、接続子３０の一端部３１のみがはんだ内部に沈み込むことで生じる。
この点、本実施形態の半導体装置１においては、接続子３０の一端部３１が支持板部２６と面接触することにより、該支持板部２６によって一端部３１が下方から支持されることとなるため、接続子３０の一端部３１と半導体素子２との接合箇所のはんだが溶融しても一端部３１がはんだに沈み込むことはない。これにより、接続子３０に傾斜が生じることを防止できる。
よって、該接続子３０の一端部３１と半導体素子２との間、及び他端部３２と第２リード端子２０の端子本体部２１との間にはんだを均一に介在させることができるため、安定した接合を施すことが可能となる。したがって、半導体装置１に熱ストレスや外力が加わった場合であっても、半導体素子２及び第２リード端子２０と接続子３０との接合箇所に応力が集中することがなく、半導体装置１の耐久性を向上させることが可能となる。
さらに、接続子３０の段差部３３がガイド板部２５に当接していることから、接続子３０が半導体素子２側に倒れ込むことはなく、これにより接続子３０に傾斜が生じることをより確実に防止することが可能となる。
また、接続子３０とガイド板部２５とは面接触しているため、接続子３０が半導体素子２の上面に沿う方向へ回動することを防止でき、より確実に接続子の位置ずれを防止することが可能となる。
以上、本発明の実施形態に係る半導体装置１ついて詳細に説明したが、本発明の技術的思想を逸脱しない限り、これらに限定されることはなく、多少の設計変更等も可能である。
例えば、変形例の半導体装置１として、図３及び図４に示すように、第２リード端子２０における支持板部２６の上面２６ａに、接続子３０の一端部３１の幅寸法（図３における紙面奥行き方向の寸法）と同一の寸法を有する凹溝２７が形成され、該凹溝２７に接続子３０の一端部３１が隙間なく嵌り込む構成としてもよい。
これにより、一端部３１のの幅方向（図３における紙面奥行き方向）への移動を特に防止することができ、結果として該接続子３０の位置ずれをより効果的に防止することが可能となる。
また、実施形態においては、第２リード端子２０の端子本体部２１の凹部２２及び他端部３２の平面視形状が矩形状のものについて説明したが、これに限定されることはなく、他端部３２が凹部２２に嵌り込むことが可能であれば他の形状、例えば円形状であってもよい。
なお、凹部２２及び他端部３２の平面視形状が円形状であっても、接続子３０が第２リード端子２０に対して、端子本体部２１の上面２１ａに沿う方向に平行移動することは防止できる。
また、凹部２２及び他端部３２が円形である場合には、段差部３３を上記ガイド板部２５に面接触させることが好ましく、これによって、接続子３０が第２リード端子２０における凹部２２を中心として半導体素子２の上面２ａに沿った方向に回動することを防止できる。また、図３及び図４に示したように、接続子３０の一端部３１を第２リード端子２０の支持板部２６の凹溝２７に嵌り込ませても、接続子３０の回動を防止することができる。
実施形態に係る半導体装置の側断面図である。 実施形態に係る半導体装置の透過平面図である。 変形例の半導体装置の要部拡大図である。 図３の半導体装置において第２リード端子のガイド板部及び支持板部を示す斜視図である。 従来の半導体装置の側断面図である。
符号の説明
１ 半導体装置
２ 半導体素子
１０ 第１リード端子
２０ 第２リード端子
２１ 端子本体部
２２ 凹部
２３ 凸部
２５ ガイド板部
２６ 支持板部
３０ 接続子
３１ 一端部
３２ 他端部
３３ 段差部
４０ モールド樹脂部

Claims (1)

  1. 板状に形成されて上面及び下面に電極を有する半導体素子と、板状に形成されてその上面に前記半導体素子を配置する第１リード端子と、板状に形成されると共に前記第１リード端子の面に沿った方向に間隔をあけて配置される第２リード端子と、板状に形成されると共に、前記半導体素子及び前記第２リード端子の上面にわたって配されることで前記半導体素子及び前記第２リード端子を相互に電気接続する接続子と、これらを封止するモールド樹脂部とを備えた半導体装置において、
    前記接続子は屈曲されることで、前記半導体素子の上面に配される一端部と、前記第２リード端子の上面に配される他端部と、前記一端部と前記他端部とを連結するように前記他端部側から前記一端部側に向けて立ち上がる段差部とを備え、
    前記第２リード端子は屈曲されることで、前記他端部を配する前記上面から窪んで前記他端部が嵌め込まれる凹部を有する板状の端子本体部と、当該端子本体部から前記段差部に沿って立ち上がると共に前記段差部に当接する板状のガイド板部と、当該ガイド板部の先端部から前記一端部に沿って延びると共に該一端部を下方から支持する板状の支持板部とを備えていることを特徴とする半導体装置。


JP2008221209A 2008-08-29 2008-08-29 半導体装置 Pending JP2010056378A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008221209A JP2010056378A (ja) 2008-08-29 2008-08-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008221209A JP2010056378A (ja) 2008-08-29 2008-08-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2010056378A true JP2010056378A (ja) 2010-03-11

Family

ID=42071966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008221209A Pending JP2010056378A (ja) 2008-08-29 2008-08-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2010056378A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109757119A (zh) * 2017-09-05 2019-05-14 新电元工业株式会社 半导体装置
EP3584830A4 (en) * 2017-02-20 2020-08-26 Shindengen Electric Manufacturing Co., Ltd. ELECTRONIC DEVICE AND CONNECTOR

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3584830A4 (en) * 2017-02-20 2020-08-26 Shindengen Electric Manufacturing Co., Ltd. ELECTRONIC DEVICE AND CONNECTOR
US10910292B2 (en) 2017-02-20 2021-02-02 Shindengen Electric Manufacturing Co., Ltd. Electronic device and connection body
CN109757119A (zh) * 2017-09-05 2019-05-14 新电元工业株式会社 半导体装置
CN109757119B (zh) * 2017-09-05 2022-12-23 新电元工业株式会社 半导体装置

Similar Documents

Publication Publication Date Title
JP2006302557A (ja) 基板対基板コネクタ
JP2007141570A (ja) 雌コネクタの取付構造
JP5912632B2 (ja) コネクタ
US9000571B2 (en) Surface-mounting light emitting diode device and method for manufacturing the same
US20150235965A1 (en) Semiconductor device manufacturing method
JP6464270B2 (ja) プラグコネクタ
JP5538019B2 (ja) コネクタユニット、及び、電子回路装置
JP5479406B2 (ja) コネクタ
JP2010056378A (ja) 半導体装置
JP2002009217A (ja) 樹脂封止型半導体装置
JP6308384B2 (ja) 端子付プリント基板
JP4797781B2 (ja) 補強タブ、補強タブの製造方法、及びコネクタの実装構造
JP4384193B2 (ja) コネクタ
JP2012134087A (ja) 電気接続箱
JP2017157718A (ja) 電気回路用部品
JP5811884B2 (ja) 基板用端子金具
JP2006278385A (ja) 電子部品及びその製造方法
JP2007294188A (ja) 端子構造及び端子の製造方法
JP2006332492A (ja) プリント基板
TWM484225U (zh) 電連接器
JP2012174823A (ja) 実装基板
JP2011210990A (ja) 半導体装置および半導体装置の製造方法
JP2007165015A (ja) 表面実装コネクタおよびその表面実装方法
JP2007066810A (ja) コネクタ
JP2009284600A (ja) 回路構成体及び電気接続箱