JP2010056180A - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP2010056180A
JP2010056180A JP2008217437A JP2008217437A JP2010056180A JP 2010056180 A JP2010056180 A JP 2010056180A JP 2008217437 A JP2008217437 A JP 2008217437A JP 2008217437 A JP2008217437 A JP 2008217437A JP 2010056180 A JP2010056180 A JP 2010056180A
Authority
JP
Japan
Prior art keywords
conductive resin
resin layer
layer
circuit module
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008217437A
Other languages
English (en)
Inventor
Hideki Yoshikawa
秀樹 吉川
Keiichi Kuramoto
慶一 蔵本
Kenichi Ezaki
賢一 江崎
Hironori Nagasaki
寛範 長崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008217437A priority Critical patent/JP2010056180A/ja
Publication of JP2010056180A publication Critical patent/JP2010056180A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】小型化を可能とするとともに、電子部品から発生されるノイズの遮断性が高い回路モジュールを提供する。
【解決手段】回路モジュール100は、基板10一主面上において電子部品11及び固定電位電極12を封止する封止層14と、封止層14上に配置される第1導電性樹脂層15と、封止層14の側面に配置される第2導電性樹脂層16と、封止層14を貫通し、固定電位電極12と第1導電性樹脂層15とを電気的に接続するスルーホール電極17とを備える。
【選択図】図2

Description

本発明は、基板上に設けられた電子部品を備える回路モジュールに関する。
従来、携帯電話に内蔵されるデジタルテレビジョンチューナーモジュールなどのように、基板上に設けられた電子部品を備える回路モジュールが広く用いられている。
このような回路モジュールにおいて、接地された金属製キャップによって電子部品を覆う手法が知られている(例えば、特許文献1参照)。これによれば、電子部品から発生される不要な電磁波(以下、「ノイズ」と称する。)を回路モジュール内部に閉じ込めるとともに、回路モジュール内部を接地電位に均一化することができる。しかしながら、特許文献1に記載の手法では、機械的強度を担保可能な厚みで金属製キャップを形成するとともに、電子部品との電気的絶縁性を担保可能な位置に金属製キャップを配置する必要がある。そのため、回路モジュールを小型化することが困難であった。
そこで、電子部品を封止する絶縁性の封止層上に、導電性のシールド層を形成する手法が提案されている(特許文献2参照)。シールド層は、封止層を貫通する金属ポストを介して接地される。このような手法によれば、導電層は絶縁性の封止層上に形成されるため、導電層の厚みを薄くするとともに、導電層と電子部品との電気的絶縁性を担保することができる。
特開2001−339016号公報 特開2004−260103号公報
しかしながら、特許文献2に記載の手法では、封止層の側面が露出されているため、電子部品から発生されるノイズの遮断性が低いという問題があった。
本発明は、上記の問題に鑑みてなされたものであり、小型化を可能とするとともに、電子部品から発生されるノイズの遮断性が高い回路モジュールを提供することを目的とする。
本発明の特徴に係る回路モジュールは、基板と、基板の一主面上に設けられた電子部品及び固定電位電極と、基板の一主面上に形成され、電子部品及び固定電位電極を封止する封止層と、封止層の上面上に配置される第1導電性樹脂層と、封止層の側面上に配置される第2導電性樹脂層と、封止層を貫通し、固定電位電極と第1導電性樹脂層とを電気的に接続するスルーホール電極と備え、第2導電性樹脂層は、第1導電性樹脂層と電気的に接続されていることを要旨とする。
本発明の特徴に係る回路モジュールによれば、封止層の上面は第1導電性樹脂層によってシールドされるとともに、封止層の側面は第2導電性樹脂層によってシールドされる。従って、電子部品から発生されるノイズを十分に遮断することができる。また、第1導電性樹脂層がシールド層として封止層の上面上に形成されるので、回路モジュールの高さを低く、すなわち、回路モジュールを小型化することができる。また、スルーホール電極は、封止層の内部に設けられるので、スルーホール電極を形成する位置の自由度を向上させることができる。
本発明の特徴において、第1導電性樹脂層上に配置される金属層をさらに備えていてもよい。
本発明の特徴において、第2導電性樹脂層の導電率は、第1導電性樹脂層の導電率よりも大きくてもよい。
本発明の特徴において、第1導電性樹脂層の接着力は、第2導電性樹脂層の接着力よりも大きくてもよい。
本発明の特徴において、第2導電性樹脂層の厚みは、第1導電性樹脂層の厚みよりも大きくてもよい。
本発明の特徴において、固定電位電極は、封止層又は第2導電性樹脂層によって覆われていてもよい。
本発明によれば、小型化を可能とするとともに、電子部品から発生されるノイズの遮断性が高い回路モジュールを提供することができる。
次に、図面を用いて、本発明の実施形態について説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
1.第1実施形態
(回路モジュールの構成)
以下において、本発明の第1実施形態に係る回路モジュールの構成について、図面を参照しながら説明する。図1は、第1実施形態に係る回路モジュール100の構成を示す斜視図である。図2は、図1のA−A線における断面図である。図3は、図2のB−B線における断面図である。
図1乃至図3に示すように、回路モジュール100は、基板10、電子部品11、固定電位電極12、固定電位端子13、封止層14、第1導電性樹脂層15、第2導電性樹脂層16及びスルーホール電極17を備える。
回路モジュール100は、例えば、携帯電話に内蔵されるデジタルテレビジョンチューナーモジュール、高周波パワーアンプ、DC/DCコンバータなどである。本実施形態に係る回路モジュール100の寸法は、5〜30mm角である。
基板10は、絶縁性を有するプリント配線板である。基板10の内部には、各種配線が設けられるため、基板10は、電子部品11から発生されるノイズを遮断するシールド層として機能する。基板10の基材としては、例えば、セラミック、ガラスエポキシ、紙エポキシなどを用いることができる。
電子部品11は、基板10の一主面(実装面)上に設けられる。電子部品11は、例えば、信号処理LSI(Large Scale Integration)、RF−IC(Radio Frequency−Integrated Circuit)、水晶振動子などである。このような電子部品11からは、高周波或いは低周波のノイズが発生される。
固定電位電極12は、基板10の一主面上に設けられる。固定電位電極12は、基板10の内部を貫通する固定電位端子13に電気的に接続される。従って、固定電位電極12の電位は、基板10の基準電位となる。なお、固定電位電極12の電位は、接地電位であることが好ましい。ここで、本実施形態では、固定電位電極12は、基板10の一主面上において、封止層14によって全周囲を覆われている。従って、固定電位電極12は、図2に示すように、封止層14の側面を覆う第2導電性樹脂層16の内側に設けられており、回路モジュール100の側面に露出しない。
封止層14は、基板10の一主面上に形成され、電子部品11及び固定電位電極12を封止する。封止層14は、絶縁性及び耐薬品性を有する樹脂材料によって構成される。具体的には、封止層14としては、EVA、EEA、PVB、シリコン、ウレタン、アクリル、エポキシなどの樹脂材料を用いることができる。
第1導電性樹脂層15は、封止層14の上面全面を覆うように形成される。第1導電性樹脂層15は、電子部品11から発生されるノイズを封止層14の上面側で遮断するシールド層として機能する。第1導電性樹脂層15は、比抵抗1×10−3〜1×10−5Ωcm程度の導電性樹脂材料によって構成することができる。具体的には、第1導電性樹脂層15は、絶縁性の第1樹脂接着剤と、複数の第1導電性粒子とを含む。第1樹脂接着剤としては、エポキシ、アクリルなどの絶縁性樹脂を用いることができる。複数の第1導電性粒子としては、CuやAgなどの導電率の高い金属粉末を用いることができる。
第2導電性樹脂層16は、封止層14の側面全面を覆うように形成される。具体的には、第2導電性樹脂層16の上端部は第1導電性樹脂層15に接しており、第2導電性樹脂層16の下端部は基板10に接する。第2導電性樹脂層16は、電子部品11から発生されるノイズを封止層14の側面側で遮断するシールド層として機能する。第2導電性樹脂層16は、比抵抗5×10−4〜5×10−5Ωcm程度の導電性樹脂材料によって構成することができる。具体的には、第2導電性樹脂層16は、絶縁性の第2樹脂接着剤と、複数の第2導電性粒子とを含む。第2樹脂接着剤としては、エポキシ、アクリルなどの絶縁性樹脂を用いることができる。複数の第2導電性粒子としては、CuやAgなどの導電率の高い金属粉末を用いることができる。
ここで、本実施形態では、第1導電性樹脂層15と第2導電性樹脂層16とは、異なる材料によって構成されるものとする。第1導電性樹脂層15及び第2導電性樹脂層16それぞれの比抵抗値は、回路モジュール100の寸法が小さいほど低いことが好ましい。このような比抵抗値は、各導電性粒子の導電率、各導電性粒子の数量などによって調整可能である。なお、第2導電性樹脂層16の比抵抗値は、第1導電性樹脂層15の比抵抗値よりも小さいことが好ましい。例えば、回路モジュール100の寸法が5mm角である場合には、第1導電性樹脂層15の比抵抗値を5×10−4程度とし、第2導電性樹脂層16の比抵抗値を4×10−5Ωcm程度とすることができる。
スルーホール電極17は、封止層14を貫通するように形成される。具体的には、スルーホール電極17の上端部は第1導電性樹脂層15に接しており、スルーホール電極17の下端部は固定電位電極12と接する。また、スルーホール電極17は、基板10側に向かってテーパー状に形成される。すなわち、スルーホール電極17は、基板10に近づくに従って徐々に細く形成される。スルーホール電極17は、第1導電性樹脂層15又は第2導電性樹脂層16と同様の材料によって構成される。本実施形態では、スルーホール電極17は、第2導電性樹脂層16と同一の材料によって構成されるものとする。
第1導電性樹脂層15及び第2導電性樹脂層16は、スルーホール電極17を介して、固定電位電極12と電気的に接続される。従って、第1導電性樹脂層15及び第2導電性樹脂層16の電位は、基板10の基準電位となる。
ここで、第2導電性樹脂層16は、基板10側に向かってテーパー状に形成される。すなわち、スルーホール電極17は、基板10に近づくに従って徐々に細く徐々に細く形成される。従って、図2に示すように、基板10の一主面に平行な第1方向において、第2導電性樹脂層の下端部の厚みαは、第2導電性樹脂層の上端部の厚みαよりも小さい。
また、第2導電性樹脂層16の厚みは、第1導電性樹脂層15の厚みよりも大きい。具体的には、図2に示すように、第1方向における第2導電性樹脂層16の厚みα1、αは、基板10の一主面に垂直な第2方向における第1導電性樹脂層15の厚みβよりも大きい。例えば、第1導電性樹脂層15の厚みは20〜30μm程度であり、第2導電性樹脂層16の厚みは50〜100μm程度である。
(回路モジュールの製造方法)
以下において、本発明の第1実施形態に係る回路モジュールの製造方法について、図面を参照しながら説明する。
まず、図4に示すように、集合基板20上において、複数セットの電子部品11及び固定電位電極12を形成する。
次に、図5に示すように、集合基板20上において、複数セットの電子部品11及び固定電位電極12を封止する封止層14を形成する。具体的には、FAME(Film Assist Molding Equipment)法などを用いて、樹脂材料を集合基板20上に供給する。
次に、図6に示すように、複数セットの電子部品11及び固定電位電極12を1セット毎に分離するように、分離溝21を封止層14に形成する。具体的には、ダイシング法などを用いて、所定の位置において封止層14をテーパー状に除去する。従って、分離溝21は、図6に示すように、基板10に近づくに従って徐々に細く形成される。
次に、図7に示すように、固定電位電極12上において、貫通孔22を封止層14に形成する。具体的には、レーザ照射法などを用いて、固定電位電極12上において封止層14をテーパー状に除去する。従って、貫通孔22は、図7に示すように、基板10に近づくに従って徐々に細く形成される。
次に、図8に示すように、分離溝21及び貫通孔22に同一の導電性樹脂材料を充填する。具体的には、真空印刷法などを用いて、導電性樹脂材料を分離溝21及び貫通孔22内に供給する。これによって、貫通孔22内に導電性樹脂材料が充填され、スルーホール電極17が形成される。
次に、図9に示すように、封止層14の上面を覆う第1導電性樹脂層15を形成する。具体的には、印刷法などを用いて、分離溝21及び貫通孔22に充填された導電性樹脂材料と異なる導電性樹脂材料を封止層14上に印刷する。
次に、図10に示すように、分離溝21の中央付近に沿って、第1導電性樹脂層15及び集合基板20を切断する。具体的には、集合基板20の外周に形成される鍍金を目印として、ダイシング法などを用いて、第1導電性樹脂層15側から集合基板20側に向かって切断する。これによって、分離溝21に充填された導電性樹脂材料が分割され、第2導電性樹脂層16が形成される。
(作用及び効果)
第1実施形態に係る回路モジュール100は、基板10一主面上において電子部品11及び固定電位電極12を封止する封止層14と、封止層14上に配置される第1導電性樹脂層15と、封止層14の側面上に配置される第2導電性樹脂層16と、封止層14を貫通し、固定電位電極12と第1導電性樹脂層15とを電気的に接続するスルーホール電極17とを備える。
封止層14の上面の全面は第1導電性樹脂層15によってシールドされるとともに、封止層14の側面の全周に渡って全面は第2導電性樹脂層16によってシールドされる。従って、電子部品11が、基板10と第1導電性樹脂層15と第2導電性樹脂層16とによって完全に覆われているので、電子部品11から発生されるノイズを十分に遮断することができる。
また、第1導電性樹脂層15がシールド層として封止層14の上面上に形成されるので、回路モジュール100の高さを低く、すなわち、回路モジュール100を小型化することができる。
また、スルーホール電極17は、封止層14の内部に設けられるので、スルーホール電極17を形成する位置の自由度を向上させることができる。従って、スルーホール電極17の位置を最適化することによって、第1導電性樹脂層15及び第2導電性樹脂層16の電位をより均一に基板10の基準電位に合わせることができる。また、スルーホール電極17を電子部品11に隣接させることによって、電子部品11から発生されるノイズをより効果的に遮断することができる。
また、第1実施形態に係る回路モジュール100では、第2導電性樹脂層16は、基板10側に向かってテーパー状に形成される。従って、基板10の一主面のうち電子部品11などを実装可能な領域を広げることができる。また、貫通孔22がテーパー状に形成されるので、貫通孔22に導電性樹脂材料を充填しやすい。また、第1導電性樹脂層15と第2導電性樹脂層16との接触面積を大きくすることができるので、両者の電気的接続性を向上させることができる。特に、第1導電性樹脂層15と第2導電性樹脂層16とが異なる工程で形成されることによって両者の界面に接触抵抗が発生する場合に有効である。
また、第2導電性樹脂層16の厚みα1、αは、第1導電性樹脂層15の厚みβよりも大きい。従って、封止層14の側面を特に効果的にシールドすることができる。その結果、回路モジュール100の側方に他のモジュールが隣接して配置される場合、回路モジュール100から漏れたノイズが他のモジュールに影響を与えることを抑制することができる。
また、固定電位電極12は、基板10の一主面上において、封止層14によって覆われている。すなわち、固定電位電極12は、回路モジュール100の側面に露出しない。従って、ダイシング法によって集合基板20を分離溝21に沿って切断する際に、固定電位電極12が、ダイシングブレードと接触することによって基板10の一主面から剥離することを抑制することができる。
2.第2実施形態
以下において、本発明の第2実施形態に係る回路モジュールの構成について、図面を参照しながら説明する。なお、以下では、上記第1実施形態との相違点について主に説明する。
(回路モジュールの構成)
図11は、第2実施形態に係る回路モジュール200の構成を示す斜視図である。図12は、図11のC−C線における断面図である。
図11及び図12に示すように、回路モジュール200は、金属層18をさらに備える。金属層18は、第1導電性樹脂層15の上面の全面を覆うように配置される。金属層18は、電子部品11から発生されるノイズを封止層14の上面側で遮断するシールド層として機能する。金属層18としては、例えば、Al、Ni、或いはCuなどの導電率の高い金属箔を用いることができる。
ここで、本実施形態では、第1導電性樹脂層15は、シールド層としての機能だけでなく、金属層18を封止層14に接着するための接着層としても機能する。従って、第1導電性樹脂層15の接着力は、第2導電性樹脂層16の接着力よりも大きいことが好ましい。具体的には、第1導電性樹脂層15は、3〜5N/cm程度の接着力(剥離強度)を有すことが好ましい。一方、第2導電性樹脂層16は、1.5〜3N/cm程度の接着力を有していればよい。このような接着力は、各導電性粒子の数量や各導電性粒子の導電率などによって調整可能である。
また、図12に示すように、本実施形態においても、第2方向における第1導電性樹脂層15の厚みβは、第1方向における第2導電性樹脂層16の厚みα1、αよりも小さい。
(回路モジュールの製造方法)
第2実施形態に係る回路モジュールの製造工程では、封止層14の上面を覆う第1導電性樹脂層15を印刷した後に、第1導電性樹脂層15上に金属箔を配置する。これによって、金属箔が第1導電性樹脂層15によって封止層14上に接着され、金属層18が形成される。
その後、分離溝21の中央付近に沿って、金属層18側から集合基板20側に向かって切断する。
(作用及び効果)
第1実施形態に係る回路モジュール100は、第1導電性樹脂層15の上面の全面を覆う金属層18を備える。従って、封止層14の上面側におけるノイズの遮断性をより向上することができる。
また、第1導電性樹脂層15の接着力は、第2導電性樹脂層16の接着力よりも大きい。従って、第1導電性樹脂層15を介して、金属層18を強固に封止層14上に接着することができる。
ここで、第1導電性樹脂層15の接着力を向上させることを目的として、第1樹脂接着剤の比率を第2樹脂接着剤の比率よりも高くすると、第1導電性樹脂層15の導電率が低下する傾向にある。一方で、本実施形態では、第2方向における第1導電性樹脂層15の厚みβを、第1方向における第2導電性樹脂層16の厚みα1、αよりも小さくしている。従って、導電率が低い第1導電性樹脂層15の影響を抑制することができる。なお、シールド層として導電性は金属層18によって十分に確保することができる。
(その他の実施形態)
本発明は上記の実施形態とその変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、上記第1実施形態では、第1導電性樹脂層15と第2導電性樹脂層16とは異なる導電性材料によって構成され、第2導電性樹脂層16とスルーホール電極17とは同一の導電性材料によって構成されることとしたが、これに限られるものではない。第1導電性樹脂層15、第2導電性樹脂層16及びスルーホール電極17を構成する導電性材料は、それぞれ同一であってもよいし、異なっていてもよい。なお、第1導電性樹脂層15、第2導電性樹脂層16及びスルーホール電極17を同一の導電性材料を用いて形成する場合には、分離溝21及び貫通孔22への導電性樹脂材料の充填工程と、封止層14上への導電性樹脂材料の塗布工程とを、真空印刷法によって一工程で行うことができる。また、この場合、5×10−4〜1×10−5程度の比抵抗値と3N/cm程度の接着力を有する導電性材料を用いることができる。
また、上記実施形態では、スルーホール電極17は、樹脂材料によって構成されることとしたが、これに限られるものではない。例えば、スルーホール電極17は、金属製のピンによって構成されていてもよい。この場合、固定電位電極12上に半田とピンとを順次配置した後に、リフロー半田付け法によってピンを固定電位電極12に半田付けすることができる。
また、上記実施形態では、第1導電性樹脂層15のシールド機能を十全に発揮することを目的として、封止層14の上面全面を覆うように第1導電性樹脂層15を形成することとしたが、これに限られるものではない。第1導電性樹脂層15のシールド機能が維持される限り、或いはシールド機能として求められる程度に応じて、封止層14の上面の一部分は露出していてもよい。
また、上記実施形態では、第2導電性樹脂層16のシールド機能を十全に発揮することを目的として、封止層14の側面全面を覆うように第2導電性樹脂層16を形成することとしたが、これに限られるものではない。第2導電性樹脂層16のシールド機能が維持される限り、或いはシールド機能として求められる程度に応じて、封止層14の側面の一部分は露出していてもよい。具体的には、第2導電性樹脂層16の下端と基板10の一主面の外周部分との間に隙間が設けられており、当該隙間から封止層14が露出していてもよい。このような場合であっても、第2導電性樹脂層16及び基板10はシールド層として機能するので、電子部品11から発生されるノイズを必要十分に遮断可能である。
また、上記実施形態では、金属層18のシールド機能を十全に発揮することを目的として、第1導電性樹脂層15の上面全面を覆うように金属層18を形成することとしたが、これに限られるものではない。金属層18のシールド機能が維持される限り、或いはシールド機能として求められる程度に応じて、第1導電性樹脂層15の上面の一部分は露出していてもよい。例えば、金属層18は、網状、或いはパンチングメタル状に形成されていてもよい。
また、上記実施形態では、スルーホール電極17は、第2導電性樹脂層16から離間して配置されることとしたが、スルーホール電極17は、第2導電性樹脂層16に接続されていてもよい。具体的には、図13に示すように、スルーホール電極17の両端部が、第2導電性樹脂層16と接触していてもよい。また、図示しないが、スルーホール電極17と第2導電性樹脂層16とは一体的に形成されていてもよい。このような場合、回路モジュール100の内部に形成される各空間に電子部品11を配置できる。従って、一の電子部品11が発するノイズが他の電子部品11に影響を与えることを抑制できる。
また、上記実施形態では特に触れていないが、基板10は多層基板であり、各電子部品11どうしの配線は基板10の内部又は裏面に設けられていてもよい。このような場合には、回路モジュール100の製造工程において、封止層14を加工する際に、各電子部品11どうしの配線が損傷を受けることを回避できる。
また、上記実施形態では、固定電位電極12は、基板10の一主面上において、封止層14によって覆われることとしたが、固定電位電極12は、回路モジュール100の側面に露出していなければよい。従って、固定電位電極12の一部分が封止層14から外側に出るとともに、当該一部分が第2導電性樹脂層16によって覆われていてもよい。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第1実施形態に係る回路モジュール100の構成を示す斜視図である。 図1のA−A線における断面図である。 図2のB−B線における断面図である。 本発明の第1実施形態に係る回路モジュール100の製造方法を説明するための図である(その1)。 本発明の第1実施形態に係る回路モジュール100の製造方法を説明するための図である(その2)。 本発明の第1実施形態に係る回路モジュール100の製造方法を説明するための図である(その3)。 本発明の第1実施形態に係る回路モジュール100の製造方法を説明するための図である(その4)。 本発明の第1実施形態に係る回路モジュール100の製造方法を説明するための図である(その5)。 本発明の第1実施形態に係る回路モジュール100の製造方法を説明するための図である(その6)。 本発明の第1実施形態に係る回路モジュール100の製造方法を説明するための図である(その7)。 本発明の第2実施形態に係る回路モジュール200の構成を示す斜視図である。 図11のC−C線における断面図である。 本発明の実施形態に係るスルーホール電極17の構成を示す断面図である。
符号の説明
10…基板
11…電子部品
12…固定電位電極
13…固定電位端子
14…封止層
15…第1導電性樹脂層
16…第2導電性樹脂層
17…スルーホール電極
18…金属層
20…集合基板
21…分離溝
22…貫通孔
100…回路モジュール
200…回路モジュール

Claims (6)

  1. 基板と、
    前記基板の一主面上に設けられた電子部品及び固定電位電極と、
    前記基板の前記一主面上に形成され、前記電子部品及び前記固定電位電極を封止する封止層と、
    前記封止層の上面上に配置される第1導電性樹脂層と、
    前記封止層の側面上に配置される第2導電性樹脂層と、
    前記封止層を貫通し、前記固定電位電極と前記第1導電性樹脂層とを電気的に接続するスルーホール電極と
    を備え、
    前記第2導電性樹脂層は、前記第1導電性樹脂層と電気的に接続されている
    ことを特徴とする回路モジュール。
  2. 前記第1導電性樹脂層の上面上に配置される金属層をさらに備える
    ことを特徴とする請求項1に記載の回路モジュール。
  3. 前記第2導電性樹脂層の導電率は、前記第1導電性樹脂層の導電率よりも大きい
    ことを特徴とする請求項2に記載の回路モジュール。
  4. 前記第1導電性樹脂層の接着力は、前記第2導電性樹脂層の接着力よりも大きい
    ことを特徴とする請求項2に記載の回路モジュール。
  5. 前記第2導電性樹脂層の厚みは、前記第1導電性樹脂層の厚みよりも大きい
    ことを特徴とする請求項1乃至4の何れかに記載の回路モジュール。
  6. 前記固定電位電極は、前記封止層又は前記第2導電性樹脂層によって覆われている
    ことを特徴とする請求項1乃至5の何れかに記載の回路モジュール。
JP2008217437A 2008-08-26 2008-08-26 回路モジュール Withdrawn JP2010056180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008217437A JP2010056180A (ja) 2008-08-26 2008-08-26 回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008217437A JP2010056180A (ja) 2008-08-26 2008-08-26 回路モジュール

Publications (1)

Publication Number Publication Date
JP2010056180A true JP2010056180A (ja) 2010-03-11

Family

ID=42071803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008217437A Withdrawn JP2010056180A (ja) 2008-08-26 2008-08-26 回路モジュール

Country Status (1)

Country Link
JP (1) JP2010056180A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107535081A (zh) * 2015-05-11 2018-01-02 株式会社村田制作所 高频模块
KR20200064859A (ko) * 2018-11-28 2020-06-08 청-체 차이 인-패키지 구획 차폐를 갖는 반도체 패키지 및 그 제조 방법
KR20200084302A (ko) * 2019-01-01 2020-07-10 차이 시안-총 패키지 내 구획 차폐물 및 능동 전자기 적합성 차폐물을 갖는 반도체 패키지
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107535081A (zh) * 2015-05-11 2018-01-02 株式会社村田制作所 高频模块
JPWO2016181954A1 (ja) * 2015-05-11 2018-02-15 株式会社村田製作所 高周波モジュール
JP7120295B2 (ja) 2015-05-11 2022-08-17 株式会社村田製作所 高周波モジュール
JP2021061412A (ja) * 2015-05-11 2021-04-15 株式会社村田製作所 高周波モジュール
US10772244B2 (en) 2015-05-11 2020-09-08 Murata Manufacturing Co., Ltd. High-frequency module
CN107535081B (zh) * 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10847480B2 (en) 2018-11-28 2020-11-24 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
KR102270465B1 (ko) * 2018-11-28 2021-06-29 청-체 차이 인-패키지 구획 차폐를 갖는 반도체 패키지 및 그 제조 방법
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
KR20200064859A (ko) * 2018-11-28 2020-06-08 청-체 차이 인-패키지 구획 차폐를 갖는 반도체 패키지 및 그 제조 방법
KR20200084302A (ko) * 2019-01-01 2020-07-10 차이 시안-총 패키지 내 구획 차폐물 및 능동 전자기 적합성 차폐물을 갖는 반도체 패키지
KR102378155B1 (ko) * 2019-01-01 2022-03-23 차이 시안-총 패키지 내 구획 차폐물 및 능동 전자기 적합성 차폐물을 갖는 반도체 패키지

Similar Documents

Publication Publication Date Title
US9721905B2 (en) Semiconductor package and mobile device using the same
JP6571124B2 (ja) 電子部品モジュールの製造方法
CN110010587B (zh) 半导体装置的制造方法及半导体装置
US9781828B2 (en) Module substrate and method for manufacturing module substrate
JP2010056180A (ja) 回路モジュール
US20110180317A1 (en) Electronic component package, method for producing the same and interposer
JP5861260B2 (ja) 半導体装置の製造方法及び半導体装置
US20040136123A1 (en) Circuit devices and method for manufacturing the same
US20080272469A1 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
JPWO2019045088A1 (ja) 高周波モジュールおよびその製造方法
JP2018170419A (ja) 電子部品モジュール
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
JP2012159935A (ja) 電子部品モジュール、電子部品モジュールの製造方法、多機能カード
US20190035701A1 (en) Electronic component mounting board, electronic device, and electronic module
JP2010212410A (ja) モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2010278325A (ja) 電子部品及びそれを備える回路モジュール
JP2010123839A (ja) 半導体モジュール
TWI398198B (zh) 具有接地屏蔽結構之電路板及其製作方法
JPH10326795A (ja) 半導体装置とその製造方法
JP5383407B2 (ja) 多数個取り配線基板
JP6757213B2 (ja) 半導体装置の製造方法
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
TWI693005B (zh) 複合電路板及其製造方法
JP2012064825A (ja) 回路モジュール

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111101