JP2010056180A - Circuit module - Google Patents

Circuit module Download PDF

Info

Publication number
JP2010056180A
JP2010056180A JP2008217437A JP2008217437A JP2010056180A JP 2010056180 A JP2010056180 A JP 2010056180A JP 2008217437 A JP2008217437 A JP 2008217437A JP 2008217437 A JP2008217437 A JP 2008217437A JP 2010056180 A JP2010056180 A JP 2010056180A
Authority
JP
Japan
Prior art keywords
conductive resin
resin layer
layer
circuit module
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008217437A
Other languages
Japanese (ja)
Inventor
Hideki Yoshikawa
秀樹 吉川
Keiichi Kuramoto
慶一 蔵本
Kenichi Ezaki
賢一 江崎
Hironori Nagasaki
寛範 長崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008217437A priority Critical patent/JP2010056180A/en
Publication of JP2010056180A publication Critical patent/JP2010056180A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit module having a high insulation properties against noises generated from an electronic component, and allowing miniaturization. <P>SOLUTION: A circuit module 100 includes a sealing layer 14 for sealing an electronic component 11 and a fixed potential electrode 12 on one main surface of a substrate 10, the first conductive resin layer 15 arranged on the sealing layer 14, the second conductive resin layer 16 arranged on the side surface of the sealing layer 14, and a through hole electrode 17, which penetrates the sealing layer 14 to electrically connect the fixed potential electrode 12 to the first conductive resin layer 15. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、基板上に設けられた電子部品を備える回路モジュールに関する。   The present invention relates to a circuit module including an electronic component provided on a substrate.

従来、携帯電話に内蔵されるデジタルテレビジョンチューナーモジュールなどのように、基板上に設けられた電子部品を備える回路モジュールが広く用いられている。   2. Description of the Related Art Conventionally, circuit modules including electronic components provided on a substrate, such as a digital television tuner module built in a mobile phone, have been widely used.

このような回路モジュールにおいて、接地された金属製キャップによって電子部品を覆う手法が知られている（例えば、特許文献１参照）。これによれば、電子部品から発生される不要な電磁波（以下、「ノイズ」と称する。）を回路モジュール内部に閉じ込めるとともに、回路モジュール内部を接地電位に均一化することができる。しかしながら、特許文献１に記載の手法では、機械的強度を担保可能な厚みで金属製キャップを形成するとともに、電子部品との電気的絶縁性を担保可能な位置に金属製キャップを配置する必要がある。そのため、回路モジュールを小型化することが困難であった。   In such a circuit module, a technique of covering an electronic component with a grounded metal cap is known (for example, see Patent Document 1). According to this, unnecessary electromagnetic waves (hereinafter referred to as “noise”) generated from electronic components can be confined inside the circuit module, and the inside of the circuit module can be equalized to the ground potential. However, in the method described in Patent Document 1, it is necessary to form the metal cap with a thickness that can ensure the mechanical strength and to arrange the metal cap at a position that can ensure the electrical insulation with the electronic component. is there. Therefore, it has been difficult to reduce the size of the circuit module.

そこで、電子部品を封止する絶縁性の封止層上に、導電性のシールド層を形成する手法が提案されている（特許文献２参照）。シールド層は、封止層を貫通する金属ポストを介して接地される。このような手法によれば、導電層は絶縁性の封止層上に形成されるため、導電層の厚みを薄くするとともに、導電層と電子部品との電気的絶縁性を担保することができる。
特開２００１−３３９０１６号公報 特開２００４−２６０１０３号公報 Therefore, a method of forming a conductive shield layer on an insulating sealing layer for sealing an electronic component has been proposed (see Patent Document 2). The shield layer is grounded through a metal post that penetrates the sealing layer. According to such a method, since the conductive layer is formed on the insulating sealing layer, it is possible to reduce the thickness of the conductive layer and ensure electrical insulation between the conductive layer and the electronic component. .
JP 2001-339016 A JP 2004-260103 A

しかしながら、特許文献２に記載の手法では、封止層の側面が露出されているため、電子部品から発生されるノイズの遮断性が低いという問題があった。   However, the technique described in Patent Document 2 has a problem in that the blocking of noise generated from an electronic component is low because the side surface of the sealing layer is exposed.

本発明は、上記の問題に鑑みてなされたものであり、小型化を可能とするとともに、電子部品から発生されるノイズの遮断性が高い回路モジュールを提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a circuit module that can be miniaturized and that has a high ability to block noise generated from electronic components.

本発明の特徴に係る回路モジュールは、基板と、基板の一主面上に設けられた電子部品及び固定電位電極と、基板の一主面上に形成され、電子部品及び固定電位電極を封止する封止層と、封止層の上面上に配置される第１導電性樹脂層と、封止層の側面上に配置される第２導電性樹脂層と、封止層を貫通し、固定電位電極と第１導電性樹脂層とを電気的に接続するスルーホール電極と備え、第２導電性樹脂層は、第１導電性樹脂層と電気的に接続されていることを要旨とする。   A circuit module according to a feature of the present invention is formed on a substrate, an electronic component and a fixed potential electrode provided on one main surface of the substrate, and encapsulates the electronic component and the fixed potential electrode. A sealing layer, a first conductive resin layer disposed on the top surface of the sealing layer, a second conductive resin layer disposed on the side surface of the sealing layer, and the sealing layer to be fixed The gist of the present invention is that it includes a through-hole electrode that electrically connects the potential electrode and the first conductive resin layer, and the second conductive resin layer is electrically connected to the first conductive resin layer.

本発明の特徴に係る回路モジュールによれば、封止層の上面は第１導電性樹脂層によってシールドされるとともに、封止層の側面は第２導電性樹脂層によってシールドされる。従って、電子部品から発生されるノイズを十分に遮断することができる。また、第１導電性樹脂層がシールド層として封止層の上面上に形成されるので、回路モジュールの高さを低く、すなわち、回路モジュールを小型化することができる。また、スルーホール電極は、封止層の内部に設けられるので、スルーホール電極を形成する位置の自由度を向上させることができる。   According to the circuit module according to the feature of the present invention, the upper surface of the sealing layer is shielded by the first conductive resin layer, and the side surface of the sealing layer is shielded by the second conductive resin layer. Therefore, noise generated from the electronic component can be sufficiently blocked. Further, since the first conductive resin layer is formed on the upper surface of the sealing layer as a shield layer, the height of the circuit module can be reduced, that is, the circuit module can be reduced in size. Further, since the through-hole electrode is provided inside the sealing layer, the degree of freedom of the position where the through-hole electrode is formed can be improved.

本発明の特徴において、第１導電性樹脂層上に配置される金属層をさらに備えていてもよい。   In the characteristics of the present invention, a metal layer disposed on the first conductive resin layer may be further provided.

本発明の特徴において、第２導電性樹脂層の導電率は、第１導電性樹脂層の導電率よりも大きくてもよい。   In the feature of the present invention, the conductivity of the second conductive resin layer may be larger than the conductivity of the first conductive resin layer.

本発明の特徴において、第１導電性樹脂層の接着力は、第２導電性樹脂層の接着力よりも大きくてもよい。   In the feature of the present invention, the adhesive force of the first conductive resin layer may be larger than the adhesive force of the second conductive resin layer.

本発明の特徴において、第２導電性樹脂層の厚みは、第１導電性樹脂層の厚みよりも大きくてもよい。   In the feature of the present invention, the thickness of the second conductive resin layer may be larger than the thickness of the first conductive resin layer.

本発明の特徴において、固定電位電極は、封止層又は第２導電性樹脂層によって覆われていてもよい。   In the characteristics of the present invention, the fixed potential electrode may be covered with a sealing layer or a second conductive resin layer.

本発明によれば、小型化を可能とするとともに、電子部品から発生されるノイズの遮断性が高い回路モジュールを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, while being able to reduce in size, the circuit module with the high interruption | blocking property of the noise generated from an electronic component can be provided.

次に、図面を用いて、本発明の実施形態について説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。   Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic and ratios of dimensions and the like are different from actual ones. Accordingly, specific dimensions and the like should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

１．第１実施形態
（回路モジュールの構成）
以下において、本発明の第１実施形態に係る回路モジュールの構成について、図面を参照しながら説明する。図１は、第１実施形態に係る回路モジュール１００の構成を示す斜視図である。図２は、図１のＡ−Ａ線における断面図である。図３は、図２のＢ−Ｂ線における断面図である。 1. First Embodiment (Configuration of Circuit Module)
The configuration of the circuit module according to the first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a perspective view showing a configuration of a circuit module 100 according to the first embodiment. 2 is a cross-sectional view taken along line AA in FIG. 3 is a cross-sectional view taken along line BB in FIG.

図１乃至図３に示すように、回路モジュール１００は、基板１０、電子部品１１、固定電位電極１２、固定電位端子１３、封止層１４、第１導電性樹脂層１５、第２導電性樹脂層１６及びスルーホール電極１７を備える。   As shown in FIGS. 1 to 3, the circuit module 100 includes a substrate 10, an electronic component 11, a fixed potential electrode 12, a fixed potential terminal 13, a sealing layer 14, a first conductive resin layer 15, and a second conductive resin. A layer 16 and a through-hole electrode 17 are provided.

回路モジュール１００は、例えば、携帯電話に内蔵されるデジタルテレビジョンチューナーモジュール、高周波パワーアンプ、ＤＣ／ＤＣコンバータなどである。本実施形態に係る回路モジュール１００の寸法は、５〜３０ｍｍ角である。   The circuit module 100 is, for example, a digital television tuner module, a high frequency power amplifier, a DC / DC converter, or the like built in a mobile phone. The dimension of the circuit module 100 according to the present embodiment is 5 to 30 mm square.

基板１０は、絶縁性を有するプリント配線板である。基板１０の内部には、各種配線が設けられるため、基板１０は、電子部品１１から発生されるノイズを遮断するシールド層として機能する。基板１０の基材としては、例えば、セラミック、ガラスエポキシ、紙エポキシなどを用いることができる。   The substrate 10 is a printed wiring board having insulating properties. Since various wirings are provided inside the substrate 10, the substrate 10 functions as a shield layer that blocks noise generated from the electronic component 11. As the base material of the substrate 10, for example, ceramic, glass epoxy, paper epoxy, or the like can be used.

電子部品１１は、基板１０の一主面（実装面）上に設けられる。電子部品１１は、例えば、信号処理ＬＳＩ（Large Scale Integration）、ＲＦ−ＩＣ（Radio Frequency−Integrated Circuit）、水晶振動子などである。このような電子部品１１からは、高周波或いは低周波のノイズが発生される。   The electronic component 11 is provided on one main surface (mounting surface) of the substrate 10. The electronic component 11 is, for example, a signal processing LSI (Large Scale Integration), an RF-IC (Radio Frequency-Integrated Circuit), a crystal resonator, or the like. From such an electronic component 11, high frequency or low frequency noise is generated.

固定電位電極１２は、基板１０の一主面上に設けられる。固定電位電極１２は、基板１０の内部を貫通する固定電位端子１３に電気的に接続される。従って、固定電位電極１２の電位は、基板１０の基準電位となる。なお、固定電位電極１２の電位は、接地電位であることが好ましい。ここで、本実施形態では、固定電位電極１２は、基板１０の一主面上において、封止層１４によって全周囲を覆われている。従って、固定電位電極１２は、図２に示すように、封止層１４の側面を覆う第２導電性樹脂層１６の内側に設けられており、回路モジュール１００の側面に露出しない。   The fixed potential electrode 12 is provided on one main surface of the substrate 10. The fixed potential electrode 12 is electrically connected to a fixed potential terminal 13 that penetrates the inside of the substrate 10. Therefore, the potential of the fixed potential electrode 12 becomes the reference potential of the substrate 10. Note that the potential of the fixed potential electrode 12 is preferably a ground potential. Here, in this embodiment, the fixed potential electrode 12 is entirely covered with the sealing layer 14 on one main surface of the substrate 10. Therefore, as shown in FIG. 2, the fixed potential electrode 12 is provided inside the second conductive resin layer 16 covering the side surface of the sealing layer 14 and is not exposed to the side surface of the circuit module 100.

封止層１４は、基板１０の一主面上に形成され、電子部品１１及び固定電位電極１２を封止する。封止層１４は、絶縁性及び耐薬品性を有する樹脂材料によって構成される。具体的には、封止層１４としては、ＥＶＡ、ＥＥＡ、ＰＶＢ、シリコン、ウレタン、アクリル、エポキシなどの樹脂材料を用いることができる。   The sealing layer 14 is formed on one main surface of the substrate 10 and seals the electronic component 11 and the fixed potential electrode 12. The sealing layer 14 is made of a resin material having insulating properties and chemical resistance. Specifically, a resin material such as EVA, EEA, PVB, silicon, urethane, acrylic, or epoxy can be used for the sealing layer 14.

第１導電性樹脂層１５は、封止層１４の上面全面を覆うように形成される。第１導電性樹脂層１５は、電子部品１１から発生されるノイズを封止層１４の上面側で遮断するシールド層として機能する。第１導電性樹脂層１５は、比抵抗１×１０−３〜１×１０−５Ωｃｍ程度の導電性樹脂材料によって構成することができる。具体的には、第１導電性樹脂層１５は、絶縁性の第１樹脂接着剤と、複数の第１導電性粒子とを含む。第１樹脂接着剤としては、エポキシ、アクリルなどの絶縁性樹脂を用いることができる。複数の第１導電性粒子としては、ＣｕやＡｇなどの導電率の高い金属粉末を用いることができる。 The first conductive resin layer 15 is formed so as to cover the entire upper surface of the sealing layer 14. The first conductive resin layer 15 functions as a shield layer that blocks noise generated from the electronic component 11 on the upper surface side of the sealing layer 14. The first conductive resin layer 15 can be made of a conductive resin material having a specific resistance of about 1 × 10 −3 to 1 × 10 −5 Ωcm. Specifically, the first conductive resin layer 15 includes an insulating first resin adhesive and a plurality of first conductive particles. As the first resin adhesive, an insulating resin such as epoxy or acrylic can be used. As the plurality of first conductive particles, metal powder having high conductivity such as Cu or Ag can be used.

第２導電性樹脂層１６は、封止層１４の側面全面を覆うように形成される。具体的には、第２導電性樹脂層１６の上端部は第１導電性樹脂層１５に接しており、第２導電性樹脂層１６の下端部は基板１０に接する。第２導電性樹脂層１６は、電子部品１１から発生されるノイズを封止層１４の側面側で遮断するシールド層として機能する。第２導電性樹脂層１６は、比抵抗５×１０−４〜５×１０−５Ωｃｍ程度の導電性樹脂材料によって構成することができる。具体的には、第２導電性樹脂層１６は、絶縁性の第２樹脂接着剤と、複数の第２導電性粒子とを含む。第２樹脂接着剤としては、エポキシ、アクリルなどの絶縁性樹脂を用いることができる。複数の第２導電性粒子としては、ＣｕやＡｇなどの導電率の高い金属粉末を用いることができる。 The second conductive resin layer 16 is formed so as to cover the entire side surface of the sealing layer 14. Specifically, the upper end portion of the second conductive resin layer 16 is in contact with the first conductive resin layer 15, and the lower end portion of the second conductive resin layer 16 is in contact with the substrate 10. The second conductive resin layer 16 functions as a shield layer that blocks noise generated from the electronic component 11 on the side surface side of the sealing layer 14. The second conductive resin layer 16 can be made of a conductive resin material having a specific resistance of about 5 × 10 −4 to 5 × 10 −5 Ωcm. Specifically, the second conductive resin layer 16 includes an insulating second resin adhesive and a plurality of second conductive particles. As the second resin adhesive, an insulating resin such as epoxy or acrylic can be used. As the plurality of second conductive particles, metal powder having high conductivity such as Cu or Ag can be used.

ここで、本実施形態では、第１導電性樹脂層１５と第２導電性樹脂層１６とは、異なる材料によって構成されるものとする。第１導電性樹脂層１５及び第２導電性樹脂層１６それぞれの比抵抗値は、回路モジュール１００の寸法が小さいほど低いことが好ましい。このような比抵抗値は、各導電性粒子の導電率、各導電性粒子の数量などによって調整可能である。なお、第２導電性樹脂層１６の比抵抗値は、第１導電性樹脂層１５の比抵抗値よりも小さいことが好ましい。例えば、回路モジュール１００の寸法が５ｍｍ角である場合には、第１導電性樹脂層１５の比抵抗値を５×１０−４程度とし、第２導電性樹脂層１６の比抵抗値を４×１０−５Ωｃｍ程度とすることができる。 Here, in this embodiment, the 1st conductive resin layer 15 and the 2nd conductive resin layer 16 shall be comprised with a different material. The specific resistance values of the first conductive resin layer 15 and the second conductive resin layer 16 are preferably lower as the dimensions of the circuit module 100 are smaller. Such a specific resistance value can be adjusted by the conductivity of each conductive particle, the number of each conductive particle, and the like. The specific resistance value of the second conductive resin layer 16 is preferably smaller than the specific resistance value of the first conductive resin layer 15. For example, when the dimension of the circuit module 100 is 5 mm square, the specific resistance value of the first conductive resin layer 15 is about 5 × 10 −4, and the specific resistance value of the second conductive resin layer 16 is 4 ×. It can be set to about 10 −5 Ωcm.

スルーホール電極１７は、封止層１４を貫通するように形成される。具体的には、スルーホール電極１７の上端部は第１導電性樹脂層１５に接しており、スルーホール電極１７の下端部は固定電位電極１２と接する。また、スルーホール電極１７は、基板１０側に向かってテーパー状に形成される。すなわち、スルーホール電極１７は、基板１０に近づくに従って徐々に細く形成される。スルーホール電極１７は、第１導電性樹脂層１５又は第２導電性樹脂層１６と同様の材料によって構成される。本実施形態では、スルーホール電極１７は、第２導電性樹脂層１６と同一の材料によって構成されるものとする。   The through-hole electrode 17 is formed so as to penetrate the sealing layer 14. Specifically, the upper end portion of the through-hole electrode 17 is in contact with the first conductive resin layer 15, and the lower end portion of the through-hole electrode 17 is in contact with the fixed potential electrode 12. The through-hole electrode 17 is formed in a tapered shape toward the substrate 10 side. That is, the through-hole electrode 17 is formed to become thinner gradually as it approaches the substrate 10. The through-hole electrode 17 is made of the same material as the first conductive resin layer 15 or the second conductive resin layer 16. In the present embodiment, the through-hole electrode 17 is made of the same material as the second conductive resin layer 16.

第１導電性樹脂層１５及び第２導電性樹脂層１６は、スルーホール電極１７を介して、固定電位電極１２と電気的に接続される。従って、第１導電性樹脂層１５及び第２導電性樹脂層１６の電位は、基板１０の基準電位となる。   The first conductive resin layer 15 and the second conductive resin layer 16 are electrically connected to the fixed potential electrode 12 through the through-hole electrode 17. Accordingly, the potentials of the first conductive resin layer 15 and the second conductive resin layer 16 become the reference potential of the substrate 10.

ここで、第２導電性樹脂層１６は、基板１０側に向かってテーパー状に形成される。すなわち、スルーホール電極１７は、基板１０に近づくに従って徐々に細く徐々に細く形成される。従って、図２に示すように、基板１０の一主面に平行な第１方向において、第２導電性樹脂層の下端部の厚みα１は、第２導電性樹脂層の上端部の厚みα２よりも小さい。 Here, the second conductive resin layer 16 is tapered toward the substrate 10 side. That is, the through-hole electrode 17 is gradually and gradually narrowed as the substrate 10 is approached. Accordingly, as shown in FIG. 2, in a first direction parallel to the one main surface of the substrate 10, the thickness alpha 1 of the lower end portion of the second conductive resin layer, the thickness of the upper end portion of the second conductive resin layer alpha Less than 2 .

また、第２導電性樹脂層１６の厚みは、第１導電性樹脂層１５の厚みよりも大きい。具体的には、図２に示すように、第１方向における第２導電性樹脂層１６の厚みα１、α２は、基板１０の一主面に垂直な第２方向における第１導電性樹脂層１５の厚みβよりも大きい。例えば、第１導電性樹脂層１５の厚みは２０〜３０μｍ程度であり、第２導電性樹脂層１６の厚みは５０〜１００μｍ程度である。 The thickness of the second conductive resin layer 16 is greater than the thickness of the first conductive resin layer 15. Specifically, as shown in FIG. 2, the thicknesses α 1 and α 2 of the second conductive resin layer 16 in the first direction are the first conductive resin in the second direction perpendicular to one main surface of the substrate 10. It is larger than the thickness β of the layer 15. For example, the thickness of the 1st conductive resin layer 15 is about 20-30 micrometers, and the thickness of the 2nd conductive resin layer 16 is about 50-100 micrometers.

（回路モジュールの製造方法）
以下において、本発明の第１実施形態に係る回路モジュールの製造方法について、図面を参照しながら説明する。 (Circuit module manufacturing method)
Below, the manufacturing method of the circuit module which concerns on 1st Embodiment of this invention is demonstrated, referring drawings.

まず、図４に示すように、集合基板２０上において、複数セットの電子部品１１及び固定電位電極１２を形成する。   First, as shown in FIG. 4, a plurality of sets of electronic components 11 and fixed potential electrodes 12 are formed on the collective substrate 20.

次に、図５に示すように、集合基板２０上において、複数セットの電子部品１１及び固定電位電極１２を封止する封止層１４を形成する。具体的には、ＦＡＭＥ（Ｆｉｌｍ Ａｓｓｉｓｔ Ｍｏｌｄｉｎｇ Ｅｑｕｉｐｍｅｎｔ）法などを用いて、樹脂材料を集合基板２０上に供給する。   Next, as illustrated in FIG. 5, a sealing layer 14 that seals a plurality of sets of electronic components 11 and fixed potential electrodes 12 is formed on the collective substrate 20. Specifically, the resin material is supplied onto the aggregate substrate 20 by using a FAME (Film Assist Molding Equipment) method or the like.

次に、図６に示すように、複数セットの電子部品１１及び固定電位電極１２を１セット毎に分離するように、分離溝２１を封止層１４に形成する。具体的には、ダイシング法などを用いて、所定の位置において封止層１４をテーパー状に除去する。従って、分離溝２１は、図６に示すように、基板１０に近づくに従って徐々に細く形成される。   Next, as shown in FIG. 6, separation grooves 21 are formed in the sealing layer 14 so as to separate a plurality of sets of electronic components 11 and fixed potential electrodes 12 for each set. Specifically, the sealing layer 14 is removed in a tapered shape at a predetermined position by using a dicing method or the like. Therefore, as shown in FIG. 6, the separation groove 21 is formed to be gradually thinner as it approaches the substrate 10.

次に、図７に示すように、固定電位電極１２上において、貫通孔２２を封止層１４に形成する。具体的には、レーザ照射法などを用いて、固定電位電極１２上において封止層１４をテーパー状に除去する。従って、貫通孔２２は、図７に示すように、基板１０に近づくに従って徐々に細く形成される。   Next, as shown in FIG. 7, the through hole 22 is formed in the sealing layer 14 on the fixed potential electrode 12. Specifically, the sealing layer 14 is removed in a tapered shape on the fixed potential electrode 12 using a laser irradiation method or the like. Accordingly, as shown in FIG. 7, the through-hole 22 is gradually narrowed toward the substrate 10.

次に、図８に示すように、分離溝２１及び貫通孔２２に同一の導電性樹脂材料を充填する。具体的には、真空印刷法などを用いて、導電性樹脂材料を分離溝２１及び貫通孔２２内に供給する。これによって、貫通孔２２内に導電性樹脂材料が充填され、スルーホール電極１７が形成される。   Next, as shown in FIG. 8, the same conductive resin material is filled into the separation groove 21 and the through hole 22. Specifically, the conductive resin material is supplied into the separation groove 21 and the through hole 22 using a vacuum printing method or the like. As a result, the through hole 22 is filled with the conductive resin material, and the through-hole electrode 17 is formed.

次に、図９に示すように、封止層１４の上面を覆う第１導電性樹脂層１５を形成する。具体的には、印刷法などを用いて、分離溝２１及び貫通孔２２に充填された導電性樹脂材料と異なる導電性樹脂材料を封止層１４上に印刷する。   Next, as shown in FIG. 9, a first conductive resin layer 15 covering the upper surface of the sealing layer 14 is formed. Specifically, a conductive resin material different from the conductive resin material filled in the separation grooves 21 and the through holes 22 is printed on the sealing layer 14 using a printing method or the like.

次に、図１０に示すように、分離溝２１の中央付近に沿って、第１導電性樹脂層１５及び集合基板２０を切断する。具体的には、集合基板２０の外周に形成される鍍金を目印として、ダイシング法などを用いて、第１導電性樹脂層１５側から集合基板２０側に向かって切断する。これによって、分離溝２１に充填された導電性樹脂材料が分割され、第２導電性樹脂層１６が形成される。   Next, as shown in FIG. 10, the first conductive resin layer 15 and the collective substrate 20 are cut along the vicinity of the center of the separation groove 21. Specifically, cutting is performed from the first conductive resin layer 15 side toward the collective substrate 20 side by using a dicing method or the like using a plating formed on the outer periphery of the collective substrate 20 as a mark. Thereby, the conductive resin material filled in the separation groove 21 is divided, and the second conductive resin layer 16 is formed.

（作用及び効果）
第１実施形態に係る回路モジュール１００は、基板１０一主面上において電子部品１１及び固定電位電極１２を封止する封止層１４と、封止層１４上に配置される第１導電性樹脂層１５と、封止層１４の側面上に配置される第２導電性樹脂層１６と、封止層１４を貫通し、固定電位電極１２と第１導電性樹脂層１５とを電気的に接続するスルーホール電極１７とを備える。 (Function and effect)
The circuit module 100 according to the first embodiment includes a sealing layer 14 that seals the electronic component 11 and the fixed potential electrode 12 on one main surface of the substrate 10, and a first conductive resin that is disposed on the sealing layer 14. The layer 15, the second conductive resin layer 16 disposed on the side surface of the sealing layer 14, and the fixed potential electrode 12 and the first conductive resin layer 15 are electrically connected through the sealing layer 14. Through-hole electrode 17 to be provided.

封止層１４の上面の全面は第１導電性樹脂層１５によってシールドされるとともに、封止層１４の側面の全周に渡って全面は第２導電性樹脂層１６によってシールドされる。従って、電子部品１１が、基板１０と第１導電性樹脂層１５と第２導電性樹脂層１６とによって完全に覆われているので、電子部品１１から発生されるノイズを十分に遮断することができる。   The entire upper surface of the sealing layer 14 is shielded by the first conductive resin layer 15, and the entire surface is shielded by the second conductive resin layer 16 over the entire circumference of the side surface of the sealing layer 14. Therefore, since the electronic component 11 is completely covered by the substrate 10, the first conductive resin layer 15, and the second conductive resin layer 16, noise generated from the electronic component 11 can be sufficiently blocked. it can.

また、第１導電性樹脂層１５がシールド層として封止層１４の上面上に形成されるので、回路モジュール１００の高さを低く、すなわち、回路モジュール１００を小型化することができる。   Moreover, since the 1st conductive resin layer 15 is formed on the upper surface of the sealing layer 14 as a shield layer, the height of the circuit module 100 can be made low, that is, the circuit module 100 can be reduced in size.

また、スルーホール電極１７は、封止層１４の内部に設けられるので、スルーホール電極１７を形成する位置の自由度を向上させることができる。従って、スルーホール電極１７の位置を最適化することによって、第１導電性樹脂層１５及び第２導電性樹脂層１６の電位をより均一に基板１０の基準電位に合わせることができる。また、スルーホール電極１７を電子部品１１に隣接させることによって、電子部品１１から発生されるノイズをより効果的に遮断することができる。   Moreover, since the through-hole electrode 17 is provided in the sealing layer 14, the freedom degree of the position which forms the through-hole electrode 17 can be improved. Therefore, by optimizing the position of the through-hole electrode 17, the potentials of the first conductive resin layer 15 and the second conductive resin layer 16 can be more uniformly matched with the reference potential of the substrate 10. Further, by making the through-hole electrode 17 adjacent to the electronic component 11, noise generated from the electronic component 11 can be more effectively blocked.

また、第１実施形態に係る回路モジュール１００では、第２導電性樹脂層１６は、基板１０側に向かってテーパー状に形成される。従って、基板１０の一主面のうち電子部品１１などを実装可能な領域を広げることができる。また、貫通孔２２がテーパー状に形成されるので、貫通孔２２に導電性樹脂材料を充填しやすい。また、第１導電性樹脂層１５と第２導電性樹脂層１６との接触面積を大きくすることができるので、両者の電気的接続性を向上させることができる。特に、第１導電性樹脂層１５と第２導電性樹脂層１６とが異なる工程で形成されることによって両者の界面に接触抵抗が発生する場合に有効である。   In the circuit module 100 according to the first embodiment, the second conductive resin layer 16 is tapered toward the substrate 10 side. Therefore, an area where the electronic component 11 or the like can be mounted on one main surface of the substrate 10 can be expanded. Moreover, since the through-hole 22 is formed in a taper shape, it is easy to fill the through-hole 22 with a conductive resin material. Moreover, since the contact area of the 1st conductive resin layer 15 and the 2nd conductive resin layer 16 can be enlarged, both electrical connection property can be improved. In particular, it is effective when the first conductive resin layer 15 and the second conductive resin layer 16 are formed in different steps, and contact resistance is generated at the interface between them.

また、第２導電性樹脂層１６の厚みα１、α２は、第１導電性樹脂層１５の厚みβよりも大きい。従って、封止層１４の側面を特に効果的にシールドすることができる。その結果、回路モジュール１００の側方に他のモジュールが隣接して配置される場合、回路モジュール１００から漏れたノイズが他のモジュールに影響を与えることを抑制することができる。 Further, the thicknesses α 1 and α 2 of the second conductive resin layer 16 are larger than the thickness β of the first conductive resin layer 15. Therefore, the side surface of the sealing layer 14 can be shielded particularly effectively. As a result, when other modules are arranged adjacent to the side of the circuit module 100, it is possible to suppress noise leaking from the circuit module 100 from affecting other modules.

また、固定電位電極１２は、基板１０の一主面上において、封止層１４によって覆われている。すなわち、固定電位電極１２は、回路モジュール１００の側面に露出しない。従って、ダイシング法によって集合基板２０を分離溝２１に沿って切断する際に、固定電位電極１２が、ダイシングブレードと接触することによって基板１０の一主面から剥離することを抑制することができる。   Further, the fixed potential electrode 12 is covered with a sealing layer 14 on one main surface of the substrate 10. That is, the fixed potential electrode 12 is not exposed on the side surface of the circuit module 100. Therefore, when the collective substrate 20 is cut along the separation groove 21 by the dicing method, the fixed potential electrode 12 can be prevented from peeling from one main surface of the substrate 10 by contacting the dicing blade.

２．第２実施形態
以下において、本発明の第２実施形態に係る回路モジュールの構成について、図面を参照しながら説明する。なお、以下では、上記第１実施形態との相違点について主に説明する。 2. Second Embodiment Hereinafter, a configuration of a circuit module according to a second embodiment of the present invention will be described with reference to the drawings. Hereinafter, differences from the first embodiment will be mainly described.

（回路モジュールの構成）
図１１は、第２実施形態に係る回路モジュール２００の構成を示す斜視図である。図１２は、図１１のＣ−Ｃ線における断面図である。 (Configuration of circuit module)
FIG. 11 is a perspective view showing a configuration of a circuit module 200 according to the second embodiment. 12 is a cross-sectional view taken along the line CC of FIG.

図１１及び図１２に示すように、回路モジュール２００は、金属層１８をさらに備える。金属層１８は、第１導電性樹脂層１５の上面の全面を覆うように配置される。金属層１８は、電子部品１１から発生されるノイズを封止層１４の上面側で遮断するシールド層として機能する。金属層１８としては、例えば、Ａｌ、Ｎｉ、或いはＣｕなどの導電率の高い金属箔を用いることができる。   As shown in FIGS. 11 and 12, the circuit module 200 further includes a metal layer 18. The metal layer 18 is disposed so as to cover the entire upper surface of the first conductive resin layer 15. The metal layer 18 functions as a shield layer that blocks noise generated from the electronic component 11 on the upper surface side of the sealing layer 14. As the metal layer 18, for example, a metal foil having high conductivity such as Al, Ni, or Cu can be used.

ここで、本実施形態では、第１導電性樹脂層１５は、シールド層としての機能だけでなく、金属層１８を封止層１４に接着するための接着層としても機能する。従って、第１導電性樹脂層１５の接着力は、第２導電性樹脂層１６の接着力よりも大きいことが好ましい。具体的には、第１導電性樹脂層１５は、３〜５Ｎ／ｃｍ程度の接着力（剥離強度）を有すことが好ましい。一方、第２導電性樹脂層１６は、１．５〜３Ｎ／ｃｍ程度の接着力を有していればよい。このような接着力は、各導電性粒子の数量や各導電性粒子の導電率などによって調整可能である。   Here, in the present embodiment, the first conductive resin layer 15 functions not only as a shield layer but also as an adhesive layer for bonding the metal layer 18 to the sealing layer 14. Therefore, the adhesive force of the first conductive resin layer 15 is preferably larger than the adhesive force of the second conductive resin layer 16. Specifically, the first conductive resin layer 15 preferably has an adhesive force (peel strength) of about 3 to 5 N / cm. On the other hand, the 2nd conductive resin layer 16 should just have the adhesive force of about 1.5-3 N / cm. Such adhesive force can be adjusted by the number of each conductive particle, the conductivity of each conductive particle, and the like.

また、図１２に示すように、本実施形態においても、第２方向における第１導電性樹脂層１５の厚みβは、第１方向における第２導電性樹脂層１６の厚みα１、α２よりも小さい。 As shown in FIG. 12, also in this embodiment, the thickness β of the first conductive resin layer 15 in the second direction is greater than the thicknesses α 1 and α 2 of the second conductive resin layer 16 in the first direction. Is also small.

（回路モジュールの製造方法）
第２実施形態に係る回路モジュールの製造工程では、封止層１４の上面を覆う第１導電性樹脂層１５を印刷した後に、第１導電性樹脂層１５上に金属箔を配置する。これによって、金属箔が第１導電性樹脂層１５によって封止層１４上に接着され、金属層１８が形成される。 (Circuit module manufacturing method)
In the manufacturing process of the circuit module according to the second embodiment, after printing the first conductive resin layer 15 covering the upper surface of the sealing layer 14, a metal foil is disposed on the first conductive resin layer 15. As a result, the metal foil is bonded onto the sealing layer 14 by the first conductive resin layer 15 to form the metal layer 18.

その後、分離溝２１の中央付近に沿って、金属層１８側から集合基板２０側に向かって切断する。   Thereafter, cutting is performed from the metal layer 18 side toward the collective substrate 20 side along the vicinity of the center of the separation groove 21.

（作用及び効果）
第１実施形態に係る回路モジュール１００は、第１導電性樹脂層１５の上面の全面を覆う金属層１８を備える。従って、封止層１４の上面側におけるノイズの遮断性をより向上することができる。 (Function and effect)
The circuit module 100 according to the first embodiment includes a metal layer 18 that covers the entire upper surface of the first conductive resin layer 15. Accordingly, it is possible to further improve the noise shielding property on the upper surface side of the sealing layer 14.

また、第１導電性樹脂層１５の接着力は、第２導電性樹脂層１６の接着力よりも大きい。従って、第１導電性樹脂層１５を介して、金属層１８を強固に封止層１４上に接着することができる。   Further, the adhesive force of the first conductive resin layer 15 is larger than the adhesive force of the second conductive resin layer 16. Therefore, the metal layer 18 can be firmly bonded onto the sealing layer 14 via the first conductive resin layer 15.

ここで、第１導電性樹脂層１５の接着力を向上させることを目的として、第１樹脂接着剤の比率を第２樹脂接着剤の比率よりも高くすると、第１導電性樹脂層１５の導電率が低下する傾向にある。一方で、本実施形態では、第２方向における第１導電性樹脂層１５の厚みβを、第１方向における第２導電性樹脂層１６の厚みα１、α２よりも小さくしている。従って、導電率が低い第１導電性樹脂層１５の影響を抑制することができる。なお、シールド層として導電性は金属層１８によって十分に確保することができる。 Here, if the ratio of the first resin adhesive is made higher than the ratio of the second resin adhesive for the purpose of improving the adhesive force of the first conductive resin layer 15, the conductivity of the first conductive resin layer 15 is increased. The rate tends to decrease. On the other hand, in this embodiment, the thickness β of the first conductive resin layer 15 in the second direction is smaller than the thicknesses α 1 and α 2 of the second conductive resin layer 16 in the first direction. Therefore, the influence of the first conductive resin layer 15 having low conductivity can be suppressed. It should be noted that the conductivity of the shield layer can be sufficiently secured by the metal layer 18.

（その他の実施形態）
本発明は上記の実施形態とその変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。 (Other embodiments)
Although the present invention has been described with reference to the above-described embodiments and modifications thereof, it should not be understood that the descriptions and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

例えば、上記第１実施形態では、第１導電性樹脂層１５と第２導電性樹脂層１６とは異なる導電性材料によって構成され、第２導電性樹脂層１６とスルーホール電極１７とは同一の導電性材料によって構成されることとしたが、これに限られるものではない。第１導電性樹脂層１５、第２導電性樹脂層１６及びスルーホール電極１７を構成する導電性材料は、それぞれ同一であってもよいし、異なっていてもよい。なお、第１導電性樹脂層１５、第２導電性樹脂層１６及びスルーホール電極１７を同一の導電性材料を用いて形成する場合には、分離溝２１及び貫通孔２２への導電性樹脂材料の充填工程と、封止層１４上への導電性樹脂材料の塗布工程とを、真空印刷法によって一工程で行うことができる。また、この場合、５×１０−４〜１×１０−５程度の比抵抗値と３Ｎ／ｃｍ程度の接着力を有する導電性材料を用いることができる。 For example, in the first embodiment, the first conductive resin layer 15 and the second conductive resin layer 16 are made of different conductive materials, and the second conductive resin layer 16 and the through-hole electrode 17 are the same. The conductive material is used, but the present invention is not limited to this. The conductive materials constituting the first conductive resin layer 15, the second conductive resin layer 16, and the through-hole electrode 17 may be the same or different. When the first conductive resin layer 15, the second conductive resin layer 16, and the through-hole electrode 17 are formed using the same conductive material, the conductive resin material to the separation groove 21 and the through hole 22 is used. The filling process and the coating process of the conductive resin material on the sealing layer 14 can be performed in one process by the vacuum printing method. In this case, a conductive material having a specific resistance value of about 5 × 10 −4 to 1 × 10 −5 and an adhesive force of about 3 N / cm can be used.

また、上記実施形態では、スルーホール電極１７は、樹脂材料によって構成されることとしたが、これに限られるものではない。例えば、スルーホール電極１７は、金属製のピンによって構成されていてもよい。この場合、固定電位電極１２上に半田とピンとを順次配置した後に、リフロー半田付け法によってピンを固定電位電極１２に半田付けすることができる。   Moreover, in the said embodiment, although the through-hole electrode 17 was comprised with the resin material, it is not restricted to this. For example, the through-hole electrode 17 may be configured by a metal pin. In this case, after the solder and the pin are sequentially arranged on the fixed potential electrode 12, the pin can be soldered to the fixed potential electrode 12 by a reflow soldering method.

また、上記実施形態では、第１導電性樹脂層１５のシールド機能を十全に発揮することを目的として、封止層１４の上面全面を覆うように第１導電性樹脂層１５を形成することとしたが、これに限られるものではない。第１導電性樹脂層１５のシールド機能が維持される限り、或いはシールド機能として求められる程度に応じて、封止層１４の上面の一部分は露出していてもよい。   Moreover, in the said embodiment, the 1st conductive resin layer 15 is formed so that the upper surface whole surface of the sealing layer 14 may be covered for the purpose of fully exhibiting the shielding function of the 1st conductive resin layer 15. However, it is not limited to this. As long as the shielding function of the first conductive resin layer 15 is maintained, or depending on the degree required as the shielding function, a part of the upper surface of the sealing layer 14 may be exposed.

また、上記実施形態では、第２導電性樹脂層１６のシールド機能を十全に発揮することを目的として、封止層１４の側面全面を覆うように第２導電性樹脂層１６を形成することとしたが、これに限られるものではない。第２導電性樹脂層１６のシールド機能が維持される限り、或いはシールド機能として求められる程度に応じて、封止層１４の側面の一部分は露出していてもよい。具体的には、第２導電性樹脂層１６の下端と基板１０の一主面の外周部分との間に隙間が設けられており、当該隙間から封止層１４が露出していてもよい。このような場合であっても、第２導電性樹脂層１６及び基板１０はシールド層として機能するので、電子部品１１から発生されるノイズを必要十分に遮断可能である。   Moreover, in the said embodiment, the 2nd conductive resin layer 16 is formed so that the whole side surface of the sealing layer 14 may be covered for the purpose of fully exhibiting the shielding function of the 2nd conductive resin layer 16. However, it is not limited to this. As long as the shielding function of the second conductive resin layer 16 is maintained, or depending on the degree required as the shielding function, a part of the side surface of the sealing layer 14 may be exposed. Specifically, a gap may be provided between the lower end of the second conductive resin layer 16 and the outer peripheral portion of the one main surface of the substrate 10, and the sealing layer 14 may be exposed from the gap. Even in such a case, since the second conductive resin layer 16 and the substrate 10 function as a shield layer, noise generated from the electronic component 11 can be sufficiently and sufficiently blocked.

また、上記実施形態では、金属層１８のシールド機能を十全に発揮することを目的として、第１導電性樹脂層１５の上面全面を覆うように金属層１８を形成することとしたが、これに限られるものではない。金属層１８のシールド機能が維持される限り、或いはシールド機能として求められる程度に応じて、第１導電性樹脂層１５の上面の一部分は露出していてもよい。例えば、金属層１８は、網状、或いはパンチングメタル状に形成されていてもよい。   In the above embodiment, the metal layer 18 is formed so as to cover the entire upper surface of the first conductive resin layer 15 for the purpose of fully exerting the shielding function of the metal layer 18. It is not limited to. As long as the shielding function of the metal layer 18 is maintained or depending on the degree required as the shielding function, a part of the upper surface of the first conductive resin layer 15 may be exposed. For example, the metal layer 18 may be formed in a net shape or a punching metal shape.

また、上記実施形態では、スルーホール電極１７は、第２導電性樹脂層１６から離間して配置されることとしたが、スルーホール電極１７は、第２導電性樹脂層１６に接続されていてもよい。具体的には、図１３に示すように、スルーホール電極１７の両端部が、第２導電性樹脂層１６と接触していてもよい。また、図示しないが、スルーホール電極１７と第２導電性樹脂層１６とは一体的に形成されていてもよい。このような場合、回路モジュール１００の内部に形成される各空間に電子部品１１を配置できる。従って、一の電子部品１１が発するノイズが他の電子部品１１に影響を与えることを抑制できる。   In the above embodiment, the through-hole electrode 17 is disposed away from the second conductive resin layer 16. However, the through-hole electrode 17 is connected to the second conductive resin layer 16. Also good. Specifically, as shown in FIG. 13, both end portions of the through-hole electrode 17 may be in contact with the second conductive resin layer 16. Although not shown, the through-hole electrode 17 and the second conductive resin layer 16 may be integrally formed. In such a case, the electronic component 11 can be arranged in each space formed inside the circuit module 100. Therefore, it is possible to suppress the noise generated by one electronic component 11 from affecting other electronic components 11.

また、上記実施形態では特に触れていないが、基板１０は多層基板であり、各電子部品１１どうしの配線は基板１０の内部又は裏面に設けられていてもよい。このような場合には、回路モジュール１００の製造工程において、封止層１４を加工する際に、各電子部品１１どうしの配線が損傷を受けることを回避できる。   Although not particularly mentioned in the above embodiment, the substrate 10 is a multilayer substrate, and the wiring between the electronic components 11 may be provided inside or on the back surface of the substrate 10. In such a case, when the sealing layer 14 is processed in the manufacturing process of the circuit module 100, it is possible to avoid the wiring between the electronic components 11 from being damaged.

また、上記実施形態では、固定電位電極１２は、基板１０の一主面上において、封止層１４によって覆われることとしたが、固定電位電極１２は、回路モジュール１００の側面に露出していなければよい。従って、固定電位電極１２の一部分が封止層１４から外側に出るとともに、当該一部分が第２導電性樹脂層１６によって覆われていてもよい。   In the above embodiment, the fixed potential electrode 12 is covered with the sealing layer 14 on one main surface of the substrate 10. However, the fixed potential electrode 12 must be exposed on the side surface of the circuit module 100. That's fine. Accordingly, a part of the fixed potential electrode 12 may protrude from the sealing layer 14 and the part may be covered with the second conductive resin layer 16.

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

本発明の第１実施形態に係る回路モジュール１００の構成を示す斜視図である。1 is a perspective view showing a configuration of a circuit module 100 according to a first embodiment of the present invention. 図１のＡ−Ａ線における断面図である。It is sectional drawing in the AA of FIG. 図２のＢ−Ｂ線における断面図である。It is sectional drawing in the BB line of FIG. 本発明の第１実施形態に係る回路モジュール１００の製造方法を説明するための図である（その１）。It is a figure for demonstrating the manufacturing method of the circuit module 100 which concerns on 1st Embodiment of this invention (the 1). 本発明の第１実施形態に係る回路モジュール１００の製造方法を説明するための図である（その２）。It is a figure for demonstrating the manufacturing method of the circuit module 100 which concerns on 1st Embodiment of this invention (the 2). 本発明の第１実施形態に係る回路モジュール１００の製造方法を説明するための図である（その３）。It is a figure for demonstrating the manufacturing method of the circuit module 100 which concerns on 1st Embodiment of this invention (the 3). 本発明の第１実施形態に係る回路モジュール１００の製造方法を説明するための図である（その４）。It is a figure for demonstrating the manufacturing method of the circuit module 100 which concerns on 1st Embodiment of this invention (the 4). 本発明の第１実施形態に係る回路モジュール１００の製造方法を説明するための図である（その５）。It is a figure for demonstrating the manufacturing method of the circuit module 100 which concerns on 1st Embodiment of this invention (the 5). 本発明の第１実施形態に係る回路モジュール１００の製造方法を説明するための図である（その６）。It is a figure for demonstrating the manufacturing method of the circuit module 100 which concerns on 1st Embodiment of this invention (the 6). 本発明の第１実施形態に係る回路モジュール１００の製造方法を説明するための図である（その７）。It is a figure for demonstrating the manufacturing method of the circuit module 100 which concerns on 1st Embodiment of this invention (the 7). 本発明の第２実施形態に係る回路モジュール２００の構成を示す斜視図である。It is a perspective view which shows the structure of the circuit module 200 which concerns on 2nd Embodiment of this invention. 図１１のＣ−Ｃ線における断面図である。It is sectional drawing in the CC line of FIG. 本発明の実施形態に係るスルーホール電極１７の構成を示す断面図である。It is sectional drawing which shows the structure of the through-hole electrode 17 which concerns on embodiment of this invention.

符号の説明Explanation of symbols

１０…基板
１１…電子部品
１２…固定電位電極
１３…固定電位端子
１４…封止層
１５…第１導電性樹脂層
１６…第２導電性樹脂層
１７…スルーホール電極
１８…金属層
２０…集合基板
２１…分離溝
２２…貫通孔
１００…回路モジュール
２００…回路モジュール DESCRIPTION OF SYMBOLS 10 ... Board | substrate 11 ... Electronic component 12 ... Fixed potential electrode 13 ... Fixed potential terminal 14 ... Sealing layer 15 ... 1st conductive resin layer 16 ... 2nd conductive resin layer 17 ... Through-hole electrode 18 ... Metal layer 20 ... Assembly Substrate 21 ... Separation groove 22 ... Through hole 100 ... Circuit module 200 ... Circuit module

Claims (6)

基板と、
前記基板の一主面上に設けられた電子部品及び固定電位電極と、
前記基板の前記一主面上に形成され、前記電子部品及び前記固定電位電極を封止する封止層と、
前記封止層の上面上に配置される第１導電性樹脂層と、
前記封止層の側面上に配置される第２導電性樹脂層と、
前記封止層を貫通し、前記固定電位電極と前記第１導電性樹脂層とを電気的に接続するスルーホール電極と
を備え、
前記第２導電性樹脂層は、前記第１導電性樹脂層と電気的に接続されている
ことを特徴とする回路モジュール。 A substrate,
Electronic components and fixed potential electrodes provided on one main surface of the substrate;
A sealing layer formed on the one principal surface of the substrate and sealing the electronic component and the fixed potential electrode;
A first conductive resin layer disposed on an upper surface of the sealing layer;
A second conductive resin layer disposed on a side surface of the sealing layer;
A through-hole electrode that penetrates the sealing layer and electrically connects the fixed potential electrode and the first conductive resin layer;
The circuit module, wherein the second conductive resin layer is electrically connected to the first conductive resin layer. 前記第１導電性樹脂層の上面上に配置される金属層をさらに備える
ことを特徴とする請求項１に記載の回路モジュール。 The circuit module according to claim 1, further comprising a metal layer disposed on an upper surface of the first conductive resin layer. 前記第２導電性樹脂層の導電率は、前記第１導電性樹脂層の導電率よりも大きい
ことを特徴とする請求項２に記載の回路モジュール。 The circuit module according to claim 2, wherein the conductivity of the second conductive resin layer is larger than the conductivity of the first conductive resin layer. 前記第１導電性樹脂層の接着力は、前記第２導電性樹脂層の接着力よりも大きい
ことを特徴とする請求項２に記載の回路モジュール。 The circuit module according to claim 2, wherein an adhesive force of the first conductive resin layer is larger than an adhesive force of the second conductive resin layer. 前記第２導電性樹脂層の厚みは、前記第１導電性樹脂層の厚みよりも大きい
ことを特徴とする請求項１乃至４の何れかに記載の回路モジュール。 5. The circuit module according to claim 1, wherein a thickness of the second conductive resin layer is larger than a thickness of the first conductive resin layer. 前記固定電位電極は、前記封止層又は前記第２導電性樹脂層によって覆われている
ことを特徴とする請求項１乃至５の何れかに記載の回路モジュール。 The circuit module according to claim 1, wherein the fixed potential electrode is covered with the sealing layer or the second conductive resin layer.
JP2008217437A 2008-08-26 2008-08-26 Circuit module Withdrawn JP2010056180A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008217437A JP2010056180A (en) 2008-08-26 2008-08-26 Circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008217437A JP2010056180A (en) 2008-08-26 2008-08-26 Circuit module

Publications (1)

Publication Number Publication Date
JP2010056180A true JP2010056180A (en) 2010-03-11

Family

ID=42071803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008217437A Withdrawn JP2010056180A (en) 2008-08-26 2008-08-26 Circuit module

Country Status (1)

Country Link
JP (1) JP2010056180A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107535081A (en) * 2015-05-11 2018-01-02 株式会社村田制作所 High-frequency model
KR20200064859A (en) * 2018-11-28 2020-06-08 청-체 차이 Semiconductor package with in-package compartmental shielding and fabrication method thereof
KR20200084302A (en) * 2019-01-01 2020-07-10 차이 시안-총 Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107535081A (en) * 2015-05-11 2018-01-02 株式会社村田制作所 High-frequency model
JPWO2016181954A1 (en) * 2015-05-11 2018-02-15 株式会社村田製作所 High frequency module
JP7120295B2 (en) 2015-05-11 2022-08-17 株式会社村田製作所 high frequency module
JP2021061412A (en) * 2015-05-11 2021-04-15 株式会社村田製作所 High frequency module
US10772244B2 (en) 2015-05-11 2020-09-08 Murata Manufacturing Co., Ltd. High-frequency module
CN107535081B (en) * 2015-05-11 2021-02-02 株式会社村田制作所 High frequency module
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10847480B2 (en) 2018-11-28 2020-11-24 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
KR102270465B1 (en) * 2018-11-28 2021-06-29 청-체 차이 Semiconductor package with in-package compartmental shielding and fabrication method thereof
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
KR20200064859A (en) * 2018-11-28 2020-06-08 청-체 차이 Semiconductor package with in-package compartmental shielding and fabrication method thereof
KR20200084302A (en) * 2019-01-01 2020-07-10 차이 시안-총 Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
KR102378155B1 (en) * 2019-01-01 2022-03-23 차이 시안-총 Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding

Similar Documents

Publication Publication Date Title
US9721905B2 (en) Semiconductor package and mobile device using the same
JP6571124B2 (en) Manufacturing method of electronic component module
CN110010587B (en) Method for manufacturing semiconductor device and semiconductor device
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
US9781828B2 (en) Module substrate and method for manufacturing module substrate
JP2010056180A (en) Circuit module
US20110180317A1 (en) Electronic component package, method for producing the same and interposer
JP5861260B2 (en) Semiconductor device manufacturing method and semiconductor device
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JPWO2019045088A1 (en) High frequency module and manufacturing method thereof
JP2018170419A (en) Electronic component module
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
JP2012159935A (en) Electronic component module, method for manufacturing electronic component module, and multifunctional card
JP2010212410A (en) Module part, method for manufacturing the same and electronic equipment using module part
US20190035701A1 (en) Electronic component mounting board, electronic device, and electronic module
KR100611291B1 (en) Circuit device, circuit module, and manufacturing method of the circuit device
JP2010278325A (en) Electronic component, and circuit module including the same
JP2010123839A (en) Semiconductor module
TWI398198B (en) Printed circuit board having grounded and shielded structure
JPH10326795A (en) Semiconductor device and its manufacture
JP5383407B2 (en) Multi-wiring board
JP6757213B2 (en) Manufacturing method of semiconductor devices
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
TWI693005B (en) Multilayer circuit board and method of manufacturing the same
JP2012064825A (en) Circuit module

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111101